TW202036220A - 用於供電晶片的電源下降重置電路以及電源下降重置訊號產生方法 - Google Patents

用於供電晶片的電源下降重置電路以及電源下降重置訊號產生方法 Download PDF

Info

Publication number
TW202036220A
TW202036220A TW108142622A TW108142622A TW202036220A TW 202036220 A TW202036220 A TW 202036220A TW 108142622 A TW108142622 A TW 108142622A TW 108142622 A TW108142622 A TW 108142622A TW 202036220 A TW202036220 A TW 202036220A
Authority
TW
Taiwan
Prior art keywords
power
supply voltage
step circuit
circuit
signal
Prior art date
Application number
TW108142622A
Other languages
English (en)
Other versions
TWI714363B (zh
Inventor
科頴 黃
Original Assignee
華邦電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 華邦電子股份有限公司 filed Critical 華邦電子股份有限公司
Publication of TW202036220A publication Critical patent/TW202036220A/zh
Application granted granted Critical
Publication of TWI714363B publication Critical patent/TWI714363B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/02—Shaping pulses by amplifying
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electronic Switches (AREA)

Abstract

本揭露涉及一種電源下降重置電路，包括但不限於：第一步驟電路，用以檢測每單位時間的供電電壓的變化，並響應於第一步驟電路判斷每單位時間的供電電壓的變化下降至零以下，以傳送致能訊號，其中，當每單位時間的Vcc的變化大於或等於零時，第一步驟電路不消耗任何電流；以及第二步驟電路，電性連接至第一步驟電路，並用以響應於接收致能訊號，以檢測Vcc，以及響應於判斷Vcc下降至低於預設工作電壓，以產生電源下降重置訊號，其中第二步驟電路在接收致能訊號後消耗工作電流。

Description

用於供電晶片的電源下降重置電路以及電源下降重置訊號產生方法
本揭露涉及用於供電晶片的電源下降重置電路以及電源下降重置訊號產生方法。
傳統上，電源重置（Power on Reset, POR）電路用以產生供電晶片（Power Supply Chip）的電源重置訊號，且為了獲得供電晶片的電流狀態資訊（Current Status Information），會觸發用於讀取狀態位元（Status Bits）的電源上升讀取訊號（Power up Read Signal）。在供電晶片的偏壓（Vcc）下降至低於預設Vcc工作電壓但高於接地電壓的工作電壓後，可觸發全系統重啟（System Wide Reboot）。POR電路由供電晶片使用，而當供電晶片處於待機模式（Standby Mode）時，供電晶片通常不允許消耗電流，但是當供電晶片處於待機模式時仍有可能發生電源下降。因為現實的供電晶片的特性可能與理想的供電晶片的特性不相同，故POR機制可能無法如預期地運作。
圖1A是繪示觸發理想的POR電路的POR訊號。依據圖1A，假設最低Vcc工作電壓準位111是預設的，並以虛線表示。隨著Vcc電壓上升，當Vcc電壓在第一時間點101達到最低Vcc工作電壓準位111時，POR將在第一時間點101發生。當Vcc工作電壓在第二時間點102下降至低於最低Vcc工作電壓準位111時，供電晶片將POR電路設置為準備好觸發POR。當Vcc工作電壓在第三時間點103回升並超過最低Vcc工作電壓時，POR將在第三時間點103發生。然而，現實的POR電路可能與這些特性不相同。
圖1B繪示由供電晶片的典型POR電路產生的實際POR訊號的特性。假設最低Vcc工作電壓準位111是預設的，並以虛線表示。實際上，第四時間點104的POR重置電壓可能低於最低Vcc工作電壓準位111。此外，因為將POR電路設置為POR，Vcc可能下降得不夠低。這樣的問題在圖1C中將進一步描述。
請參考圖1C，假設最低Vcc工作電壓準位是預設的，並以虛線表示。隨著Vcc電壓上升，當Vcc電壓在第五時間點105超過最低Vcc工作電壓準位111時，POR將在第五時間點105附近發生，但是發生POR的電壓可能低於最低Vcc工作電壓準位111。當Vcc工作電壓在第六時間點106下降至低於最低Vcc工作電壓時，供電晶片將POR電路設置為準備好觸發POR。當Vcc工作電壓在第七時間點107回升並超過最低Vcc工作電壓時，POR將在第七時間點附近發生。然而，供電晶片在第六時間點106將POR電路設置為準備好觸發POR的情況可能實際上不會發生，因為，在低於最低Vcc工作電壓準位111的情況，Vcc工作電壓實際上可能不會下降得足夠多。因此，第七時間點附近的POR也不會發生。
上述問題可總結如下。第一，為了發生POR，以使Vcc工作電壓完全達到預設電壓並不容易。第二，在低於最低Vcc工作電壓準位111的情況，Vcc工作電壓可能不會下降至足夠低的電壓。第三，因為當供電晶片處於待機模式時POR電路應該幾乎不消耗電流，故設計POR電路是不容易的。基於上述考慮，POR電路可能仍需要進行改進。
為了解決上述問題，本揭露涉及一種電源下降重置電路及其電源下降重置產生方法。
在一示範性實施例中，本揭露涉及一種電源下降重置電路，其包括但不限於：第一步驟電路，用以檢測每單位時間的供電電壓的變化，並響應於第一步驟電路判斷每單位時間的供電電壓的變化下降至零以下，以傳送致能訊號，其中，當每單位時間的Vcc變化大於或等於零時，第一步驟電路不消耗任何電流；以及第二步驟電路，電性連接至第一步驟電路，並用以響應於接收致能訊號，以檢測Vcc，以及響應於判斷Vcc下降至低於預設工作電壓，以產生電源下降重置訊號，其中第二步驟電路在接收致能訊號後消耗工作電流。
在一示範性實施例中，本揭露涉及一種用於供電晶片的電源下降重置訊號產生方法。所述方法包括但不限於：利用第一步驟電路檢測是否發生供電電壓的下降，其中，當供電電壓上升或保持恆定時，第一步驟電路不消耗任何電流；響應於第一步驟電路檢測到供電電壓下降，利用第一步驟電路發送致能訊號；響應於接收致能訊號，以使用第二步驟電路以檢測供電電壓是否下降至低於預設工作電壓，其中第二步驟電路在接收致能訊號後消耗工作電流；以及響應於檢測到供電電壓下降至低於預設工作電壓，以產生電源下降重置訊號。
為了使本揭露的上述特徵及優點易於理解，以下詳細描述附圖的示範性實施例。應當理解的是，以上的一般性描述及以下的詳細描述都是示範性的，且旨在提供對請求保護的本揭露的進一步說明。
然而，應當理解的是，這個概述可以不包含本揭露的所有方面及實施例，故不意味著以任何方式進行限制或限定。此外，本揭露也將包括對於本領域技術人員而言顯而易見的改進及修改。
現在將詳細參考本揭露的本示範性實施例，其實施例在附圖中繪示。只要有可能，在附圖及說明書中使用相同的附圖標號表示相同或相似的部分。
為了解決上述的一些或全部問題，本揭露提供一種用於供電晶片的POR電路的電源下降重置電路及電源下降重置訊號產生方法。圖2是繪示依據本揭露的一個示範性實施例的POR電路的功能方塊圖。電源下降重置電路將包括但不限於第一步驟電路201及連接至第一步驟電路201的第二步驟電路202。電源下降重置電路可以是供電晶片的POR電路的一部分，並會產生重置訊號以重置供電晶片，其中供電晶片可以是電子裝置的一部分。
第一步驟電路201用以檢測是否存在供電電壓（即，Vcc）的下降。響應於檢測到供電電壓的下降，第一步驟電路201會向第二步驟電路202傳送致能訊號（Enable Signal）。供電電壓的下降可定義為每單位時間的供電電壓的變化小於零（即，dVcc / dt > 0）。值得注意的是，當供電電壓上升或保持恆定時，第一步驟電路201應當幾乎不消耗電流。
第二步驟電路202電性連接至第一步驟電路201，並用以響應於接收致能訊號，以檢測供電電壓準位。響應於判斷供電電壓下降至低於預設工作電壓（例如，標號111），第二步驟電路202會產生電源下降重置訊號。值得注意的是，在接收致能訊號後且當供電電壓下降時，第二步驟電路202會消耗工作電流。
基本上，當檢測到供電電壓下降並且隨後下降至低於預設電壓（即，最小供電電壓準位）時，第一步驟電路201及第二步驟電路202將輸出電源下降重置訊號，其中電源下降重置訊號將重置供電晶片。第一步驟電路201在檢測到供電電壓下降的情況下會產生致能訊號，且當供電電壓下降至低於預設電壓時，致能訊號將觸發第二步驟電路202以使第二步驟電路202輸出電源下降重置訊號。當供電電壓增加或保持恆定時，第一步驟電路201不消耗任何電流，且因為第二步驟電路202會消耗電流，故供電電壓檢測會更準確。電源下降重置訊號將重置供電晶片，並恢復狀態位元，就像供電晶片平常執行的電源上升讀取一樣。
圖3是繪示依據本揭露的一個示範性實施例的供電晶片所使用的電源下降重置訊號產生方法的流程圖。於步驟S301中，電源下降重置電路的第一步驟電路會檢測是否發生供電電壓的下降。當供電電壓上升或保持恆定時，第一步驟電路不消耗任何電流。於步驟S302中，響應於第一步驟電路檢測到供電電壓的下降的發生，第一步驟電路會傳送致能訊號。於步驟S303中，響應於接收致能訊號，電源下降重置電路的第二步驟電路會檢測供電電壓是否下降至低於預設工作電壓。於步驟S304中，響應於判斷供電電壓下降至低於預設操作電壓，第二步驟電路會產生電源下降重置訊號。
圖4是繪示依據本揭露的一個示範性實施例的第二步驟電路的實施例。除了圖3的202的第二步驟電路之外，第二步驟電路202還可以包括第一或閘（OR Gate）401，其中第一或閘接收電源下降檢測訊號（Power Drop Detect Signal）及電源下降重置訊號以產生致能訊號。若第一步驟電路201檢測到供電電壓的下降或者電源下降重置訊號的產生，第二步驟電路202會接收致能訊號。第二步驟電路202可以進一步包括第二或閘402，二或閘402接收第二步驟電路202的輸出與POR訊號並產生電源下降重置訊號。響應於接收POR訊號或者指示供電電壓下降至低於預設工作電壓的檢測結果，將產生電源下降重置訊號。第二步驟電路202在接收到致能訊號及檢測結果後消耗工作電流，其中檢測結果指示供電電壓下降至低於預設工作電壓。
圖5是繪示依據本揭露的一個示範性實施例的電源下降重置訊號的產生的時序圖。如圖5的實施例所示，當供電電壓下降時，第一步驟電路201會被觸發以輸出致能訊號，其中致能訊號在部分501期間致能（Enable）第二步驟電路202，並且當供電電壓下降至低於最低供電工作電壓時，第二步驟電路202會輸出第二電壓訊號502，其中第二電壓訊號502產生電源下降重置訊號並恢復供電晶片的狀態位元（如部分502所示）。當供電電壓下降至低於最小供電工作電壓時，重置點就會發生。
圖6是繪示依據本揭露的一個示範性實施例的示出電源下降重置訊號的產生的進一步細節的時序圖。如圖6的實施利所示，當供電電壓下降時，第一步驟電路201會被觸發以輸出致能訊號，其中致能訊號在部分601期間致能第二步驟電路202，並且當供電電壓下降至低於最低供電工作電壓時，第二步驟電路202輸出第二電壓訊號602，其中第二電壓訊號602產生電源下降重置訊號並恢復供電晶片的狀態位元（如部分502所示）。隨著POR訊號上升並達到恰好低於最小供電工作電壓，因為在POR訊號及第二步驟電路202的輸出之間具有“或”運算，電源下降重置訊號將造成重置。當供電電壓下降至低於最小供電工作電壓時，即使POR電壓是不確定的或沒有下降得足夠多，第二步驟電路202也會使電源下降重置訊號重置供電晶片。以這種方式，可以避免如圖1B中描述的現實的POR訊號的問題，且即使沒有消耗電流，POR重置機制更可能實現其可靠地重置供電晶片的目標。
圖7是繪示依據本揭露的一個示範性實施例的第一步驟電路的實施例。第一步驟電路201可以包括電性連接至電晶體703的第一電阻器701，其中電晶體703連接至第二電阻器702。電晶體703可以是但不限於PMOS電晶體。第一電阻器701的一個端點連接至供電電壓（Vcc），而第一電阻器701的另一個端點連接至電晶體703的第一端點，其中電晶體703的第一端點可以是PMOS電晶體的源極端點。電晶體703的閘極端點連接至供電電壓，並且電晶體703的第二端點（例如，汲極端點）連接至第二電阻器702。源極端點還可以包括電容器704，其中電容器704可用作高頻雜訊的濾波器。第二電阻器702的另一個端點可接地或連接參考電壓。
假設電晶體703是PMOS電晶體，則響應於供電電壓的下降，電晶體703的源極端點的電壓Vp當供電電壓（例如，Vcc）下降時可能大於此時的供電電壓。下降的供電電壓反而可使流經電晶體703及第二電阻器702的電流Ip上升，從而產生電源下降檢測訊號。
綜上所述，本揭露適合用於供電晶片中，並能在供電電壓穩定或正在上升時，在不消耗電流的同時可靠地產生重置訊號。
101:第一時間點 102:第二時間點 103:第三時間點 104:第四時間點 105:第五時間點 106:第六時間點 107:第七時間點 111:最低Vcc工作電壓準位 POR:電源重置 201:第一步驟電路 202:第二步驟電路 S301~S304:步驟 401:第一或閘 402:第二或閘 501、502、601、602:部分 701:第一電阻器 702:第二電阻器 Vcc:供電電壓 Vp:源極端點的電壓 Ip:流經電晶體及第二電阻器的電流
本揭露包括圖式以提供對本揭露的進一步理解，且圖式被併入本說明書中並構成本說明書的一部分。圖式繪示了本揭露的實施例，並與本說明書的揭示內容一起用以解釋本發明的原理。 圖1A是繪示觸發理想的POR電路的POR訊號。 圖1B是繪示觸發現實的POR電路的POR訊號。 圖1C是繪示現實的POR訊號的缺點。 圖2是繪示依據本揭露的一個示範性實施例的POR電路的功能方塊圖。 圖3是繪示依據本揭露的一個示範性實施例的供電晶片所使用的電源下降重置訊號產生方法的流程圖。 圖4是繪示依據本揭露的一個示範性實施例的第二步驟電路的實施例。 圖5是繪示依據本揭露的一個示範性實施例的電源下降重置訊號的產生的時序圖。 圖6是繪示依據本揭露的一個示範性實施例的示出電源下降重置訊號的產生的進一步細節的時序圖。 圖7是繪示依據本揭露的一個示範性實施例的第一步驟電路的實施例。
201:第一步驟電路
202:第二步驟電路

Claims (10)

  1. 一種電源下降重置電路，包括： 第一步驟電路，用以檢測供電電壓的下降，並響應於所述第一步驟電路檢測到所述供電電壓的下降，以傳送致能訊號，其中，當所述供電電壓上升或保持恆定時，所述第一步驟電路不消耗電流；以及 第二步驟電路，電性連接至所述第一步驟電路，並用以響應於接收所述致能訊號，以檢測所述供電電壓，以及響應於判斷所述供電電壓下降至低於預設工作電壓，以產生電源下降重置訊號，其中第二步驟電路在接收所述致能訊號後消耗工作電流。
  2. 如申請專利範圍第1項所述的電源下降重置電路，其中所述第一步驟電路包括電性連接至電晶體的第一電阻器，其中所述電晶體連接至第二電阻器，其中所述第一電阻器的第一端點連接至所述供電電壓，所述第一電阻器的第二端點連接至所述電晶體的第一端點，所述電晶體的閘極端點連接至所述供電電壓，以及所述電晶體的第二端點連接至所述第二電阻器，其中，響應於所述供電電壓的下降，所述電晶體的第一端點的電壓大於所述供電電壓，而流經所述第二電阻器的電流上升，進而產生電源下降檢測訊號。
  3. 如申請專利範圍第1項所述的電源下降重置電路，其中第二步驟電路更包括第一或閘，其中所述第一或閘接收所述電源下降檢測訊號及所述電源下降重置訊號，並產生所述致能訊號，其中第二步驟電路更包括第二或閘，並響應於接收電源重置訊號及指示所述供電電壓下降至低於所述預設工作電壓的檢測結果，以產生所述電源下降重置訊號。
  4. 如申請專利範圍第3項所述的電源下降重置電路，其中所述第二步驟電路在接收所述致能訊號後消耗所述工作電流包括： 響應於接收所述致能訊號及指示所述供電電壓下降至低於所述預設工作電壓的檢測結果，第二步驟電路消耗所述工作電流， 其中所述第一步驟電路檢測所述供電電壓的下降包括： 檢測每單位時間（t）的所述供電電壓（Vcc）的變化是否下降至零以下。
  5. 如申請專利範圍第1項所述的電源下降重置電路，其中電源下降重置電路耦接至電源重置電路，並設置於供電晶片內，其中所述電源下降重置訊號恢復所述供電晶片的狀態位元。
  6. 一種用於供電晶片的電源下降重置訊號產生方法，包括： 利用第一步驟電路檢測供電電壓是否發生下降，其中當所述供電電壓上升或保持恆定時，所述第一步驟電路不消耗電流； 響應於所述第一步驟電路檢測到所述供電電壓發生下降，以利用所述第一步驟電路傳送致能訊號； 響應於接收所述致能訊號，以利用第二步驟電路檢測所述供電電壓是否下降至低於預設工作電壓，其中第二步驟電路在接收所述致能訊號後消耗工作電流；以及 響應於判斷所述供電電壓下降至低於所述預設工作電壓，以產生所述電源下降重置訊號。
  7. 如申請專利範圍第6項所述的電源下降重置訊號產生方法，其中所述第一步驟電路包括電性連接至電晶體的第一電阻器，其中所述電晶體連接至第二電阻器，其中所述第一電阻器的第一端點連接至所述供電電壓，所述第一電阻器的第二端連接至所述電晶體的第一端點，所述電晶體的閘極連接至所述供電電壓，以及所述電晶體的第二端點連接至第二電阻，其中，響應於所述供電電壓的下降，所述電晶體的第一端點的電壓大於所述供電電壓，而流經所述第二電阻器的電流上升，進而產生電源下降檢測訊號。
  8. 如申請專利範圍第6項所述的電源下降重置訊號產生方法，其中第二步驟電路更包括第一或閘，其中第二步驟電路更包括第一或閘，其中所述第一或閘接收所述電源下降檢測訊號及所述電源下降重置訊號，並產生所述致能訊號，其中第二步驟電路更包括第二或閘，並響應於接收電源重置訊號及指示所述供電電壓下降至低於所述預設工作電壓的檢測結果，以產生所述電源下降重置訊號。
  9. 如申請專利範圍第8項所述的電源下降重置訊號產生方法，其中所述第二步驟電路在接收所述致能訊號後消耗所述工作電流包括： 響應於接收所述致能訊號及指示所述供電電壓下降至低於所述預設工作電壓的檢測結果，第二步驟電路消耗所述工作電流， 其中所述第一步驟電路檢測所述供電電壓的下降包括： 檢測每單位時間（t）的所述供電電壓（Vcc）的變化是否下降至零以下。
  10. 如申請專利範圍第6項所述的電源下降重置訊號產生方法，其中電源下降重置電路耦接至電源重置電路，並設置於供電晶片內，其中所述電源下降重置訊號恢復所述供電晶片的狀態位元。
TW108142622A 2019-02-14 2019-11-22 用於供電晶片的電源下降重置電路以及電源下降重置訊號產生方法 TWI714363B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/275,349 US10666233B1 (en) 2019-02-14 2019-02-14 Power drop reset circuit for power supply chip and power drop reset signal generating method
US16/275,349 2019-02-14

Publications (2)

Publication Number Publication Date
TW202036220A true TW202036220A (zh) 2020-10-01
TWI714363B TWI714363B (zh) 2020-12-21

Family

ID=70774837

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108142622A TWI714363B (zh) 2019-02-14 2019-11-22 用於供電晶片的電源下降重置電路以及電源下降重置訊號產生方法

Country Status (3)

Country Link
US (1) US10666233B1 (zh)
CN (1) CN111565034B (zh)
TW (1) TWI714363B (zh)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6181173B1 (en) * 1998-10-01 2001-01-30 Ericsson Inc. Power-on reset circuit
KR100562636B1 (ko) * 2003-12-30 2006-03-20 주식회사 하이닉스반도체 반도체 메모리 소자의 파워업 회로
US9369124B2 (en) * 2011-04-07 2016-06-14 Nxp B.V. Power-on-reset circuit with low power consumption
US8897085B2 (en) 2012-03-19 2014-11-25 Sandisk Technologies Inc. Immunity against temporary and short power drops in non-volatile memory: pausing techniques
CN103633973B (zh) * 2012-08-21 2018-06-01 晶豪科技股份有限公司 具零待机电流消耗的电源重置电路
US8692593B1 (en) * 2012-09-14 2014-04-08 Nxp B.V. Zero or ultra-low DC current consumption power-on and brown-out detector
TWI465015B (zh) * 2012-12-05 2014-12-11 Richtek Technology Corp 電壓轉換電路以及電壓轉換控制器
US9628061B2 (en) 2015-01-14 2017-04-18 Macronix International Co., Ltd. Power drop detector circuit and operating method of same
CN105281726B (zh) 2015-11-20 2018-06-19 中国科学院微电子研究所 一种上电复位电路
TWI641220B (zh) * 2018-03-22 2018-11-11 華邦電子股份有限公司 電源開啟重置電路

Also Published As

Publication number Publication date
CN111565034A (zh) 2020-08-21
CN111565034B (zh) 2023-07-25
US10666233B1 (en) 2020-05-26
TWI714363B (zh) 2020-12-21

Similar Documents

Publication Publication Date Title
US20080012603A1 (en) Brown out detector
EP3783371B1 (en) Glitch signal detection circuit, security chip, and electronic apparatus
JP2008508636A (ja) 熱的に制御される装置における過熱検出
TWI714363B (zh) 用於供電晶片的電源下降重置電路以及電源下降重置訊號產生方法
US5652836A (en) CPU reset circuit
CN112187232A (zh) 一种上电检测电路及上电检测方法
WO2020257958A1 (zh) 毛刺信号检测电路、安全芯片和电子设备
CN1452176B (zh) 半导体存储器延迟电路
US20110320852A1 (en) Clock circuit and reset circuit and method thereof
US6621311B2 (en) Power noise prevention circuit in microcontroller unit
TW202303410A (zh) 可用在不符規格的纜線之usb供電的自動臨界值調整
TWI583979B (zh) 檢測裝置、檢測方法及包含其之電子設備
US11916476B2 (en) Voltage generator and voltage generating method thereof
TWI857593B (zh) 電源檢測裝置與電源檢測方法
KR100549916B1 (ko) 오디오 잭 감지 장치
TWI804449B (zh) 具有電源毛刺檢測功能之芯片
US20050012531A1 (en) Power-on reset circuit
JP5262981B2 (ja) ラッチ装置及びラッチ方法
TWI779930B (zh) 時脈監控電路、微控制器，及其控制方法
JPH01202673A (ja) 移動通信端末装置
JP6985065B2 (ja) モータ駆動装置及びモータ駆動装置の回転検出方法
US20010045848A1 (en) Power-up stable signal detection circuit
TWM653929U (zh) 介面卡偵測裝置以及具有該介面卡偵測裝置之主機板
CN112444755A (zh) 一种继电保护装置电源自检功能检测系统及检测方法
JP2850272B2 (ja) スイッチ入力検出回路