CN109785874B - 电源重置电路 - Google Patents

电源重置电路 Download PDF

Info

Publication number
CN109785874B
CN109785874B CN201711457427.4A CN201711457427A CN109785874B CN 109785874 B CN109785874 B CN 109785874B CN 201711457427 A CN201711457427 A CN 201711457427A CN 109785874 B CN109785874 B CN 109785874B
Authority
CN
China
Prior art keywords
terminal
voltage
control circuit
discharge
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711457427.4A
Other languages
English (en)
Other versions
CN109785874A (zh
Inventor
郭信志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Quanta Computer Inc
Original Assignee
Quanta Computer Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Quanta Computer Inc filed Critical Quanta Computer Inc
Publication of CN109785874A publication Critical patent/CN109785874A/zh
Application granted granted Critical
Publication of CN109785874B publication Critical patent/CN109785874B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/19—Monitoring patterns of pulse trains
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0025—Arrangements for modifying reference values, feedback values or error values in the control loop of a converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H02M1/322—Means for rapidly discharging a capacitor of the converter for protecting electrical components or for preventing electrical shock
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/36—Means for starting or stopping converters

Abstract

一种电源重置电路，其具有耦接第一储能元件的第一端及耦接第二储能元件与负载的第二端。电源重置电路包括放电控制电路及切换控制电路。放电控制电路耦接第二端与接地端，且在第二端上的供应电压低于重置电压的期间，使第二端与接地端短路以提供第一放电路径。切换控制电路耦接第一端、第二端以及放电控制电路，且在供应电压高于停止放电电压的期间，提供在第一端与第二端之间的导通路径。停止放电电压低于重置电压。在供应电压低于停止放电电压的期间，切换控制电路截断导通路径，且提供介于第一端与放电控制电路之间的第二放电路径。

Description

电源重置电路
技术领域
本发明涉及一种电源重置电路，特别是涉及一种能提供快速放电路径的电源重置电路。
背景技术
一般而言，在电子系统一段时间闲置未使用或是将其电池拔出且接着于短时间内重新放置回的情况下，若电源重置没有完成，会导致电子系统的功能可能出现异常。此处所谓的电源重置是指，当系统被断电或电源低于某一电位时，将系统的电源放电到接近零电位，以确保系统中的所有元件内的内部寄存器的数据被清空。当系统的电源没有放电到接近零电位，若此时电源重新送入系统，可能导致系统无法开机或系统异常。因此，需要配置重置电路，以在电子系统的系统电压低于重置电位时，将接收系统电压的供电节点或路径快速地下拉至接近零电位，使得连接供电节点或路径上的储能元件能快速地放电。然而，由于重置电路的工作电压是来自上述储能元件，若储能元件的电压放电至低于最低工作电压时，重置电路则无法继续工作，使得重置电路无法快速地将供电节点或路径下拉至接近零电位。
发明内容
本发明一实施例提供一种电源重置电路，其具有第一端以及第二端。第一端耦接第一储能元件，第二端耦接第二储能元件以及负载。此电源重置电路包括放电控制电路以及切换控制电路。放电控制电路耦接第二端与接地端。在第二端上的供应电压低于重置电压的期间，放电控制电路使第二端与接地端短路以提供第一放电路径。切换控制电路耦接第一端、第二端以及放电控制电路。在供应电压高于停止放电电压的期间，切换控制电路提供在第一端与第二端之间的导通路径。停止放电电压低于重置电压。在供应电压低于停止放电电压的期间，切换控制电路截断导通路径，且提供介于第一端与放电控制电路之间的第二放电路径。
本发明另一实施例提供一种电源重置电路，其具有第一端以及第二端。第一端耦接第一储能元件，且第二端耦接第二储能元件以及负载。此电源重置电路包括放电控制电路以及切换控制电路。放电控制电路耦接第二端与接地端。切换控制电路耦接第一端、第二端以及放电控制电路，且包括耦接于第一端与第二端之间的晶体管。在第二端上的供应电压介于重置电压与低于重置电压的停止放电电压之间的期间，切换控制电路导通晶体管，放电控制电路使第二端与接地端短路以提供第一放电路径，使得该第一储能元件与该第二储能元件通过第一放电路径放电。在供应电压低于停止放电电压的期间，切换控制电路关闭晶体管且提供介于第一端与放电控制电路之间的第二放电路径，使得第一储能元件通过第二放电路径对放电控制电路供电。
附图说明
图1表示根据本发明一实施例的电子系统。
图2表示根据本发明另一实施例的电子系统。
图3表示根据本发明一实施例的电子系统中，储能元件的电压变化示意图。
图4A-4H表示根据本发明一实施例，电子系统在接收外部电压与未接收外部电压时的操作示意图。
具体实施方式
为使本发明的上述目的、特征和优点能更明显易懂，下文特举一较佳实施例，并配合附图，作详细说明如下。
图1为表示根据本发明一实施例的电子系统。参阅图1，电子系统1包括负载13、电源重置电路14以及储能元件C1与C2。在一实施例中，储能元件C1与C2以电容器来实现。参阅图1，电源重置电路14具有第一端T14A、第二端T14B以及第三端T14C。电源重置电路14的第二端T14B与第三端T14C耦接节点N10。在此实施例中，第二端T14B、第三端T14C与节点N10具有相同的电位。因此，第二端T14B上的电压即是节点N10上的供应电压V_system。储能元件C1耦接于电源重置电路14的第一端T14A与接地端GND之间。储能元件C2的一端通过节点N10耦接电源重置电路14的第二端T14B，且其另一端耦接接地端GND。负载13具有电源供应端T13A与T13B，其中，电源供应端T13A耦接节点N10，而电源供应端T13B耦接接地端GND。电子系统1通过节点N10连接电源导线15。负载13以及电源重置电路14接收节点N10上的电压V_system作为其工作时的工作电压。
在图1的实施例中，电源重置电路14包括放电控制电路10、切换控制电路11以及电阻器R1。放电控制电路10具有引脚P10A、P10B与P10C，而切换控制电路11包括引脚P11A、P11B、P11C与P11D。电阻器R1耦接于节点N10与放电控制电路10的引脚P10A之间。放电控制电路10的引脚P10B耦接切换控制电路11的引脚P11D，且其引脚P10C耦接接地端GND。在此实施例中，放电控制电路10的引脚P10B所接收到的电压是作为放电控制电路10的工作电压。切换控制电路11的引脚P11A耦接电源重置电路14的第二端T14B，也就是，引脚P11A通过第二端T14B耦接节点N10与储能元件C2。切换控制电路11的引脚P11B耦接电源重置电路14的第一端T14A，也就是，引脚P11B通过第一端T14A耦接储能元件C1。
根据本发明实施例，当外部电源通过电源导线15提供至电子系统1时，切换控制电路11提供介于引脚P11A与P11B之间的导通路径，使得储能元件C1耦接节点N10。在外部电源未通过电源导线15提供至电子系统1的情况下，储能元件C1与C2开始通过负载13缓慢放电，使得节点N10上的供应电压V_system开始下降。当在节点N10上的供应电压V_system低于预先定义的重置电压时，放电控制电路10使其引脚P10A与P10C之间短路，以提供介于节点N10与接地端GND的放电路径，使得储能元件C1与C2通过此放电路径快速地放电，且供应电压V_system快速地下降。当供应电压V_system下降至低于停止放电电压时，切换控制电路11截断介于引脚P11A与P11B之间的导通路径，且提供在引脚P11B与放电控制电路10的引脚P10B之间的放电路径。如此一来，放电控制电路10可通过此放电路径而由储能元件C1的电压来供电，并根据此供电电压来继续工作以提供介于节点N10与接地端GND的放电路径。电源重置电路14详细的电路架构与操作，将于下文中说明。
参阅图2，放电控制电路10包括判断电路20以及开关21。如上所述，放电控制电路10的引脚P10B上的电压作为其工作电压。在本发明实施例中，判断电路20判断引脚P10B上的电压(即其工作电压)是否低于重置电压，且根据判断结果来产生控制信号S20。开关21耦接于引脚P10A与P10C之间。判断电路20通过控制信号S20来控制开关21的导通/关闭状态，换句话说，判断电路20通过控制信号S20来导通或关闭开关21。当判断电路20判断出引脚P10B上的电压低于重置电压时，开关21根据控制信号S20而导通。此时，引脚P10A与P10C之间短路，使得在节点N10与接地端GND之间形成一放电路径。当判断电路20判断出引脚P10B上的电压不低于重置电压时，开关21根据控制信号S20而关闭。此时，引脚P10A与P10C之间开路，使得节点N10与接地端GND之间的放电路径被截断。
切换控制电路11包括晶体管QA、二极管DA以及电容器CA与CB。在此实施例中，晶体管QA以P型晶体管来实现。参阅图2，晶体管QA的控制电极(栅极)耦接节点N20。晶体管QA的第一电极(源极)耦接节点N21且通过节点N21耦接引脚P11B与P11D。由于引脚P11B耦接电源重置电路14的第一端T14A，因此，晶体管QA的第一电极通过节点N21也耦接第一端T14A与储能元件C1。晶体管QA的第二电极(漏极)耦接引脚P11A。由于引脚P11A耦接电源重置电路14的第二端T14B，因此，晶体管QA的第二电极也耦接第二端T14B与节点N10。二极管DA的阳极端耦接引脚P11A且通过引脚P11A耦接节点N10。电容器CA耦接于二极管DA的阴极与节点N20之间。电容器CB耦接于节点N20与接地端GND之间。
根据切换控制电路11的电路架构可得知，晶体管QA的导通/关闭状态由节点N20上的电压V_CB以及节点N21上的电压V_C1(也就是储能元件C1的电压)所控制。电压V_CB是根据第二端T14B上的供应电压V_system、电容器CA与CB的电容值以及二极管DA的结电压(junction voltage)来决定。在电子系统1稳定地通过电源导线15接收外部电压作为供应电压V_system时，电压V_CB通过电容器CA与CB的分压操作而具有一固定电平。在电子系统1未通过电源导线15接收外部电压时，藉由电容器CA的存储电荷特性，电压V_CB维持在此固定电平。根据晶体管的一般特性，当节点N21上的电压大于晶体管QA的临界电压QA_VGS_th与电压V_CB的总和(QA_VGS_th+V_CB)时，晶体管QA导通；当节点N21上的电压小于晶体管QA的临界电压QA_VGS_th与电压V_CB的总和时，晶体管QA关闭。在本发明实施例中，将晶体管QA的临界电压QA_VGS_th与电压V_CB的总和(QA_VGS_th+V_CB)定义为切换控制电路11所使用的停止放电电压。因此可得知，本发明实施例的停止放电电压的调整可通过改变晶体管QA的临界电压QA_VGS_th以及/或改变电容器CB的电容值来实现。
根据上述说明，电源重置电路14定义了放电控制电路10所用的重置电压以及切换控制电路11所用的停止放电电压。电源重置电路14还定义一最低工作电压，其是能让放电控制电路10工作的最低限度的电压。根据本发明实施例，参阅图3所示，停止放电电压Vstop低于重置电压Vreset，且最低工作电压Vmin低于重置电压Vreset。以下将通过图3与图4A-4H来说明电源重置电路14的操作。
参阅图4A-4H，电子系统1可选择性地连接一电源40。电源40可以是电源转换器、电池等可提供电源的装置。在图4A-4G中，开关41耦接于电源40与电源导线15之间。在一些实施例中，开关41可以是实体的开关元件，其导通/关闭状态决定了电子系统1是否接收来自电源40的外部电压VIN。在另一些实施例中，开关41非实体的开关元件，其仅是用来表示电子系统1接收/未接收外部电压VIN的情况。开关41的导通是表示电子系统1接收了外部电压VIN的这一情况；开关41的关闭系表示电子系统1未接收来外部电压VIN的另一情况。
参阅图4A，假设在电子装置1通过电源导线15接收外部电压VIN一段时间之后，电子装置1变为不接收外部电压VIN(开关41关闭(OFF))。如图4A所示，由于储能元件C2通过负载13放电，使得第二端T14B(节点N10)的供应电压V_system开始逐渐地下降(参阅图3的期间P30)。此时的晶体管QA导通(ON)，因此提供了介于引脚P11A与P11B之间的导通路径42。在期间P30，通过导通路径42，储能元件C1的电压V_C1等于供应电压V_system。储能元件C1经由导通路径42通过负载13放电，使得电压V_C1随着供应电压V_system开始逐渐的下降。此外，由于晶体管QA导通(ON)，引脚P10B上的电压等于供应电压V_system。判断电路20可通过判断引脚P10B上的电压是否低于重置电压Vreset来得知供应电压V_system是否低于重置电压Vreset。在期间P30，判断电路20判断出引脚P10B上的电压不低于重置电压Vreset时，且通过控制信号S20关闭(OFF)开关21，使得节点N10与接地端GND之间不具有放电路径。
参阅图3，在第二端T14B上的供应电压V_system逐渐下降的期间，当判断电路20判断出引脚P10B上的电压(其等于供应电压V_system)低于重置电压Vreset时，判断电路20通过控制信号S20来导通(ON)开关21，使得在节点N10与接地端GND之间形成一放电路径43，如图4B所示。如此一来，在接续于期间P30的期间P31中，电子系统1进入快速放电模式。在快速放电模式中，储能元件C2通过放电路径43经由电阻器R1放电，而储能元件C1通过导通路径42与放电路径43经由电阻器R1放电，使得供应电压V_system以及电压V_C1以放电速度R40快速地下降。
参阅图3与图4C，当供应电压V_system下降至低于停止放电电压Vstop(QA_VGS_th+V_CB)时(期间P32)，晶体管QA关闭(OFF)，以截断图4A-4B中的导通路径42。此时，在引脚P11B与放电控制电路10的引脚P10B之间形成另一放电路径44，且放电控制电路10通过放电路径44接收储能元件C1的电压V_C1以作为其工作电压。由于对放电控制电路10的供电，电压V_C1变为以放电速度R41下降。在期间P32中，引脚P10B上的电压等于电压V_C1且仍低于重置电压Vreset，因此判断电路20持续地通过控制信号S20来导通(ON)开关21，以持续地提供放电路径43。如此一来，供应电压V_system持续地以放电速度R40快速地下降至零电位(0V)，并维持在零电位直到电子装置1通过电源导线15接收一外部电压。根据本发明实施例，放电速率R40大于放电速率R41，也就是一电压以放电速率R40放电时的下降斜率大于以该电压以放电速率R41放电时的下降斜率。
参阅图3与图4D，当电压V_C1持续地以放电速度R41下降且低于放电控电路10的最低工作电压Vmin时，放电控制电路10则停止工作，使得开关21关闭(OFF)以截断放电路径43。在期间P33中，储能元件C1通过放电路径44而持续放电，且电压V_C1最终下降至零电位(0V)。
假设在供应电压V_system下降至零电位之后，电子装置1于时间点TP30重新通过电源导线15接收外部电压VIN(开关41导通(ON))，如图4E所示。此时，外部电压VIN直接对储能元件C2充电，使得供电电压V_system开始从零电位逐渐地朝向输入电压VIN的电位上升。此外，电压V_C1随着供电电压V_system而上升。详细来说，晶体管QA处于关闭，而外部电压VIN通过晶体管QA的背接二极管(diode-connected diode)22来对储能元件C1充电。因此，电压V_C1等于供电电压V_system减去晶体管QA的背接二极管22的压降。参阅图3与图4F，当电压V_C1上升至高于最低工作电压Vmin时(期间P34)，受电压V_C1供电的放电控制电路10开始工作。由于引脚P10B上的电压等于电压V_C1并低于重置电压Vreset，因此判断电路20控制信号S20来导通(ON)开关21，形成了放电路径43。
供电电压V_system以及电压V_C1持续地上升。参阅图3与图4G，当电压V_C1大于停止放电电压Vstop(QA_VGS_th+V_CB)时(期间P35)，晶体管QA导通(ON)。如此一来，外部电压VIN直接对储能元件C1充电，且电压V_C1以及引脚P10B上的电压等于供应电压V_system。参阅图3与图4H，在供应电压V_system上升的期间，当判断电路20判断出引脚P10B上的电压(此时，等于供应电压V_system)高于重置电压Vreset时(期间P36)，判断电路20通过控制信号S20来关闭(OFF)开关21，以截断介于节点N10与接地端GND之间放电路径，即路径43，使电子系统1跳出快速放电模式。此时，外部电压VIN持续地对储能元件C1与C2充电，使得供应电压V_system朝向外部电压VIN的电平上升。
根据上述实施例可得知，在电子装置1未接收外部电压VIN的情况下，供应电压V_system低于重置电压Vreset时，电子系统1进入快速放电模式。在快速放电模式中，放电控制电路10提供放电路径43且切换控制电路11提供导通路径42。如此一来，储能元件C1与C2能经由电阻器R1快速地放电，且供应电压V_system能快速地下降。此外，在快速放电模式中，放电控制电路10可受到足够的工作电压供电而持续提供放电路43，使得供应电压V_system能快速且完全地下降至零电位。根据上述，通过本发明实施例的电源重置电路，当电子系统1发生断电时，供应电压V_system可快速且完全地下降至零电位以完成电源重置，避免了现有技术中未完成电源重置所导致的系统异常。
本发明虽以较佳实施例公开如上，然而其并非用以限定本发明的范围，任何本领域技术人员，在不脱离本发明的精神和范围内，当可做些许的更动与润饰，因此本发明的保护范围当视后附的权利要求所界定者为准。
【符号说明】
1～电子系统； 10～放电控制电路；
11～切换控制电路； 13～负载；
14～电源重置电路； 15～电源导线；
20～判断电路； 21～开关；
22～背接二极管； 40～电源；
41～开关； 42～导通路径；
43、44～放电路径； C1、C2～储能元件；
CA、CB～电容器； DA～二极管；
GND～接地端； N10、N20、N21～节点；
P10A…P10C～引脚； P11A…P11D～引脚；
QA～晶体管； R1～电阻器；
S20～控制信号；
T13A、T13B～电源供应端；
T14A～第一端； T14B～第二端；
T14C～第三端； T30…T36～期间；
TP30～时间点； V_C1、V_CB～电压；
V_system～供应电压； VIN～输入电压；
Vmin～最低工作电压； Vreset～重置电压；
Vstop～停止放电电压。

Claims (10)

1.一种电源重置电路，具有一第一端以及一第二端，所述第一端耦接一第一储能元件，所述第二端耦接一第二储能元件以及一负载，包括：
一放电控制电路，耦接所述第二端与一接地端，且在所述第二端上的一供应电压低于一重置电压的期间，提供介于所述第二端与所述接地端之间的一第一放电路径；以及
一切换控制电路，耦接所述第一端、所述第二端以及所述放电控制电路，且在所述供应电压高于一停止放电电压的期间，提供在所述第一端与所述第二端之间的一导通路径；
其中，所述停止放电电压低于所述重置电压；
其中，在所述供应电压低于所述停止放电电压的期间，所述切换控制电路截断所述导通路径，且提供介于所述第一端与所述放电控制电路之间的一第二放电路径。
2.如权利要求1所述的电源重置电路，其中，所述切换控制电路包括：
一晶体管，具有耦接一第一节点的一控制电极、耦接所述第一端于一第二节点的一第一电极以及耦接所述第二端的一第二电极；
一二极管，具有一阴极以及耦接所述第二端的一阳极；
一第一电容器，耦接于所述二极管的所述阴极与所述第一节点之间；以及
一第二电容器，耦接于所述第一节点与所述接地端之间。
3.如权利要求2所述的电源重置电路，其中，在所述供应电压高于所述停止放电电压的期间，所述晶体管导通，以提供所述导通路径。
4.如权利要求3所述的电源重置电路，
其中，所述放电控制电路耦接所述第二节点；以及
其中，当所述晶体管导通时，所述放电控制电路判断所述第二端的所述供应电压是否低于所述重置电压以决定是否提供所述第一放电路径。
5.如权利要求4所述的电源重置电路，其中，当放电控制电路判断出所述第二端的所述供应电压低于所述重置电压值时，所述放电控制电路提供所述第一放电路径。
6.一种电源重置电路，具有一第一端以及一第二端，所述第一端耦接一第一储能元件，且所述第二端耦接一第二储能元件以及一负载，包括：
一放电控制电路，耦接所述第二端与一接地端；以及
一切换控制电路，耦接所述第一端、所述第二端以及所述放电控制电路，包括耦接于所述第一端与所述第二端之间的一晶体管；
其中，在所述第二端上的一供应电压介于一重置电压与低于所述重置电压的一停止放电电压之间的期间，所述切换控制电路导通所述晶体管，且所述放电控制电路提供介于所述第二端与所述接地端之间的一第一放电路径，使得所述第一储能元件与所述第二储能元件通过所述第一放电路径放电；
其中，在所述供应电压低于所述停止放电电压的期间，所述切换控制电路关闭所述晶体管且提供介于所述第一端与所述放电控制电路之间的一第二放电路径，使得所述第一储能元件通过所述第二放电路径对所述放电控制电路供电。
7.如权利要求6所述的电源重置电路，其中，所述切换控制电路包括：
一二极管，具有一阴极以及耦接所述第二端的一阳极；
一第一电容器，具有耦接于所述二极管的所述阴极的一第一端以及耦接所述晶体管的一控制电极于一第一节点的一第二端；以及
一第二电容器，耦接于所述第一节点与所述接地端之间。
8.如权利要求7所述的电源重置电路，其中，所述停止放电电压根据所述晶体管的临界电压以及所述第二电容器的电容值中至少一个来调整。
9.如权利要求6所述的电源重置电路，其中，所述放电控制电路的一第一引脚耦接所述晶体管与所述第一端，且包括：
一判断电路，耦接所述第一引脚，且判断所述第一引脚的电压是否低于所述重置电压以产生一控制信号；以及
一开关，耦接于所述放电控制电路的一第二引脚与所述接地端之间，受控于所述控制信号，其中所述第二引脚经由一电阻器耦接所述第二端。
10.如权利要求9所述的电源重置电路，其中，当所述判断电路判断出所述第一引脚的电压的电平低于所述重置电压时，所述开关根据所述控制信号而导通。
CN201711457427.4A 2017-11-15 2017-12-28 电源重置电路 Active CN109785874B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW106139473A TWI645672B (zh) 2017-11-15 2017-11-15 電源重置電路
TW106139473 2017-11-15

Publications (2)

Publication Number Publication Date
CN109785874A CN109785874A (zh) 2019-05-21
CN109785874B true CN109785874B (zh) 2020-10-20

Family

ID=65432206

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711457427.4A Active CN109785874B (zh) 2017-11-15 2017-12-28 电源重置电路

Country Status (3)

Country Link
US (1) US10453498B2 (zh)
CN (1) CN109785874B (zh)
TW (1) TWI645672B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI660563B (zh) * 2017-12-06 2019-05-21 和碩聯合科技股份有限公司 放電裝置
US10756630B1 (en) * 2019-02-15 2020-08-25 Microchip Technology Incorporated Line discharge circuit with low power components

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1852014A (zh) * 2006-04-14 2006-10-25 崇贸科技股份有限公司 功率转换器的控制电路
CN101364118A (zh) * 2007-08-08 2009-02-11 海力士半导体有限公司 稳压器和高压发生器
CN101414485A (zh) * 2007-10-19 2009-04-22 英业达股份有限公司 供电装置
CN103633973A (zh) * 2012-08-21 2014-03-12 宜扬科技股份有限公司 具零待机电流消耗的电源重置电路
CN104064222A (zh) * 2013-03-20 2014-09-24 华邦电子股份有限公司 闪存存储器的验证装置
CN105634256A (zh) * 2014-10-21 2016-06-01 广达电脑股份有限公司 自放电电路

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7710072B2 (en) * 2005-01-06 2010-05-04 Nexergy, Inc. Discharge circuit
JP4674194B2 (ja) * 2006-09-29 2011-04-20 矢崎総業株式会社 絶縁検出装置
US20090161471A1 (en) * 2007-12-21 2009-06-25 Inventec Corporation Power supply device
US9007024B2 (en) * 2008-05-28 2015-04-14 American Reliance, Inc. DC power control to maximize battery charging time
JP5786330B2 (ja) * 2010-12-24 2015-09-30 ソニー株式会社 放電制御装置及び放電制御方法
US8614596B2 (en) * 2011-02-28 2013-12-24 Medtronic Minimed, Inc. Systems and methods for initializing a voltage bus and medical devices incorporating same
US8542047B2 (en) * 2011-10-18 2013-09-24 Texas Instruments Deutschland Gmbh Electronic device and method for low power reset
TWI467903B (zh) * 2011-12-28 2015-01-01 Richtek Technology Corp 輸入電源濾波電容的自放電洩放電路、獨立式洩放積體電路裝置及洩放方法，以及交直流界面
KR101916969B1 (ko) * 2013-01-22 2018-11-08 삼성에스디아이 주식회사 배터리의 충전 방법 및 이에 따른 배터리 팩
TWI519024B (zh) * 2014-04-11 2016-01-21 虹光精密工業股份有限公司 電子裝置之多段式放電電路及其多段式放電方法
US20160211675A1 (en) * 2015-01-20 2016-07-21 Nxp B.V. Method and system for charging/discharging a battery
US9698770B1 (en) * 2016-04-07 2017-07-04 Texas Instruments Incorporated Low power reset circuit
US10938074B2 (en) * 2017-10-17 2021-03-02 Getac Technology Corporation Electronic device, discharging method for the same, and charging method for the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1852014A (zh) * 2006-04-14 2006-10-25 崇贸科技股份有限公司 功率转换器的控制电路
CN101364118A (zh) * 2007-08-08 2009-02-11 海力士半导体有限公司 稳压器和高压发生器
CN101414485A (zh) * 2007-10-19 2009-04-22 英业达股份有限公司 供电装置
CN103633973A (zh) * 2012-08-21 2014-03-12 宜扬科技股份有限公司 具零待机电流消耗的电源重置电路
CN104064222A (zh) * 2013-03-20 2014-09-24 华邦电子股份有限公司 闪存存储器的验证装置
CN105634256A (zh) * 2014-10-21 2016-06-01 广达电脑股份有限公司 自放电电路

Also Published As

Publication number Publication date
TWI645672B (zh) 2018-12-21
CN109785874A (zh) 2019-05-21
TW201924221A (zh) 2019-06-16
US20190147921A1 (en) 2019-05-16
US10453498B2 (en) 2019-10-22

Similar Documents

Publication Publication Date Title
JP3962524B2 (ja) 放電制御回路
EP2022155B1 (en) Charge/discharge protection circuit, battery pack embedding the charge/discharge protection circuit, electronic apparatus using the battery pack
US6690559B2 (en) Charge/discharge type power supply
US7274227B2 (en) Power-on reset circuit
US8901912B2 (en) Bootstrap capacitor detecting circuit and bootstrap DC-DC converter thereof
JP4540610B2 (ja) 半導体集積回路装置及びそれを用いた電源電圧監視システム
US7639049B2 (en) Voltage detecting circuit and battery device using same
JP3887093B2 (ja) 表示装置
US10097027B2 (en) Light load detection and current drain cutoff in a power bank device
EP3922503A1 (en) Load access detection method, switch circuit and battery management system
TWI514410B (zh) 電流供應電路與電壓供應電路
US11239680B2 (en) Battery charger
US20160380451A1 (en) Overcurrent protection circuit and method for battery discharge
US8482891B2 (en) Electrostatic discharge protection circuit
CN109785874B (zh) 电源重置电路
CN113328734A (zh) 快速阻断开关
EP4357191A1 (en) Wake-up circuit and electronic device comprising same
CN110829386A (zh) 电池保护电路及其充电功率开关控制信号产生电路
US20220021230A1 (en) Battery secondary protection circuit and operation method thereof
KR20080009895A (ko) 평활용 커패시터의 충전 및 방전 회로
JP5750326B2 (ja) 電子機器の保護回路
CN218243333U (zh) 适用于安全防护的驱动电路
CN112017579B (zh) 显示装置及其驱动系统
CN219535888U (zh) 放电保护装置
CN210156941U (zh) 功耗控制电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant