TW201924221A - 電源重置電路 - Google Patents

電源重置電路 Download PDF

Info

Publication number
TW201924221A
TW201924221A TW106139473A TW106139473A TW201924221A TW 201924221 A TW201924221 A TW 201924221A TW 106139473 A TW106139473 A TW 106139473A TW 106139473 A TW106139473 A TW 106139473A TW 201924221 A TW201924221 A TW 201924221A
Authority
TW
Taiwan
Prior art keywords
voltage
discharge
coupled
control circuit
reset
Prior art date
Application number
TW106139473A
Other languages
English (en)
Other versions
TWI645672B (zh
Inventor
郭信志
Original Assignee
廣達電腦股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 廣達電腦股份有限公司 filed Critical 廣達電腦股份有限公司
Priority to TW106139473A priority Critical patent/TWI645672B/zh
Priority to CN201711457427.4A priority patent/CN109785874B/zh
Priority to US15/869,558 priority patent/US10453498B2/en
Application granted granted Critical
Publication of TWI645672B publication Critical patent/TWI645672B/zh
Publication of TW201924221A publication Critical patent/TW201924221A/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/19—Monitoring patterns of pulse trains
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0025—Arrangements for modifying reference values, feedback values or error values in the control loop of a converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H02M1/322—Means for rapidly discharging a capacitor of the converter for protecting electrical components or for preventing electrical shock
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/36—Means for starting or stopping converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electronic Switches (AREA)

Abstract

一種電源重置電路，其具有耦接第一儲能元件的第一端及耦接第二儲能元件與負載的第二端。電源重置電路包括放電控制電路及切換控制電路。放電控制電路耦接第二端與接地端，且在第二端上的供應電壓低於重置電壓的期間，使第二端與接地端短路以提供第一放電路徑。切換控制電路耦接第一端、第二端、以及放電控制電路，且在供應電壓高於停止放電電壓的期間，提供在第一端與第二端之間的導通路徑。停止放電電壓低於重置電壓。在供應電壓低於停止放電電壓的期間，切換控制電路截斷導通路徑，且提供介於第一端與放電控制電路之間的第二放電路徑。

Description

電源重置電路
本發明有關於一種電源重置電路，特別是有關於一種能提供快速放電路徑的電源重置電路。
一般而言，在電子系統一段時間閒置未使用或是將其電池拔出且接著於短時間內重新放置回的情況下，若電源重置沒有完成，會導致電子系統的功能可能出現異常。此處所謂的電源重置是指，當系統被斷電或電源低於某一電位時，將系統的電源放電到接近零電位，以確保系統中的所有元件內的內部暫存器的資料被清空。當系統的電源沒有放電到接近零電位，若此時電源重新送入系統，可能導致系統無法開機或系統異常。因此，需要配置重置電路，以在電子系統的系統電壓低於重置電位時，將接收系統電壓的供電節點或路徑快速地下拉至接近零電位，使得連接供電節點或路徑上的儲能元件能快速地放電。然而，由於重置電路的工作電壓是來自上述儲能元件，若儲能元件的電壓放電至低於最低工作電壓時，重置電路則無法繼續工作，使得重置電路無法快速地將供電節點或路徑下拉至接近零電位。
本發明一實施例提供一種電源重置電路，其具有第一端以及第二端。第一端耦接第一儲能元件，第二端耦接第 二儲能元件以及負載。此電源重置電路包括放電控制電路以及切換控制電路。放電控制電路耦接二端與接地端。在第二端上的供應電壓低於重置電壓的期間，放電控制電路使第二端與接地端短路以提供第一放電路徑。切換控制電路耦接第一端、第二端、以及放電控制電路。在供應電壓高於停止放電電壓的期間，切換控制電路提供在第一端與第二端之間的導通路徑。停止放電電壓低於重置電壓。在供應電壓低於停止放電電壓的期間，切換控制電路截斷導通路徑，且提供介於第一端與放電控制電路之間的第二放電路徑。
本發明另一實施例提供一種電源重置電路，其具有第一端以及第二端。第一端耦接第一儲能元件，且第二端耦接第二儲能元件以及負載。此電源重置電路包括放電控制電路以及切換控制電路。放電控制電路耦接二端與接地端。切換控制電路耦接第一端、第二端、以及放電控制電路，且包括耦接於第一端與第二端之間的電晶體。在第二端上的供應電壓介於重置電壓與低於重置電壓的停止放電電壓之間的期間，切換控制電路導通電晶體，放電控制電路使第二端與接地端短路以提供第一放電路徑，使得該第一儲能元件與該第二儲能元件透過第一放電路徑放電。在供應電壓低於停止放電電壓的期間，切換控制電路關閉電晶體且提供介於第一端與放電控制電路之間的第二放電路徑，使得第一儲能元件透過第二放電路徑對放電控制電路供電。
1‧‧‧電子系統
10‧‧‧放電控制電路
11‧‧‧切換控制電路
13‧‧‧負載
14‧‧‧電源重置電路
15‧‧‧電源導線
20‧‧‧判斷電路
21‧‧‧開關
22‧‧‧背接二極體
40‧‧‧電源
41‧‧‧開關
42‧‧‧導通路徑
43、44‧‧‧放電路徑
C1、C2‧‧‧儲能元件
CA、CB‧‧‧電容器
DA‧‧‧二極體
GND‧‧‧接地端
N10、N20、N21‧‧‧節點
P10A…P10C‧‧‧接腳
P11A…P11D‧‧‧接腳
QA‧‧‧電晶體
R1‧‧‧電阻器
S20‧‧‧控制信號
T13A、T13B‧‧‧電源供應端
T14A‧‧‧第一端
T13B‧‧‧第二端
T14C‧‧‧第三端
T30…T36‧‧‧期間
TP30‧‧‧時間點
V_C1、V_CB‧‧‧電壓
V_system‧‧‧供應電壓
VIN‧‧‧輸入電壓
Vmin‧‧‧最低工作電壓
Vreset‧‧‧重置電壓
Vstop‧‧‧停止放電電壓
第1圖表示根據本發明一實施例的電子系統。
第2圖表示根據本發明另一實施例的電子系統。
第3圖表示根據本發明一實施例的電子系統中，儲能元件的電壓變化示意圖。
第4A-4H圖表示根據本發明一實施例，電子系統在接收外部電壓與未接收外部電壓時的操作示意圖。
為使本發明之上述目的、特徵和優點能更明顯易懂，下文特舉一較佳實施例，並配合所附圖式，作詳細說明如下。
第1圖係表示根據本發明一實施例的電子系統。參閱第1圖，電子系統1包括負載13、電源重置電路14、以及儲能元件C1與C2。在一實施例中，儲能元件C1與C2以電容器來實現。參閱第1圖，電源重置電路14具有第一端T14A、第二端T14B、以及第三端T14C。電源重置電路14的第二端T14B與第三端T14C耦接節點N10。在此實施例中，第二端T14B、第三端T14C、與節點N10具有相同的電位。因此，第二端T14B上的電壓即是節點N10上的供應電壓V_system。儲能元件C1耦接於電源重置電路14的第一端T14A與接地端GND之間。儲能元件C2之一端透過節點N10耦接電源重置電路14的第二端T14B，且其另一端耦接接地端GND。負載13具有電源供應端T13A與T13B，其中，電源供應端T13A耦接節點N10，而電源供應端T13A耦接接地端GND。電子系統1透過節點N10連接電源導線15。負載13以及電源重置電路14接收節點N10上的電壓V_system作為其工 作時的工作電壓。
在第1圖的實施例中，電源重置電路14包括放電控制電路10、切換控制電路11、以及電阻器R1。放電控制電路10具有接腳P10A、P10B、與P10C，而切換控制電路11包括接腳P11A、P11B、P11C、與P11D。電阻器R1耦接於節點N10與放電控制電路10的接腳P10A之間。放電控制電路10的接腳P10B耦接切換控制電路11的接腳P11D，且其接腳P10C耦接接地端GND。在此實施例中，放電控制電路10的接腳P10B所接收到的電壓是作為放電控制電路10的工作電壓。切換控制電路11的接腳P11A耦接電源重置電路14的第二端T14B，也就是，接腳P11A透過第二端T14B耦接節點N10與儲能元件C2。切換控制電路11的接腳P11B耦接電源重置電路14的第一端T14A，也就是，接腳P11B透過第二端T14B耦接儲能元件C1。
根據本發明實施例，當外部電源透過電源導線15提供至電子系統1時，切換控制電路11提供介於接腳P11A與P11B之間的導通路徑，使得儲能元件C1耦接節點N10。在外部電源未透過電源導線15提供至電子系統1的情況下，儲能元件C1與C2開始透過負載13緩慢放電，使得節點N10上的供應電壓V_system開始下降。當在節點N10上的供應電壓V_system低於預先定義的重置電壓時，放電控制電路10使其接腳P10A與P10C之間短路，以提供介於節點N10與接地端GND的放電路徑，使得儲能元件C1與C2透過此放電路徑快速地放電，且供應電壓V_system快速地下降。當供應電壓V_system下降至低於停止放電電壓時，切換控制電路11截斷介於接腳P11A與P11B之間的導 通路徑，且提供在接腳P11B與放電控制電路10的接腳P10B之間的放電路徑。如此一來，放電控制電路10可透過此放電路徑而由儲能元件C1的電壓來供電，並根據此供電電壓來繼續工作以提供介於節點N10與接地端GND的放電路徑。電源重置電路14詳細的電路架構與操作，將於下文中說明。
參閱第2圖，放電控制電路10包括判斷電路20以及開關21。如上所述，放電控制電路10的接腳P10B上的電壓作為其工作電壓。在本發明實施例中，判斷電路20判斷接腳P10B上的電壓(即其工作電壓)是否低於重置電壓，且根據判斷結果來產生控制信號S20。開關21耦接於接腳P10A與P10C之間。判斷電路20透過控制信號S20來控制開關21的導通/關閉狀態，換句話說，判斷電路20透過控制信號S20來導通或關閉開關21。當判斷電路20判斷出接腳P10B上的電壓低於重置電壓時，開關21根據控制信號S20而導通。此時，接腳P10A與P10C之間短路，使得在節點N10與接地端GND之間形成一放電路徑。當判斷電路20判斷出接腳P10B上的電壓不低於重置電壓時，開關21根據控制信號S20而關閉。此時，接腳P10A與P10C之間開路，使得節點N10與接地端GND之間的放電路徑被截斷。
切換控制電路11包括電晶體QA、二極體DA、以及電容器CA與CB。在此實施例中，電晶體QA係以P型電晶體來實現。參閱第2圖，電晶體QA的控制電極(閘極)耦接節點N20。電晶體QA的第一電極(源極)耦接節點N21且透過節點N21耦接接腳P11B與P11D。由於接腳P11B耦接電源重置電路14的第一端T14A，因此，電晶體QA的第一電極透過節點N21也耦接第一 端T14A與儲能元件C1。電晶體QA的第二電極(汲極)耦接接腳P11A。由於接腳P11A耦接電源重置電路14的第二端T14B，因此，電晶體QA的第二電極也耦接第二端T14B與節點N10。二極體DA的陽極端耦接接腳P11A且透過接腳P11A耦接節點N10。電容器CA耦接於二極體DA的陰極與節點N20之間。電容器CB耦接於節點N20與接地端GND之間。
根據切換控制電路11的電路架構可得知，電晶體QA的導通/關閉狀態係由節點N20上的電壓V_CB以及節點N21上的電壓V_C1(也就是儲能元件C1的電壓)所控制。電壓V_CB是根據第二端T14B上的供應電壓V_system、電容器CA與CB的電容值、以及二極體DA的接面電壓來決定。在電子系統1穩定地透過電源導線15接收外部電壓子作為供應電壓V_system時，電壓V_CB透過電容器CA與CB的分壓操作而具有一固定位準。在電子系統1未透過電源導線15接收外部電壓時，藉由電容器CA的儲存電荷特性，電壓V_CB維持在此固定位準。根據電晶體的一般特性，當節點N21上的電壓大於電晶體QA的臨界電壓QA_VGS_th與電壓V_CB的總和(QA_VGS_th+V_CB)時，電晶體QA導通；當節點N21上的電壓小於電晶體QA的臨界電壓QA_VGS_th與電壓V_CB的總和時，電晶體QA關閉。在本發明實施例中，將電晶體QA的臨界電壓QA_VGS_th與電壓V_CB的總和(QA_VGS_th+V_CB)定義為切換控制電路11所使用的停止放電電壓。因此可得知，本發明實施例的停止放電電壓的調整可透過改變電晶體QA的臨界電壓QA_VGS_th以及/或改變電容器CA的電容值來實現。
根據上述說明，電源重置電路14定義了放電控制電路10所用的重置電壓以及切換控制電路11所用的停止放電電壓。電源重置電路14更定義一最低工作電壓，其是能讓放電控制電路10工作的最低限度的電壓。根據本發明實施例，參閱第3圖所示，停止放電電壓Vstop低於重置電壓Vreset，且最低工作電壓Vmin低於重置電壓Vreset。以下將透過第3與4A-4H圖來說明電源重置電路14的操作。
參閱第4A-4H圖，電子系統1可選擇性地連接一電源40。電源40可以是電源轉換器、電池等可提供電源的裝置。在第4A-4G圖中，開關41耦接於電源40與電源導線15之間。在一些實施例中，開關41可以是實體的開關元件，其導通/關閉狀態決定了電子系統1是否接收來自電源40的外部電壓VIN。在另一些實施例中，開關41非實體的開關元件，其僅是用來表示電子系統1接收/未接收外部電壓VIN的情況。開關41的導通是表示電子系統1接收了外部電壓VIN的此一情況；開關41的關閉係表示電子系統1未接收來外部電壓VIN的另一情況。
參閱第4A圖，假設在電子裝置1透過電源導線15接收外部電壓VIN一段時間之後，電子裝置1變為不接收外部電壓VIN(開關41關閉(OFF))。如第4A圖所示，由於儲能元件C2透過負載13放電，使得第二端T14B(節點N10)的供應電壓V_system開始逐漸的下降(參閱第3圖的期間P30)。此時的電晶體QA導通(ON)，因此提供了介於接腳P11A與P11B之間的導通路徑42。在期間P30，透過導通路徑42，儲能元件C1的電壓V_C1等於供應電壓V_system。儲能元件C1經由導通路徑42透過負載 13放電，使得電壓V_C1隨著供應電壓V_system開始逐漸的下降。此外，由於電晶體QA導通(ON)，接腳P10B上的電壓等於供應電壓V_system。判斷電路20可透過判斷接腳P10B上的電壓是否低於重置電壓Vreset來得知供應電壓V_system是否低於重置電壓Vreset。在期間P30，判斷電路20判斷出接腳P10B上的電壓不低於重置電壓Vreset時，且透過控制信號S20關閉(OFF)開關21，使得節點N10與接地端GND之間不具有放電路徑。
參閱第3圖，在第二端T14B上的供應電壓V_system逐漸下降的期間，當判斷電路20判斷出接腳P10B上的電壓(其等於供應電壓V_system)低於重置電壓Vreset時，判斷電路20透過控制信號S20來導通(ON)開關21，使得在節點N10與接地端GND之間形成一放電路徑43，如第4B圖所示。如此一來，在接續於期間P30的期間P31中，電子系統1進入快速放電模式。在快速放電模式中，儲能元件C2透過放電路徑43經由電阻器R1放電，而儲能元件C1透過導通路徑42與放電路徑43經由電阻器R1放電，使得供應電壓V_system以及電壓V_C1以放電速度R40快速地下降。
參閱第3與4C圖，當供應電壓V_system下降至低於停止放電電壓Vstop(QA_VGS_th+V_CB)時(期間P32)，電晶體QA關閉(OFF)，以截斷第4A-4B圖中的導通路徑42。此時，在接腳P11B與放電控制電路10的接腳P10B之間形成另一放電路徑44，且放電控制電路10透過放電路徑44接收儲能元件C1的電壓V_C1以作為其工作電壓。由於對放電控制電路10的供電，電壓V_C1變為以放電速度R41下降。在期間P32中，接腳P10B上 的電壓等於電壓V_C1且仍低於重置電壓Vreset，因此判斷電路20持續地透過控制信號S20來導通(ON)開關21，以持續地提供放電路徑43。如此一來，供應電壓V_system持續地以放電速度R40快速地下降至零電位(0V)，並維持在零電位直到電子裝置1透過電源導線15接收一外部電壓。根據本發明實施例，放電速率R40大於放電速率R41，也就是一電壓以放電速率R40放電時的下降斜率大於以該電壓以放電速率R41放電時的下降斜率。
參閱第3與4D圖，當電壓V_C1持續地以放電速度R41下降且低於放電控電路10的最低工作電壓Vmin時，放電控制電路10則停止工作，使得開關21關閉(OFF)以截斷放電路徑43。在期間P33中，儲能元件C1透過放電路徑44而持續放電，且電壓V_C1最終下降至零電位(0V)。
假設在供應電壓V_system下降至零電位之後，電子裝置1於時間點TP30重新透過電源導線15接收外部電壓VIN(開關41導通(ON))，如第4E圖所示。此時，外部電壓VIN直接對儲能元件C2充電，使得供電電壓V_system開始從零電位逐漸地朝向輸入電壓VIN的電位上升。此外，電壓V_C1隨著供電電壓V_system而上升。詳細來說，電晶體QA處於關閉，而外部電壓VIN透過電晶體QA的背接二極體22來對儲能元件C1充電。因此，電壓V_C1等於供電電壓V_system減去電晶體QA的背接二極體22的壓降。參閱第3與4F圖，當電壓V_C1上升至高於最低工作電壓Vmin時(期間P34)，受電壓V_C1供電的放電控制電路10開始工作。由於接腳P10B上的電壓等於電壓V_C1並低於重置 電壓Vreset，因此判斷電路20控制信號S20來導通(ON)開關21，形成了放電路徑43。
供電電壓V_system以及電壓V_C1持續地上升。參閱第3與4G圖，當電壓V_C1大於停止放電電壓Vstop(QA_VGS_th+V_CB)時(期間P35)，電晶體QA導通(ON)。如此一來，外部電壓VIN直接對儲能元件C1充電，且電壓V_C1以及接腳P10B上的電壓等於供應電壓V_system。參閱第3與4H圖，在供應電壓V_system上升的期間，當判斷電路20判斷出接腳P10B上的電壓(此時，等於供應電壓V_system)高於重置電壓Vreset時(期間P36)，判斷電路20透過控制信號S20來關閉(OFF)開關21，以截斷介於節點N10與接地端GND之間放電路徑，即路徑43，使電子系統1跳出快速放電模式。此時，外部電壓VIN持續地對儲能元件C1與C2充電，使得供應電壓V_system朝向外部電壓VIN的位準上升。
根據上述實施例可得知，在電子裝置1未接收外部電壓VIN的情況下，供應電壓V_system低於重置電壓Vreset時，電子系統1進入快速放電模式。在快速放電模式中，放電控制電路10提供放電路徑43且切換控制電路11提供導通路徑42。如此一來，儲能元件C1與C2能經由電阻器R1快速地放電，且供應電壓V_system能快速地下降。此外，在快速放電模式中，放電控制電路10可受到足夠的工作電壓供電而持續提供放電路43，使得供應電壓V_system能快速且完全地下降至零電位。根據上述，透過本發明實施例的電源重置電路，當電子系統1發生斷電時，供應電壓V_system可快速且完全地下降至零電位以 完成電源重置，避免了習知技術中未完成電源重置所導致的系統異常。
本發明雖以較佳實施例揭露如上，然其並非用以限定本發明的範圍，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可做些許的更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

Claims (10)

  1. 一種電源重置電路，具有一第一端以及一第二端，該第一端耦接一第一儲能元件，該第二端耦接一第二儲能元件以及一負載，包括：一放電控制電路，耦接該二端與一接地端，且在該第二端上的一供應電壓低於一重置電壓的期間，使該第二端與該接地端短路以提供一第一放電路徑；以及一切換控制電路，耦接該第一端、該第二端、以及該放電控制電路，且在該供應電壓高於一停止放電電壓的期間，提供在該第一端與該第二端之間的一導通路徑；其中，該停止放電電壓低於該重置電壓；其中，在該供應電壓低於該停止放電電壓的期間，該切換控制電路截斷該導通路徑，且提供介於該第一端與該放電控制電路之間的一第二放電路徑。
  2. 如申請專利範圍第1項所述之電源重置電路，其中，該切換控制電路包括：一電晶體，具有耦接一第一節點的一控制電極、耦接該第一端於一第二節點的一第一電極、以及耦接該第二端的一第二電極；一二極體，具有一陰極以及耦接該第二端的一陽極；一第一電容器，耦接於該二極體的該陰極與該第一節點之間；以及一第二電容器，耦接於該第一節點與該接地端之間。
  3. 如申請專利範圍第2項所述之電源重置電路，其中，在該 供應電壓高於該停止放電電壓的期間，該電晶體導通，以提供該導通路徑。
  4. 如申請專利範圍第3項所述之電源重置電路，其中，該放電控制電路耦接該第二節點；以及其中，當該電晶體導通時，該放電控制電路判斷該第二端的該供應電壓是否低於該重置電壓以決定是否提供該第一放電路徑。
  5. 如申請專利範圍第4項所述之電源重置電路，其中，當放電控制電路判斷出該第二端的該供應電壓低於該重置電壓值時，該放電控制電路提供該第一放電路徑。
  6. 一種電源重置電路，具有一第一端以及一第二端，該第一端耦接一第一儲能元件，且該第二端耦接一第二儲能元件以及一負載，包括：一放電控制電路，耦接該二端與一接地端；以及一切換控制電路，耦接該第一端、該第二端、以及該放電控制電路，包括耦接於該第一端與該第二端之間的一電晶體；其中，在該第二端上的一供應電壓介於一重置電壓與低於該重置電壓的一停止放電電壓之間的期間，該切換控制電路導通該電晶體，且該放電控制電路使該第二端與該接地端短路以一第一放電路徑，使得該第一儲能元件與該第二儲能元件透過該第一放電路徑放電；其中，在該供應電壓低於該停止放電電壓的期間，該切換控制電路關閉該電晶體且提供介於該第一端與該放 電控制電路之間的一第二放電路徑，使得該第一儲能元件透過該第二放電路徑對該放電控制電路供電。
  7. 如申請專利範圍第6項所述之電源重置電路，其中，該切換控制電路包括：一二極體，具有一陰極以及耦接該第二端的一陽極；一第一電容器，具有耦接於該二極體的該陰極的一第一端以及耦接該電晶的一控制電極於一第一節點的一第二端；以及一第二電容器，耦接於該第一節點與該接地端之間。
  8. 如申請專利範圍第7項所述之電源重置電路，其中，該停止放電電壓根據該電晶體的臨界電壓以及該第二電容器的電容值中至少一者來調整。
  9. 如申請專利範圍第6項所述之電源重置電路，其中，該放電控制電路的一接腳耦接該電晶體與該第一端，且包括：一判斷電路，耦接該接腳，且判斷該接腳的電壓是否低於該重置電壓以產生一控制信號；以及一開關，耦接於該第二端與該接地端之間，受控於該控制信號。
  10. 如申請專利範圍第9項所述之電源重置電路，其中，當該判斷電路判斷出該接腳的電壓的位準低於該重置電壓時，該開關根據該控制信號而導通。
TW106139473A 2017-11-15 2017-11-15 電源重置電路 TWI645672B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW106139473A TWI645672B (zh) 2017-11-15 2017-11-15 電源重置電路
CN201711457427.4A CN109785874B (zh) 2017-11-15 2017-12-28 电源重置电路
US15/869,558 US10453498B2 (en) 2017-11-15 2018-01-12 Power reset circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106139473A TWI645672B (zh) 2017-11-15 2017-11-15 電源重置電路

Publications (2)

Publication Number Publication Date
TWI645672B TWI645672B (zh) 2018-12-21
TW201924221A true TW201924221A (zh) 2019-06-16

Family

ID=65432206

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106139473A TWI645672B (zh) 2017-11-15 2017-11-15 電源重置電路

Country Status (3)

Country Link
US (1) US10453498B2 (zh)
CN (1) CN109785874B (zh)
TW (1) TWI645672B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI660563B (zh) * 2017-12-06 2019-05-21 和碩聯合科技股份有限公司 放電裝置
US10756630B1 (en) * 2019-02-15 2020-08-25 Microchip Technology Incorporated Line discharge circuit with low power components

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7710072B2 (en) * 2005-01-06 2010-05-04 Nexergy, Inc. Discharge circuit
CN100557932C (zh) * 2006-04-14 2009-11-04 崇贸科技股份有限公司 功率转换器的控制电路
JP4674194B2 (ja) * 2006-09-29 2011-04-20 矢崎総業株式会社 絶縁検出装置
KR100865852B1 (ko) * 2007-08-08 2008-10-29 주식회사 하이닉스반도체 레귤레이터 및 고전압 발생기
CN101414485B (zh) * 2007-10-19 2011-03-16 英业达股份有限公司 供电装置
US20090161471A1 (en) * 2007-12-21 2009-06-25 Inventec Corporation Power supply device
US9007024B2 (en) * 2008-05-28 2015-04-14 American Reliance, Inc. DC power control to maximize battery charging time
JP5786330B2 (ja) * 2010-12-24 2015-09-30 ソニー株式会社 放電制御装置及び放電制御方法
US8614596B2 (en) * 2011-02-28 2013-12-24 Medtronic Minimed, Inc. Systems and methods for initializing a voltage bus and medical devices incorporating same
US8542047B2 (en) * 2011-10-18 2013-09-24 Texas Instruments Deutschland Gmbh Electronic device and method for low power reset
TWI467903B (zh) * 2011-12-28 2015-01-01 Richtek Technology Corp 輸入電源濾波電容的自放電洩放電路、獨立式洩放積體電路裝置及洩放方法，以及交直流界面
CN103633973B (zh) * 2012-08-21 2018-06-01 晶豪科技股份有限公司 具零待机电流消耗的电源重置电路
KR101916969B1 (ko) * 2013-01-22 2018-11-08 삼성에스디아이 주식회사 배터리의 충전 방법 및 이에 따른 배터리 팩
CN104064222B (zh) * 2013-03-20 2017-03-01 华邦电子股份有限公司 闪存存储器的验证装置
TWI519024B (zh) * 2014-04-11 2016-01-21 虹光精密工業股份有限公司 電子裝置之多段式放電電路及其多段式放電方法
TWI519025B (zh) * 2014-10-21 2016-01-21 廣達電腦股份有限公司 自放電電路
US20160211675A1 (en) * 2015-01-20 2016-07-21 Nxp B.V. Method and system for charging/discharging a battery
US9698770B1 (en) * 2016-04-07 2017-07-04 Texas Instruments Incorporated Low power reset circuit
US10938074B2 (en) * 2017-10-17 2021-03-02 Getac Technology Corporation Electronic device, discharging method for the same, and charging method for the same

Also Published As

Publication number Publication date
US20190147921A1 (en) 2019-05-16
TWI645672B (zh) 2018-12-21
US10453498B2 (en) 2019-10-22
CN109785874B (zh) 2020-10-20
CN109785874A (zh) 2019-05-21

Similar Documents

Publication Publication Date Title
US7772805B2 (en) Charge/discharge protection circuit utilizing a charger connection recovery circuit that cycles a discharge control transistor on and off while a battery is over-discharged during charging
US10622819B2 (en) Rechargeable battery protection integrated circuit, rechargeable battery protection device, and battery pack
KR101211981B1 (ko) 배터리 장치
TWI791635B (zh) 包含自供電保險絲裝置的方法
KR100777884B1 (ko) 충방전 제어회로와 충전식 전원장치
KR102130290B1 (ko) 충방전 제어 회로 및 배터리 장치
JP2010068637A (ja) 充電制御用半導体集積回路
KR20060042009A (ko) 배터리 상태 감시 회로 및 배터리 장치
TWI514410B (zh) 電流供應電路與電壓供應電路
KR101117445B1 (ko) 충방전 제어 회로 및 충전식 전원 장치
JP2011097772A (ja) バッテリ状態監視回路及びバッテリ装置
WO2019029069A1 (zh) 电池保护芯片、供电装置及电子烟
US9374077B2 (en) Switch circuit, semiconductor device, and battery device
KR102586102B1 (ko) 배터리 보호 회로 및 이를 포함하는 배터리 팩
JP5107790B2 (ja) レギュレータ
TW201924221A (zh) 電源重置電路
JP2012156718A (ja) 出力回路、温度スイッチｉｃ、及び、電池パック
JP5163211B2 (ja) リセット回路および電源制御用半導体集積回路
JP3838708B2 (ja) リチウムイオン電源装置
KR20190096795A (ko) 충전 제어 장치, 충전 시스템 및 충전 제어 방법
JP2009183050A (ja) 電池パック
AU2019202248A1 (en) Power management integrated circuit
EP4376243A1 (en) Current limiting circuit
CN210156941U (zh) 功耗控制电路
JP5181761B2 (ja) リセット回路および電源制御用半導体集積回路