CN104064222A - 闪存存储器的验证装置 - Google Patents

Abstract

本发明公开了一种闪存存储器的验证装置，包括测试控制器以及放电电路。测试控制器提供电源电压，并且用以验证闪存存储器的擦除操作。放电电路耦接测试控制器与闪存存储器。放电电路受控于测试控制器而决定是否致能，并且于致能时提供放电路径。其中，测试控制器发出擦除指令以使闪存存储器进行擦除操作，并且在闪存存储器进行擦除操作的擦除期间内停止提供电源电压并且致能放电电路，使得闪存存储器经由放电路径进行放电，藉以检查闪存存储器是否发生过度擦除。

Description

闪存存储器的验证装置

技术领域

本发明是有关于一种验证装置，且特别是有关于一种闪存存储器的验证装置。

背景技术

闪存存储器(Flash Memory)元件由于具有可多次进行数据的存入、读取、擦除等动作，且存入的数据在断电后也不会消失的优点，所以已成为个人电脑和电子设备所广泛采用的一种非易失性存储器元件。

典型的闪存存储器的存储单元以掺杂的多晶硅制作浮置栅极(FloatingGate)与控制栅极(Control Gate)。而且，控制栅极直接设置在浮置栅极上，浮置栅极与控制栅极的间以介电层相隔，而浮置栅极与基底间以穿隧氧化层(Tunneling Oxide)相隔(亦即所谓堆叠栅极闪存存储器)。

当对闪存存储器进行数据写入的操作时，是通过于控制栅极与源极/漏极区施加偏压，以使电子注入浮置栅极中。在读取闪存存储器中的数据时，于控制栅极上施加一工作电压，此时浮置栅极的带电状态会影响其下通道(Channel)的开/关，而此通道的开/关即为判读数据值“0”或“1”的依据。当闪存存储器在进行数据的擦除时，将基底、漏(源)极区或控制栅极的相对电位提高，并利用穿隧效应使电子由浮置栅极穿过穿隧氧化层而排至基底或漏(源)极中(即Substrate Erase或Drain(Source)Side Erase)，或是穿过介电层而排至控制栅极中。

对于闪存存储器而言，其通常以通道热电子(Channel Hot-Electron，CHE)注入模式进行程序化，并且利用F-N(Fowler-Nordheim)穿隧模式将电子从浮置栅极经由穿隧氧化层拉出至通道中以进行擦除。然而，使用F-N穿隧模式擦除闪存存储器中的数据时，由于从浮置栅极排出的电子数量不易控制，故易使浮置栅极排出过多电子而带有正电荷而产生所谓的过度擦除(Over-Erase)，并导致起始电压分布变广与位元线漏电流。而当此过度擦除现象太过严重时，甚至会使浮置栅极下方的通道在控制栅极未加工作电压时即持续呈导通状态，并导致数据的误判。

发明内容

本发明提供一种闪存存储器的验证装置，其可用以验证闪存存储器的过度擦除现象。

本发明提出一种闪存存储器的验证装置，包括测试控制器以及放电电路。测试控制器提供电源电压，并且用以验证闪存存储器的擦除操作。放电电路耦接测试控制器与闪存存储器。放电电路受控于测试控制器而决定是否致能，并且于致能时提供放电路径。其中，测试控制器发出擦除指令以使闪存存储器进行擦除操作，并且在闪存存储器进行擦除操作的擦除期间内停止提供电源电压并且致能放电电路，使得闪存存储器经由放电路径进行放电，藉以检查闪存存储器是否发生过度擦除。

在本发明一实施例中，闪存存储器具有电源端，放电电路包括放电开关以及第一电阻。放电开关的第一端耦接电源端，且放电开关的控制端接收测试控制器的第一控制信号，其中放电开关依据第一控制信号而导通或截止。第一电阻的一端耦接放电开关的第二端，且第一电阻的另一端耦接接地电压。

在本发明一实施例中，测试控制器依序地在擦除期间内的多个时间点停止提供电源电压并且导通放电开关，以分别检查在所述多个时间点下是否发生过度擦除。

基于上述，本发明实施例提出一种闪存存储器的验证装置，其可通过在擦除期间内的多个时间点下控制电源电压的提供以及放电电路的禁致能，以验证闪存存储器在擦除期间内的某些特定时间点下是否会发生过度擦除的现象，进而有效地提升验证的准确性。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。

附图说明

图1为一种闪存存储器的验证装置的示意图。

图2为本发明一实施例的闪存存储器进行擦除操作的信号示意图。

图3为本发明一实施例的闪存存储器的验证装置的示意图。

图4为依照图3实施例的闪存存储器的验证装置的电路示意图。

图5为本发明另一实施例的闪存存储器的验证装置的示意图。

图6为闪存存储器的电源启动重置特性的示意图。

图7为依照图5实施例的闪存存储器的验证装置的电路示意图。

图8为本发明一实施例的从不同电压电平启动时的电源启动重置特性的示意图。

图9为本发明一实施例的不同充电速率下的电源启动重置特性的示意图。

其中，附图标记说明如下：

10：闪存存储器

12：启动重置电路

14：存储器电路

100、300、400、600、700：验证装置

310、610：测试控制器

312、612：电源单元

320、420、620：放电电路

422：放电开关

424、734：电阻

630、730：特性调整电路

732：供电开关

736：电容单元

C1～Cn：电容

CS1：第一控制信号

CS2：第二控制信号

CUV1、CUV2：特性曲线

ES1～ES4：阶段

DBUS：数据总线

SW1～SWn：开关

t0～tn：时间点

TD1：第一放电期间

TD2：第二放电期间

TE：擦除期间

TO、TO1、TO2：启动期间

TP1：第一预设期间

TP2：第二预设期间

TI：初始化期间

TS：电源准备期间

VCC：工作电压

VDD：电源电压

V1、V1’：电平

VL：低电平

VI：初始化电平

VW：工作电平

VWL：最低工作电平

具体实施方式

图1为一种闪存存储器的验证装置的示意图。一般闪存存储器的制造商都会在出货前利用如图1所示的验证装置100来验证闪存存储器的擦除操作。请参照图1，验证装置100可提供电源电压VDD予闪存存储器10，使得闪存存储器10的启动重置电路12反应于所接收的电源电压VDD而产生工作电压VCC。接着，闪存存储器10的存储器电路14会依据启动重置电路12所产生的工作电压VCC而进行初始化并启动，以令闪存存储器10可正常地进行读取、写入以及擦除的操作。

对于闪存存储器10的擦除操作验证而言，在闪存存储器10启动后，验证装置100可经由数据总线DBUS发出擦除指令至闪存存储器10，使得闪存存储器10依据所接收的擦除指令而进行对应的擦除操作。接着，在执行完擦除操作后，验证装置100可读取存储器电路14中被擦除的区段(sector)或区块(block)的数据，藉以判断闪存存储器10的擦除操作为通过(pass)或失效(fail)。

更进一步地说，图2为本发明一实施例的闪存存储器进行擦除操作的信号示意图。请同时参照图1与图2，一般而言，闪存存储器10通常需要约30ms至300ms的擦除期间TE以进行完整的擦除操作。在擦除期间TE内，闪存存储器10会依据擦除指令而执行多个不同阶段(如ES1～ES4)的擦除动作，藉以完整地对一个区段或区块进行数据的擦除。

然而，验证装置100仅能验证在擦除期间TE经过的后，对应被擦除的区段或区块的数据是否符合预期来判断擦除操作为通过或失效。换言的，验证装置100并无法针对擦除期间内的不同时间点下的擦除操作进行验证。如此一来，有些具有缺陷的闪存存储器即难以被验证出。

举例来说，若是在擦除期间TE内，闪存存储器10突然断电，则在存储器电路14中对应被擦除的存储单元的擦除操作可能会因排出过多的电子而带有正电荷，亦即发生了过度擦除(over-erase)的现象，并可能会使得闪存存储器10在重新启动后的读写操作失效。其中，闪存存储器10的工艺、电路设计以及擦除指令的设计等考量皆可能会影响过度擦除现象的发生机率。

在实际应用中，设计者于设计及模拟的阶段仍难以发现会否发生过度擦除的现象，然而，在后续的验证中，由于验证装置100并无法在擦除期间TE内对闪存存储器10进行验证，因此无法检测出上述的过度擦除的现象。

为了解决上述问题，本实施例更提出一种验证装置的架构，如图3所示。图3为本发明一实施例的闪存存储器的验证装置的示意图。请参照图3，验证装置300包括测试控制器310以及放电电路320。测试控制器310提供电源电压VDD，并且用以验证闪存存储器10的读取、写入及擦除操作。放电电路320耦接测试控制器310与闪存存储器10，其中放电电路320受控于测试控制器310而决定是否致能，并且于致能时提供闪存存储器10一放电路径。

请同时参照图2与图3，当验证装置300对闪存存储器10进行擦除操作的验证时，测试控制器310会发出擦除指令以使闪存存储器10进行擦除操作。在闪存存储器10进行擦除操作的擦除期间TE内，测试控制器310会于特定时间点(如t0～tn)下停止提供电源电压VDD并且致能放电电路320，使得闪存存储器10经由放电电路320所提供的放电路径进行放电，以在所述的特定时间点下，将工作电压VCC快速地降至低电平来关闭闪存存储器10。接着，测试控制器310会检查存储器电路14中的各个存储单元的信号是否符合预期值，藉以验证在擦除期间TE内的该特定时间点下的擦除操作是否发生过度擦除的现象。

为了更清楚地说明本发明实施例，图4为依照图3实施例的闪存存储器的验证装置的电路示意图。请参照图4，验证装置400包括测试控制器310以及放电电路420。其中，放电电路包括放电开关422以及电阻424。在本实施例中，放电开关422的第一端耦接闪存存储器10的电源端PT，并且放电开关422的控制端接收测试控制器310所输出的第一控制信号CS1，其中放电开关422依据第一控制信号CS1而导通或截止。电阻424的一端耦接放电开关422的第二端，并且电阻424的另一端耦接接地电压GND。于此，放电开关422虽绘示以BJT晶体管为例。但是在其他实施例中，所述的放电开关422亦可利用MOS晶体管来实现，本发明不以此为限。

在本实施例中，根据放电电路420的架构，测试控制器310可将第一控制信号CS2输出至BJT晶体管的基极以分别利用致能与禁能的第一控制信号CS1来控制放电开关422的导通或截止。更进一步地说，测试控制器310可依序地在擦除期间TE内的多个时间点t0～tn分别停止提供电源电压VDD并且导通放电开关422，以检查闪存存储器10的擦除操作进行至擦除期间TE内的特定的时间点t0～tn时，是否会使得闪存存储器10发生过度擦除的现象。其中，设计者可依固定时间间隔来设定各个时间点t0～tn，例如每隔1ms进行一次验证。或者，设计者亦可依据设计需求而在擦除期间TE内设定部分的时间点t0～tn的间具有较小的时间间隔，藉以在某些特定较易发生过度擦除的时间点进行较为精确的验证动作。举例来说，一般闪存存储器10会在阶段ES1与ES2交接的期间较容易发生过度擦除的现象，因此设计者可针对此期间以较小的时间间隔来设定验证的时间点t0～tn。换言的，本发明的验证装置400可用以验证在擦除期间TE内的任一时间点下的擦除操作是否会发生过度擦除的现象。

此外，在另一实施例中，测试控制器310亦可随机地选取擦除期间TE内的数个时间点而停止提供电源电压VDD并且导通放电开关422，以使测试控制器310检查闪存存储器10在所选取到的时间点下是否会发生过度擦除的现象，藉以在不显著影响验证准确性的情况下，有效地降低验证擦除操作所需耗费的时间。

请再参照图1，在验证装置100中，除了对闪存存储器10的擦除操作验证会有如前述的问题外。验证装置100对闪存存储器10的读写操作验证亦有相当大的限制，而使得读写操作验证的准确度难以提升。

具体而言，当闪存存储器10配置于不同的电子装置时，闪存存储器10的电源启动重置(power-on reset)特性会根据所对应的电子装置的操作规格与电路组态而有所改变。所述的电源启动重置特性的改变即可能会对存储器电路14的初始化或读写操作造成影响，进而使闪存存储器10的读取与写入发生异常。然而，此类型的异常状态通常难以利用验证装置100检测出。

以下，简单地就闪存存储器10的电源启动重置特性进行说明，其中闪存存储器10的电源启动重置特性如图5所示。请同时参照图1与图5，在闪存存储器10接收到电源电压VDD时，启动重置电路12会在启动期间TO内反应于电源电压VDD而产生从低电平VL(例如0V)逐渐提升至工作电平VW(例如3V)的工作电压VCC，其中存储器电路14会在工作电压VCC从低电平VL提升至初始化电平VI的期间内(即初始化期间TI)进行初始化，并于工作电压VCC超过初始化电平VI时结束初始化的动作。在启动期间TO的后，工作电压VCC则稳定地维持于工作电平VW。

一般而言，闪存存储器10在工作电压VCC达到最低工作电平VWL并经过一段第一预设期间TP1(例如10微秒(μs))后即可成功地进行读取操作，并且闪存存储器10在工作电压VCC达到初始化电平VI(即完成初始化)并经过一段第二预设期间TP2(例如1毫秒(ms))后即可成功地进行写入操作。因此，闪存存储器10可根据对应的电子装置的存取需求，而在其工作电压VCC尚未到达工作电平VW时进行第一次读取或写入。然而，值得注意的是，闪存存储器10实际可成功进行第一次读取操作与第一次写入操作的时间点会受到电路设计或工艺等因素影响而有所变动。

当验证装置100验证闪存存储器10时，验证装置100会利用一段电源准备期间TS稳定其所提供的电源电压VDD，并且在所提供的电源电压VDD稳定后才发出读取指令或写入指令来验证闪存存储器10，藉以避免因为电源电压VDD不稳而造成闪存存储器10的验证错误。其中，电源准备期间TS通常需要数十毫秒至数百毫秒的时间。相较的下，闪存存储器10在启动后，其启动期间TO仅需数微秒至数毫秒的时间。因此，在经过电源准备期间TS后，工作电压VCC通常已被稳定地维持于工作电平VW。

换言之，验证装置100仅能够在电源准备期间TS之后，对操作于稳定的工作电压VCC下的闪存存储器10进行读写操作的验证，而无法针对闪存存储器10在启动期间TO内的第一次读写操作进行验证。因此，验证装置100并无法测出闪存存储器10在启动期间TO内成功地进行第一次读取/第一次写入的时间点。

另一方面，在闪存存储器10配置于不同规格或种类的电子装置中时，由于闪存存储器10的电源端的等效电容会受到不同的操作规格及电路组态的影响而有所改变，因而使得闪存存储器10的充电速率受到影响，其中闪存存储器10的充电速率指工作电压VCC从低电平VL提升至工作电平VW所需的时间。充电速率的差异则会直接地影响到闪存存储器的初始化期间TI的长短，而不同的初始化期间TI即可能会导致存储器电路14的初始化错误，进而造成闪存存储器10的读写操作异常。

此外，当闪存存储器10于正常操作的期间被关闭时，工作电压VCC会从工作电平VW逐渐降至低电平VL，以使闪存存储器10再次启动时，可在工作电压VCC提升至初始化电平VI的前进行初始化的动作。换言之，存储器电路14需在工作电压VCC低于初始化电平VI的状态下启动才会进行初始化的动作。然而，由于初始化电平VI可能会因电路设计或工艺的影响而偏离预期的设计值，而初始化电平VI的偏移则可能会使得闪存存储器10的操作发生非预期的错误。例如，当闪存存储器10在工作电压VCC尚未降至初始化电平VI即再度启动时，闪存存储器10即会因为并未进行初始化的动作而造成读写操作异常。因此，如何验证初始化电平VI的实际值也是相当重要的问题。

由此可知，闪存存储器10可成功进行第一次读取/写入的时间、充电速率以及初始化电平等电源启动重置特性的变数皆影响闪存存储器10读写操作的重要因素。然而，验证装置100仅能就闪存存储器10的预设规格进行验证，而无法针对上述的各个变数加以验证。

为了解决上述问题，本实施例提出一种验证装置的架构，如图6所示。图6为本发明一实施例的闪存存储器的验证装置的示意图。请参照图6，验证装置600包括测试控制器610、放电电路620以及特性调整电路630。测试控制器610提供电源电压VDD，并且用以验证闪存存储器10的读取、写入及擦除操作。放电电路620耦接测试控制器610与闪存存储器10，其中放电电路620受控于测试控制器610而决定是否致能，并且于致能时提供闪存存储器10一放电路径。特性调整电路630耦接于测试控制器610与闪存存储器10的间，受控于测试控制器610而决定是否致能，并于致能时将电源电压VDD提供至闪存存储器10。

在本实施例中，验证装置600除了可利用上述实施例的验证方式来验证闪存存储器10在擦除期间内的擦除操作外，验证装置600还可用以验证闪存存储器10在不同的电源启动重置特性下的读写操作。详细而言，在验证装置600接上待测的闪存存储器10以启动验证的机制时，测试控制器610的电源单元612会输出电源电压VDD，并且在一段电源准备期间内进行稳定电源电压VDD的动作。其中，电源单元612经由特性调整电路630耦接至闪存存储器10以提供电源电压VDD。由于特性调整电路630具有类似开关的功能，因此在其未被致能时并不会将电源电压VDD提供至闪存存储器10。换言的，闪存存储器10并不会在电源准备期间内被电源电压VDD所启动。

在经过电源准备期间后，测试控制器610致能特性调整电路630，使得特性调整电路630将电源电压VDD提供至闪存存储器10，以使启动重置电路12反应于电源电压VDD而产生工作电压VCC，并据以使存储器电路14进行初始化并启动。在本实施例中，由于电源单元612已在闪存存储器10启动前的电源准备期间内将电源电压VDD调整至稳定的状态，因此测试控制器610可于闪存存储器10启动时立即地发出读取指令或写入指令来验证闪存存储器10的读写操作。

更具体地说，请同时参照图5与图6，由于电源电压VDD在闪存存储器10启动的前即被调整至稳定，因此测试控制器610可在启动期间TO内的多个时间点发出读取指令，以验证闪存存储器10于启动期间TO内的第一次读取通过的时间点。相似地，测试控制器610亦可在启动期间TO内的多个时间点发出写入指令，以验证闪存存储器10于启动期间TO内的第一次写入通过的时间点。举例来说，当测试装置600进行闪存存储器10的读取操作验证时，测试控制器610可在初始化完成后，以固定的间隔时间(例如1μs)发出读取指令，并且根据闪存存储器10的读取结果来验证闪存存储器10的第一次读取通过的时间点。相似地，当验证装置600进行闪存存储器10的写入操作验证时，测试控制器610可在初始化完成后，以固定的间隔时间发出写入指令，并且根据闪存存储器10的写入结果来验证闪存存储器10的第一次写入通过的时间点。

图7为依照图6实施例的闪存存储器的验证装置的电路示意图。请参照图7，验证装置700包括测试控制器610、放电电路420以及特性调整电路730。其中，放电电路包括放电开关422以及电阻424。特性调整电路730包括供电开关732、电阻734以及电容单元736。

在本实施例中，放电开关422的第一端耦接电源端PT，并且放电开关422的控制端接收测试控制器610所输出的第一控制信号CS1，其中放电开关422依据第一控制信号CS1而导通或截止。电阻424的一端耦接放电开关422的第二端，并且电阻424的另一端耦接接地电压GND。于此，供电开关732虽绘示以BJT晶体管为例，但在其他实施例中，供电开关732亦可利用MOS晶体管来实现，本发明不以此为限。此外，本实施例的放电电路420的电路动作及相关说明请参照上述图4实施例，于此不再赘述。

在本实施例中，根据特性调整电路730的电路架构，测试控制器610可将第二控制信号CS2输出至供电开关732的基极来控制供电开关732的导通或截止。更进一步地说，测试控制器610会在电源单元512可提供稳定的电源电压VDD后，输出致能的第二控制信号CS2以导通供电开关732，并据以将电源电压VDD提供至闪存存储器10，以实现上述实施例所述的闪存存储器10的第一次读取/写入的验证。

另一方面，验证装置700可更进一步地验证闪存存储器10的初始化电平的实际值以及闪存存储器10在工作电压VCC位于不同充电速率下的读写操作。首先，就利用验证装置700验证闪存存储器10的初始化电平的实际值的验证操作来进行说明。

请同时参照图7与图8，其中，图8为本发明一实施例从不同电压电平启动时的电源启动重置特性的示意图。在验证闪存存储器10的初始化电平时，首先，测试控制器610会先依据前述的方式提供电源电压VDD，使得闪存存储器10的工作电压VCC提升至工作电平VW。在工作电压VCC提升至工作电平VW后，测试控制器610输出禁能的第二控制信号CS2截止供电开关732，使得闪存存储器10经由电阻734而放电，而令工作电压VCC逐渐降低。

在本实施例中，使用者可通过控制放电期间的长短来调整闪存存储器10启动时的工作电压VCC的起始电平，以使验证装置700验证闪存存储器10于不同的起始电平下启动的读写操作状态。更具体地说，在验证装置700中，特性调整电路730中的电阻424可提供闪存存储器10放电的路径，使得闪存存储器10可在电源电压VDD关闭的期间内线性地进行放电，因此使用者可通过禁能第一控制信号CS1的时间长短来控制工作电压VCC的起始电平。藉此，使用者可依据闪存存储器10在不同起始电平下启动的读写操作状态是否异常而判断初始化电平VI的实际值。

举例来说，测试控制器610可经设定而禁能第二控制信号CS2一段第一放电期间TD1，以使工作电压VCC的电平在第一放电期间TD1内从工作电平VW逐渐降至第一电平V1，并且于第一放电期间TD1后重新致能第二控制信号CS2。在第一放电期间TD1后，测试控制器610会致能第二控制信号CS2而导通供电开关422，藉以重新启动闪存存储器10，并且发出读取指令或写入指令以验证闪存存储器10从电平V1启动时的读写操作。此时，由于电平V1低于实际的初始化电平VI，闪存存储器10重新进行初始化，因此验证装置700会判断闪存存储器10于此测试条件下可正常进行新的读写操作。

相似地，测试控制器610可经设定而会利用类似上述的方式来控制闪存存储器10在一段第二放电期间TD2内进行放电，以使闪存存储器10在电平V1’下重新启动，以使测试控制器610可发出读取指令或写入指令以验证闪存存储器10从电平V1’启动时的读写操作。此时，由于电平V1’高于实际的初始化电平VI，闪存存储器10并不会进行初始化的动作，因此验证装置700会判断闪存存储器10于此测试条件下无法正常进行新的读写操作。

由于电平V1与V1’的数值皆可由量测得知，因此使用者可根据上述验证操作的结果而判断初始化电平VI的实际值是位于电平V1与V1’的间。其中，上述实施例虽以取两个不同起始电平V1与V1’为范例进行说明，但是本发明并不以此为限。在实际的应用中，验证操作的取样数目及起始电平的数值皆可根据使用者的需求而有所调整。

另一方面，就利用验证装置700验证闪存存储器10在不同充电速率下的读写操作而言，请同时参照图7与图9，其中，图9为本发明一实施例的不同充电速率下的电源启动重置特性的示意图。在本实施例中，电容单元736可经控制而调整闪存存储器10的电源端PT的等效电容，藉以控制闪存存储器10的充电速率。详细而言，电容单元736可经使用者的手动控制，或由测试控制器610自动控制而调整其电容值。当具有不同电容值的电容单元736耦合至闪存存储器10的电源端PT时，工作电压VCC会反应于电源端PT的等效电容而具有不同的特性曲线(如CUV1与CUV2)。

举例来说，当电容单元736被调整为小电容值时，工作电压VCC会对应于特性曲线CUV1。此时，闪存存储器10会具有较高的充电速率及较短的启动期间TO1。相反地，当电容单元736被调整为大电容值时，工作电压VCC则会对应于特性曲线CUV2。此时，闪存存储器10会具有较低的充电速率及较长的启动期间TO2。因此，测试控制器610可分别对具有特性曲线CUV1与CUV2的闪存存储器10发出读取指令或写入指令，藉以验证闪存存储器10在不同的充电速率下的读写操作。

在本实施例中，所述的电容单元736可利用多个电容C1～Cn以及多个对应各个电容C1～Cn的开关SW1～SWn的电路架构来实现。其中，各个电容C1～Cn分别具有不同的电容值，而开关SW1～SWn的一端分别耦接电容C1～Cn，且开关SW1～SWn的另一端耦接闪存存储器10的电源端PT。在此电路架构下，使用者可手动控制或利用测试控制器610自动控制各个开关SW1～SWn的导通或截止，使得对应于各个开关SW1～SWn的电容C1～Cn依据需求而被耦合至闪存存储器10的电源端PT，藉以改变电源端PT的等效电容。

除此的外，电容单元736亦可通过可变电容来实现，其中可变电容的电容值可由使用者手动调整，或者由测试控制器310自动地调整，本发明不以此为限。

综上所述，本发明实施例提出一种闪存存储器的验证装置，其可通过在擦除期间内的多个时间点下控制电源电压的提供以及放电电路的禁致能，以验证闪存存储器在擦除期间内的某些特定时间点下是否会发生过度擦除的现象，进而有效地提升验证的准确性。此外，验证装置更可用以针对闪存存储器在不同的电源启动重置特性下进行读写操作的验证。

虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视所附的申请专利权利要求范围所界定者为准。

Claims (11)

1.一种闪存存储器的验证装置，其特征在于，包括：

一测试控制器，提供一电源电压，并且用以验证该闪存存储器的擦除操作；以及

一放电电路，耦接该测试控制器与该闪存存储器，受控于该测试控制器而决定是否致能，并且于致能时提供一放电路径，

其中该测试控制器发出一擦除指令以使该闪存存储器进行擦除操作，并且在该闪存存储器进行擦除操作的一擦除期间内停止提供该电源电压并且致能该放电电路，使得该闪存存储器经由该放电路径而快速断电，藉以检查该闪存存储器是否发生过度擦除。

2.如权利要求1所述的闪存存储器的验证装置，其特征在于，其中该闪存存储器具有一电源端，该放电电路包括：

一放电开关，其第一端耦接该电源端，且其控制端接收该测试控制器的一第一控制信号，其中该放电开关依据该第一控制信号而导通或截止；以及

一第一电阻，其一端耦接该放电开关的第二端，且其另一端耦接一接地电压。

3.如权利要求2所述的闪存存储器的验证装置，其特征在于，其中该测试控制器依序地在该擦除期间内的多个时间点停止提供该电源电压并且导通该放电开关，以分别检查在该多个时间点下是否发生过度擦除。

4.如权利要求1所述的闪存存储器的验证装置，其特征在于，其中该测试控制器更用以验证该闪存存储器的读写操作，且该验证装置还包括：

一特性调整电路，耦接于该测试控制器与该闪存存储器的间，受控于该测试控制器而决定是否致能，并且于致能时将该电源电压提供至该闪存存储器，

其中该测试控制器于一电源准备期间后致能该特性调整电路，以利用该电源电压启动该闪存存储器，并据以对该闪存存储器进行验证。

5.如权利要求4所述的闪存存储器的验证装置，其特征在于，其中该闪存存储器的一工作电压在一启动期间内从一低电平逐渐提升至一工作电平，该测试控制器于该启动期间内的多个时间点依序发出一读取指令，以验证该闪存存储器于该启动期间内的第一次读取通过的时间点。

6.如权利要求4所述的闪存存储器的验证装置，其特征在于，其中该闪存存储器的一工作电压在一启动期间内从一低电平逐渐提升至一工作电平，该测试控制器于该启动期间内的多个时间点依序发出一写入指令，以验证该闪存存储器于该启动期间内的第一次写入通过的时间点。

7.如权利要求4所述的闪存存储器的验证装置，其特征在于，其中该闪存存储器具有一电源端，且该特性调整电路包括：

一供电开关，其第一端耦接该测试控制器以接收该电源电压，其第二端耦接该电源端，且其控制端接收该测试控制器的一第二控制信号，其中该供电开关依据该第二控制信号而导通或截止；以及

一第二电阻，其一端耦接该供电开关的第二端与该电源端，且其另一端耦接一接地电压。

8.如权利要求7所述的闪存存储器的验证装置，其特征在于，其中该测试控制器于该闪存存储器的一工作电压提升至一工作电平后截止该供电开关，使得该工作电压逐渐降低，并且当该工作电压降至一第一电平时，该测试控制器重新导通该供电开关来启动该闪存存储器，并且发出一读取指令或一写入指令以验证该闪存存储器从不同的该第一电平启动时的读写操作。

9.如权利要求7所述的闪存存储器的验证装置，其特征在于，其中该特性调整电路还包括：

一电容单元，耦接该供电开关的第二端与该电源端，其中该电容单元经控制而调整该电源端的等效电容，藉以控制该闪存存储器的一充电速率，该测试控制器发出一读取指令或一写入指令以验证该闪存存储器在不同的该充电速率下的读写操作。

10.如权利要求9所述的闪存存储器的验证装置，其特征在于，其中该电容单元包括：

多个电容，其中该多个电容分别具有不同的电容值；以及

多个开关，其一端分别耦接该多个电容，且其另一端耦接该闪存存储器，其中该电容单元经控制而导通该多个开关其中之一，以将对应的电容耦接至该闪存存储器。

11.如权利要求9所述的闪存存储器的验证装置，其特征在于，其中该电容单元包括：

一可变电容，其中该电容单元经控制而调整该可变电容的电容值。