CN101364118A - 稳压器和高压发生器 - Google Patents
稳压器和高压发生器 Download PDFInfo
- Publication number
- CN101364118A CN101364118A CNA2008100027507A CN200810002750A CN101364118A CN 101364118 A CN101364118 A CN 101364118A CN A2008100027507 A CNA2008100027507 A CN A2008100027507A CN 200810002750 A CN200810002750 A CN 200810002750A CN 101364118 A CN101364118 A CN 101364118A
- Authority
- CN
- China
- Prior art keywords
- voltage
- circuit
- comparator circuit
- stabilizer
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Logic Circuits (AREA)
- Read Only Memory (AREA)
- Electronic Switches (AREA)
Abstract
公开了一种包含在用于对半导体存储器件供给高压的高压发生器中的稳压器。该稳压器包括:分压电路,其被配置为对电荷泵的输出电压进行分压;比较电路,其被配置为将基准电压与和由分压电路所产生的分压电压进行比较;稳压器驱动电路,其被配置为选择性地将分压电路耦合到地;以及高压放电电路,其被配置为当电源电压的供给停止时将施加到比较电路的分压电压放电。
Description
相关申请的交叉引用
本申请要求2007年8月8日提交的韩国专利申请第2007-79483号的优先权,其全部内容通过引用结合于此。
技术领域
本发明涉及一种半导体器件,更具体地涉及一种高压发生器和用于稳压高压的方法。
背景技术
通常,IC芯片(例如闪速存储器)具有需要比电源电压高的电压的电路。
用于供给比电源电压高的电压的高压发生器通过使用根据由振荡器所产生的时钟信号驱动的电荷泵来产生电压。这里,高压发生器还包括稳压器(regulator)以便保持来自电荷泵的恒定输出电压。特别地,高压发生器将电荷泵的输出电压和基准电压进行比较,当电荷泵的输出电压比基准电压小时通过振荡器产生时钟信号,并且使用该时钟信号来驱动电荷泵。然而,当电荷泵的输出电压比基准电压高时,高压发生器切断时钟信号的产生。
在某些情况下,可能意外地切断半导体器件的电源。这将切断电源电压的供给,而且可能阻止从电荷泵输出的高压对地放电,反而使其导向稳压器中所包含的比较电路的输入端子。其结果是,比较电路中的晶体管可能被损坏。
发明内容
本发明的一个特征是提供一种具有高压放电电路的稳压器,该高压放电电路用于当电源电压的供给被切断时对从电荷泵输出的高压进行放电。
本发明的另一个特征是提供一种具有上述稳压器的高压发生器。
根据本发明的一个示例实施例的稳压器包括:分压电路,其被配置为对电荷泵的输出电压进行分压;比较电路,其被配置为将基准电压和由分压电路所产生的分压电压(divided voltage)进行比较;稳压器驱动电路,其被配置为选择性地将分压电路耦合到地;以及高压放电电路,其被配置为当电源电压的供给被停止时将施加到比较电路的分压电压放电。
根据本发明的一个示例实施例的高压发生器包括:稳压器,其被配置为将电荷泵的输出电压稳定到具有恒定电平的电压并输出该电压。这里,稳压器具有:分压电路,其被配置为对电荷泵的输出电压进行分压;比较电路,其被配置为将基准电压和由分压电路所产生的分压电压进行比较,并输出用于控制时钟驱动电路的操作的控制信号;稳压器驱动电路,其被配置为选择性地将分压电路耦合到地;以及高压放电电路,其被配置为当电源电压的供给被停止时将施加到比较电路的分压电压放电。
根据本发明的另一个示例实施例的高压发生器包括:第一稳压器,其被配置为将电荷泵的输出电压稳定到具有恒定电平的第一稳压电压并输出第一稳压电压;以及第二稳压器,其被配置为将第一稳压电压转换为具有恒定电平的电压并输出该具有恒定电平的电压。这里,第一稳压器具有:第一分压电路,其被配置为对电荷泵的输出电压进行分压,从而输出第一分压电压;第一比较电路,其被配置为将基准电压和第一分压电压进行比较,并输出用于控制时钟驱动电路的操作的控制信号;第一稳压器驱动电路,其被配置为选择性地将第一分压电路耦合到地;以及第一高压放电电路,其被配置为当电源电压的供给被停止时,将施加到第一比较电路的第一分压电压放电。
如上所述,本发明的高压发生器可以在高压工作时停止电源电压的供给的情况下切断对比较电路施加的高压。其结果是,可以防止比较电路中所包含的晶体管的恶化和高压发生器的错误。
附图说明
图1是示出传统的高压发生器的电路图;
图2是示出传统的高压发生器中所包含的比较电路的电路图;
图3是示出在传统的高压发生器中电源电压的供给停止时所产生的问题的视图;
图4是示出根据本发明的一个示例实施例的高压发生器的电路图;
图5A是示出当提供电源电压时高压放电电路的操作的视图;
图5B是示出当电源电压的供给停止时高压放电电路的操作的视图;
图6是示出根据本发明的另一示例实施例的高压放电电路的电路图;
图7是示出根据本发明的又一示例实施例的高压发生器的电路图;
图8是示出根据电源电压的供给高压发生器的操作的视图。
具体实施方式
下文中,将参考附图更详细地说明本发明的实施例。
图1是示出传统的高压发生器的电路图。
高压发生器100包括振荡器110、时钟驱动电路120、电荷泵130和稳压器140。
振荡器110产生具有特定周期的时钟信号CLK1,并且向时钟驱动电路120提供所产生的时钟信号CLK1。
时钟驱动电路120根据从包含在稳压器140中的比较电路142输出的使能信号EN延迟时钟信号CLK1,从而输出两个时钟信号CLK2和CLK2b,其中,时钟信号CLK2的电平与时钟信号CLK2b的电平相反。为了执行上述过程,时钟驱动电路120包括n个反相器串联连接的第一反相器组(未示出)和(n+1)个反相器串联连接的第二反相器组(未示出)。
电荷泵130根据从时钟驱动电路120输出的时钟信号CLK2和CLK2b来执行泵激(pumping)操作,从而输出泵激电压VPP。
稳压器140将电荷泵130的输出电压稳定到所希望的电压,例如具有恒定电平的电压。
稳压器140包括:分压电路144,用于输出通过对电荷泵130的输出电压进行分压所产生的分压电压VDIV;比较电路142,用于比较分压电压VDIV和基准电压VREF并根据比较结果控制时钟驱动电路120的操作;以及稳压器驱动电路146,用于控制稳压器140的操作。
分压电路144具有多个电阻器R0和R1,串联耦合在与电荷泵130的输出电压VPP相对应的端子和地之间,并且分压电路144根据电阻器R0和R1的电阻比将分压电压VDIV输出到比较电路142。
稳压器驱动电路146包括N-MOS晶体管N146,耦合在电阻器R1和地之间。另外,稳压器驱动电路146响应于施加到N-MOS晶体管N146的栅极的控制信号REG_ON(具有高电平)而将分压电路144耦合到地,从而使能稳压器140。
比较电路142将基准电压VREF和分压电压VDIV进行比较,当基准电压VREF比分压电压VDIV高时将高电平的信号EN输出到时钟驱动电路120。
此后将详细说明比较电路142。
图2是示出传统的高压发生器中所包含的比较电路的电路图。
比较电路142包括第一N-MOS晶体管N210和第二N-MOS晶体管N220,其中第一电压(V+)施加到第一N-MOS晶体管N210的正极端子,第二电压(V-)提供给第二N-MOS晶体管N220的负极端子。另外,比较电路142还包括耦合在N-MOS晶体管N210和N220的源极端子与地之间的恒流源230。此外,比较电路142还包括耦合在第一N-MOS晶体管N210和电源电压之间的第一P-MOS晶体管P210以及耦合在第二N-MOS晶体管N220和电源电压之间的第二P-MOS晶体管P220。这里,第一P-MOS晶体管P210的源极端子耦合到第二P-MOS晶体管P220的源极端子,第一P-MOS晶体管P210的栅极端子耦合到第二P-MOS晶体管P220的栅极端子。第一P-MOS晶体管P210的栅极端子耦合到第一P-MOS晶体管P210的漏极端子。在这种情况下,第二N-MOS晶体管N220和第二P-MOS晶体管P220之间的节点的电压对应于输出电压Vout。也就是说,所述节点是输出节点。
在第一电压(V+)比第二电压(V-)高的情况下,通过第一N-MOS晶体管N210的电流增大,而通过第二N-MOS晶体管N220的电流减小。其结果是,具有高电平的输出电压Vout被输出。
在第一电压(V+)比第二电压(V-)小的情况下,通过第一N-MOS晶体管N210的电流减小,而通过第二N-MOS晶体管N220的电流增大。其结果是,具有低电平的输出电压Vout被输出。
简而言之,通过使用如上所述的比较电路142来将第一电压(V+)和第二电压(V-)进行比较。
在本发明的一个示例实施例中,基准电压VREF具有与分压电压VDIV相同的量级(magnitude),因此可以将输入到比较电路142的分压电压与基准电压VREF进行比较。
最终的泵激电压VPP(即电荷泵130的输出电压)可以通过下面的方程式1来计算。
[方程式1]
图3是示出在传统的高压发生器中电源电压被切断时可能产生的问题的视图。
如果提供电源电压,则控制信号REG_ON变为低电平。其结果是,N-MOS晶体管N146关断,并因此分压电路144从地断开。因此,从电荷泵130输出的高压不能对地放电,而被重新导向比较电路的负极端子。
传送到比较电路142的负极端子的电压施加到N-MOS晶体管N220的栅极端子。这里,由于从电荷泵130输出的电压高(例如,大约20V),所以当将该电压直接施加到N-MOS晶体管N220的栅极端子时,可能会损坏N-MOS晶体管N220。其结果是,在高压发生器中可能出现错误。在一些情况下,高压发生器可能因为N-MOS晶体管N220无法处理这样的高压而被损坏。
图4是示出根据本发明的一个实施例的高压发生器的电路图。
本实施例的高压发生器400包括振荡器410、时钟驱动电路420、电荷泵430和稳压器440。
振荡器410产生具有特定周期的时钟信号CLK1,并且向时钟驱动电路420发送所产生的时钟信号CLK1。
时钟驱动电路420根据从稳压器440的比较电路442输出的使能信号EN而延迟时钟信号CLK1,从而输出两个时钟信号CLK2和CLK2b,其中时钟信号CLK2的电平与时钟信号CLK2b的电平相反。为了执行上述过程,时钟驱动电路420包括n个反相器串联连接的第一反相器组(未示出)和(n+1)个反相器串联连接的第二反相器组(未示出)。
电荷泵430根据从时钟驱动电路420输出的时钟信号CLK2和CLK2b来执行泵激操作,从而输出泵激电压VPP。
稳压器440将泵激电压VPP稳定到具有恒定电平的电压。
稳压器440包括:分压电路444,用于输出通过对泵激电压VPP进行分压所产生的分压电压VDIV;比较电路442,用于将分压电压VDIV和基准电压VREF进行比较,并根据比较结果来控制时钟驱动电路120的操作;稳压器驱动电路446,用于控制稳压器440的操作;以及高压放电电路448,用于当电源电压的供给被切断时将施加到比较电路442的一个端子的电压放电。
分压电路444具有多个电阻器R0和R1,串联耦合在与泵激电压VPP相关联的端子和地之间,并且分压电路444根据电阻器R0和R1的电阻比将分压电压VDIV输出到比较电路442。这里,用户可以改变电阻比。在这种情况下,分压电压VDIV根据电阻比而变化,因此可以改变高压放电电路448。将参考附图来详细说明这一点。
稳压器驱动电路446包括N-MOS晶体管N446,耦合在电阻器R1和地之间。另外,稳压器驱动电路446响应于施加到N-MOS晶体管N446的栅极的控制信号REG_ON(具有高电平)而将分压电路444耦合到地,从而使能稳压器440。然而,在电源电压的供给停止的情况下,将低电平的控制信号施加到N-MOS晶体管N446。因此,稳压器驱动电路446从地断开。
比较电路442将基准电压VREF和分压电压VDIV进行比较,当基准电压VREF高于分压电压VDIV时将高电平的信号EN输出到时钟驱动电路420。
由于比较电路442与图2的比较电路142相同,因此省略关于比较电路442的进一步说明。
高压放电电路448具有二极管接法晶体管(diode connectedtransistor)N448,耦合在比较电路442的一个端子(或者电阻器R0和电阻器R1之间的节点)和连接到电源电压的端子之间。二极管接法晶体管N448是N-MOS晶体管,其漏极端子耦合到其栅极端子,从而使其像二极管一样工作。可选地,可以使用二极管来代替二极管接法晶体管N448。
高压放电电路448被配置为当正常提供电源电压时不工作。然而,放电电路448被配置为当电源电压被切断时将施加到比较电路442的一个端子的高压放电。
下文中,将参考附图来详细说明高压放电电路448的操作。
图5A是示出当提供电源电压时高压放电电路的操作的视图。图5B是示出当电源电压的供给停止时高压放电电路的操作的视图。
当提供电源电压Vcc时,施加到比较电路442的一个端子的电压小于电源电压Vcc和二极管接法晶体管N448的阈值电压Vth的和,并因此二极管接法晶体管N448不导通。因此,没有电压通过高压放电电路448放电,即大量的电压没有被放电。
当电源电压Vcc被切断时,施加到比较电路442的一个端子的电压变得高于电源电压Vcc和二极管接法晶体管N448的阈值电压Vth的和,并因此二极管接法晶体管N448导通。这里,电源电压Vcc具有地电压。因此,电压通过高压放电电路448放电,而不施加到比较电路442的一个端子。这里,施加到比较电路442的一个端子的电压的幅值根据分压电路444而变化。下面将详细说明这一点。
例如,如果第一电阻器R0和第二电阻器R1的比等于19:1,并且从电荷泵430输出的电压是20V,则因为电压与R1/(R0+R1)成比例,所以分压电压VDIV是1V。这里,1V的分压电压VDIV是在正常施加电源电压Vcc时的电压。然而,当电源电压Vcc的供给被切断时,如上所述,分压电路444从地断开。其结果是,20V的电压被施加到比较电路442。
简而言之,分压电压VDIV的幅值可以根据分压电路444的电阻器的选择而变化。因此,二极管接法晶体管N448的阈值电压应当根据分压电路444的变化而改变。换句话说,将电源电压Vcc和二极管接法晶体管N448的阈值电压的和设置为具有比分压电压VDIV高的值,使得二极管N448在电源电压Vcc被提供时不导通。
另外,将分压电压VDIV设置为具有高于二极管接法晶体管N448的阈值电压和电源电压Vcc的和的值,使得二极管接法晶体管N448在电源电压Vcc被切断时导通。在本发明的另一个实施例中,可以通过串联连接几个二极管来调节阈值电压。
图6是示出根据本发明的另一实施例的高压放电电路的电路图。
高压放电电路448包括串联耦合的多个二极管或者二极管接法晶体管D1至Dn。阈值电压随着二极管接法晶体管D1至Dn的数目而增大。也就是说,总的阈值电压的和等于Vth1+Vth2+....+Vthn-1+Vthn。因此,在当提供电源电压Vcc时分压电压VDIV增大的情况下,可以通过增加二极管的数目来增大阈值电压。
图7是示出根据本发明的另一实施例的高压发生器的电路的电路图。
高压发生器700包括振荡器710、时钟驱动电路720、电荷泵730、第一稳压器740和第二稳压器760。
振荡器710产生具有特定周期的时钟信号CLK1,并且向时钟驱动电路720发送所产生的时钟信号CLK1。
时钟驱动电路720根据从第一稳压器740的第一比较电路742输出的使能信号EN来延迟时钟信号CLK1,从而输出两个时钟信号CLK2和CLK2b,其中,时钟信号CLK2的电平与时钟信号CLK2b的电平相反。为了执行上述过程,时钟驱动电路720包括n个反相器串联连接的第一反相器组(未示出)和(n+1)个反相器串联连接的第二反相器组(未示出)。
电荷泵730根据从时钟驱动电路720输出的时钟信号CLK2和CLK2b来执行泵激操作,从而输出泵激电压VPP。
第一稳压器740将泵激电压VPP稳定到所希望的电压电平。
第一稳压器740包括:第一分压电路744,用于输出通过对泵激电压VPP进行分压所产生的第一分压电压VDIV1;第一比较电路742,用于将第一分压电压VDIV1和第一基准电压VREF1进行比较,并根据比较结果来控制时钟驱动电路720的操作;第一稳压器驱动电路746,用于控制第一稳压器740的操作;以及第一高压放电电路748,用于当电源电压的供给停止时将施加到第一比较电路742的一个端子的电压进行放电。
第一分压电路744具有多个电阻器R0和R1,串联耦合在与泵激电压VPP有关的端子和地之间,并且第一分压电路744根据电阻器R0和R1的电阻比将第一分压电压VDIV1输出到第一比较电路742。
第一比较电路742将第一基准电压VREF1和第一分压电压VDIV1进行比较,并且当第一基准电压VREF1高于第一分压电压VDIV1时将高电平的信号EN输出到时钟驱动电路720。这里,第一基准电压VREF1具有与第一分压电压VDIV1相同的量级,并因此将输入到第一比较电路742的第一分压电压与第一基准电压VREF1进行比较。
由于第一比较电路742的构成与图2中的比较电路142基本相同,因此省略关于第一比较电路742的进一步说明。
最终的泵激电压VPP(即电荷泵730的输出电压)可以通过下面的方程式2进行计算。
[方程式2]
第一高压放电电路748具有耦合在输入第一分压电压VDIV1的第一分压电路744的一个端子和与电源电压Vcc相对应的端子之间的二极管。这里,该二极管可以用N-MOS晶体管来实施。图7示出串联耦合的两个二极管,但是第一高压放电电路748可以包括一个二极管或者串联耦合的多于三个的二极管。
当正常施加电源电压Vcc时,第一高压放电电路748不工作,仅当不提供电源电压Vcc时,第一高压放电电路748将施加到第一比较电路742的一个端子的高压放电。
由于第一高压放电电路748的操作与图5A和图5B中的操作基本相同,因此省略关于高压放电电路748的进一步说明。
第一稳压器740通过仅控制电荷泵730的操作来输出第一稳压电压,其中,所输出的第一稳压电压可能出现纹波。为了去除纹波,本实施例的高压发生器700还包括使用控制电流的方法的第二稳压器760。
第二稳压器760将第一稳压电压转换为具有恒定电平的电压,从而输出第二稳压电压。
第二稳压器760包括:电流切断电路(current cut circuit)764,用于在第一稳压器740的输出端子和地之间形成电流路径;第二分压电路766,用于通过对第二稳压器760的输出端子的电压进行分压来输出第二分压电压;第二比较电路762,用于通过将第二分压电压和第二基准电压进行比较来控制电流切断电路764的操作;电压供给电路765,用于根据电流路径的形成来将第一稳压电压供给第二稳压器760的输出端子或者切断施加到第二稳压器760的输出端子的第一稳压电压;第二稳压器驱动电路768,用于控制第二稳压器760的操作;以及第二高压放电电路779,用于当电源电压Vcc的供给停止时将施加到第二比较电路762的电压放电。
第二分压电路766具有第三电阻器R2和第四电阻器R3,串联耦合在输出端子VREG和地之间,并且第二分压电路766通过根据电阻器R2和R3的电阻比对第二稳压电压进行分压来输出第二分压电压VDIV2。
第二比较电路762通过将第二分压电压和第二基准电压VREF2进行比较来控制电流切断电路764的操作。这里,由于第二基准电压VREF2具有与第二分压电压VDIV2相同的量级,因此将所输入的第二分压电压和第二基准电压VREF2进行比较。当第二分压电压高于第二基准电压VREF2时,第二比较电路762输出具有高电平的电压,并且当第二分压电压小于第二基准电压VREF2时,第二比较电路762输出具有低电平的电压。
电流切断电路764具有N-MOS晶体管N764,响应于从第二比较电路762输出的电压而导通,并且电流切断电路764通过N-MOS晶体管N764在第一稳压器740的输出端子和地之间形成电流路径。
N-MOS晶体管N764耦合在电压供给电路765和地之间,并且响应于从第二比较电路762输出的具有高电平的电压而导通,从而在电荷泵730的输出端子和地之间形成电流路径。在本发明的一个示例实施例中,电流切断电路764还可以具有用于防止N-MOS晶体管N764和地之间的电流反向流动的二极管D764。因此,由于第二比较电路762在第二分压电压比第二基准电压VREF2高的情况下输出具有高电平的电压,通过电流切断电路764形成电流路径。这里,通过该电流路径的电流的幅值由于第二分压电压高于第二基准电压VREF2而增大。另外,第一稳压电压VPP相应地由于形成电流路径而减小。
另一方面,由于当第二分压电压小于第二基准电压VREF2时,第二比较电路762输出具有低电平的电压,因此N-MOS晶体管N764关断。其结果是,该电流路径被切断。
电压供给电路765根据电流路径的形成对第二稳压器760的输出端子VREG提供第一稳压电压VPP或者切断第一稳压电压VPP。
电压供给电路765具有耦合在电荷泵730的输出端子和电流切断电路764之间的电阻器R4以及耦合在电荷泵730的输出端子和第二稳压器760的输出端子VREG之间的N-MOS晶体管N765,其中,电阻器R4和电流切断电路764的耦合点的电压施加到N-MOS晶体管N765。
当没有形成电流路径时,第一稳压电压VPP直接施加到N-MOS晶体管N765的栅极端子,并因此N-MOS晶体管N765导通。其结果是,将第一稳压电压VPP提供给第二稳压器760的输出端子VREG。
然而,当形成了电流路径时,施加到N-MOS晶体管N765的栅极端子的电压具有低电平,并因此N-MOS晶体管N765不导通。其结果是,不将第一稳压电压VPP提供给第二稳压器760的输出端子VREG。
输出端子VREG的电压可以根据下面的方程式3来计算。
[方程式3]
第二高压放电电路769具有耦合在第二比较电路762的一个端子和与电源电压Vcc相对应的端子之间的二极管。这里,该二极管可以用N-MOS晶体管来实施。图7示出串联耦合的两个二极管,但是第二高压放电电路769可以仅具有一个二极管或者串联耦合三个以上的二极管。
第二高压放电电路769在正常提供电源电压Vcc的情况下不工作,而在不提供电源电压Vcc的情况下将施加到第二比较电路762的一个端子的电压放电。
由于第二高压放电电路769的操作与图5A和图5B中的操作基本相同,因此省略关于第二高压放电电路769的进一步说明。
图8是示出根据电源电压的供给的高压发生器的操作的视图。
图8示出当在非易失性存储器件中执行编程操作时由高压发生器供给的电压。
在传统的高压发生器中,当提供电源电压时,对选择的字线提供具有高电平的电压,并且对未选择的字线提供具有低电平的电压。然而,当电源电压的供给停止时,从电荷泵输出的电压施加到比较电路的一个端子。这里,该电压远远高于比较电路中所包含的晶体管的击穿电压。
在本发明的高压发生器中,像传统的高压发生器一样,当提供电源电压时,对选择的字线提供具有高电平的电压,对未选择的字线提供具有低电平的电压。然而,当电源电压的供给停止时,通过高压放电电路将施加到比较电路的高压放电。其结果是,与传统的高压发生器相比,施加到比较电路的一个端子的电压小得多。
本说明书中的称谓“一个实施例”、“实施例”、“示例实施例”等意为结合实施例所描述的特定特征、结构或特性包含在本发明的至少一个实施例中。在说明书中的不同位置出现的这种表述不是必然全部指同一实施例。此外,当结合任意实施例来说明特定特征、结构或特性时,本领域技术人员应当明白结合其它实施例也能实现这样的特征、结构或特性。
虽然参考本发明的多个示例性实施例说明了实施方案,但是应当理解,本领域技术人员可以设计大量落入本公开的原理的精神和范围之内的其它修改和实施例。更具体地,在本公开、附图和所附权利要求的范围内可以对本主题组合配置的组成部件和/或设置进行各种变化和变形。除了组成部件和/或设置的变化和变形之外,可替选的使用对于本领域技术人员也是显而易见的。
Claims (23)
1.一种稳压器,包括:
分压电路,其被配置为对电荷泵的输出电压进行分压;
比较电路,其被配置为接收所述分压电路输出的分压电压并且将基准电压和所述分压电压进行比较;
稳压器驱动电路,其被配置为根据控制信号将所述分压电路耦合到地;以及
高压放电电路,其被配置为当电源电压被切断时将施加到所述比较电路的所述分压电压放电,
其中,当电源电压被切断时,所述控制信号是低电平或者0V。
2.根据权利要求1所述的稳压器,其中,所述稳压器驱动电路具有N-MOS晶体管,耦合在所述分压电路和地之间。
3.根据权利要求1所述的稳压器,其中,所述高压放电电路包括二极管部件,所述二极管部件的一个端子耦合到所述分压电路内的节点。
4.根据权利要求1所述的稳压器,其中,如果电源电压被切断,则所述控制信号不被施加到所述稳压器驱动电路,其中,所述稳压器驱动电路将所述分压电路从地断开。
5.根据权利要求1所述的稳压器,其中,所述高压放电电路具有二极管部件,所述二极管部件的第一端子耦合到所述比较电路的输入端子,第二端子耦合到电源电压。
6.根据权利要求5所述的稳压器,其中,所述二极管部件是二极管接法晶体管,所述二极管接法晶体管的第三端子设置在第一和第二端子之间,所述第一端子和所述第三端子彼此连接。
7.根据权利要求1所述的稳压器,其中,所述高压放电电路包括串联连接的多个二极管部件。
8.根据权利要求7所述的稳压器,其中,所述二极管是二极管接法晶体管。
9.根据权利要求1所述的稳压器,其中,当电源电压的供给被停止时,所述高压放电电路将所述比较电路的输入端子耦合到地。
10.根据权利要求5所述的稳压器,其中,当正在提供电源电压时,施加到所述比较电路的输入端子的分压电压高于电源电压和所述二极管部件的阈值电压的和。
11.根据权利要求7所述的稳压器,其中,当正在提供电源电压时,在所述比较电路的输入端子处所接收的分压电压高于所述各个二极管部件的阈值电压的和。
12.一种高压发生器,包括:
稳压器,其被配置为将电荷泵的输出电压稳定到具有基本恒定电平的电压,
其中,所述稳压器包括:
分压电路,其被配置为对所述电荷泵的输出电压进行分压并输出分压电压;
比较电路,其被配置为在输入端子处接收所述分压电压并且将基准电压和所述分压电压进行比较,所述比较电路被配置为输出用于控制时钟驱动电路的操作的第一控制信号;
稳压器驱动电路,其被配置为根据第二控制信号将所述分压电路耦合到地;以及
高压放电电路,其被配置为当电源电压被切断时将施加到所述比较电路的分压电压放电。
13.根据权利要求12所述的高压发生器,其中,所述高压放电电路具有二极管接法晶体管,所述二极管接法晶体管的第一端子耦合到所述比较电路的输入端子,第二端子耦合到电源电压线。
14.根据权利要求12所述的高压发生器,其中,所述高压放电电路包括多个二极管部件,串联耦合在所述比较电路的输入端子和电源电压线之间。
15.根据权利要求12所述的高压发生器,其中,当电源电压被切断时,所述高压放电电路将所述比较电路的输入端子耦合到地。
16.根据权利要求13所述的高压发生器,其中,当正在提供电源电压时,施加到所述比较电路的输入端子的分压电压高于电源电压和所述二极管接法晶体管的阈值电压的和。
17.根据权利要求14所述的高压发生器,其中,所述二极管部件是二极管接法晶体管,其中,当正在提供电源电压时施加到比较电路的输入端子的分压电压高于所述各个二极管接法晶体管的阈值电压的和。
18.一种高压发生器,包括:
第一稳压器,其被配置为将电荷泵的输出电压稳定到具有基本恒定电平的第一稳压电压并输出所述第一稳压电压;以及
第二稳压器,其被配置为将所述第一稳压电压转换为具有基本恒定电平的电压并输出基本恒定的电压,
其中,所述第一稳压器包括:
第一分压电路,其被配置为对所述电荷泵的输出电压进行分压,从而输出第一分压电压;
第一比较电路,其被配置为将基准电压和所述第一分压电压进行比较并输出用于控制时钟驱动电路的操作的第一控制信号;
第一稳压器驱动电路,其被配置为根据第二控制信号将所述第一分压电路耦合到地;以及
第一高压放电电路,其被配置为当电源电压被切断时,将施加到所述第一比较电路的第一分压电压放电,
其中,当电源电压被切断时,所述第二控制信号是低电平或者0V。
19.根据权利要求18所述的高压发生器,其中,所述第二稳压器包括:
电流切断电路,其被配置为在所述第一稳压器的输出端子和地之间形成电流路径;
第二分压电路,其被配置为输出通过对所述第二稳压器的输出端子的电压进行分压而产生的第二分压电压;
第二比较电路,其被配置为将所述第二分压电压和第二基准电压进行比较并根据比较结果控制所述电流切断电路的操作;
电压供给电路,其被配置为根据所述电流路径的形成将所述第一稳压电压供给所述第二稳压器的输出端子或者切断所述第一稳压电压;
第二稳压器驱动电路,其被配置为根据第三控制信号将所述第二分压电路耦合到地;以及
第二高压放电电路,其被配置为当电源电压被切断时,将施加到所述第二比较电路的第二分压电压放电,
其中,当电源电压被切断时,所述第三控制信号是低电平或者0V。
20.根据权利要求18所述的高压发生器,其中,所述第一高压放电电路具有二极管部件,所述二极管部件的第一端子耦合到所述第一比较电路的输入端子。
21.根据权利要求18所述的高压发生器,其中,所述第二高压放电电路具有二极管部件,所述二极管部件的第一端子耦合到所述第二比较电路的输入端子。
22.根据权利要求18所述的高压发生器,其中,当电源电压被切断时,所述第一高压放电电路将所述第一比较电路的输入端子耦合到地,
以及其中,第一分压电压被施加到所述第一比较电路的输入端子。
23.根据权利要求18所述的高压发生器,其中,当电源电压被切断时,所述第二高压放电电路将所述第二比较电路的输入端子耦合地,
以及其中,第二分压电压被施加到所述第二比较电路的输入端子。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070079483A KR100865852B1 (ko) | 2007-08-08 | 2007-08-08 | 레귤레이터 및 고전압 발생기 |
KR1020070079483 | 2007-08-08 | ||
KR10-2007-0079483 | 2007-08-08 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101364118A true CN101364118A (zh) | 2009-02-11 |
CN101364118B CN101364118B (zh) | 2011-08-10 |
Family
ID=40177764
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008100027507A Expired - Fee Related CN101364118B (zh) | 2007-08-08 | 2008-01-16 | 稳压器和高压发生器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7936154B2 (zh) |
JP (1) | JP2009044948A (zh) |
KR (1) | KR100865852B1 (zh) |
CN (1) | CN101364118B (zh) |
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101894586A (zh) * | 2010-07-30 | 2010-11-24 | 上海宏力半导体制造有限公司 | 编程电压补偿电路 |
CN102280127A (zh) * | 2010-06-09 | 2011-12-14 | 上海宏力半导体制造有限公司 | 时钟产生电路及电荷泵系统 |
CN103219039A (zh) * | 2013-02-26 | 2013-07-24 | 上海宏力半导体制造有限公司 | 一种编程电压补偿电路 |
CN103427627A (zh) * | 2012-05-15 | 2013-12-04 | 南亚科技股份有限公司 | 倍压装置以及其中振荡控制信号产生器 |
CN103700404A (zh) * | 2012-09-27 | 2014-04-02 | 扬州稻源微电子有限公司 | Eeprom的擦写操作方法、擦写控制电路以及rifd标签芯片 |
CN103839588A (zh) * | 2014-03-17 | 2014-06-04 | 上海华虹宏力半导体制造有限公司 | 稳压器及其控制方法、存储器 |
CN103869854A (zh) * | 2012-12-14 | 2014-06-18 | 爱思开海力士有限公司 | 电压发生电路 |
CN104167223A (zh) * | 2014-07-31 | 2014-11-26 | 中山大学 | 一种对eeprom实现稳压的方法及eeprom器件 |
CN104517645A (zh) * | 2014-05-16 | 2015-04-15 | 上海华虹宏力半导体制造有限公司 | 闪存低速读模式控制电路 |
CN105304131A (zh) * | 2014-07-07 | 2016-02-03 | 力旺电子股份有限公司 | 运用于记忆胞阵列的电荷泵系统及其相关控制方法 |
CN105632559A (zh) * | 2014-11-24 | 2016-06-01 | 华邦电子股份有限公司 | 漏极稳压器 |
CN105869676A (zh) * | 2015-02-09 | 2016-08-17 | 力晶科技股份有限公司 | 电压产生电路、调节器电路及半导体存储装置 |
CN103077744B (zh) * | 2012-12-21 | 2017-04-26 | 上海华虹宏力半导体制造有限公司 | 存储器及其驱动电路、向存储器执行写入操作的方法 |
CN108390556A (zh) * | 2018-04-27 | 2018-08-10 | 电子科技大学 | 一种电荷泵电路 |
CN109785874A (zh) * | 2017-11-15 | 2019-05-21 | 广达电脑股份有限公司 | 电源重置电路 |
CN111292794A (zh) * | 2018-12-06 | 2020-06-16 | 华邦电子股份有限公司 | 存储器装置及其内置自测试方法 |
CN111555645A (zh) * | 2020-04-09 | 2020-08-18 | 北京中航智科技有限公司 | 一种输出可控电压的稳压电路 |
CN113992001A (zh) * | 2021-12-28 | 2022-01-28 | 广东曜芯科技有限公司 | 可配置电荷泵 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101416878B1 (ko) * | 2007-11-13 | 2014-07-09 | 삼성전자주식회사 | 파워 공급 회로 및 이를 구비하는 상 변화 메모리 장치 |
KR100967041B1 (ko) | 2008-11-14 | 2010-06-29 | 주식회사 하이닉스반도체 | 고전압 발생기 |
KR20130046182A (ko) * | 2011-10-27 | 2013-05-07 | 에스케이하이닉스 주식회사 | 불휘발성 메모리 장치의 전압 생성 회로 |
JP2013258895A (ja) * | 2012-05-18 | 2013-12-26 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその駆動方法 |
KR20140016535A (ko) * | 2012-07-30 | 2014-02-10 | 에스케이하이닉스 주식회사 | 내부 전압 생성 회로 |
US8929157B2 (en) * | 2012-11-19 | 2015-01-06 | Intel Corporation | Power efficient, single-ended termination using on-die voltage supply |
US9354649B2 (en) * | 2014-02-03 | 2016-05-31 | Qualcomm, Incorporated | Buffer circuit for a LDO regulator |
US9923457B2 (en) * | 2015-04-23 | 2018-03-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Regulated power converter and method of operating the same |
US9831852B2 (en) * | 2015-08-31 | 2017-11-28 | Texas Instruments Incorporated | Methods and apparatus for a configurable high-side NMOS gate control with improved gate to source voltage regulation |
JP6501325B1 (ja) | 2018-01-30 | 2019-04-17 | ウィンボンド エレクトロニクス コーポレーション | 半導体記憶装置 |
JP7001636B2 (ja) * | 2019-06-05 | 2022-01-19 | ウィンボンド エレクトロニクス コーポレーション | 電圧生成回路 |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2771729B2 (ja) * | 1992-04-16 | 1998-07-02 | 三菱電機株式会社 | チャージポンプ回路 |
JPH06105537A (ja) * | 1992-09-17 | 1994-04-15 | Mitsubishi Denki Eng Kk | 半導体集積回路 |
US5418503A (en) * | 1993-03-08 | 1995-05-23 | Ericsson Ge Mobile Communications Inc. | Compensation of transient frequency drift in oscillator circuits |
EP0782149B1 (en) * | 1995-12-29 | 2003-05-28 | STMicroelectronics S.r.l. | Device for generating and regulating a gate voltage in a non-volatile memory |
EP0860762A3 (de) * | 1997-02-25 | 1999-04-07 | TEMIC TELEFUNKEN microelectronic GmbH | Schaltungsanordnung und Verfahren zum Erzeugen einer Versorgungsgleichspannung |
US6335893B1 (en) * | 1997-06-16 | 2002-01-01 | Hitachi, Ltd. | Semiconductor integrated circuit device |
DE10025834B4 (de) * | 2000-05-25 | 2005-07-14 | Hilti Ag | Einrichtung zur Erzeugung einer rauscharmen geregelten Hochspannung aus einer Niedervolt-Versorgungsquelle |
JP4043703B2 (ja) * | 2000-09-04 | 2008-02-06 | 株式会社ルネサステクノロジ | 半導体装置、マイクロコンピュータ、及びフラッシュメモリ |
US6977850B2 (en) * | 2001-12-27 | 2005-12-20 | Kabushiki Kaisha Toshiba | Semiconductor device having switch circuit to supply voltage |
US6867638B2 (en) * | 2002-01-10 | 2005-03-15 | Silicon Storage Technology, Inc. | High voltage generation and regulation system for digital multilevel nonvolatile memory |
US6642774B1 (en) * | 2002-06-28 | 2003-11-04 | Intel Corporation | High precision charge pump regulation |
JP4111109B2 (ja) * | 2002-10-30 | 2008-07-02 | 株式会社デンソー | スイッチングレギュレータ及び電源装置 |
JP3741100B2 (ja) * | 2002-11-26 | 2006-02-01 | セイコーエプソン株式会社 | 電源回路及び半導体集積回路 |
JP3759134B2 (ja) * | 2003-08-29 | 2006-03-22 | ローム株式会社 | 電源装置 |
ITMI20031924A1 (it) * | 2003-10-07 | 2005-04-08 | Atmel Corp | Convertitore da digitale ad analogico ad alta precisione con consumo di energia ottimizzato. |
KR100521385B1 (ko) * | 2003-12-15 | 2005-10-12 | 삼성전자주식회사 | 고전압 발생 회로 및 그것을 포함한 반도체 메모리 장치 |
US7279956B2 (en) * | 2004-07-09 | 2007-10-09 | Mosaid Technologies Incorporated | Systems and methods for minimizing static leakage of an integrated circuit |
KR100560822B1 (ko) * | 2004-09-02 | 2006-03-13 | 삼성전자주식회사 | 리플-프리 내부 전압을 발생하는 반도체 장치 |
KR100723773B1 (ko) * | 2005-03-25 | 2007-05-30 | 주식회사 하이닉스반도체 | 비휘발성 메모리 장치의 고전압 스위치 회로 |
CN100382418C (zh) * | 2005-04-05 | 2008-04-16 | 矽创电子股份有限公司 | 一种可程控调整输出电压的倍增电路 |
JP4791094B2 (ja) * | 2005-07-05 | 2011-10-12 | ルネサスエレクトロニクス株式会社 | 電源回路 |
CN1916806A (zh) * | 2005-08-18 | 2007-02-21 | 中兴通讯股份有限公司 | 电荷泵控制电路 |
KR101385229B1 (ko) * | 2006-07-13 | 2014-04-14 | 삼성디스플레이 주식회사 | 게이트 온 전압 발생 회로, 구동 장치 및 이를 포함하는표시 장치 |
KR100816214B1 (ko) * | 2006-09-29 | 2008-03-21 | 주식회사 하이닉스반도체 | 플래쉬 메모리 장치의 전압 생성기 |
KR100881522B1 (ko) * | 2007-07-25 | 2009-02-05 | 주식회사 하이닉스반도체 | 고전압 발생기 |
-
2007
- 2007-08-08 KR KR1020070079483A patent/KR100865852B1/ko not_active IP Right Cessation
- 2007-12-28 US US11/965,990 patent/US7936154B2/en active Active
-
2008
- 2008-01-16 CN CN2008100027507A patent/CN101364118B/zh not_active Expired - Fee Related
- 2008-02-29 JP JP2008049936A patent/JP2009044948A/ja active Pending
Cited By (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102280127B (zh) * | 2010-06-09 | 2014-07-09 | 上海华虹宏力半导体制造有限公司 | 时钟产生电路及电荷泵系统 |
CN102280127A (zh) * | 2010-06-09 | 2011-12-14 | 上海宏力半导体制造有限公司 | 时钟产生电路及电荷泵系统 |
CN101894586B (zh) * | 2010-07-30 | 2015-06-17 | 上海华虹宏力半导体制造有限公司 | 编程电压补偿电路 |
CN101894586A (zh) * | 2010-07-30 | 2010-11-24 | 上海宏力半导体制造有限公司 | 编程电压补偿电路 |
CN103427627B (zh) * | 2012-05-15 | 2015-08-05 | 南亚科技股份有限公司 | 倍压装置以及其中振荡控制信号产生器 |
CN103427627A (zh) * | 2012-05-15 | 2013-12-04 | 南亚科技股份有限公司 | 倍压装置以及其中振荡控制信号产生器 |
CN103700404A (zh) * | 2012-09-27 | 2014-04-02 | 扬州稻源微电子有限公司 | Eeprom的擦写操作方法、擦写控制电路以及rifd标签芯片 |
CN103869854A (zh) * | 2012-12-14 | 2014-06-18 | 爱思开海力士有限公司 | 电压发生电路 |
CN103869854B (zh) * | 2012-12-14 | 2016-08-17 | 爱思开海力士有限公司 | 电压发生电路 |
US9276464B2 (en) | 2012-12-14 | 2016-03-01 | SK Hynix Inc. | Voltage generation circuit using single and double regulation modes |
CN103077744B (zh) * | 2012-12-21 | 2017-04-26 | 上海华虹宏力半导体制造有限公司 | 存储器及其驱动电路、向存储器执行写入操作的方法 |
CN103219039A (zh) * | 2013-02-26 | 2013-07-24 | 上海宏力半导体制造有限公司 | 一种编程电压补偿电路 |
CN103839588A (zh) * | 2014-03-17 | 2014-06-04 | 上海华虹宏力半导体制造有限公司 | 稳压器及其控制方法、存储器 |
CN104517645A (zh) * | 2014-05-16 | 2015-04-15 | 上海华虹宏力半导体制造有限公司 | 闪存低速读模式控制电路 |
CN105304131A (zh) * | 2014-07-07 | 2016-02-03 | 力旺电子股份有限公司 | 运用于记忆胞阵列的电荷泵系统及其相关控制方法 |
CN105304131B (zh) * | 2014-07-07 | 2019-04-12 | 力旺电子股份有限公司 | 运用于记忆胞阵列的电荷泵系统及其相关控制方法 |
CN104167223A (zh) * | 2014-07-31 | 2014-11-26 | 中山大学 | 一种对eeprom实现稳压的方法及eeprom器件 |
CN105632559A (zh) * | 2014-11-24 | 2016-06-01 | 华邦电子股份有限公司 | 漏极稳压器 |
CN105632559B (zh) * | 2014-11-24 | 2019-06-28 | 华邦电子股份有限公司 | 漏极稳压器 |
CN105869676A (zh) * | 2015-02-09 | 2016-08-17 | 力晶科技股份有限公司 | 电压产生电路、调节器电路及半导体存储装置 |
CN105869676B (zh) * | 2015-02-09 | 2019-11-12 | 力晶积成电子制造股份有限公司 | 电压产生电路及调节器电路 |
CN109785874A (zh) * | 2017-11-15 | 2019-05-21 | 广达电脑股份有限公司 | 电源重置电路 |
CN109785874B (zh) * | 2017-11-15 | 2020-10-20 | 广达电脑股份有限公司 | 电源重置电路 |
CN108390556A (zh) * | 2018-04-27 | 2018-08-10 | 电子科技大学 | 一种电荷泵电路 |
CN108390556B (zh) * | 2018-04-27 | 2020-01-03 | 电子科技大学 | 一种电荷泵电路 |
CN111292794A (zh) * | 2018-12-06 | 2020-06-16 | 华邦电子股份有限公司 | 存储器装置及其内置自测试方法 |
CN111555645A (zh) * | 2020-04-09 | 2020-08-18 | 北京中航智科技有限公司 | 一种输出可控电压的稳压电路 |
CN113992001A (zh) * | 2021-12-28 | 2022-01-28 | 广东曜芯科技有限公司 | 可配置电荷泵 |
CN113992001B (zh) * | 2021-12-28 | 2022-03-29 | 广东曜芯科技有限公司 | 可配置电荷泵 |
WO2023123829A1 (zh) * | 2021-12-28 | 2023-07-06 | 广东曜芯科技有限公司 | 电荷泵 |
Also Published As
Publication number | Publication date |
---|---|
CN101364118B (zh) | 2011-08-10 |
US20090039840A1 (en) | 2009-02-12 |
KR100865852B1 (ko) | 2008-10-29 |
JP2009044948A (ja) | 2009-02-26 |
US7936154B2 (en) | 2011-05-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101364118B (zh) | 稳压器和高压发生器 | |
US10192594B2 (en) | Semiconductor device | |
KR100865327B1 (ko) | 출력전압의 오버슈트를 감소시키기 위한 고전압 발생회로와그 방법 | |
US7579902B2 (en) | Charge pump for generation of multiple output-voltage levels | |
US7605579B2 (en) | Measuring and controlling current consumption and output current of charge pumps | |
US20070229149A1 (en) | Voltage regulator having high voltage protection | |
US20010012219A1 (en) | Voltage regulator circuit built in a semiconductor memory device | |
JP2007267537A (ja) | 半導体集積回路および電子システム | |
US7863967B2 (en) | Multistage regulator for charge-pump boosted voltage applications | |
KR100897286B1 (ko) | 부전위 방전 회로 | |
CN105810247A (zh) | 一种字线驱动电路 | |
US7385852B2 (en) | Circuit for generating step-up voltage in non-volatile memory device | |
KR100684911B1 (ko) | 반도체 메모리 장치의 전압 레귤레이터 회로 | |
US20130300389A1 (en) | Regulator circuit | |
JP2004055012A (ja) | 不揮発性半導体メモリ | |
US10855175B2 (en) | High voltage generator with precharge controller | |
US9923458B2 (en) | Booster circuit including a booster section configured to operate intermittently | |
US6933764B2 (en) | Integrated circuit comprising a voltage generator and a circuit limiting the voltage supplied by the voltage generator | |
US8125266B2 (en) | Power supply circuit for charge pump circuit | |
KR100904736B1 (ko) | 내부전압 생성회로 | |
US7990129B2 (en) | Reference voltage generating circuit | |
CN101621249B (zh) | 低功率单发提升电路 | |
KR20090046545A (ko) | 고전압 발생기 | |
KR20090009610A (ko) | 전원장치 | |
KR20110089517A (ko) | 반도체 장치의 음전압 생성 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110810 Termination date: 20140116 |