KR100723773B1 - 비휘발성 메모리 장치의 고전압 스위치 회로 - Google Patents

비휘발성 메모리 장치의 고전압 스위치 회로 Download PDF

Info

Publication number
KR100723773B1
KR100723773B1 KR1020050024992A KR20050024992A KR100723773B1 KR 100723773 B1 KR100723773 B1 KR 100723773B1 KR 1020050024992 A KR1020050024992 A KR 1020050024992A KR 20050024992 A KR20050024992 A KR 20050024992A KR 100723773 B1 KR100723773 B1 KR 100723773B1
Authority
KR
South Korea
Prior art keywords
node
high voltage
clock signal
boosting
signal
Prior art date
Application number
KR1020050024992A
Other languages
English (en)
Other versions
KR20060102921A (ko
Inventor
이석주
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050024992A priority Critical patent/KR100723773B1/ko
Priority to US11/299,191 priority patent/US7282956B2/en
Priority to TW094144922A priority patent/TWI290319B/zh
Priority to JP2005370281A priority patent/JP4977846B2/ja
Priority to CNB2006100050190A priority patent/CN100538905C/zh
Publication of KR20060102921A publication Critical patent/KR20060102921A/ko
Application granted granted Critical
Publication of KR100723773B1 publication Critical patent/KR100723773B1/ko

Links

Images

Classifications

    • D—TEXTILES; PAPER
    • D04—BRAIDING; LACE-MAKING; KNITTING; TRIMMINGS; NON-WOVEN FABRICS
    • D04B—KNITTING
    • D04B1/00—Weft knitting processes for the production of fabrics or articles not dependent on the use of particular machines; Fabrics or articles defined by such processes
    • D04B1/14—Other fabrics or articles characterised primarily by the use of particular thread materials
    • D04B1/16—Other fabrics or articles characterised primarily by the use of particular thread materials synthetic threads
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • D—TEXTILES; PAPER
    • D01—NATURAL OR MAN-MADE THREADS OR FIBRES; SPINNING
    • D01D—MECHANICAL METHODS OR APPARATUS IN THE MANUFACTURE OF ARTIFICIAL FILAMENTS, THREADS, FIBRES, BRISTLES OR RIBBONS
    • D01D5/00—Formation of filaments, threads, or the like
    • D01D5/253—Formation of filaments, threads, or the like with a non-circular cross section; Spinnerette packs therefor
    • D—TEXTILES; PAPER
    • D01—NATURAL OR MAN-MADE THREADS OR FIBRES; SPINNING
    • D01F—CHEMICAL FEATURES IN THE MANUFACTURE OF ARTIFICIAL FILAMENTS, THREADS, FIBRES, BRISTLES OR RIBBONS; APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OF CARBON FILAMENTS
    • D01F1/00—General methods for the manufacture of artificial filaments or the like
    • D01F1/02—Addition of substances to the spinning solution or to the melt
    • D01F1/09—Addition of substances to the spinning solution or to the melt for making electroconductive or anti-static filaments
    • D—TEXTILES; PAPER
    • D01—NATURAL OR MAN-MADE THREADS OR FIBRES; SPINNING
    • D01F—CHEMICAL FEATURES IN THE MANUFACTURE OF ARTIFICIAL FILAMENTS, THREADS, FIBRES, BRISTLES OR RIBBONS; APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OF CARBON FILAMENTS
    • D01F6/00—Monocomponent artificial filaments or the like of synthetic polymers; Manufacture thereof
    • D01F6/58—Monocomponent artificial filaments or the like of synthetic polymers; Manufacture thereof from homopolycondensation products
    • D01F6/62—Monocomponent artificial filaments or the like of synthetic polymers; Manufacture thereof from homopolycondensation products from polyesters
    • D—TEXTILES; PAPER
    • D02—YARNS; MECHANICAL FINISHING OF YARNS OR ROPES; WARPING OR BEAMING
    • D02G—CRIMPING OR CURLING FIBRES, FILAMENTS, THREADS, OR YARNS; YARNS OR THREADS
    • D02G3/00—Yarns or threads, e.g. fancy yarns; Processes or apparatus for the production thereof, not otherwise provided for
    • D02G3/44—Yarns or threads characterised by the purpose for which they are designed
    • D02G3/441—Yarns or threads with antistatic, conductive or radiation-shielding properties
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/04123—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • D—TEXTILES; PAPER
    • D10—INDEXING SCHEME ASSOCIATED WITH SUBLASSES OF SECTION D, RELATING TO TEXTILES
    • D10B—INDEXING SCHEME ASSOCIATED WITH SUBLASSES OF SECTION D, RELATING TO TEXTILES
    • D10B2331/00—Fibres made from polymers obtained otherwise than by reactions only involving carbon-to-carbon unsaturated bonds, e.g. polycondensation products
    • D10B2331/04—Fibres made from polymers obtained otherwise than by reactions only involving carbon-to-carbon unsaturated bonds, e.g. polycondensation products polyesters, e.g. polyethylene terephthalate [PET]
    • D—TEXTILES; PAPER
    • D10—INDEXING SCHEME ASSOCIATED WITH SUBLASSES OF SECTION D, RELATING TO TEXTILES
    • D10B—INDEXING SCHEME ASSOCIATED WITH SUBLASSES OF SECTION D, RELATING TO TEXTILES
    • D10B2401/00—Physical properties
    • D10B2401/16—Physical properties antistatic; conductive

Landscapes

  • Engineering & Computer Science (AREA)
  • Textile Engineering (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Dc-Dc Converters (AREA)
  • Read Only Memory (AREA)
  • Power Conversion In General (AREA)

Abstract

본 발명은 고전압 스위치를 구동시키는 구동신호를 부스팅시키는 시간을 단축하여 고전압 스위치가 고전압을 출력신호로서 전달하는 시간을 단축시키는 고전압 스위치 회로에 관한 것으로서, 고전압 스위치 회로는, 고전압을 전달하는 고전압 스위치; 복수개의 클럭신호들에 응답하여 펌핑동작을 수행하여 제1, 제2 및 제3 노드의 신호를 부스팅시키는 펌핑부; 및 상기 제1 노드의 전압레벨 변화에 관계없이 상기 제3 노드의 전압레벨을 일정하게 유지시켜서 상기 제2 노드의 신호를 일정하게 부스팅시키고, 상기 부스팅된 제2 노드의 신호를 상기 고전압 스위치로 전달하여 상기 고전압 스위치를 구동시키는 구동신호 전달부를 포함한다.
고전압 스위치, 펌핑, 부스팅

Description

비휘발성 메모리 장치의 고전압 스위치 회로{High voltage switch circuit of non-volatile memory device}
도 1은 종래의 고전압 스위치 회로를 도시한 회로도이다.
도 2는 도 1의 클럭신호의 파형을 나타낸 도면이다.
도 3a 내지 도 3c는 도 1의 고전압 스위치 회로의 동작을 설명하는 도면이다.
도 4는 도 1에서 노드 NA, NB에서의 신호의 파형을 나타낸 타이밍도이다.
도 5는 도 1에서 고전압 스위치를 통해서 고전압(VPPOUT)이 출력되는 시점을 나타낸 타이밍도이다.
도 6은 본 발명의 바람직한 실시예에 따른 고전압 스위치 회로를 도시한 회로도이다.
도 7은 도 6의 클럭신호의 파형을 나타낸 도면이다.
도 8a 내지 도 8d는 도 6의 고전압 스위치 회로의 동작을 설명하는 도면이다.
도 9는 도 6에서 노드 NA, NB, NC에서의 신호의 파형을 나타낸 타이밍도이다.
도 10은 도 6에서 고전압 스위치를 통해서 고전압(VPPOUT)이 출력되는 시점을 나타낸 타이밍도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
10, 100 : 고전압 스위치 회로
11, 110 : 고전압 스위치
12, 120 : 부스팅 인에이블부
13, 130 : 고전압 스위치용 부스팅부
본 발명은, 비휘발성 메모리 장치의 고전압 스위치 회로에 관한 것으로서, 특히, 고전압 스위치를 구동시키는 구동신호의 부스팅 시간을 단축하는 고전압 스위치 회로에 관한 것이다.
플래시 메모리나 EEPROM 장치와 같은 비휘발성 메모리 소자에 있어서, 프로그램 동작 및 소거 동작 시에 다른 디바이스에 비해 훨씬 높은 고전압(VPP)이 필요하다. 이러한 고전압(VPP)은 외부 전원전압보다 높은 전압으로서 내부적으로 발생되므로, 이 고전압(VPP)을 스위칭하거나 워드라인에 고전압을 전달하기 위한 고전압 스위치가 필요하다.이 고전압 스위치가 NMOS 트랜지스터로 이루어졌을 경우에 NMOS 트랜지스터의 게이트에는 입력되는 고전압(VPP)보다 더 높은 전압이 필요하다. 이를 위해서는 고전압 스위치인 NMOS 트랜지스터의 게이트를 부스팅하는 부스팅 회로가 필요하게 된다.
도 1은 일반적인 고전압 스위치 회로를 나타낸 것으로서, 이것은 고전압 스위치(11), 부스팅 인에이블부(12), 및 고전압 스위치용 부스팅부(13)를 포함한다.
도 1을 참조하면, 고전압 스위치(11)는 고전압 스위치용 부스팅부(12)로부터의 구동신호(노드 NB의 신호)에 의해 구동되어 고전압(VPP)를 출력신호(VPPOUT)로서 전달하는 NMOS 트랜지스터(N1)로 구성된다.
부스팅 인에이블부(12)는 인에이블 신호(EN)를 입력받아 고전압 스위치용 부스팅부(13)를 인에이블시키기 위해서, 인버터(IV1, IV2)와 NMOS 트랜지스터(N2)로 구성된다.
고전압 스위치용 부스팅부(13)는 고전압 스위치(11)를 구동시키기 위한 구동신호(노드 NB의 신호)를 부스팅시키기 위한 것으로서, 두 개의 커패시터(Ca, Cb)와 두 개의 NMOS 트랜지스터(N3, N4)로 구성된다. 여기서, NMOS 트랜지스터(N2)는 다이오드 접속을 이루고 있다. 커패시터(C1, C2)는 서로 반대의 위상을 갖는 클럭신호(CK, CKB)를 입력받는다.
도 2는 서로 반대의 위상을 갖는 클럭 신호(CK, CKB)의 파형을 나타내고, 도 3a 내지 도 3c는 도 1의 고전압 스위치용 부스팅부의 동작을 나타낸다. 이하, 도 2 및 도 3a 내지 도 3c를 참조하면서 고전압 스위치용 부스팅부(13)의 동작을 설명하기로 한다.
어떤 신호(노드)를 부스팅시키는 가장 간단한 방법은 도 3a와 같이 클럭신호(CK, CKb)를 이용하는 것이다. 도 3a에 도시한 바와 같이 커패시터(Ca)의 일 단이 클럭신호(CK)를 입력받고 다른 단이 노드 NA에 연결되며, 커패시터(Cb)의 일 단이 클럭신호(CKB)를 입력받고 다른 단이 노드 NB에 연결된다. 이렇게 되면, 클럭신호(CK, CKB)가 변할 때마다 노드 NA, NB도 같이 변하게 된다. 여기서 Cs는 노드 NB의 기생 커패시터를 나타낸다.
먼저, 도 3a에 도시한 바와 같이, 클럭신호(CK)가 0V, 클럭신호(CKB)가 Vcc이면(도 2 참조), 커패시터(Ca)는 펌핑동작을 수행하지 않고, 커패시터(Cb)는 펌핑동작을 수행한다. 그러면, NMOS 트랜지스터(N3)가 턴-온되고, NMOS 트랜지스터(N4)가 턴-오프된다. 이렇게 되면, 노드 NB는 커패시터(CB)의 펌핑동작에 의해 Vb로 부스팅되고, 노드 NA는 NMOS 트랜지스터(N3)의 게이트가 노드 NB에 연결되어 있어 그것의 문턴전압(Vth1)만큼 드롭(drop)되어 Vb-Vth1로 된다.
다음에, 도 3b에 도시한 바와 같이, 클럭신호(CK)가 0V에서 Vcc로 변경되고, 클럭신호(CKB)가 Vcc에서 0V로 변경되면, 커패시터(Ca)가 펌핑동작을 수행하고, 커패시터(Cb)는 펌핑동작을 수행하지 않는다. 그러면, NMOS 트랜지스터(N3)가 턴-오프되고, NMOS 트랜지스터(N4)가 턴-온된다. 이렇게 되면, 노드 NA는 커패시터(Ca)의 펌핑동작에 의해 Vb-Vth1에서 Vb-Vth1+Vcc로 부스팅되고, 노드 NB는 NMOS 트랜지스터(N4)의 게이트가 노드 NA게 접속되어 있어 그것의 문턱전압(Vth2)만큼 드롭되어, Vb-Vth1+Vcc-Vth2로 된다.
그 다음에, 도 3c에 도시한 바와 같이, 클럭신호(CK)가 Vcc에서 0V로 변경되 고, 클럭신호(CKB)가 0V에서 Vcc로 변경되면, 커패시터(Ca)가 펌핑동작을 수행하지 않고 커패시터(Cb)가 다시 펌핑동작을 수행한다. 그러면, NMOS 트랜지스터(N3)가 턴-온되고, NMOS 트랜지스터(N4)가 턴-오프된다. 이렇게 되면, 노드 NB가 커패시터(Cb)의 펌핑동작에 의해 Vb-Vth1+Vcc-Vth2에서 Vb-Vth1+Vcc-Vth2+rVcc로 부스팅된다.
여기서, 노드 NB의 최대의 전압 게인은 Vb-Vth1+Vcc-Vth2+rVcc인데(r=Cb/(Cb+Cs)), 실제 노드 NB의 전압게인은 이것보다 낮다. 왜냐하면, NMOS 트랜지스터(N4)가 다이오드 접속되어 있기 때문이다. 그로 인해, NMOS 트랜지스터(N4)의 게이트 전압이 노드 NA의 전압에 영향을 받아, 노드 NA의 전압레벨이 낮아지면 NMOS 트랜지스터(N4)의 게이트 전압레벨도 동일하게 낮아진다.
따라서, 노드 NB로 전송되는 전압레벨(챠지량; NMOS 트랜지스터의 소스 전압)은 도 4에 도시한 바와 같이 시간이 지날 수록 낮아지는 문제점이 있다.
그로 인해, 고전압 스위치(11)가 고전압(VPP)를 출력신호(VPP)로 전달하는 시간이 도 5에 도시한 바와 같이 길어지는데, 이러한 전달시간은 전원전압(Vcc)이 낮아지면 낮아질 수록 점점 더 길어지는 문제점이 있다.
본 발명은 상기한 문제점을 해결하기 위해 안출된 것으로서, 고전압 스위치를 구동시키는 구동신호를 부스팅시키는 시간을 단축하여 고전압 스위치가 고전압을 출력신호로서 전달하는 시간을 단축하는 고전압 스위치 회로를 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명의 바람직한 일 실시예에 따른 비휘발성 메모리 장치의 고전압 스위치 회로는 고전압을 전달하는 고전압 스위치; 복수개의 클럭신호들에 응답하여 펌핑동작을 수행하여 제1, 제2 및 제3 노드의 신호를 부스팅시키는 펌핑부; 및 상기 제1 노드의 전압레벨 변화에 관계없이 상기 제3 노드의 전압레벨을 일정하게 유지시켜서 상기 제2 노드의 신호를 일정하게 부스팅시키고, 상기 부스팅된 제2 노드의 신호를 상기 고전압 스위치로 전달하여 상기 고전압 스위치를 구동시키는 구동신호 전달부를 포함한다.
상술한 목적을 달성하기 위한 본 발명의 바람직한 다른 실시예에 따른 비휘발성 메모리 장치의 고전압 스위치 회로는 고전압을 전달하는 고전압 스위치; 복수개의 클럭신호에 응답하여 상기 고전압 스위치를 구동시키기 위한 구동신호를 부스팅시키는 고전압 스위치용 부스팅부; 및 상기 고전압 스위치용 부스팅부를 인에이블시키는 부스팅 인에이블부를 포함하며, 상기 고전압 스위치용 부스팅부는 상기 복수개의 클럭신호들에 응답하여 펌핑동작을 수행하여 제1, 제2 및 제3 노드의 신호를 부스팅시키는 펌핑부; 및 상기 제1 노드의 전압레벨의 변화에 관계없이 상기 제3 노드의 전압레벨을 일정하게 유지시켜서 상기 고전압 스위치로 상기 부스팅된 구동신호를 전달하는 구동신호 전달부를 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 본 발명에서 동일한 참조부호는 동일한 부재를 나타낸다.
도 6은 본 발명의 바람직한 실시예에 따른 고전압 스위치 회로를 나타낸다.
도 6을 참조하면 고전압 스위치 회로(100)는 고전압 스위치(110), 부스팅 인에이블부(120) 및 고전압 스위치용 부스팅부(130)를 포함한다.
고전압 스위치(110)는 고전압(VPP)를 출력신호(VPPOUT)으로 전송하기 위한 NMOS 트랜지스(N1)로 구성된다.
부스팅 인에이블부(120)는 인에이블 신호(EN)를 입력받아 고전압 스위치용 부스팅부(120)를 인에이블시키기 위해, 인버터(IV1, IV2)와 NMOS 트랜지스터(N2)로 구성된다. 인버터(IV1, IV2)는 인에이블 신호(EN)를 버퍼링하여 출력하고, NMOS 트랜지스터(N2)는 전원전압(VCC)에 의해 턴-온되어 인에이블 신호(EN)를 고전압 스위치 부스팅부(130)로 전달한다.
고전압 스위치용 부스팅부(130)는 3개의 NMOS 트랜지스터(N11-N13)와 3개의 커패시터(C1-C3)로 구성된다. 여기서, Cs는 기생 커패시터를 나타낸다. 커패시터(C1)는 일단이 노드 NA에 접속되고 다른 단이 클럭신호(CK1)를 입력받는다. 커패시터(C2)는 일단이 노드 NB에 접속되고 다른 단이 클럭신호(CK2)를 입력받는다. 커패시터(C3)는 일단이 노드 NC에 접속되고 다른 단이 클럭신호(CK3)를 인가받는다. NMOS 트랜지스터(N11)는 고전압(VPP)과 노드 NA 사이에 접속되고, 게이트로 노드 NB의 신호를 인가받는다. NMOS 트랜지스터(N12)는 노드 NA와 노드NB 사이에 접속되고 게이트가 커패시터(C3)의 일 단에 접속된다. NMOS 트랜지스터(N13)는 노드 NA와 노드 NC 사이에 접속되고 게이트로 노드 NB의 신호를 인가받는다.
도 6에 도시한 고전압 스위치 회로(100)는 종래와 달리 NMOS 트랜지스터(N12)를 다이오드 접속하는 대신에 NMOS 트랜지스터(N13)를 추가로 구비하고, 3개의 클럭신호(CK1, CK2, CK3)를 사용한다. 이렇게 하면 NMOS 트랜지스터(N12)의 게이트 전압을 일정하게 유지시킬 수 있어, 실제의 노드 NB의 전압 게인이 종래의 경우보다 크게 개선될 수 있다..
도 7은 클럭신호(CK1, CK2, CK3)의 파형을 나타낸 것으로서, 클럭신호(CK1,CK2, CK3)의 t1, t1', t2, t2' 구간은 0이상의 값으로 조절될 수 있는 값이다. 클럭신호(CK1)는 제1 펄스구간에서 인에이블되고, 클럭신호(CK2)는 클럭신호(CK1)이 인에이블되어 있는 동안에 제1 펄스구간보다 좁은 제2 펄스구간에서 디스에이블되며, 클럭신호(CK3)는 클럭신호(CK1)이 인에이블되고 클럭신호(CK2)가 디스에이블되어 있는 동안에 제2 펄스구간보다 좁은 제3 펄스구간에서 인에이블된다.
도 8a 내지 도 8d는 도 6에 도시한 고전압 스위치용 부스팅부(130)의 동작을 나타내는 도면으로서, 이하, 도 7 및 도 8a 내지 도 8d를 참조하면서 NMOS 트랜지스터(N12)의 게이트 전압을 일정하게 유지시키는 방법을 설명하기로 한다.
먼저, 도 8a에 도시한 바와 같이, 클럭신호(CK1)가 0V, 클럭신호(CK3)가 0V, 클럭신호(CK2)가 Vcc이면(도 7 참조), 커패시터(C1, C3)가 펌핑동작을 수행하지 않 고, 커패시터(C2)만이 펌핑동작을 수행한다. 그러면, NMOS 트랜지스터(N11, N13)가 턴-온되고, NMOS 트랜지스터(N12)가 턴-오프된다. 이렇게 되면, 노드 NB는 커패시터(C2)의 펌핑동작에 의해 Vb로 부스팅되고, 노드 NA는 NMOS 트랜지스터(N11)의 게이트가 노드 NB에 접속되어 있으므로 그것의 문턱전압(Vth1)만큼 드롭되어 Vb-Vth로 된다. 노드 NC는 NMOS 트랜지스터(N13)의 게이트가 노드 NB에 접속되어 있으므로 그것의 문턱전압(Vth3)만큼 드롭되어 Vb-Vth3로 된다.
다음에, 도 8b에 도시한 바와 같이, 클럭신호(CK1)가 OV에서 Vcc로 변경되고, 클럭신호(CK3)가 0V를 유지하며, 클럭신호(CK2)가 Vcc를 유지하면(도 7참조), 커패시터(C1)가 펌핑동작을 수행하고, 커패시터(C3)는 펌핑동작을 계속해서 수행하지 않으며, 커패시터(C2)는 펌핑동작을 지속한다. 그러면, NMOS 트랜지스터(N11, N13)는 턴-온 상태를 유지하고, NMOS 트랜지스터(N12)는 턴-오프 상태를 유지한다. 이렇게 되면, 노드 NA는 커패시터(C1)의 펌핑동작에 의해 Vb-Vth1에서 Vb-Vth1+Vcc로 부스팅되고, 노드 NC는 Vb-Vth3를 유지하며, 노드 NB도 Vb를 유지한다.
그 다음에, 도 8c에 도시한 바와 같이, 클럭신호(CK1)가 Vcc를 유지하며, 클럭신호(CK3)가 OV에서 일정시간동안 Vcc로 되었다가 다시 OV로 되고, 클럭신호(CK2)가 Vcc에서 0V로 변경되면(도 7참조), 커패시터(CK1)는 펌핑동작을 지속하고, 커패시터(C3)는 일정시간 동안만 펌핑동작을 수행하며, 커패시터(C2)는 펌핑동작을 중단한다. 그러면, NMOS 트랜지스터(N11)는 턴-온 상태를 유지하고, NMOS 트랜지스터(N12)는 일정시간동안 턴-온되고, NMOS 트랜지스터(N13)는 턴-오프 된다. 이렇게 되면, 노드 NA는 Vb-Vth1+Vcc를 유지하고, 노드 NC는 커패시터(C3)의 펌핑동작에 의해 일정시간동안 Vb-Vth3+Vcc로 부스팅된다(종래와 달리 NMOS 트랜지스터(N12)의 게이트 전압레벨이 노드 NA의 전압레벨의 변화에 영향을 받지 않고 Vb-Vth3+Vcc로 유지됨). 노드 NB는 NMOS 트랜지스터(N12)의 게이트가 노드 NC에 접속되어 있으므로 그것의 문턱전압(Vth2)만큼 드롭되어 Vb-Vth3+Vcc-Vth2로 된다.
그 다음으로, 도 8d에 도시한 바와 같이, 클럭신호(CK1)가 Vcc를 유지하고, 클럭신호(CK3)가 OV로 되고, 클럭신호(CK2)가 0V에서 Vcc로 변경되면(도 7 참조), 커패시터(CK1)는 펌핑동작을 지속하고, 커패시터(C3)는 펌핑동작을 수행하지 않으며, 커패시터(C2)는 펌핑동작을 다시 수행한다. 그러면, NMOS 트랜지스터(N11)는 턴-온 상태를 유지하고, NMOS 트랜지스터(N12)는 턴-오프되고 NMOS 트랜지스터(N13)는 다시 턴-온된다. 이렇게 되면, 노드 NA는 Vb-Vth1+Vcc를 유지하고, 노드 NB는 클럭신호(CK2)의 펌핑동작에 의해 Vb-Vth3+Vcc-Vth2에서 Vb-Vth3+Vcc-Vth2+rVcc(여기서, r은 기생 커패시터를 고려하여 Cb/(Cb+Cs)임.)로 부스팅된다. 그리고, 노드 NC는 NMOS 트랜지스터(N13)의 게이트 전압 Vb-Vth3+Vcc-Vth2+rVcc가 그것의 드레인 전압 Vb-Vth3+Vcc보다 크기 때문에 그것의 드레인 전압 Vb-Vth3+Vcc이 그대로 전달되어 Vb-Vth3+Vcc로 유지된다.
상술한 바와 같이 고전압 스위치 부스팅부(130)가 동작하면, 최종 전압의 게인은 종래의 경우와 마찬가지이지만, 클럭신호(CK3)가 하이펄스로 되는 도 8c의 단계 후에는 NMOS 트랜지스터(N12)의 게이트(노드 NC)와 그것의 드레인(노드 NA)이 NMOS 트랜지스터(N13)에 의해 분리되어 있어, 노드 NA의 전압레벨의 변화에 관계없 이 NMOS 트랜지스터(N12)의 게이트 전압레벨은 Vb-Vth3+Vcc로 일정하게 유지된다. 즉, 종래에는 NMOS 트랜지스터(N12)가 다이오드로 접속되어 있어 노드 NA의 전압레벨의 변화에 따라 노드 NB의 전압레벨이 변경되어 있지만, 본 발명에서는 NMOS 트랜지스터(N12)의 게이트(노드 NC)와 그것의 드레인(노드 NA)이 NMOS 트랜지스터(T13)에 의해 분리되어 있어, 노드 NA의 전압레벨의 변화에 관계없이 NMOS 트랜지스터(N12)의 게이트 전압레벨이 일정하여 유지된다. 그로 인해 노드 NB로 전송되는 전하량이 종래보다 많아진다.
도 9는 본 발명에 따른 고전압 스위치용 부스팅부의 시뮬레이션 결과를 나타낸 것이고, 도 10은 고전압 스위치를 통해서 고전압(VPPOUT)가 출력되는 시점을 나타낸 타이밍도이다.
도 9를 참조하면, 종래와 같은 시간영역에서, NMOS 트랜지스터(N12)의 게이트, 즉 노드 NC의 전압레벨이 종래보다 더 높게 올라가서, NMOS 트랜지스터(N12)의 소스, 즉 노드 NB의 전압레벨이 종래보다 높게 올라가 있음을 알 수 있다.
이로 인해, 도 10에 도시한 바와 같이, 전원전압(Vcc)가 낮아져도 고전압(VPPOUT)가 출력되는 시점이 종래에 비해 매우 빨라져 있음을 알 수 있다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같이, 본 발명에 따르면, 전원전압(Vcc)가 낮아져도 고전압 스위치가 고전압을 종래보다 신속하게 전달할 수 있다.
따라서, 낮은 전원전압 어플리케이션에 본 발명을 적용하여 효율을 향상시킬 수 있다.

Claims (13)

  1. 복수 개의 클럭 신호들에 응답하여 펌핑 동작을 수행하여 제1, 제2 및 제3 노드의 신호를 부스팅시키는 펌핑부;
    상기 제1 노드의 전압레벨 변화에 관계없이 제3 노드의 전압레벨을 일정하게 유지시키고, 상기 제3 노드의 전압레벨에 응답하여 상기 제2 노드의 신호를 일정하게 부스팅시켜 구동신호로 공급하는 구동신호 전달부; 및
    상기 구동신호에 응답하여 고전압을 전달하는 고전압 스위치를 포함하는 비휘발성 메모리 장치의 고전압 스위치 회로.
  2. 제 1 항에 있어서,
    상기 펌핑부와 상기 신호 전달부를 인에이블시키도록 동작하는 부스팅 인에이블부를 더 포함하는 것을 특징으로 하는 비휘발성 메모리 장치의 고전압 스위치 회로.
  3. 제 1 항에 있어서,
    상기 펌핑부는 제1 클럭신호에 응답하여 상기 제1 노드를 부스팅시키는 제1 펌핑소자; 제2 클럭신호에 응답하여 상기 제2 노드를 부스팅시키는 제2 펌핑소자; 및 제3 클럭신호에 응답하여 상기 제3 노드를 부스팅시키는 제3 펌핑소자를 포함하는 것을 특징으로 하는 비휘발성 메모리 장치의 고전압 스위치 회로.
  4. 제 1 항에 있어서,
    상기 구동신호 전달부는, 고전압과 상기 제2 노드 사이에 직렬로 접속되는 제1 및 제2 스위칭 소자와, 상기 제 1 노드와 상기 제3 노드를 분리시켜서 상기 제1 노드의 전압레벨의 변화에 관계없이 상기 제3 노드의 전압레벨을 일정하게 유지시키는 제3 스위칭 소자를 포함하는 것을 특징으로 하는 비휘발성 메모리 장치의 고전압 스위치 회로.
  5. 제 1 항에 있어서,
    상기 구동신호 전달부는, 고전압과 상기 제1 노드 사이에 접속되고 게이트가 상기 제2 노드에 접속되는 제1 스위칭소자;
    상기 제1 노드와 상기 제2 노드 사이에 접속되고 게이트가 상기 제3 노드에 접속되는 제2 스위칭소자; 및
    상기 제1 노드와 상기 제3 노드 사이에 접속되고 게이트가 상기 제2 노드에 접속되는 제3 스위칭소자를 포함하는 것을 특징으로 하는 비휘발성 메모리 장치의 고전압 스위치 회로.
  6. 제 5 항에 있어서,
    상기 제3 스위치소자는 상기 제1 노드와 상기 제3 노드를 분리시켜서, 상기 제1 노드의 전압레벨의 변화에 관계없이 상기 제3 노드의 전압레벨을 일정하게 유지시키는 것을 특징으로 하는 비휘발성 메모리 장치의 고전압 스위치 회로.
  7. 제 1 항에 있어서,
    상기 복수개의 클럭신호는 제1 펄스구간에서 인에이블되는 제1 클럭신호; 상기 제1 클럭신호가 인에이블되어 있는 동안에서 상기 제1 펄스구간보다 좁은 제2 펄스구간에서 디스에이블되는 제2 클럭신호; 및 상기 제1 클럭신호가 인에이블되고 상기 제2 클럭신호가 디스에이블되어 있는 동안에 상기 제2 펄스구간보다 좁은 제3 펄스구간에서 인에이블되는 제3 클럭신호를 포함하는 것을 특징으로 하는 비휘발성 메모리 장치의 고전압 스위치 회로.
  8. 복수 개의 클럭 신호들에 응답하여 구동신호를 부스팅시키는 고전압 스위치용 부스팅부;
    상기 구동신호에 응답하여 고전압을 전달하는 고전압 스위치; 및
    상기 고전압 스위치용 부스팅부를 인에이블시키는 부스팅 인에이블부를 포함하며,
    상기 고전압 스위치용 부스팅부는 상기 복수 개의 클럭 신호들에 응답하여 펌핑 동작을 수행하여 제1, 제2 및 제3 노드의 신호를 부스팅시키는 펌핑부; 상기 제1 노드의 전압레벨 변화에 관계없이 제3 노드의 전압레벨을 일정하게 유지시키고, 상기 제3 노드의 전압레벨에 응답하여 상기 제2 노드의 신호를 일정하게 부스팅시켜 구동신호로 공급하는 구동신호 전달부를 포함하는 비휘발성 메모리 장치의 고전압 스위치 회로.
  9. 제 8 항에 있어서,
    상기 펌핑부는 제1 클럭신호에 응답하여 상기 제1 노드를 부스팅시키는 제1 펌핑소자; 제2 클럭신호에 응답하여 상기 제2 노드를 부스팅시키는 제2 펌핑소자; 및 제3 클럭신호에 응답하여 상기 제3 노드를 부스팅시키는 제3 펌핑소자를 포함하는 것을 특징으로 하는 비휘발성 메모리 장치의 고전압 스위치 회로.
  10. 제 8 항에 있어서,
    상기 신호 전달부는, 고전압과 상기 제2 노드 사이에 직렬로 접속되는 제1 및 제2 스위칭 소자와, 상기 제 1 노드와 상기 제3 노드를 분리시켜서 상기 제1 노드의 전압레벨의 변화에 관계없이 상기 제3 노드의 전압레벨을 일정하게 유지시키 는 제3 스위칭 소자를 포함하는 것을 특징으로 하는 비휘발성 메모리 장치의 고전압 스위치 회로.
  11. 제 8 항에 있어서,
    상기 신호 전달부는, 고전압과 상기 제1 노드 사이에 접속되고 게이트가 상기 제2 노드에 접속되는 제1 스위칭소자;
    상기 제1 노드와 상기 제2 노드 사이에 접속되고 게이트가 상기 제3 노드에 접속되는 제2 스위칭소자; 및
    상기 제1 노드와 상기 제3 노드 사이에 접속되고 게이트가 상기 제2 노드에 접속되는 제3 스위칭소자를 포함하는 것을 특징으로 하는 비휘발성 메모리 장치의 고전압 스위치 회로.
  12. 제 11 항에 있어서,
    상기 제3 스위치소자는 상기 제1 노드와 상기 제3 노드를 분리시켜서, 상기 제1 노드의 전압레벨의 변화에 관계없이 상기 제3 노드의 전압레벨을 일정하게 유지시키는 것을 특징으로 하는 비휘발성 메모리 장치의 고전압 스위치 회로.
  13. 제 8 항에 있어서,
    상기 복수개의 클럭신호는 제1 펄스구간에서 인에이블되는 제1 클럭신호; 상기 제1 클럭신호가 인에이블되어 있는 동안에서 상기 제1 펄스구간보다 좁은 제2 펄스구간에서 디스에이블되는 제2 클럭신호; 및 상기 제1 클럭신호가 인에이블되고 상기 제2 클럭신호가 디스에이블되어 있는 동안에 상기 제2 펄스구간보다 좁은 제3 펄스구간에서 인에이블되는 제3 클럭신호를 포함하는 것을 특징으로 하는 비휘발성 메모리 장치의 고전압 스위치 회로.
KR1020050024992A 2005-03-25 2005-03-25 비휘발성 메모리 장치의 고전압 스위치 회로 KR100723773B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020050024992A KR100723773B1 (ko) 2005-03-25 2005-03-25 비휘발성 메모리 장치의 고전압 스위치 회로
US11/299,191 US7282956B2 (en) 2005-03-25 2005-12-09 High voltage switching circuit of nonvolatile memory device
TW094144922A TWI290319B (en) 2005-03-25 2005-12-16 High-voltage switching circuit of nonvolatile memory device
JP2005370281A JP4977846B2 (ja) 2005-03-25 2005-12-22 不揮発性メモリ装置の高電圧スイッチ回路
CNB2006100050190A CN100538905C (zh) 2005-03-25 2006-01-18 非易失性存储装置的高电压开关电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050024992A KR100723773B1 (ko) 2005-03-25 2005-03-25 비휘발성 메모리 장치의 고전압 스위치 회로

Publications (2)

Publication Number Publication Date
KR20060102921A KR20060102921A (ko) 2006-09-28
KR100723773B1 true KR100723773B1 (ko) 2007-05-30

Family

ID=37015660

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050024992A KR100723773B1 (ko) 2005-03-25 2005-03-25 비휘발성 메모리 장치의 고전압 스위치 회로

Country Status (5)

Country Link
US (1) US7282956B2 (ko)
JP (1) JP4977846B2 (ko)
KR (1) KR100723773B1 (ko)
CN (1) CN100538905C (ko)
TW (1) TWI290319B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100694977B1 (ko) * 2006-03-27 2007-03-14 주식회사 하이닉스반도체 스위칭 동작 속도를 증가시키는 부스팅 회로를 포함하는고전압 스위치 회로와 이를 포함하는 플래시 메모리 장치
TW200820571A (en) * 2006-10-27 2008-05-01 Fitipower Integrated Tech Inc Driving device
KR100807991B1 (ko) * 2007-02-14 2008-03-03 (주)피델릭스 전압레벨 감지회로
KR100865852B1 (ko) * 2007-08-08 2008-10-29 주식회사 하이닉스반도체 레귤레이터 및 고전압 발생기
KR100968152B1 (ko) * 2008-06-04 2010-07-06 주식회사 하이닉스반도체 레벨 시프터 회로
JP2011205797A (ja) * 2010-03-25 2011-10-13 Toshiba Corp 昇圧回路
TWI520481B (zh) * 2011-08-05 2016-02-01 鈺創科技股份有限公司 起電初始電路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11134892A (ja) 1997-08-27 1999-05-21 Mitsubishi Electric Corp 内部電位発生回路
KR19990061048A (ko) * 1997-12-31 1999-07-26 김영환 고전압 발생기
KR20060057960A (ko) * 2004-11-24 2006-05-29 주식회사 하이닉스반도체 고전압 스위치 제어 회로
KR20060101896A (ko) * 2005-03-22 2006-09-27 주식회사 하이닉스반도체 고전압의 리플 현상을 제거하는 고전압 스위치 회로

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09297997A (ja) * 1996-05-02 1997-11-18 Toshiba Corp 不揮発性半導体記憶装置
KR100520682B1 (ko) * 2004-02-25 2005-10-11 주식회사 하이닉스반도체 반도체 소자의 고전압 스위치 회로
KR100607349B1 (ko) * 2004-08-26 2006-07-28 주식회사 하이닉스반도체 반도체 장치의 고전압 스위치 회로

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11134892A (ja) 1997-08-27 1999-05-21 Mitsubishi Electric Corp 内部電位発生回路
KR19990061048A (ko) * 1997-12-31 1999-07-26 김영환 고전압 발생기
KR20060057960A (ko) * 2004-11-24 2006-05-29 주식회사 하이닉스반도체 고전압 스위치 제어 회로
KR20060101896A (ko) * 2005-03-22 2006-09-27 주식회사 하이닉스반도체 고전압의 리플 현상을 제거하는 고전압 스위치 회로

Also Published As

Publication number Publication date
JP2006277916A (ja) 2006-10-12
US20060214702A1 (en) 2006-09-28
KR20060102921A (ko) 2006-09-28
JP4977846B2 (ja) 2012-07-18
CN1838325A (zh) 2006-09-27
US7282956B2 (en) 2007-10-16
TW200634819A (en) 2006-10-01
CN100538905C (zh) 2009-09-09
TWI290319B (en) 2007-11-21

Similar Documents

Publication Publication Date Title
KR100723773B1 (ko) 비휘발성 메모리 장치의 고전압 스위치 회로
US9201439B2 (en) Semiconductor device
JP4843376B2 (ja) 電源回路
JP6588116B2 (ja) レベルシフタ
KR100635418B1 (ko) 펌프 회로를 구비한 반도체 장치
CN108092501B (zh) 升压电路及具备该升压电路的非易失性存储器
TWI520490B (zh) 高電壓產生器及產生高電壓之方法
KR20120061564A (ko) 전압 공급 회로 및 방법
US20050088220A1 (en) Charge pump circuit having high charge transfer efficiency
KR101802396B1 (ko) 차지 펌프 회로
US6191642B1 (en) Charge pump circuit
JP3176339B2 (ja) レベルシフト回路及びこれを備える不揮発性メモリ
KR20100028193A (ko) 고전압 스위치 회로 및 이를 구비한 불휘발성 메모리 소자
KR102634826B1 (ko) 차지 펌프 회로 및 그를 포함하는 전압 발생 장치
US9257903B2 (en) Pumping circuit
US20140320177A1 (en) Circuit for driving high-side transistor
JP2005184671A (ja) 電圧レベルシフタ回路
KR100560769B1 (ko) 고전압 펌핑 회로
KR100607658B1 (ko) 비휘발성 메모리 소자의 차지 펌프 회로
KR101040001B1 (ko) 전압 공급 회로
KR100407989B1 (ko) 고전압 발생 회로
JP2011018414A (ja) 半導体装置と、それを用いた可変インピーダンス回路および共振回路
JP2011004535A (ja) 昇圧回路
KR20040057575A (ko) 고 전압 전달 회로
JP2010110032A (ja) チャージポンプ回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120424

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee