KR20120061564A

KR20120061564A - 전압 공급 회로 및 방법

Info

Publication number: KR20120061564A
Application number: KR1020100122911A
Authority: KR
Inventors: 유제일
Original assignee: 에스케이하이닉스 주식회사
Priority date: 2010-12-03
Filing date: 2010-12-03
Publication date: 2012-06-13
Also published as: US20120139622A1; US8519779B2

Abstract

본 발명의 실시 예에 따른 전압 공급 회로는, 양전압과 접지전압 사이에서 스윙하는 제 1 클럭을 발생하는 클럭 발생기; 음전압을 생성하기 위한 음전압 펌프; 상기 제 1 클럭을 상기 음전압의 레벨로 쉬프트 시켜 음전압과 접지전압 사이에서 스윙하는 제 2 클럭을 생성하는 레벨 쉬프터; 상기 제 2 클럭을 반전시켜 제 3 클럭을 생성하기 위한 제 1 반전회로; 상기 제 3 클럭을 반전시켜 제 4 클럭을 생성하기 위한 제 2 반전 회로; 및 상기 제 3 및 제 4 클럭에 따라 고전압을 생성하기 위한 펌프 회로를 포함한다.

Description

전압 공급 회로 및 방법{Voltage supply circuit and method}

본 발명은 전압 공급 회로 및 방법에 관한 것이다.

불휘발성 메모리 장치, 특히 전기적으로 소거 및 프로그램이 가능한 플래시 메모리 소자의 경우 메모리 셀에 저장된 데이터를 소거하기 위한 소거동작과 상기 메모리 셀에 데이터를 저장하기 위한 프로그램 동작을 수행하는데 있어서, F-N 터널링(Fowler-Nordheim tunneling)과 핫 일렉트론 인젝션(hot electron injection) 방식을 사용하고 있다.

일반적으로 저 전원 전압 하에서 동작하는 플래시 메모리 소자는 고전압을 칩 내부에서 자체 발생시키는 전압 공급 회로를 포함한다. 전압 공급 회로는 일반적으로 전압 펌프 회로 등을 이용하여 입력되는 저전압을 고전압으로 펌핑 하여 출력하도록 구성된다.

도 1은 불휘발성 메모리 소자의 전압 공급 회로를 나타낸다.

도 1을 참조하면, 전압 공급 회로(100)는 클럭 발생기(110) 및 펌프 그룹(120)을 포함한다.

클럭 발생기(110)는 클럭(CLK)을 출력한다. 클럭 발생기(110)가 출력하는 클럭(CLK)은 전원전압(VCC) 레벨에서 접지전압(VSS) 레벨을 갖는 펄스 형태이다.

상기 클럭 발생기(110)가 출력하는 클럭(CLK)은 제 1 및 제 2 인버터(A1, B1)에 의해서 제 1 클럭(CK)과 제 2 클럭(CKb)으로 출력된다.

상기 제 1 및 제 2 인버터(A1, B1)는 입력되는 신호를 반전하여 전원전압(VCC)과 접지전압(VSS)레벨로 풀업 또는 풀다운 시켜 출력한다.

제 1 인버터(A1)는 클럭(CLK)을 반전하여 제 1 클럭(CK)으로 출력한다.

제 1 클럭(CK)은 제 2 인버터(B1)로 입력된다. 제 2 인버터(B1)는 제 1 클럭(CK)을 반전하여 제 2 클럭(CKb)으로 출력한다.

펌프 그룹(120)은 제 1 내지 제 4 펌프회로(121 내지 124)를 포함한 복수개의 펌프회로들을 포함한다.

각각의 펌프회로들은 동일한 회로로 구성되고, 입력되는 전압을 제 1 및 제 2 클럭신호(CK, CKb)에 응답하여 펌핑 한다. 그리고 펌핑한 전압을 출력한다.

제 1 펌프회로(121)는 전원전압(VCC)을 입력전압으로 하고, 나머지 펌프회로들은 앞단의 펌프회로가 출력하는 전압을 입력전압으로 한다. 펌프회로들은 제 1 및 제 2 클럭 신호(CK, CKb)이 전원전압(VCC)에서 접지전압 사이에서 펄스 형태로 입력됨에 펌핑 동작을 한다. 이때 펌프회로들은 제 1 및 제 2 클럭신호(CK, CKb)의 전압 차이(dt VCC)에 의해서 펌핑이 된다.

상기의 전압 공급 회로(100)에서 펌프 그룹(120)의 펌프 회로들은 커패시터를 포함한다(미도시). 그리고 제 1 및 제 2 클럭신호(CK, CKb)에 의해서 펌프 회로들의 커패시터가 충전되고 방전되기를 반복하면서 전압이 펌핑된다.

이때 커패시터의 충전 및 방전을 위해 제 1 및 제 2 클럭신호(CK, CKb)가 전원전압(VCC) 레벨로 풀업 되었다가, 접지전압(VSS)로 풀다운 되기를 반복한다.

상기의 제 1 및 제 2 클럭신호(CK, CKb)는 제 1 및 제 2 인버터(A1, B1)에 의해 전원전압(VCC) 레벨로 풀업 되거나, 접지전압(VSS) 레벨로 풀다운 된다.

제 1 및 제 2 클럭신호(CK, CKb)가 풀업 또는 풀다운 되는 동안에 소모되는 전류가 전압 공급 회로(100)가 소비하는 전류의 대부분을 차지한다. 즉, 제 1 및 제 2 인버터(A1, B1)가 전압 공급 회로(100)의 소비 전류의 대부분을 사용한다.

또한 펌프 그룹(120)이 높은 전압을 출력하기 위해서 펌프회로들이 늘어날수록, 커패시터의 양은 늘어난다. 그리고 커패시터의 충전 및 방전을 위한 제 1 및 제 2 클럭신호(CK, CKb)의 생성을 위한 전류 소비도 늘어난다.

본 발명의 실시 예는 클럭신호생성을 위한 전류 소모를 줄일 수 있는 회로를 제공하여 소비 전류를 줄일 수 있는 전압 공급 회로 및 방법을 제공한다.

본 발명의 실시 예에 따른 전압 공급 회로는,

양전압과 접지전압 사이에서 스윙하는 제 1 클럭을 발생하는 클럭 발생기; 음전압을 생성하기 위한 음전압 펌프; 상기 제 1 클럭을 상기 음전압의 레벨로 쉬프트 시켜 음전압과 접지전압 사이에서 스윙하는 제 2 클럭을 생성하는 레벨 쉬프터; 상기 제 2 클럭을 반전시켜 제 3 클럭을 생성하기 위한 제 1 반전회로; 상기 제 3 클럭을 반전시켜 제 4 클럭을 생성하기 위한 제 2 반전 회로; 및 상기 제 3 및 제 4 클럭에 따라 고전압을 생성하기 위한 펌프 회로를 포함한다.

본 발명의 다른 실시 예에 따른 전압 공급 방법은,

전원전압과 접지노드 사이에서 스윙하는 제 1 클럭을 생성하는 단계; 상기 제 1 클럭을 이용하여 접지전압과 음전압 사이에서 스윙하는 제 2 클럭 및 상기 제 2 클럭을 반전한 제 3 클럭을 생성하는 단계; 및 상기 제 2 및 제 3 클럭을 이용하여 입력 전압을 펌핑하여 출력하는 단계를 포함한다.

본 발명의 실시 예에 따른 전압 공급 회로 및 방법은 펌프 회로를 제어하기 위한 클럭신호를 생성하는 회로가 소비하는 전류를 줄임으로써 전체 소비 전류를 줄일 수 있다.

도 1은 불휘발성 메모리 소자의 전압 공급 회로를 나타낸다.
도 2는 본 발명의 실시 예에 따른 전압 공급 회로이다.
도 3a 및 도 3b는 제 1 인버터의 구조를 나타낸다.
도 4는 도 2의 제 1 펌프 회로를 나타낸다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본실시 예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.

도 2는 본 발명의 실시 예에 따른 전압 공급 회로이다.

도 2를 참조하면, 본 발명의 실시 예에 따른 전압 공급 회로(200)는 클럭 발생기(210), 음전압 펌프(220), 레벨 쉬프터(220), 클럭 제어부(240) 및 펌프 그룹(250)을 포함한다.

클럭 발생기(210)는 제 1 클럭신호(CLK1)를 출력한다. 제 1 클럭신호(CLK1)는 전원전압(VCC)과 접지전압(VSS) 레벨사이에서 펄스 형태로 출력된다.

음전압 펌프(220)는 음전압(-VCC)을 출력한다.

그리고 레벨 쉬프터(230)는 클럭 발생기(210)가 출력하는 제 1 클럭신호(CLK1)의 전압 레벨을 음전압 펌프(220)에서 출력하는 음전압(-VCC)을 이용하여 접지전압(VCC)에서 음전압(-VCC) 레벨 사이로 변경한다. 레벨 쉬프터(230)의 출력은 제 2 클럭신호(CLK2)이다.

제 2 클럭신호(CLK2)는 클럭 제어부(240)를 통해서 제 3 및 제 4 클럭신호(CK, CKb)를 출력한다. 제 3 및 제 4 클럭신호(CK, CKb)는 서로 반대 위상을 갖는 신호이다. 그리고 제 3 및 제 4 클럭신호(CK, CKb)는 제 2 클럭신호(CLK2)와 펄스의 진폭은 전원전압(VCC) 레벨로 유사하지만, 접지전압(VSS)과 음전압(-VCC) 레벨 사이의 펄스 형태 신호이다. 이에 따라 펌프그룹(250)에 입력되는 제 3 및 제 4 클럭(CK, CKb)의 전압 차이는 기존의 0V에서 전원전압(VCC) 사이의 펄스 형태였던 클럭과 동일하다. 따라서 펌프 그룹(250)의 펌핑 동작에 영향을 주지 않는다.

클럭 제어부(240)는 제 1 및 제 2 인버터(IN1, IN2)를 포함한다. 제 1 및 제 2 인버터(IN1, IN2)는 입력되는 신호의 전압 레벨을 반전하여 접지전압(VSS)과 음전압(-VCC)으로 풀업 또는 풀다운 시켜 출력한다.

제 1 인버터(IN1)가 제 3 클럭신호(CK)를 출력하고, 제 2 인버터(IN2)가 제 4 클럭신호(CKb)를 출력한다.

제 1 및 제 2 인버터(IN1, IN2)의 구성에 대해서는 이후에 자세히 설명하기로 한다.

상기 제 3 및 제 4 클럭신호(CK, CKb)에 응답하여 펌프 그룹(250)이 전원전압(VCC)을 고전압(VPP)으로 펌핑하여 출력한다.

펌프 그룹(250)은 제 1 내지 제 4 펌프 회로(251 내지 254)를 포함한 복수개의 펌프 회로들을 포함한다. 제 1 내지 제 4 펌프 회로(251 내지 254)를 포함한 복수개의 펌프 회로들을 직렬로 연결된다.

펌프 그룹(250)의 제 1 내지 제 4 펌프 회로(251 내지 254)를 포함한 복수개의 펌프 회로들은 입력 전압을 제 3 및 제 4 클럭신호(CK, CKb)에 응답하여 펌핑한 후, 출력한다.

제 1 펌프 회로(251)에는 전원전압(VCC)이 입력되고, 나머지 펌프 회로들은 앞단의 펌프회로가 출력하는 전압을 입력전압으로 하여 펌핑을 한다.

그리고 가장 마지막 단의 펌프 회로가 출력하는 전압이 고전압(VPP)이다.

한편, 상기의 제 3 및 제 4 클럭신호(CK, CKb)를 생성하기 위한 제 1 및 제 2 인버터(IN1, IN2)는 음전압(-VCC)을 유지할 수 있는 구조가 되어야 한다.

이를 위해 제 1 및 제 2 인버터(IN1, IN2)는 다음과 같은 구조를 갖는다.

제 1 인버터(IN1)와 제 2 인버터(IN2)는 동일한 구조를 갖는다. 따라서 대표적으로 제 1 인버터(IN1)의 구조를 설명하기로 한다.

도 3a 및 도 3b는 제 1 인버터의 구조를 나타낸다.

도 3a는 제 1 인버터(IN1)의 등가회로를 나타낸다. 도 3a를 참조하면, 제 1 인버터(IN1)는 PMOS 트랜지스터(P)와 NMOS 트랜지스터(N)를 포함한다.

PMOS 트랜지스터(P)와 NMOS 트랜지스터(N)는 접지전압(VSS 또는 0V)과 음전압(-VCC) 사이에 직렬로 연결된다. 음전압(-VCC)은 도 2의 음전압 펌프(220)로부터 제공된다.

그리고 PMOS 트랜지스터(P)와 NMOS 트랜지스터(N)의 게이트에 제 2 클럭신호(CLK2)가 입력되고, PMOS 트랜지스터(P)와 NMOS 트랜지스터(N)의 접속점으로부터 제 3 클럭신호(CK)가 출력된다.

상기 제 3 클럭신호(CK)는 제 2 인버터(IN2)로 입력되며, 제 2 인버터(IN2)의 출력이 제 4 클럭신호(CKb)이다.

상기 PMOS 트랜지스터(P)와 NMOS 트랜지스터(N)는 동작을 하는데 있어서, 음전압(-VCC)의 영향을 받지 않아야 한다.

이를 위해서 도 3b에 나타낸 바와 같이 PMOS 트랜지스터(P)와 NMOS 트랜지스터(N)를 제조한다.

도 3b를 참조하면, PMOS 트랜지스터(P)는 P 형기판(P-sub)에 N 웰(N-diff)을 형성하고, N 웰(N-diff)에 P형 정션(junction)이 만들어진 구조이다.

그리고 NMOS 트랜지스터(N)는 P 형기판(P-sub)에 N 웰(N-diff)을 형성하고, N 웰(N-diff) 위에 P 웰(P-diff)을 형성한 트리플 웰(triple well) 구조로 만들어진다. 그리고 NMOS 트랜지스터(N)는 P 웰의 위에 정션을 생성한다. 이에 따라 웰에 흐르는 누설전류와 정션에서의 파괴전압에 대해 영향을 받지 않게 할 수 있다.

또한 N 웰과 P 웰은 음전압(-VCC)을 유지시킬 수 있게 된다.

즉, 제 1 인버터(IN1)의 NMOS 트랜지스터(N)는 소오스로 입력되는 음전압(-VCC)을 유지하고, 이에 따라 제1 인버터(IN1)가 제 3 클럭신호(CK)를 음전압(-VCC)에서 0V 사이의 펄스로 출력할 수 있게 한다.

이에 따라 기존의 0V에서 전원전압(VCC) 사이에서 동작하는 인버터와 비교할 때, 외부에서 전원전압(VCC)을 제공하기 위해서 입력되는 전류가 필요 없다.

제 2 인버터(IN2)도 제 1 인버터(IN1)와 동일하게 구성된다.

따라서 본 발명의 실시 예에 따른 전압 공급 회로(200)는 펌프 그룹(250)의 커패시터의 충전과 방전을 위한 전류만을 소모하고, 제 1 및 제 2 인버터(IN1, IN2)에서는 전원전압(VCC) 제공을 위한 전류 소모를 하지 않는다.

도 4는 도 2의 제 1 펌프 회로를 나타낸다.

도 4는 도 2의 펌프 그룹(250)에 포함된 제1 제 4 펌프 회로(251 내지 254)를 포함한 다수의 펌프 회로들 중 제 1 펌프 회로(251)를 대표적으로 나타낸 것이다.

도 4를 참조하면, 제 1 펌프 회로(251)는 제 2 내지 제 5 NMOS 트랜지스터(N2 내지 N5)와 제 2 내지 제 5 PMOS 트랜지스터(P2 내지 P5)와 제 1 및 제 2 커패시터(C1, C2)를 포함한다.

노드(K1)로 전원전압(VCC)이 입력된다. 제 2 펌프회로(251)를 포함한 다른 펌프회로들은 노드(K1)로 앞단의 펌프회로가 출력하는 전압을 입력받는다.

제 2 NMOS 트랜지스터(N2)는 노드(K2)와 노드(K3)의 사이에 연결되고, 제 3 NMOS 트랜지스터(N3)는 노드(K1)와 노드(K3)의 사이에 연결된다.

제 2 및 제 3 NMOS 트랜지스터(N2, N3)의 게이트는 노드(K4)에 연결된다.

그리고 제 2 및 제 3 NMOS 트랜지스터(N2, N3)의 웰이 노드(K2)에 연결된다.

제 4 NMOS 트랜지스터(N4)는 노드(K2)와 노드(K4)의 사이에 연결되고, 제 5 NMOS 트랜지스터(N5)는 노드(K1)와 노드(K4)의 사이에 연결된다.

제 4 및 제 5 NMOS 트랜지스터(N4, N5)의 게이트는 노드(K3)에 연결되고, 제 4 및 제 5 NMOS 트랜지스터(N4, N5)의 웰은 노드(K2)에 연결된다.

제 2 PMOS 트랜지스터(P2)는 노드(K3)와 노드(K6)의 사이에 연결되고, 제 3 PMOS 트랜지스터(P3)는 노드(K3)와 노드(K5)의 사이에 연결된다.

제 2 및 제 3 PMOS 트랜지스터(P2, P3)의 게이트는 노드(K4)에 연결되고, 제 2 및 제 3 PMOS 트랜지스터(P2, P3)의 웰은 노드(K5)에 연결된다.

제 4 PMOS 트랜지스터(P4)는 노드(K4)와 노드(K6)의 사이에 연결되고, 제 5 PMOS 트랜지스터(P5)는 노드(K4)와 노드(K5)의 사이에 연결된다.

제 4 및 제 5 PMOS 트랜지스터(P4, P5)의 게이트는 노드(K3)에 연결되고, 제 4 및 제 5 PMOS 트랜지스터(P4, P5)의 웰은 노드(K5)에 연결된다.

제 1 펌프 회로(251)의 펌핑 전압은 노드(K6)로 출력된다. 노드(K6)로 출력되는 펌핑 전압은 제 2 펌프 회로(252)로 입력된다.

제 1 커패시터(C1)는 제 3 클럭신호(CK)의 입력단과 노드(K3) 사이에 연결되고, 제 2 커패시터(C2)는 제 4 클럭신호(CKb)의 입력단과 노드(K4) 사이에 연결된다.

상기의 펌프 회로는 크로스 커플 구조(Cross-Couple) 구조를 이룬다.

제 2 및 제 4 NMOS 트랜지스터(N2, N4)와 제 3 및 제 5 PMOS 트랜지스터(P3, P5)는 제 3 및 제 5 NMOS 트랜지스터(N3, N5)와 제 2 및 제 4 PMOS 트랜지스터(P2, P4)의 웰 전압을 일정하게 잡아주기 위한 트랜지스터이다.

그리고 제 3 및 제 5 NMOS 트랜지스터(N3, N5)와 제 2 및 제 4 PMOS 트랜지스터(P2, P4)는 앞단의 펌프회로에서 입력된 전압을 펌핑하여 다음단으로 전달하기 위한 트랜지스터이다.

상기의 펌프 회로는 제 3 및 제 4 클럭신호(CK, CKb)를 이용하여 제 1 및 제 2 커패시터(C1, C2)를 충전 및 방전시키면서 전압 펌핑을 한다.

그리고 앞서 설명한 바와 같이, 본 발명의 실시 예에 따른 제 1 및 제 2 인버터(IN1, IN2)는 0V에서 음전압(-VCC)사이의 펄스 신호인 제 3 및 제 4 클럭신호(CK, CKb)를 출력한다.

따라서 전압 공급 회로(200)의 제 1 및 제 2 인버터(IN1, IN2)가 전원전압 입력을 위한 전류 소모를 하지 않기 때문에 전체 전류 소모를 줄일 수 있다.

상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시 예에서 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

200 : 전압 공급 회로 210 : 클럭 발생기
220 : 음전압 펌프 230 : 레벨 쉬프터
240 : 클럭 제어부 250 : 펌프 그룹

Claims

양전압과 접지전압 사이에서 스윙하는 제 1 클럭을 발생하는 클럭 발생기;
음전압을 생성하기 위한 음전압 펌프;
상기 제 1 클럭을 상기 음전압의 레벨로 쉬프트 시켜 음전압과 접지전압 사이에서 스윙하는 제 2 클럭을 생성하는 레벨 쉬프터;
상기 제 2 클럭을 반전시켜 제 3 클럭을 생성하기 위한 제 1 반전회로;
상기 제 3 클럭을 반전시켜 제 4 클럭을 생성하기 위한 제 2 반전 회로; 및
상기 제 3 및 제 4 클럭에 따라 고전압을 생성하기 위한 펌프 회로를 포함하는 전압 공급 회로.
제 1항에 있어서,
상기 양전압과 상기 음전압은 절대값이 같은 것을 특징으로 하는 전압 공급 회로.
제 1항에 있어서,
상기 제 1 및 제 2 반전 회로는 각각,
상기 접지전압과 상기 음전압 사이에 직렬로 연결되는 PMOS 트랜지스터와, NMOS 트랜지스터를 포함하고, 상기 NMOS 트랜지스터는 트리플 웰로 구성된 전압 공급 회로.
제 3항에 있어서,
상기 트리플 웰로 구성된 NMOS 트랜지스터에서 상기 트리플 웰은 기판, N 웰 및 P웰로 구성되고, 상기 P웰 및 N 웰에 상기 음전압이 인가되는 전압 공급 회로.
제 l항에 있어서,
상기 펌프 회로는,
상기 제 3 및 제 4 클럭에 따라 충전 또는 방전되는 커패시터를 포함한 크로스 커플 펌프 회로인 것을 특징으로 하는 전압 공급 회로.
전원전압과 접지노드 사이에서 스윙하는 제 1 클럭을 생성하는 단계;
상기 제 1 클럭을 이용하여 접지전압과 음전압 사이에서 스윙하는 제 2 클럭 및 상기 제 2 클럭을 반전한 제 3 클럭을 생성하는 단계; 및
상기 제 2 및 제 3 클럭을 이용하여 입력 전압을 펌핑하여 출력하는 단계를 포함하는 전압 공급 방법.
제 6항에 있어서,
상기 음전압은 상기 전원전압과 절대값이 같은 것을 특징으로 하는 전압 공급 방법.