CN105304131B - 运用于记忆胞阵列的电荷泵系统及其相关控制方法 - Google Patents
运用于记忆胞阵列的电荷泵系统及其相关控制方法 Download PDFInfo
- Publication number
- CN105304131B CN105304131B CN201510093032.5A CN201510093032A CN105304131B CN 105304131 B CN105304131 B CN 105304131B CN 201510093032 A CN201510093032 A CN 201510093032A CN 105304131 B CN105304131 B CN 105304131B
- Authority
- CN
- China
- Prior art keywords
- charge pump
- circuit
- control signal
- output end
- pump system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 19
- 239000003990 capacitor Substances 0.000 claims abstract description 57
- 230000005611 electricity Effects 0.000 claims description 14
- 230000004913 activation Effects 0.000 claims description 6
- 210000004027 cell Anatomy 0.000 description 42
- 238000010586 diagram Methods 0.000 description 6
- 230000000630 rising effect Effects 0.000 description 5
- 240000002853 Nelumbo nucifera Species 0.000 description 3
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 3
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 3
- 230000001427 coherent effect Effects 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 210000000352 storage cell Anatomy 0.000 description 2
- IXRUDIQZLSGCRS-UHFFFAOYSA-N [Si].[O].[N].[O].[Si] Chemical compound [Si].[O].[N].[O].[Si] IXRUDIQZLSGCRS-UHFFFAOYSA-N 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/12—Programming voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
- G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/14—Arrangements for reducing ripples from dc input or output
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Read Only Memory (AREA)
- Amplifiers (AREA)
- Dram (AREA)
Abstract
一种运用于记忆胞阵列的电荷泵系统及其相关控制方法。该电荷泵系统包括:一逻辑电路、一信号处理电路、电荷泵电路、一开关电路、一第一可控制放电路径与一第二可控制放电路径。逻辑电路接收一编程致能信号,产生一第一控制信号。信号处理电路接收一泵致能信号并产生一第二控制信号与一第三控制信号。电荷泵电路接收该第三控制信号,并产生一输出信号。开关电路,具有一控制端接收该第三控制信号,具有一第一端连接至电荷泵电路的该输出端,具有一第二端连接至一电容。第一可控制放电路径接收该第一控制信号;以及第二可控制放电路径接收该第二控制信号。
Description
技术领域
本发明涉及一种电荷泵系统(charge pump system)及其控制方法,且特别涉及一种运用于记忆胞阵列的电荷泵系统及其相关控制方法。
背景技术
众所周知,非易失性存储器在电源消失之后,存储于非易失性存储器中的数据不会消失。因此,广泛地运用于电子产品中。
基本上,非易失性存储器中包括:多个记忆胞(memory cell)排列而成的记忆胞阵列(memory cell array),而每个记忆胞中皆包含一电荷存储元件(charge storagedevice),例如浮动栅晶体管(floating gate transistor)或者硅氧氮氧硅晶体管(SONOStransistor)等等。以下以浮动栅极晶体管为非易失性存储器的电荷存储元件来进行说明。
基本上,在编程周期(program cycle)时,记忆胞阵列会接收一高电压(highvoltage),使得选定记忆胞(selected memory cell)中浮动栅晶体管的浮动栅极(floating gate)被注入(inject)热载子(hot carrier)。再者,记忆胞阵列所接收的高电压由电荷泵电路(charge pump circuit)提供。
举例来说,当浮动栅极未被注入热载子时,对应的记忆胞为第一存储状态(例如状态“1”);反之,当浮动栅极被注入热载子时,对应的记忆胞为第二存储状态(例如状态“0”)。
请参照图1,其所绘示为已知电荷泵电路与记忆胞阵列之间的连接关系示意图。电荷泵电路110的致能端En接收一编程致能信号En-pgm,电荷泵电路110的输出端O连接至一去耦电容(decouple capacitor)C以及记忆胞阵列120。再者,快闪存储器中的一控制器(controller,未绘示)会利用编程致能信号En-pgm来决定编程周期。再者,去耦电容也可称之为存储电容(reservoir capacitor)。
当编程致能信号En-pgm激活(activate,又称之为“动作”)时,即开始编程周期。此时电荷泵电路110输出端O产生高电压(例如15V)的输出信号Vout至记忆胞阵列120。而去耦电容C可用来降低过冲电压(overshoot voltage)以及纹波电压(ripple voltage)。
再者,当编程致能信号En-pgm不激活(inactivate,又称之为“不动作”)时,即结束编程周期。此时,电荷泵电路110输出端O的输出信号Vout变为低电压(例如接地电压)。
由于已知记忆胞阵列120在编程周期时会接收高电压,用以编程选定记忆胞。然而,维持在高电压的输出信号Vout会使得记忆胞阵列120的编程效率太低。
发明内容
本发明的主要目的是提出一种运用于记忆胞阵列的电荷泵系统。在编程周期时,产生高低电压之间变化的输出信号,使得记忆胞阵列中的选定记忆胞在编程周期中会收到输出信号的多个上升沿,可以达到较佳的编程效率。
本发明涉及一种电荷泵系统,连接至一记忆胞阵列以及一电容,该电荷泵系统包括:一逻辑电路,接收一编程致能信号;其中,根据该编程致能信号所对应的一编程区间,该逻辑电路产生一第一控制信号;一信号处理电路,接收一泵致能信号并产生一第二控制信号与一第三控制信号;其中,该信号处理电路在该第三控制信号的一禁能区间,激活该第二控制信号;一电荷泵电路,具有一致能端接收该第三控制信号,具有一输出端产生一输出信号;其中该电荷泵电路的该输出端连接至该记忆胞阵列;一开关电路,具有一控制端接收该第三控制信号,具有一第一端连接至电荷泵电路的该输出端,具有一第二端连接至该电容的一第一端;其中,该电容的一第二端连接至一接地电压;一第一可控制放电路径,具有一控制端接收该第一控制信号,具有一第一端连接于该开关电路的该第二端,具有一第二端连接于该接地电压;以及一第二可控制放电路径,具有一控制端接收该第二控制信号,一第一端连接于电荷泵电路的该输出端,一第二端连接于一第一电压。
本发明涉及一种电荷泵系统的控制方法,该电荷泵系统包括:一电荷泵电路具有一输出端连接至一记忆胞阵列;一第一可控制放电路径连接于该电荷泵电路的该输出端,以及一开关电路连接于该电荷泵电路的该输出端与一电容之间,该电荷泵系统的控制方法包括下列步骤:在一编程区间,控制该第一可控制放电路径为一开路状态,控制该开关电路为一闭路状态使得该电荷泵电路的该输出端连接至该电容,并且在一致能区间控制该电荷泵电路激活用以产生一第一电压至该记忆胞阵列并且充电该电容;以及于该编程区间,控制该开关电路为该开路状态使得该电荷泵电路的该输出端不连接至该电容,用以将该电容维持在该第一电压,并且在一禁能区间控制该电荷泵电路不激活,并且控制该第一可控制放电路径为该闭路状态,用以将该电荷泵电路的该输出端放电至一第二电压。
本发明涉及一种电荷泵系统的控制方法,该电荷泵系统包括:一电荷泵电路具一输出端连接至一记忆胞阵列;以及一开关电路连接于该电荷泵电路的该输出端与一电容之间,该电荷泵系统的控制方法包括下列步骤:(a)在一编程区间,当该电荷泵电路第一次激活且该开关电路为一闭路状态时,充电一电容;(b)当该电荷泵电路不激活且该开关电路为一开路状态时,保留该电容上的电荷;(c)当该电荷泵电路再次激活且该开关电路为该闭路状态时,分享该电容上的电荷至该记忆胞阵列;(d)持续地重复该步骤(b)与(c)直到该编程区间结束;以及(e)在该编程区间之后,放电该电容上的电荷。
为了对本发明的上述及其他方面有更佳的了解,下文特举优选实施例,并配合附图,作详细说明如下:
附图说明
图1所绘示为已知电荷泵电路与记忆胞阵列之间的连接关系示意图。
图2所绘示为本发明运用于记忆胞阵列的电荷泵系统的第一实施例。
图3所绘示为本发明运用于记忆胞阵列的电荷泵系统的第二实施例。
图4所绘示为本发明开关电路的实施例。
图5所绘示为信号处理电路示意图。
图6所绘示为本发明第二实施例的相关信号示意图。
【符号说明】
110、210、310:电荷泵电路
120、220、390:记忆胞阵列
200、300:电荷泵系统
212:与非门
214、340、350:可控制放电路径
320:信号处理电路
330:或非门
360:开关电路
410:电平切换器
420:体极开关
具体实施方式
经由研究发现,浮动栅晶体管在接收到高电压的瞬间(亦即,信号的上升沿),注入浮动栅极的热载子数量最多。因此,本发明所设计的电荷泵系统在编程周期时,产生高低电压变化的脉冲(pulse)作为输出信号。由于在编程周期中,选定记忆胞会收到输出信号的多个上升沿,因此可以达到较佳的编程效率。
请参照图2,其所绘示为本发明运用于记忆胞阵列的电荷泵系统的第一实施例。其中,快闪存储器中的一控制器(未绘示)会输出编程致能信号En-pgm来决定编程周期,并且利用泵致能信号En-pump来控制输出信号Vout的频率(frequency)。再者,电荷泵系统200所产生的输出信号Vout传递至去耦电容C以及记忆胞阵列220。
电荷泵系统200包括:一电荷泵电路210、可控制放电路径(controllabledischarge path)214、以及一与非门(NAND gate)212。其中,电荷泵电路210的致能端En接收一泵致能信号En-pump,电荷泵电路210的输出端O产生输出信号Vout。再者,与非门212具有一第一输入端接收泵致能信号En-pump,一第二输入端接收编程致能信号En-pmg,一输出端产生一控制信号Ctrl。再者,可控制放电路径214,可由晶体管M1组成,其具有一第一端连接于电荷泵电路210的输出端O,一第二端连接于一接地电压,一控制端接收控制信号Ctrl。
如图所示,在时间点t1编程致能信号En-pgm激活(高电平),并开始编程周期。于时间点t2时,泵致能信号En-pump为高电平,且控制信号Ctrl为低电平。因此,电荷泵电路210激活并产生高电压Vpp(例如15V),而可控制放电路径214为开路状态(open state),使得输出信号Vout充电至高电压Vpp。
在时间点t3时,泵致能信号En-pump为低电平,且控制信号Ctrl为高电平。因此,电荷泵电路210不激活,而可控制放电路径214为闭路状态(close state),使得输出信号Vout放电至接地电压。
换句话说,泵致能信号En-pump的高电平区间即为电荷泵电路210的致能区间(enable period),输出信号Vout充电至高电压Vpp;而泵致能信号En-pump的低电平区间即为电荷泵电路210的禁能区间(disable period),输出信号Vout放电至接地电压。
同理,在时间点t4之后,泵致能信号En-pump与控制信号Ctrl会持续地变化,使得输出信号Vout在高电压Vpp与接地电压之间变化。而在时间点t5时,编程致能信号En-pgm不激活(低电平),并结束编程周期。
由以上的说明可知,本发明所设计的电荷泵系统在编程周期时,产生高低电压之间变化的输出信号Vout。因此,记忆胞阵列220中的选定记忆胞在编程周期中会收到输出信号Vout的多个上升沿,因此可以达到较佳的编程效率。
然而,上述的电荷泵系统200中,当可控制放电路径214为闭路状态时,去耦电容C上的电荷也会一并被放电。因此,每次电荷泵电路210的输出信号Vout由接地电压转换为高电压Vpp时,都需要再次充电去耦电容C。如此,将造成电能的损耗。
请参照图3,其所绘示为本发明运用于记忆胞阵列的电荷泵系统的第二实施例。其中,快闪存储器中的一控制器(未绘示)会输出编程致能信号En-pgm来决定编程周期,并且利用泵致能信号En-pump来控制输出信号Vout的频率。
电荷泵系统300包括:一电荷泵电路310、一信号处理电路320、第一可控制放电路径350、第二可控制放电路径340、一或非门(NOR gate)330、以及一开关电路(switchingcircuit)360。
或非门330具有一第一输入端接收泵致能信号En-pump,一第二输入端接收编程致能信号En-pmg,一输出端产生一第一控制信号Ctrl1。
信号处理电路320接收泵致能信号En-pump并产生一第二控制信号Ctrl2与一第三控制信号Ctrl3。其中,第三控制信号Ctrl3相关于泵致能信号En-pump,使得第三控制信号Ctrl3与泵致能信号En-pump具有相同的频率。再者,信号处理电路320可在第三控制信号Ctrl3的禁能区间(低电平),激活第二控制信号Ctrl2。
电荷泵电路310的致能端En接收第三控制信号Ctrl3,电荷泵电路310的输出端O产生输出信号Vout。再者,电荷泵电路310的输出端O连接至记忆胞阵列390。
开关电路360具有一控制端接收第三控制信号Ctrl3,一第一端A连接至电荷泵电路310的输出端O。再者,去耦电容C连接在开关电路360的一第二端B与接地电压之间。
第一可控制放电路径(例如晶体管M1)350,具有一控制端接收第一控制信号Ctrl1,一第一端连接在开关电路360的第二端B,一第二端连接在接地电压。基本上,第一可控制放电路径350仅在编程区间时为开路状态;非编程区间时为闭路状态,因此第一可控制放电路径350也可以仅受控于编程致能信号En-pmg。例如,将或非门330改为非门,而非门的输入端接收编程致能信号En-pmg,输出端连接至第一可控制放电路径350的控制端。
第二可控制放电路径(例如晶体管M2)340,具有一控制端接收第二控制信号Ctrl2,一第一端连接在电荷泵电路310的输出端O,一第二端连接在一低电压Vdd。
根据本发明的第二实施例,在编程周期时,输出信号Vout可在高电压Vpp(例如15V)与低电压Vdd(例如2V)之间变化。当输出信号Vout变化至低电压Vdd时,开关电路360为开路状态(open state)使得去耦电容C上的电荷会被保留而不会被放电。再者,本发明并不限定低电压Vdd的实际电压值,低电压Vdd也可以是接地电压。
请参照图4,其所绘示为本发明开关电路的实施例。开关电路360为一高压开关电路(high voltage switching circuit),包括:一开关晶体管Msw、一电平切换器(levelshifter)410、一体极开关(body switch)420。
开关晶体管Msw的第一源/漏极即为开关电路360的第一端A;开关晶体管Msw的第二源/漏极即为开关电路360的第二端B。
电平切换器410中,非门402的输入端连接至电平切换器410的输入端in,非门402的输出端连接至电平切换器410的反相输入端inb;晶体管mn1栅极连接至非门402的输入端并接收第三控制信号Ctrl3,源极连接至接地电压,漏极连接至电平切换器410的反相输出端outb;晶体管mn2栅极连接至非门402的输出端,源极连接至接地电压,漏极连接至电平切换器410的输出端out;晶体管mp1的源极与体极(body terminal)连接至开关晶体管Msw的体极,漏极连接至电平切换器410的反相输出端outb,栅极连接至电平切换器410的输出端out;晶体管mp2的源极与体极连接至开关晶体管Msw的体极,漏极连接至电平切换器410的输出端out,栅极连接至电平切换器410的反相输出端outb;电平切换器410的反相输出端outb连接至开关晶体管Msw的栅极。
体极开关420中,晶体管mp3的第一源/漏极与体极连接至开关晶体管Msw的体极,第二源/漏极连接至开关电路360的第二端B;栅极连接至开关电路360的第一端A;以及晶体管mp4的第一源/漏极与体极连接至开关晶体管Msw的体极,第二源/漏极连接至开关电路360的第一端A;栅极连接至开关电路360的第二端B。
在开关电路360中,当第三控制信号Ctrl3为高电平时,开关晶体管Msw的栅极接收电平切换器410输出的接地电压而成为闭路状态。再者,由于开关电路360的第一端A的电压大于第二端点B的电压,因此晶体管mp4开启(turn on)使得开关晶体管Msw的体极连接至开关电路360的第一端A。
反之,当第三控制信号Ctrl3为低电平时,开关晶体管Msw的栅极接收电平切换器410输出的高电平而成为开路状态。再者,由于开关电路360的第一端A的电压小于第二端点B的电压,因此晶体管mp3开启(turn on)使得开关晶体管Msw的体极连接至开关电路360的第二端B。
请参照图5,其所绘示为信号处理电路示意图。信号处理电路320可为一非重叠电路(non overlapping circuit),其包括一非门502、或非门504、或非门506。非门502输入端连接于或非门504的第一输入端,输出端连接于或非门506的第一输入端。或非门504的第一输入端接收泵致能信号En-pump,第二输入端连接至或非门506的输出端,或非门506的输出端产生第三控制信号Ctrl3。或非门506的第二输入端连接至或非门504的输出端,或非门504的输出端产生第二控制信号Ctrl2。
如图5所示,信号处理电路320接收泵致能信号En-pump并产生第二控制信号Ctrl2与第三控制信号Ctrl3。其中,第二控制信号Ctrl2与第三控制信号Ctrl3的信号沿(signaledge)不会同时发生。并且,信号处理电路320在第三控制信号Ctrl3的禁能区间(低电平),激活第二控制信号Ctrl2。
请参照图6,其所绘示为本发明第二实施例的相关信号示意图。根据本发明的实施例,当第三控制信号Ctrl3为高电平时,为电荷泵电路310的致能区间(enable period)且电荷泵电路310激活;当第三控制信号Ctrl3为低电平时,为电荷泵电路310的禁能区间(disable period)且电荷泵电路310不激活。
在时间点ta时,编程致能信号En-pgm激活(高电平),并开始编程周期,且第一控制信号Ctrl1为低电平,第一可控制放电路径350为开路状态。
在时间点tb时,泵致能信号En-pump为高电平。而信号处理电路320处理泵致能信号En-pump,并于时间点tb至时间点tc的一延迟时间(delay time)之后,产生第二控制信号Ctrl2与第三控制信号Ctrl3。
在时间点tc时,第三控制信号Ctrl3为高电平,且第二控制信号Ctrl2为低电平。此时,电荷泵电路310第一次激活,开关电路360为闭路状态,第二可控制放电路径340为开路状态,因此电荷泵电路310产生高电压Vpp(例如15V)至去耦电容C,并使得输出信号Vout充电至高电压Vpp。
在时间点td时,第三控制信号Ctrl3为低电平,且第二控制信号Ctrl2为低电平。此时,电荷泵电路310不激活,开关电路360为开路状态,第二可控制放电路径340为开路状态,因此使得输出信号Vout维持在高电压Vpp,去耦电容C上的电压Vc也维持在高电压Vpp。
在时间点te时,第三控制信号Ctrl3为低电平,且第二控制信号Ctrl2为高电平。此时,电荷泵电路310不激活,开关电路360为开路状态,第二可控制放电路径340为闭路状态,因此使得输出信号Vout放电至低电压Vdd,但去耦电容C上的电压Vc仍维持在高电压Vpp。
在时间点tf时,第三控制信号Ctrl3为低电平,且第二控制信号Ctrl2为低电平。此时,电荷泵电路310不激活,开关电路360为开路状态,第二可控制放电路径340为开路状态,因此输出信号Vout维持在低电压Vdd,去耦电容C上的电压Vc维持在高电压Vpp。
在时间点tg时,第三控制信号Ctrl3为高电平,且第二控制信号Ctrl2为低电平。此时,电荷泵电路310激活,开关电路360为闭路状态,第二可控制放电路径340为开路状态。由于输出信号Vout再次上升至高电压Vpp过程中,去耦电容C上存储的电荷连接至电荷泵电路310的输出端O,由于去耦电容C的电荷分享(charge sharing),所以输出信号Vout快速充电至高电压Vpp。换句话说,在时间点tg时,由于存储电荷的去耦电容C连接至电荷泵电路310的输出端O,使得去耦电容C上的电压Vc仅稍微下降之后,就回到高电压Vpp。
同理,在时间点tg之后,第二控制信号Ctrl2、第三控制信号Ctrl3会持续地变化,使得输出信号Vout在高电压Vpp与低电压Vdd之间变化,而去耦电容C上的电压Vc会在高电压Vpp附近稍微变化。
在时间点th时,编程致能信号En-pgm与泵致能信号En-pump皆不激活(低电平)。此时,且第一控制信号Ctrl1为高电平,第一可控制放电路径350为闭路状态,去耦电容C中的电荷被放电至接地电压,并且结束编程周期。
综上所述,本发明所设计的电荷泵系统在编程周期时,产生高低电压之间变化的输出信号Vout。因此,记忆胞阵列390的选定记忆胞在编程周期中会收到输出信号Vout的多个上升沿,可以达到较佳的编程效率。
根据本发明的实施例,为了让有效地提升电荷泵系统的效能,去耦电容C的电容值可以设定为存储器阵列的电容性负载值(capacitive load)的20%以上。而较佳的情况下,可以将去耦电容C的电容值设定大于存储器阵列的电容性负载的50%。再者,上述的比例越高越可以节省电荷泵系统的电能的消耗。
再者,由于输出信号Vout在低电压时Vdd,去耦电容C上的电荷会被保留下来。因此,输出信号Vout再次上升至高电压Vpp时的过程时,去耦电容C上存储的电荷再次连接至电荷泵电路310的输出端O,用以减少输出信号Vout的充电时间,并快速到达高电压Vpp以及降低电能的损耗。
换句话说,在记忆胞的编程区间,在电荷泵电路310被致能时,去耦电容C上存储的电荷可以经由电荷分享提供至电荷泵电路310的输出端O,使其快速到达高电压Vpp。因此,可以有效地降低电荷泵系统的电能损耗。
综上所述,虽然本发明已以优选实施例公开如上,然其并非用以限定本发明。本发明所属领域技术人员,在不脱离本发明的精神和范围内,当可作各种的更动与润饰。因此,本发明的保护范围当视所附权利要求书界定范围为准。
Claims (20)
1.一种电荷泵系统,连接至记忆胞阵列以及电容,该电荷泵系统包括:
逻辑电路,接收一编程致能信号;其中,根据该编程致能信号所对应的编程区间,该逻辑电路产生第一控制信号;
信号处理电路,接收泵致能信号并产生第二控制信号与第三控制信号;其中,该信号处理电路在该第三控制信号的禁能区间,激活该第二控制信号;
电荷泵电路,具有致能端接收该第三控制信号,具有输出端产生输出信号;其中该电荷泵电路的该输出端连接至该记忆胞阵列;
开关电路,具有控制端接收该第三控制信号,具有第一端连接至电荷泵电路的该输出端,具有第二端连接至该电容的第一端;其中,该电容的第二端连接至接地电压;
第一可控制放电路径,具有控制端接收该第一控制信号,具有第一端连接在该开关电路的该第二端,具有第二端连接在该接地电压;以及
第二可控制放电路径,具有控制端接收该第二控制信号,第一端连接在电荷泵电路的该输出端,第二端连接在第一电压。
2.如权利要求1所述的电荷泵系统,其中在该编程区间,该第一控制信号操作该第一可控制放电路径为开路状态;以及,未在该编程区间,该第一控制信号操作该第一可控制放电路径为闭路状态。
3.如权利要求2所述的电荷泵系统,其中该逻辑电路为非门,具有一输入端接收该编程致能信号,具有一输出端产生该第一控制信号。
4.如权利要求2所述的电荷泵系统,其中该逻辑电路为或非门,具有第一输入端接收该泵致能信号,具有第二输入端接收该编程致能信号,具有输出端产生该第一控制信号。
5.如权利要求1所述的电荷泵系统,其中在该第三控制信号的致能期间,该电荷泵电路产生第二电压且该第二电压大于该第一电压;以及,在该第三控制信号的禁能期间,该电荷泵电路停止激活。
6.如权利要求5所述的电荷泵系统,其中在该第三控制信号的该致能期间,该开关电路为闭路状态;以及,在该第三控制信号的该禁能期间,该开关电路为开路状态。
7.如权利要求6所述的电荷泵系统,其中在该第二控制信号激活时,该第二可控制放电路径为该闭路状态;以及,在该第二控制信号未激活时,该第二可控制放电路径为该开路状态。
8.如权利要求7所述的电荷泵系统,其中在该第二可控制放电路径为该开路状态且该开关电路为该闭路状态时,该电容被充电至该第二电压,且该输出信号为该第二电压。
9.如权利要求7所述的电荷泵系统,其中于该第二可控制放电路径为该闭路状态且该开关电路为该开路状态时,该电容维持在该第二电压,且该输出信号放电至该第一电压。
10.如权利要求1所述的电荷泵系统,其中该第一可控制放电路径包括一晶体管,具有栅极接收该第一控制信号,漏极连接在该开关电路的该第二端,源极连接在该接地电压。
11.如权利要求1所述的电荷泵系统,其中该第二可控制放电路径包括一晶体管,具有栅极接收该第二控制信号,一漏极连接在该电荷泵电路的该输出端,源极连接在该第一电压。
12.如权利要求1所述的电荷泵系统,其中该信号处理电路包括:
非门,具有输入端与输出端;
第一或非门,具有第一输入端连接至该非门的该输入端并接收该泵致能信号,具有第二输入端接收该第二控制信号,具有输出端产生该第三控制信号;以及
第二或非门,具有第一输入端连接至该非门的该输出端,具有第二输入端接收该第三控制信号,具有输出端产生该第二控制信号。
13.如权利要求1所述的电荷泵系统,其中该开关电路包括:
开关晶体管,具有栅极,具有体极,具有第一源/漏极连接至该电荷泵电路的该输出端,具有第二源/漏极连接至该电容的该第一端;
电平切换器,具有输入端接收该第三控制信号,具有反相输出端连接至该开关晶体管的该栅极;
体极开关,连接在该开关晶体管的该体极、该第一源/漏极、与该第二源/漏极;
其中,当该开关电路为闭路状态时,该开关晶体管的该体极连接至该第一源/漏极;当该开关电路为开路状态时,该开关晶体管的该体极连接至该第二源/漏极。
14.如权利要求13所述的电荷泵系统,其中该电平切换器包括:
非门,具有输入端连接至电平切换器的该输入端,具有输出端
第一晶体管,具有栅极连接至非门的该输入端,源极连接至该接地电压,漏极连接至电平切换器的该反相输出端;
第二晶体管,具有栅极连接至非门的该输出端,一源极连接至该接地电压,一漏极连接至电平切换器的一输出端;
第三晶体管,具有源极与体极连接至该开关晶体管的该体极,具有漏极连接至电平切换器的该反相输出端,栅极连接至该电平切换器的该输出端;以及
第四晶体管,具有源极与体极连接至该开关晶体管的该体极,具有一漏极连接至电平切换器的该输出端,栅极连接至该电平切换器的该反相输出端。
15.如权利要求14所述的电荷泵系统,其中该体极开关包括:
第五晶体管,具有第一源/漏极与一体极连接至该开关晶体管的该体极,具有第二源/漏极连接至该开关晶体管的该第二源/漏极,具有栅极连接至该开关晶体管的该第一源/漏极;以及
第六晶体管,具有第一源/漏极与体极连接至该开关晶体管的该体极,具有第二源/漏极连接至该开关晶体管的该第一源/漏极,具有栅极连接至该开关晶体管的该第二源/漏极。
16.一种电荷泵系统的控制方法,该电荷泵系统包括:电荷泵电路具有输出端连接至记忆胞阵列;第一可控制放电路径连接于该电荷泵电路的该输出端,以及开关电路连接在该电荷泵电路的该输出端与电容之间,该电荷泵系统的控制方法包括下列步骤:
在编程区间,控制该第一可控制放电路径为开路状态,控制该开关电路为闭路状态使得该电荷泵电路的该输出端连接至该电容,并且在致能区间控制该电荷泵电路激活用以产生第一电压至该记忆胞阵列并且充电该电容;以及
在该编程区间,控制该开关电路为该开路状态使得该电荷泵电路的该输出端不连接至该电容,用以将该电容维持在该第一电压,并且在一禁能区间控制该电荷泵电路不激活,并且控制该第一可控制放电路径为该闭路状态,用以将该电荷泵电路的该输出端放电至第二电压。
17.如权利要求16所述的电荷泵系统的控制方法,其中该电荷泵系统还包括第二可控制放电路径连接在该电容,且该电荷泵系统的控制方法还包括下列步骤:
在该编程区间,控制该第二可控制放电路径为该开路状态;以及
在该编程区间之后,控制该第二可控制放电路径为该闭路状态用以将该电容放电至一接地电压。
18.如权利要求16所述的电荷泵系统的控制方法,还包括下列步骤:
当该该电荷泵电路激活且该开关电路为该闭路状态时,分享该电容上的电荷至该记忆胞阵列。
19.一种电荷泵系统的控制方法,该电荷泵系统包括:电荷泵电路具有输出端连接至记忆胞阵列;以及开关电路连接在该电荷泵电路的该输出端与电容之间,该电荷泵系统的控制方法包括下列步骤:
(a)在编程区间,当该电荷泵电路第一次激活且该开关电路为闭路状态时,对电容充电;
(b)当该电荷泵电路不激活且该开关电路为开路状态时,保留该电容上的电荷;
(c)当该电荷泵电路再次激活且该开关电路为该闭路状态时,分享该电容上的电荷至该记忆胞阵列;
(d)持续地重复该步骤(b)与(c)直到该编程区间结束;以及
(e)在该编程区间之后,放电该电容上的电荷。
20.如权利要求19所述的电荷泵系统的控制方法,其中该步骤(c)还包括:在分享该电容上的电荷之后,再次对该电容充电。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201462021216P | 2014-07-07 | 2014-07-07 | |
US62/021,216 | 2014-07-07 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105304131A CN105304131A (zh) | 2016-02-03 |
CN105304131B true CN105304131B (zh) | 2019-04-12 |
Family
ID=54932468
Family Applications (5)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410794609.0A Active CN105280230B (zh) | 2014-07-07 | 2014-12-18 | 电压切换电路 |
CN201410808995.4A Active CN105281564B (zh) | 2014-07-07 | 2014-12-23 | 四相电荷泵电路 |
CN201510029253.6A Pending CN105305812A (zh) | 2014-07-07 | 2015-01-21 | 电荷泵装置 |
CN201510093032.5A Active CN105304131B (zh) | 2014-07-07 | 2015-03-02 | 运用于记忆胞阵列的电荷泵系统及其相关控制方法 |
CN201510393525.0A Active CN105244051B (zh) | 2014-07-07 | 2015-07-07 | 感测放大器 |
Family Applications Before (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410794609.0A Active CN105280230B (zh) | 2014-07-07 | 2014-12-18 | 电压切换电路 |
CN201410808995.4A Active CN105281564B (zh) | 2014-07-07 | 2014-12-23 | 四相电荷泵电路 |
CN201510029253.6A Pending CN105305812A (zh) | 2014-07-07 | 2015-01-21 | 电荷泵装置 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510393525.0A Active CN105244051B (zh) | 2014-07-07 | 2015-07-07 | 感测放大器 |
Country Status (3)
Country | Link |
---|---|
US (5) | US20160006348A1 (zh) |
CN (5) | CN105280230B (zh) |
TW (5) | TWI517541B (zh) |
Families Citing this family (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9577626B2 (en) * | 2014-08-07 | 2017-02-21 | Skyworks Solutions, Inc. | Apparatus and methods for controlling radio frequency switches |
US9467124B2 (en) | 2014-09-30 | 2016-10-11 | Skyworks Solutions, Inc. | Voltage generator with charge pump and related methods and apparatus |
KR20160138618A (ko) * | 2015-05-26 | 2016-12-06 | 에스케이하이닉스 주식회사 | 내부전압 발생 장치 |
US9478308B1 (en) * | 2015-05-26 | 2016-10-25 | Intel IP Corporation | Programmable memory device sense amplifier |
KR101699528B1 (ko) * | 2015-06-30 | 2017-01-24 | 삼성전자 주식회사 | 자기 공명 영상 장치 및 자기 공명 영상의 생성 방법 |
US9847133B2 (en) | 2016-01-19 | 2017-12-19 | Ememory Technology Inc. | Memory array capable of performing byte erase operation |
US10511742B2 (en) * | 2016-02-11 | 2019-12-17 | DISH Technologies L.L.C. | Private information management system and methods |
CN107306082B (zh) * | 2016-04-18 | 2020-05-22 | 晶门科技(深圳)有限公司 | 电荷泵电路 |
CN105720813A (zh) * | 2016-04-22 | 2016-06-29 | 中国科学院微电子研究所 | 一种电荷泵电路 |
US9917509B2 (en) | 2016-05-26 | 2018-03-13 | Himax Technologies Limited | Charge pump circuit outputting high voltage without high voltage-endurance electric devices |
US9633734B1 (en) * | 2016-07-14 | 2017-04-25 | Ememory Technology Inc. | Driving circuit for non-volatile memory |
KR102643712B1 (ko) * | 2016-10-26 | 2024-03-06 | 에스케이하이닉스 주식회사 | 센스 앰프, 이를 포함하는 비휘발성 메모리 장치 및 시스템 |
CN106782657A (zh) * | 2016-12-30 | 2017-05-31 | 合肥恒烁半导体有限公司 | 适用nor闪存芯片的高压瞬时增强电路 |
US10249346B2 (en) * | 2017-07-13 | 2019-04-02 | Winbond Electronics Corp. | Power supply and power supplying method thereof for data programming operation |
US10109620B1 (en) * | 2017-07-26 | 2018-10-23 | Globalfoundries Inc. | Method for reducing switch on state resistance of switched-capacitor charge pump using self-generated switching back-gate bias voltage |
US11063772B2 (en) * | 2017-11-24 | 2021-07-13 | Ememory Technology Inc. | Multi-cell per bit nonvolatile memory unit |
CN109842294B (zh) * | 2017-11-24 | 2020-05-15 | 力旺电子股份有限公司 | 四相电荷泵电路 |
JP6482690B1 (ja) * | 2018-01-11 | 2019-03-13 | ウィンボンド エレクトロニクス コーポレーション | 半導体記憶装置 |
US20190311749A1 (en) * | 2018-04-09 | 2019-10-10 | Anaflash Inc. | Logic Compatible Embedded Flash Memory |
CN108320763B (zh) * | 2018-04-12 | 2019-02-22 | 武汉新芯集成电路制造有限公司 | 电荷泵漏电流调节电路 |
US10355671B1 (en) * | 2018-06-04 | 2019-07-16 | Little Dragon IP Holding LLC | Low power flip-flop circiut |
US10892021B2 (en) * | 2018-06-05 | 2021-01-12 | Sandisk Technologies Llc | On-die capacitor for a memory device |
US10811952B2 (en) * | 2018-09-05 | 2020-10-20 | Cypress Semiconductor Corporation | Systems, methods, and devices for fast wakeup of DC-DC converters including feedback regulation loops |
US10847227B2 (en) * | 2018-10-16 | 2020-11-24 | Silicon Storage Technology, Inc. | Charge pump for use in non-volatile flash memory devices |
CN109286314B (zh) * | 2018-10-24 | 2020-06-19 | 华南理工大学 | 一种全n型四相位时钟电荷泵 |
JP7292872B2 (ja) * | 2018-12-25 | 2023-06-19 | キヤノン株式会社 | 情報処理装置および情報処理装置の制御方法 |
CN109713892B (zh) * | 2018-12-29 | 2020-10-30 | 普冉半导体(上海)股份有限公司 | 一种电荷泵放电电路及其放电方法 |
CN111798905B (zh) * | 2020-07-01 | 2021-03-16 | 深圳市芯天下技术有限公司 | 减少非型闪存编程时间的方法、系统、存储介质和终端 |
US11308996B2 (en) * | 2020-07-14 | 2022-04-19 | Ememory Technology Inc. | Sensing circuit and method for multi-level memory cell |
US11462900B2 (en) * | 2020-12-07 | 2022-10-04 | Amazing Microelectronic Corp. | Bus driving device |
US11545231B2 (en) * | 2021-02-09 | 2023-01-03 | Micron Technology, Inc. | Reset read disturb mitigation |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6438032B1 (en) * | 2001-03-27 | 2002-08-20 | Micron Telecommunications, Inc. | Non-volatile memory with peak current noise reduction |
CN101364118A (zh) * | 2007-08-08 | 2009-02-11 | 海力士半导体有限公司 | 稳压器和高压发生器 |
US7542351B2 (en) * | 2007-05-31 | 2009-06-02 | Freescale Semiconductor, Inc. | Integrated circuit featuring a non-volatile memory with charge/discharge ramp rate control and method therefor |
CN103812332A (zh) * | 2014-03-05 | 2014-05-21 | 上海华虹宏力半导体制造有限公司 | 一种电荷泵电路及存储器 |
Family Cites Families (45)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5690483A (en) * | 1979-12-19 | 1981-07-22 | Fujitsu Ltd | Address buffer circuit |
US4490629A (en) | 1982-05-10 | 1984-12-25 | American Microsystems, Inc. | High voltage circuits in low voltage CMOS process |
IT1239781B (it) * | 1990-05-08 | 1993-11-15 | Texas Instruments Italia Spa | Circuito e metodo per commutare selettivamente tensioni negative in circuiti integrati cmos |
JPH0774616A (ja) | 1993-07-06 | 1995-03-17 | Seiko Epson Corp | 信号電圧レベル変換回路及び出力バッファ回路 |
JP3662326B2 (ja) * | 1996-01-09 | 2005-06-22 | 株式会社ルネサステクノロジ | レベル変換回路 |
EP0788111B1 (en) * | 1996-02-05 | 2002-11-13 | STMicroelectronics S.r.l. | Drive circuit for memory line decoder driver |
WO1997030455A1 (en) * | 1996-02-15 | 1997-08-21 | Advanced Micro Devices, Inc. | Low supply voltage negative charge pump |
JP3094905B2 (ja) * | 1996-03-28 | 2000-10-03 | 日本電気株式会社 | 不揮発性半導体記憶装置 |
US5821800A (en) | 1997-02-11 | 1998-10-13 | Advanced Micro Devices, Inc. | High-voltage CMOS level shifter |
JPH11317656A (ja) * | 1998-05-06 | 1999-11-16 | Oki Electric Ind Co Ltd | 入力回路 |
US6452438B1 (en) * | 2000-12-28 | 2002-09-17 | Intel Corporation | Triple well no body effect negative charge pump |
TW465188B (en) * | 2001-01-02 | 2001-11-21 | Faraday Tech Corp | Clock gate buffer circuit |
TW516267B (en) * | 2002-01-16 | 2003-01-01 | Winbond Electronics Corp | Dynamic pre-charging current sensing amplifier |
US7046568B2 (en) * | 2002-09-24 | 2006-05-16 | Sandisk Corporation | Memory sensing circuit and method for low voltage operation |
US6878981B2 (en) * | 2003-03-20 | 2005-04-12 | Tower Semiconductor Ltd. | Triple-well charge pump stage with no threshold voltage back-bias effect |
ITRM20030338A1 (it) * | 2003-07-11 | 2005-01-12 | Micron Technology Inc | Circuito di generazione e regolazione di alta tensione |
US7145370B2 (en) | 2003-09-05 | 2006-12-05 | Impinj, Inc. | High-voltage switches in single-well CMOS processes |
US7580311B2 (en) | 2004-03-30 | 2009-08-25 | Virage Logic Corporation | Reduced area high voltage switch for NVM |
US7030683B2 (en) * | 2004-05-10 | 2006-04-18 | Sandisk Corporation | Four phase charge pump operable without phase overlap with improved efficiency |
JP2005339658A (ja) * | 2004-05-26 | 2005-12-08 | Toshiba Corp | 昇圧回路 |
TWI261407B (en) * | 2004-08-03 | 2006-09-01 | Ememory Technology Inc | Charge pump circuit |
US7301388B2 (en) * | 2004-12-22 | 2007-11-27 | Mosel Vitelic Corporation | Charge pump with ensured pumping capability |
US7595682B2 (en) * | 2005-02-24 | 2009-09-29 | Macronix International Co., Ltd. | Multi-stage charge pump without threshold drop with frequency modulation between embedded mode operations |
SG130050A1 (en) * | 2005-08-26 | 2007-03-20 | Bluechips Technology Pte Ltd | A high voltage charge pump with wide range of supply voltage |
JP2007280505A (ja) * | 2006-04-06 | 2007-10-25 | Toshiba Corp | 半導体記憶装置 |
US7626865B2 (en) | 2006-06-13 | 2009-12-01 | Micron Technology, Inc. | Charge pump operation in a non-volatile memory device |
TWI312154B (en) * | 2006-07-20 | 2009-07-11 | Ind Tech Res Inst | Multiple state sense amplifier for memory architecture |
KR100816168B1 (ko) * | 2006-09-29 | 2008-03-21 | 주식회사 하이닉스반도체 | 반도체 소자의 고전압 발생 장치 |
US7443735B2 (en) | 2006-12-22 | 2008-10-28 | Sandisk Corporation | Method of reducing wordline recovery time |
KR100812520B1 (ko) * | 2007-02-06 | 2008-03-11 | 매그나칩 반도체 유한회사 | 반도체 메모리 장치 |
CN101364424A (zh) * | 2007-08-10 | 2009-02-11 | 财团法人工业技术研究院 | 相变存储器的感测电路及方法 |
US8254178B2 (en) | 2007-08-27 | 2012-08-28 | Infineon Technologies Ag | Self-timed integrating differential current |
US7642815B2 (en) * | 2007-09-14 | 2010-01-05 | Atmel Corporation | Sense amplifier |
US8218377B2 (en) * | 2008-05-19 | 2012-07-10 | Stmicroelectronics Pvt. Ltd. | Fail-safe high speed level shifter for wide supply voltage range |
US20090296506A1 (en) * | 2008-05-28 | 2009-12-03 | Macronix International Co., Ltd. | Sense amplifier and data sensing method thereof |
JP2009289979A (ja) * | 2008-05-29 | 2009-12-10 | Panasonic Corp | 昇圧回路 |
KR101504587B1 (ko) * | 2008-08-12 | 2015-03-23 | 삼성전자주식회사 | 음 전원전압 발생회로 및 이를 포함하는 반도체 집적회로 |
US8125835B2 (en) * | 2008-09-22 | 2012-02-28 | Cypress Semiconductor Corporation | Memory architecture having two independently controlled voltage pumps |
US7944754B2 (en) * | 2008-12-31 | 2011-05-17 | Sandisk Corporation | Non-volatile memory and method with continuous scanning time-domain sensing |
US8193835B1 (en) * | 2010-03-03 | 2012-06-05 | Synopsys Inc. | Circuit and method for switching voltage |
CN102820056B (zh) * | 2011-06-07 | 2015-05-20 | 中国科学院上海微系统与信息技术研究所 | 相变存储器的数据读出电路 |
US9059630B2 (en) * | 2011-08-31 | 2015-06-16 | Knowles Electronics, Llc | High voltage multiplier for a microphone and method of manufacture |
CN103247328B (zh) * | 2012-02-09 | 2016-09-14 | 北京兆易创新科技股份有限公司 | 一种存储单元的识别方法及一种灵敏放大器 |
KR20130093303A (ko) * | 2012-02-14 | 2013-08-22 | 에스케이하이닉스 주식회사 | 전하 펌프 장치 및 그 단위 셀 |
CN103780256B (zh) * | 2014-01-07 | 2017-02-01 | 上海华虹宏力半导体制造有限公司 | 电荷泵系统及存储器 |
-
2014
- 2014-10-03 US US14/505,506 patent/US20160006348A1/en not_active Abandoned
- 2014-10-22 US US14/520,355 patent/US20160006349A1/en not_active Abandoned
- 2014-10-30 US US14/527,984 patent/US9224490B1/en active Active
- 2014-11-12 US US14/539,201 patent/US9245596B1/en active Active
- 2014-12-10 TW TW103143019A patent/TWI517541B/zh active
- 2014-12-15 TW TW103143664A patent/TWI545573B/zh active
- 2014-12-18 CN CN201410794609.0A patent/CN105280230B/zh active Active
- 2014-12-23 CN CN201410808995.4A patent/CN105281564B/zh active Active
-
2015
- 2015-01-12 TW TW104100959A patent/TWI542130B/zh active
- 2015-01-21 CN CN201510029253.6A patent/CN105305812A/zh active Pending
- 2015-02-17 TW TW104105590A patent/TWI531143B/zh active
- 2015-03-02 CN CN201510093032.5A patent/CN105304131B/zh active Active
- 2015-06-11 US US14/736,271 patent/US9305611B2/en active Active
- 2015-07-03 TW TW104121682A patent/TWI564910B/zh active
- 2015-07-07 CN CN201510393525.0A patent/CN105244051B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6438032B1 (en) * | 2001-03-27 | 2002-08-20 | Micron Telecommunications, Inc. | Non-volatile memory with peak current noise reduction |
US7542351B2 (en) * | 2007-05-31 | 2009-06-02 | Freescale Semiconductor, Inc. | Integrated circuit featuring a non-volatile memory with charge/discharge ramp rate control and method therefor |
CN101364118A (zh) * | 2007-08-08 | 2009-02-11 | 海力士半导体有限公司 | 稳压器和高压发生器 |
CN103812332A (zh) * | 2014-03-05 | 2014-05-21 | 上海华虹宏力半导体制造有限公司 | 一种电荷泵电路及存储器 |
Also Published As
Publication number | Publication date |
---|---|
TW201603043A (zh) | 2016-01-16 |
TW201603462A (zh) | 2016-01-16 |
CN105280230B (zh) | 2019-04-12 |
CN105244051B (zh) | 2018-05-25 |
TW201603024A (zh) | 2016-01-16 |
TW201603460A (zh) | 2016-01-16 |
US20160005487A1 (en) | 2016-01-07 |
CN105304131A (zh) | 2016-02-03 |
US9224490B1 (en) | 2015-12-29 |
US20160006349A1 (en) | 2016-01-07 |
TW201603461A (zh) | 2016-01-16 |
CN105244051A (zh) | 2016-01-13 |
TWI564910B (zh) | 2017-01-01 |
US9245596B1 (en) | 2016-01-26 |
US20160005486A1 (en) | 2016-01-07 |
TWI545573B (zh) | 2016-08-11 |
CN105305812A (zh) | 2016-02-03 |
US20160006348A1 (en) | 2016-01-07 |
TWI517541B (zh) | 2016-01-11 |
TWI542130B (zh) | 2016-07-11 |
CN105281564A (zh) | 2016-01-27 |
CN105281564B (zh) | 2018-05-25 |
CN105280230A (zh) | 2016-01-27 |
TWI531143B (zh) | 2016-04-21 |
US20160005441A1 (en) | 2016-01-07 |
US9305611B2 (en) | 2016-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105304131B (zh) | 运用于记忆胞阵列的电荷泵系统及其相关控制方法 | |
CN107945832B (zh) | 非易失性存储器的控制电压搜寻方法 | |
CN105958817B (zh) | 一种电荷泵 | |
CN102111136B (zh) | 芯片上电复位电路 | |
CN103780256B (zh) | 电荷泵系统及存储器 | |
US20080191786A1 (en) | High voltage generation circuit and method for generating high voltage | |
CN104112473B (zh) | 一种低功耗快速升压flash电荷泵控制电路 | |
CN101882926A (zh) | 一种恒流驱动芯片上电复位电路 | |
CN102148614A (zh) | 脉冲产生电路及方法、基准电压产生及其推动电路及方法 | |
CN104467405A (zh) | 电荷泵电路和存储器 | |
CN108305659A (zh) | 非易失存储器擦写电压的斜率控制电路及非易失存储器 | |
CN106384605B (zh) | 一种低功耗非易失性电子可编程存储器 | |
CN100508389C (zh) | 脉冲产生器和脉冲产生方法 | |
CN206060529U (zh) | 一种电荷泵 | |
CN106558340B (zh) | 用于管理eeprom的写入周期的方法 | |
CN103956187A (zh) | 一种动态预充控制电路和闪存存储系统 | |
CN103812332A (zh) | 一种电荷泵电路及存储器 | |
CN104104366B (zh) | 使用单时钟信号的静态信号值存储电路 | |
CN107516542B (zh) | 一种io电路及存储器 | |
US9779827B2 (en) | Voltage control circuit for memory cell and the method thereof | |
CN104362847A (zh) | 一种数字控制上升时间和斜率的电荷泵电路 | |
CN103680621A (zh) | 具有电荷泵的nvm及其方法 | |
CN106357249A (zh) | 上电复位电路及集成电路 | |
US9318186B1 (en) | DRAM wordline control circuit, DRAM module and method of controlling DRAM wordline voltage | |
CN107370351B (zh) | 电荷泄放电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |