CN106558340B - 用于管理eeprom的写入周期的方法 - Google Patents

用于管理eeprom的写入周期的方法 Download PDF

Info

Publication number
CN106558340B
CN106558340B CN201610105870.4A CN201610105870A CN106558340B CN 106558340 B CN106558340 B CN 106558340B CN 201610105870 A CN201610105870 A CN 201610105870A CN 106558340 B CN106558340 B CN 106558340B
Authority
CN
China
Prior art keywords
pulse
duration
ramp
supply voltage
plateau
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610105870.4A
Other languages
English (en)
Other versions
CN106558340A (zh
Inventor
F·塔耶
M·巴蒂斯塔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Rousset SAS
Original Assignee
STMicroelectronics Rousset SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Rousset SAS filed Critical STMicroelectronics Rousset SAS
Publication of CN106558340A publication Critical patent/CN106558340A/zh
Application granted granted Critical
Publication of CN106558340B publication Critical patent/CN106558340B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G11C5/144—Detection of predetermined disconnection or reduction of power supply, e.g. power down or power standby

Landscapes

  • Read Only Memory (AREA)

Abstract

一种控制用于向在供给电压所供电的电子电路中设置的电可编程及可擦除只读存储器类型的至少一个存储器槽写入至少一个数据项的周期的方法，包括在供给电压减小的情况下写入周期的持续时间的受控增大。

Description

用于管理EEPROM的写入周期的方法
该申请要求于2015年9月24日递交的法国申请号为1559017的优先权，该申请在此通过引用的方式被并入本文。
技术领域
本发明的实施方式和实施例的各方式涉及存储器，特别是电可擦除可编程(EEPROM)类型的非易失性存储器，并且更特别的是涉及它们写入周期的控制。
背景技术
EEPROM类型的存储器槽通常包括具有允许数据项的存储的浮置栅极、驱动栅极、源极区域和漏极区域的晶体管。这样的存储器槽使用在晶体管的浮置栅极上的电荷的非易失性存储的原理。
传统地，用于写入数据项的操作或周期包括擦除步骤，其后是编程步骤。编程通过使用具有高值(通常在13至15伏的数量级)的电压脉冲、将电子从浮置栅极通过隧道效应注入到漏极的福勒-诺德海姆(Fowler-Nordheim)效应而被实现。
擦除也通过福勒-诺德海姆效应而被实现，电子通过隧道效应从漏极被注入到浮置栅极，并且也通过使用与编程脉冲类似的擦除脉冲而被执行。
编程和擦除脉冲习惯上通过常规包括一个或多个电荷泵级的脉冲生成器、以斜坡之后是平台的形式而被生成。
然而，特别是由于供给电压太低以及由于电流泄漏，电荷泵的扇出(fan-out)不足以获得对于福勒-诺德海姆效应所必要的电压水平是可能的。这转变为写入错误和对数据的损害。
电荷泵将必须提供的在写入操作期间消耗的电流可以被表示为连续成分(DC)和动态成分(AC)。
消耗的电流的连续成分大致上源于在写入操作期间接收高电压的晶体管内部的泄漏电流，并且如果合适的话源于这些晶体管处于其中的井。
消耗的电流的动态成分源于各种寄生电容的电荷，该各种寄生电容源于在写入操作期间接收高电压的硬件部件与互连。
实际中，可能的是根据等式(1)表达由电荷泵消耗的电流：
Ip＝(Ic+Ctot.dV/dt)×(Vpp/Vdd)×1/Eff (1)
其中Ip表示消耗的电流，Ic是该消耗的电流的连续成分，Ctot是接收高电压的电路的节点的等效电容，dV/dt表示斜坡的斜率，Vpp表示输出高电压，Vdd表示供给电压，并且Eff表示电荷泵的效率。
关于在低供给电压(例如大致1.6伏特)处的EEPROM类型的存储器存在操作需要，特别是在诸如举例为计算机鼠标或键盘或助听假体之类的“无线”系统中。
实际中，在低供给电压Vdd处的操作通常也需要低供应电流。电流Ip的高消耗因此有损于供给电压低的系统。
现在，依据等式(1)，消耗的电流愈发可观，项Vpp/Vdd越大，并且因此供给电压Vdd越小。
而且，特别在高密度存储器系统中，存在关于EEPROM类型存储器在高频上或短时间(例如每次写入周期大致1ms)内写入的需要。
现在，依据等式(1)，消耗的电流愈发可观，项dV/dt越大，并且因此所提供的写入时间越短。
最终，经常需要的是一个以及相同的存储器能够在宽范围的供给电压上操作，通常从1.6伏特到5.5伏特。
现在，根据在例如1.6V的低压处的短写入时间大小被调整为可靠的脉冲生成器随后在以通常在2.5伏特之上的高电压操作时被过量调整大小。它们因此在生成可观的、潜在有害的电流尖峰时在高电压处缺乏效率并且需要可观的区域。
发明内容
根据实施方式和实施例的一个方式，提出了一种能够以有效率的方式操作的EEPROM类型的存储器，特别是关于电荷泵，在供给电压的宽范围上，例如1.6伏特至5.5伏特。
提出的解决方案包括作为供给电压的函数的写入时间的受控调配，由此允许存储器的脉冲生成器、特别是电荷泵以既在低压也在高压处的有效率的方式操作，而没有电荷泵的过量调整大小，这在空间上转移到增益。
根据一个方面，提出了一种控制用于向在供给电压所供电的电子电路中设置的电可编程及可擦除只读存储器类型的至少一个存储器槽写入至少一个数据项的周期的方法，包括在供给电压减小的情况下写入周期的持续时间的受控增大。
写入周期的持续时间的受控增大使得其能够确保存储器槽的写入是正确的，即使在低供给电压的情况下。
在旨在被执行并且作为供给电压中的骤降的幅值的函数以及因此作为供给电压的当前值的函数而被调节的意义上，该增大是受控的。
然而可能设想的是，写入时间的连续增加是供给电压的降低的函数，优选的是出于实际原因，写入周期的持续时间中的增大包括以与比标称值低的供给电压的至少一个步长值各自对应的至少一个步长的增大。
为了检测针对写入时间的修改的需要，提出了供给电压的当前值与至少一个步长值的至少一个比较。
该至少一个比较可以在开始写入周期之前进行，由此使得能够以关于写入的持续时间和稳定性的优化配置进行该写入周期。
如在前所指出的，虽然写入操作通常包括擦除步骤以及之后的编程步骤，在某些情况下，单次擦除或编程步骤可能是必要的以用来向存储器写入字。例如，如果要被写入的该字仅包含“0”，那么仅需要擦除步骤，类似地，当该字0F(以十六进制表示法)必须以字1F替代时，擦除步骤不相关。
因而，当写入周期包括生成至少一个擦除或编程脉冲时，写入周期的持续时间的增大包括至少一个脉冲的持续时间的增大。
当写入周期包括具有生成擦除脉冲的擦除步骤以及之后的具有生成编程脉冲的编程步骤时，写入周期的持续时间的增大可以包括每个脉冲的持续时间的增大。
生成脉冲的生成器通常包括与电荷泵调节相关联的一个或多个电荷泵级，并且生成惯常以斜坡以及之后的平台的形式的高压脉冲。
该调节使得能够控制电荷泵的输出电压。该调节水平例如可以是平台的电压电平，通常是15伏特。
脉冲(斜坡+平台)的持续时间由模拟或数字计时表(“计时器”)驱动。
如常规的，由电荷泵级或多个级以及相关的调节所生成的编程或擦除脉冲被应用到展示电容电荷以及泄漏电流的电路。
当供给电压减小时，电荷泵的扇出急剧降低。
并且当电荷泵的扇出较低时，其电流例如可以比用于电容电荷所需的电流更低，在该情况下斜坡的速度放缓并且采用曲线的形状。平台随后被自然地缩短，脉冲的持续时间由时计所固定。
当电荷泵的扇出较低时，其电流也可以比泄漏电流更低，并且随后并不达到用于写入操作所需的平台的电压。
这两种可替代方式也可以是组合的。
另外指出，供给电压越低，脉冲发生器采用更多时间以提供平台的期望值，平台的持续时间有过短和/或其幅值不足的风险，并且写入有不正确的风险。
因而，提出了在低电压情况下由时计分配给斜坡的时间足够长以用于生成斜坡而不蚕食分配给平台的时间。
另外指出，至少一个脉冲的持续时间的增大可以包括对应的斜坡的持续时间的增大。
平台的生成的持续时间随后足以用于可靠的写入，并且这使得能够通过减小以上提及的等式(1)的项dV/dt的大小而保留正确的电荷泵扇出。
然而，可能有利的是以与斜坡的持续时间的增大成比例地增大平台的持续时间。
实际上，在某方法中，斜坡的持续时间和脉冲的总持续时间由可导致持续时间的去相关变化的两个独立的模拟电路所定义。提出的解决方案使得能够规避涉及变化的去相关的风险。
因而，至少一个脉冲的持续时间的增大可以包括平台的持续时间的增大。
关于能量消耗特别有利的是，如果平台电压的值降低但其持续时间增大，则写入操作不被削弱。
因而，至少一个脉冲的持续时间的增大可以包括平台的电压的降低。
这使得能够适配由电荷泵供应的块的电流的消耗至用于低供给电压的电荷泵的减小的扇出。实际上，平台的幅值的减小有助于减小由电荷泵消耗的电流的连续成分。
根据实施方式的一个方式，如果供给电压大于步长值则斜坡的持续时间被固定在标称持续时间，并且如果供给电压小于步长值则斜坡的持续时间大于标称持续时间。
通过非限制性示例的方式，斜坡的标称持续时间可以是大致0.25ms并且大于标称持续时间的持续时间可以是大致1ms。
尽管如此，斜坡和平台的标称持续时间以这样的方式被选择：关于它们的变化，写入操作的持续时间保持比保证的最大持续时间更小。
当供给电压的值落在大致1.6V与大致5.5V之间时，并且步长值可以是大致2.5V。
根据另一方面，提出了存储器器件，其旨在被供给电压所供电并且包括电可编程的和可擦除只读存储器类型的至少一个存储器槽，以及写入周期控制器，其被配置为在供给电压减小的情况下增大写入周期的持续时间。
根据一个实施例，控制器被配置为以与比标称值低的供给电压的至少一个步长值各自对应的至少一个步长增大写入周期的持续时间。
根据一个实施例，控制器包括至少一个比较器以用于比较供给电压的当前值与至少一个步长值。
根据一个实施例，至少一个比较器被配置为在开始写入周期之前进行至少一个比较。
根据一个实施例，该器件包括写入电路，其包括脉冲生成器以用于生成至少一个擦除或编程脉冲，并且该控制器被配置为通过增大至少一个脉冲的持续时间而增大写入周期的持续时间。
根据一个实施例，脉冲生成器被配置为生成擦除脉冲以及之后的编程脉冲，并且该控制器被配置为通过增大每个脉冲的持续时间而增大写入周期的持续时间。
根据一个实施例，脉冲生成器被配置为生成包括电压斜坡以及之后的平台的脉冲，并且该控制器被配置为通过增大对应的斜坡的持续时间而增大脉冲的持续时间。
该控制器可以被配置为通过增大对应的平台的持续时间而增大脉冲的持续时间。
该控制器可以被配置为如果平台的持续时间被增大则以减小的值而生成平台。
根据一个实施例，该控制器被配置为如果供给电压大于步长值则针对固定在标称持续时间的持续时间、如果供给电压低于步长值则针对大于标称持续时间的持续时间而生成斜坡。
供给电压的值可以落在大致1.6V与大致5.5V之间时，并且步长值可以是大致2.5V。
附图说明
本发明的其它优点和特征将在检查实施方案和实施例和附图中的全部非限制性方式的详细描述中变得显而易见，在附图中：
图1至图5示例性地图示了本发明的实施方式和实施例的各种方式。
具体实施方式
图1示意性地表示根据本发明的EEPROM类型的存储器器件DIS。
该器件DIS由例如包括电池单元或电池的电源ALIM供电，并且包括存储单元MMEM和控制器MCTRL。
存储单元MMEM包括存储器槽CEL的存储器平面PM，此外常规上还有解码器行和列DECX和DECY，以及本身已知的常规结构的写入电路MECR。
写入电路MEC特别是包括脉冲生成器以用于生成高压脉冲MGHV，该脉冲生成器特别是包括例如基于模拟积分器、多个电荷泵级、振荡器、以及相关的调节的斜坡生成器。
该调节使得能够控制电荷泵的输出电压。振荡器在电荷泵的输出超过高参考值时被停止。由于电荷的关系，电荷泵的输出电压随后开始减小。一旦电荷泵的输出电压小于低参考值，振荡器重新开始。在低参考值与高参考值之间的电压差异(滞后)确保稳定性。该电压差例如是100毫伏的数量级。
该斜坡特别是凭借模拟积分器而被生成，该模拟积分器包括由恒定电流充电的电容器以及之后的电压跟随器。
该斜坡也可以通过充电泵本身的调节而被生成。实际上，调节电压本身可以是斜坡的形状。
如前面指出的，脉冲(斜坡+平台)的持续时间由模拟或数字计时表(“计时器”)而被驱动。
通过指示的方式，数字计时器可以包括被连接到计数器的固定频率振荡器。计数器当在充电泵开始时开始，并且计数的结束标记脉冲的结束。
平台的特性(持续时间、电压)特别是由时计和设定点值所确定。
控制器MCTRL包括比较器MCMP和驱动器MCM，该驱动器例如包括特别是能够驱动控制器MCTRL和存储单元MMEM的各种元件(特别是写入电路MECR的元件)的常规结构的逻辑电路。
比较器MCMP例如包括特别是能够比较供给电压的值与控制值或步长值VPAL的常规结构的比较器电路。
比较器MCMP也能够向驱动器MCM传递比较的结果或者能够例如在寄存器SR中存储它。
作为供给电压Vdd与步长值VPAL的比较结果的函数，驱动器MCM特别是调节模拟积分器的和电荷泵调节的电容器的电容和电流的值，振荡器的频率，要不然是计数器的计数的期限，使得脉冲生成器根据较长或较短的持续时间而生成脉冲。
更精确地，如果比较器MCMP指示了供给电压大于步长值VPAL，那么驱动器MCM将增大斜坡生成器电流的值，和/或降低由电流所充电的电容器的电容。
这样的调节转换为在生成斜坡的持续时间中的降低。
相反地，如果比较器MCMP指示了供给电压小于步长值VPAL，那么驱动器MCM将减小斜坡生成器电流的值，并且增大由电流所充电的电容器的电容。
这样的调节转换为在生成斜坡的持续时间中的增大。
电流和电容的变化各自例如通过作用于电流镜的比率以及同构交换电容器而以常规方式进行。
而且，驱动器可以特别是通过减小振荡器的频率并且通过增大计数器的技术的期限而增大平台的持续时间。
驱动器MCM还可以通过例如减小电荷泵调节器的高参考值和低参考值而减小平台的电压。
根据实施方式和实施例的优选方式，平台针对与对应的斜坡的生成的持续时间成比例的持续时间而被生成。
在存储器器件DIS中存在并且对本发明的理解不是必不可少的其它常规电路出于简易化的目的而有意地并未在图1中被表示。
从脉冲生成器MGHV升高的脉冲的各种轮廓将随后以更多细节被研究。
特别是，图2A、图2B以及图3至图5表示由脉冲生成器MGHV的一个以及相同的配置所生成的脉冲的轮廓，但由驱动器MCM针对各种供给电压Vdd以及本发明的实施方式或实施例的各种方式所驱动。
以下，电荷泵特别是被调节大小从而以有效率的方式并且根据与电荷泵的扇出兼容的写入操作的消耗经由大于步长值的供给电压生成短持续时间脉冲。
该大小调节也使得能够以有效率的方式并且根据与电荷泵的扇出兼容的写入操作的消耗经由低供给电压生成短长持续时间脉冲。
图2A图示了经由大于步长值VPAL的供给电压Vdd与示例性短持续时间写入周期对应的脉冲的轮廓。
在该示例中，写入操作通过擦除脉冲IMP11以及之后的编程脉冲IMP12而被实施。
每个脉冲IMP11、IMP12展示了通常在15伏特的标称电平Vplt的斜坡RMP1以及之后的平台PLT1。
通过指示，写入操作的持续时间例如可以是1ms，并且每个脉冲IMP11、IMP12可以大致是0.5ms的数量级的相同持续时间(t2-t0)，其中斜坡RMP1的持续时间(t1-t0)和平台PLT1的持续时间(t2-t1)相等并具有0.25ms的数量级。
当然，对于写入操作或周期的一个以及相同的持续时间，例如1ms，脉冲IMP11、IMP12可展示各种持续时间和/或各种值的斜坡和/或平台。
根据本发明的一个方面，供给电压Vdd在步长值VPAL以下的减小滋生在写入周期的持续时间中的增大。
图2B图示了与写入周期对应的脉冲的轮廓，其持续时间已经被增大，在供给电压Vdd低于步长值VPAL的情况下。
通过指示的方式，在该情况下，写入操作的持续时间例如可以是4ms，并且擦除脉冲IMP21和编程脉冲IMP22可以大致是相同持续时间。
脉冲IMP21、IMP22可以展示(根据本发明的实施例或实施方式的方式)各种持续时间和/或各种值的斜坡和/或平台，如在图3至图5中具体呈现的。
图3图示了可以是擦除脉冲或者是编程脉冲的脉冲IMP3，展示了斜坡RMP3以及之后的平台PLT3，通常在15伏特的标称电平Vplt。
相对于图2A中表示的脉冲，该脉冲IMP3展示了斜坡RMP3的增大的持续时间以及平台PLT3的持续时间。
通过指示的方式，脉冲IMP3的持续时间(t4-t0)可以是2ms，并且斜坡RMP3的持续时间(t3-t0)以及平台PLT3的持续时间(t4-t3)大致相同，其可能的值大约是1ms。
图4图示了可以是擦除脉冲或者是编程脉冲的脉冲IMP4，展示了斜坡RMP4以及之后的平台PLT4，通常在15伏特的标称电平Vplt。
相对于图2A中表示的脉冲，该脉冲IMP4展示了斜坡RMP4的增大的持续时间以及平台PLT4并未增大的持续时间。
通过指示的方式，脉冲IMP4的持续时间(t5-t0)可以是大约1.25ms，并且斜坡RMP4的持续时间(t3-t0)以及平台PLT4的持续时间(t5-t3)可以各自是大约1ms和0.25ms。
图5图示了可以是擦除脉冲或者是编程脉冲的脉冲IMP5，展示了斜坡RMP5以及之后的在电平Vplt'的平台PLT5。
相对于图2A中表示的脉冲，该脉冲IMP5展示了斜坡RMP3的和平台PLT5的增大的持续时间，以及平台的减小的量。平台PLT5的值Vplt'低于前述实施例的平台的值Vplt，并且例如可以是14V。
通过示例的方式，脉冲IMP5的持续时间(t4-t0)可以大约是2ms，并且斜坡RMP5的持续时间(t3-t0)以及平台PLT5的持续时间(t4-t3)大致相同，其可能的值大约是1ms。
本发明并不被限于已经被描述的实施方式的方式和实施例而是包括其所有变体。
因而，擦除和编程脉冲可关于斜坡的持续时间、幅值、平台的持续时间或总持续时间各不相同。
类似地，可能设想的是，增大平台的持续时间但不增大斜坡的持续时间，以及例如以降低静态消耗的目的而减小平台的电压。

Claims (21)

1.一种控制用于向在供给电压所供电的电子电路中设置的电可编程及可擦除只读存储器设备的存储器单元写入数据的周期的方法，所述方法包括：
提供具有第一脉冲的第一写入周期，所述第一脉冲具有第一脉冲持续时间，所述第一脉冲包括具有第一斜坡持续时间的第一电压斜坡，并且所述第一脉冲进一步包括紧随所述第一电压斜坡之后的第一平台，所述第一平台具有第一平台持续时间，所述第一平台持续时间与所述第一斜坡持续时间相同；
监视所述供给电压；以及
提供具有第二脉冲的第二写入周期，所述第二写入周期通过响应于所述供给电压的减小来增大所述第二脉冲的第二脉冲持续时间，所述第二脉冲包括第二电压斜坡，所述第二电压斜坡具有比所述第一斜坡持续时间更长的第二斜坡持续时间，并且所述第二脉冲进一步包括紧接在所述第二电压斜坡之后的第二平台，所述第二平台具有第二平台持续时间，所述第二平台持续时间比所述第一平台持续时间更长、并且所述第二平台持续时间与所述第二斜坡持续时间相同。
2.根据权利要求1所述的方法，其中所述增大所述第二写入周期的所述第二脉冲持续时间包括以与比标称值低的所述供给电压的步长值各自对应的步长增大所述第二脉冲持续时间。
3.根据权利要求2所述的方法，其中监视所述供给电压包括比较所述供给电压的当前值与所述步长值。
4.根据权利要求3所述的方法，其中在开始所述第二写入周期之前进行所述比较。
5.根据权利要求2所述的方法，其中所述供给电压落在1.6V与5.5V之间，并且所述步长值是2.5V。
6.根据权利要求1所述的方法，其中提供所述第一写入周期包括生成所述第一脉冲。
7.根据权利要求1所述的方法，
其中增大所述第二脉冲持续时间包括以与比标称值低的所述供给电压的步长值各自对应的步长增大所述第二脉冲持续时间；
其中监视所述供给电压包括比较所述供给电压的当前值与所述步长值；
其中提供所述第二写入周期包括生成所述第二脉冲作为擦除或编程脉冲，并且其中增大所述第二脉冲持续时间包括增大所述擦除或编程脉冲的持续时间；以及
其中如果所述供给电压大于所述步长值则所述第二电压斜坡的所述第二斜坡持续时间被固定在标称持续时间，并且如果所述供给电压小于所述步长值，则所述第二电压斜坡的所述第二斜坡持续时间大于所述步长值。
8.根据权利要求1所述的方法，其中所述第二脉冲持续时间的增大是响应于所述供给电压的值与接收到的表示所述供给电压的减小的步长值信号的比较而被执行。
9.一种控制向在供给电压所供电的电子电路中设置的电可编程及可擦除只读存储器设备的存储器单元写入数据的方法，所述方法包括：
通过生成第一脉冲来提供第一写入周期，所述第一脉冲是擦除或编程脉冲中的一项，所述第一脉冲包括具有第一斜坡持续时间的第一电压斜坡，并且所述第一脉冲进一步包括紧随所述第一电压斜坡之后的第一平台，所述第一平台具有第一平台持续时间，所述第一平台持续时间与所述第一斜坡持续时间相同；监视所述供给电压；
根据由控制器进行的所述供给电压的值与在所述控制器处接收到的步长值信号的比较，生成比较结果；以及
提供具有第二脉冲的第二写入周期，所述第二脉冲是擦除或编程脉冲中的一项，包括：响应于所述比较结果指示所述供给电压的所述值减小到低于所述步长值信号，由所述控制器通过如下来增大所述第二脉冲的第二脉冲持续时间：通过将所述第二脉冲的第二电压斜坡的第二斜坡持续时间增大为比所述第一斜坡持续时间更长，并且进一步通过将所述第二脉冲的第二平台的第二平台持续时间增大为比所述第一平台持续时间更长，并且所述第二平台持续时间与所述第二斜坡持续时间相同。
10.根据权利要求9所述的方法，其中所述第二写入周期包括擦除步骤以及之后的编程步骤，所述擦除步骤包括擦除脉冲的生成并且所述编程步骤包括编程脉冲的生成，其中增大所述第二脉冲持续时间包括增大所述擦除脉冲和所述编程脉冲的持续时间。
11.根据权利要求9所述的方法，其中所述供给电压落在1.6V与5.5V之间，并且所述步长值信号的步长值是2.5V。
12.根据权利要求9所述的方法，其中增大所述第二脉冲的所述第二脉冲持续时间包括减小所述第二平台的值。
13.一种存储器器件，包括：
用于携载供给电压的供给电压节点；
电可编程及可擦除只读存储器单元；以及
写入周期控制器，被配置为提供具有第一脉冲的第一写入周期，所述第一脉冲具有第一脉冲持续时间，所述第一脉冲包括具有第一斜坡持续时间的第一电压斜坡，并且所述第一脉冲进一步包括紧随所述第一电压斜坡之后的第一平台，所述第一平台具有第一平台持续时间，所述第一平台持续时间与所述第一斜坡持续时间相同，所述写入周期控制器进一步被配置为根据由所述写入周期控制器进行的所述供给电压的值与在所述写入周期控制器处接收到的步长值信号的比较，生成比较结果，所述写入周期控制器进一步被配置为响应于所述比较结果指示所述供给电压的所述值减小到低于所述步长值信号，通过增大第二脉冲的第二脉冲持续时间来提供具有所述第二脉冲的第二写入周期，所述增大所述第二脉冲持续时间包括：将所述第二脉冲的第二电压斜坡的第二斜坡持续时间增大为比所述第一斜坡持续时间更长，并且进一步将所述第二脉冲的第二平台的第二平台持续时间增大为比所述第一平台持续时间更长、并且与所述第二斜坡持续时间相同。
14.根据权利要求13所述的存储器器件，其中所述写入周期控制器被配置为以与比标称值低的所述供给电压的至少一个步长值自对应的、并且与所述步长值信号对应的至少一个步长增大所述第二脉冲持续时间。
15.根据权利要求14所述的存储器器件，其中所述写入周期控制器包括比较器，所述比较器被配置为比较所述供给电压的当前值与所述至少一个步长值。
16.根据权利要求15所述的存储器器件，其中所述比较器被配置为在所述第二写入周期已经开始之前进行比较。
17.根据权利要求13所述的存储器器件，进一步包括写入电路，所述写入电路包括脉冲生成器，所述脉冲生成器被配置为生成包括擦除脉冲或编程脉冲的所述第二脉冲。
18.根据权利要求17所述的存储器器件，其中所述脉冲生成器被配置为生成具有擦除脉冲以及之后的编程脉冲的所述第二写入周期，并且其中所述写入周期控制器被配置为通过增大所述擦除脉冲和所述编程脉冲的持续时间而增大所述第二脉冲持续时间。
19.根据权利要求17所述的存储器器件，其中所述写入周期控制器被配置为当所述第二平台的所述第二平台持续时间被增大时以减小的电压值生成所述第二平台。
20.根据权利要求13所述的存储器器件，其中：
所述写入周期控制器被配置为以与比标称值低的所述供给电压的至少一个步长值各自对应的至少一个步长增大所述第二脉冲持续时间；
所述写入周期控制器包括比较器，所述比较器被配置为比较所述供给电压的当前值与所述至少一个步长值；
所述存储器器件进一步包括写入电路，所述写入电路包括脉冲生成器，所述脉冲生成器被配置为生成所述第二脉冲，所述第二脉冲包括作为所述第二脉冲的擦除脉冲或编程脉冲；以及
所述写入周期控制器被配置为如果所述供给电压大于所述步长值则针对固定在标称持续时间的第二电压斜坡持续时间生成所述第二电压斜坡，以及如果所述供给电压小于所述步长值则针对比所述标称持续时间大的第二电压斜坡持续时间生成所述第二电压斜坡。
21.根据权利要求20所述的存储器器件，其中所述供给电压落在1.6V与5.5V之间，并且所述步长值是2.5V。
CN201610105870.4A 2015-09-24 2016-02-25 用于管理eeprom的写入周期的方法 Active CN106558340B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1559017 2015-09-24
FR1559017A FR3041807B1 (fr) 2015-09-24 2015-09-24 Procede de controle d'un cycle d'ecriture de memoire de type eeprom et dispositif correspondant

Publications (2)

Publication Number Publication Date
CN106558340A CN106558340A (zh) 2017-04-05
CN106558340B true CN106558340B (zh) 2021-02-26

Family

ID=55361595

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201620144215.5U Active CN205406095U (zh) 2015-09-24 2016-02-25 存储器器件
CN201610105870.4A Active CN106558340B (zh) 2015-09-24 2016-02-25 用于管理eeprom的写入周期的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201620144215.5U Active CN205406095U (zh) 2015-09-24 2016-02-25 存储器器件

Country Status (4)

Country Link
US (2) US10068644B2 (zh)
EP (1) EP3147909B1 (zh)
CN (2) CN205406095U (zh)
FR (1) FR3041807B1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3041807B1 (fr) * 2015-09-24 2017-12-08 Stmicroelectronics Rousset Procede de controle d'un cycle d'ecriture de memoire de type eeprom et dispositif correspondant
KR102277652B1 (ko) * 2017-10-26 2021-07-14 삼성전자주식회사 워드 라인 불량 검출 회로를 포함하는 메모리 장치 및 그 구동 방법
CN109343865B (zh) * 2018-09-21 2021-09-28 四川长虹电器股份有限公司 一种提升烧写eeprom效率的方法
US10741260B1 (en) * 2019-05-28 2020-08-11 Micron Technology, Inc. Systems and methods providing improved calibration of memory control voltage

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5592429A (en) * 1994-10-28 1997-01-07 Nec Corporation Compact semiconductor memory device capable of preventing incomplete writing and erasing
CN1226334A (zh) * 1996-06-07 1999-08-18 内部技术公司 抗电源故障的电可擦除和可编程非易失性存储器
US5995416A (en) * 1997-09-19 1999-11-30 Stmicroelectronics S.A. Method and circuit for the generation of programming and erasure voltage in a non-volatile memory
US6735117B2 (en) * 2002-07-01 2004-05-11 Honeywell International Inc. Hold-up power supply for flash memory
US7330373B2 (en) * 2006-03-28 2008-02-12 Sandisk Corporation Program time adjustment as function of program voltage for improved programming speed in memory system
US20090066483A1 (en) * 2005-09-06 2009-03-12 Stmicroelectronics S.A. Passive contactless integrated circuit comprising a flag for monitoring an erase/programming voltage
CN205406095U (zh) * 2015-09-24 2016-07-27 意法半导体(鲁塞)公司 存储器器件

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07508121A (ja) * 1993-05-11 1995-09-07 富士通株式会社 不揮発性メモリ装置，不揮発性メモリセル，並びに不揮発性メモリセルおよび複数のトランジスタの各々の閾値を調整する方法
ATE213562T1 (de) * 1995-08-11 2002-03-15 Imec Inter Uni Micro Electr Verfahren zum programmieren einer flash-eeprom- speicherzelle unter optimierung des niedrigen leistungsverbrauchs und verfahren zum löschen dieser zelle
FR2770326B1 (fr) * 1997-10-28 2001-12-28 Sgs Thomson Microelectronics Procede d'ecriture dans une memoire non volatile modifiable electriquement
KR100277848B1 (ko) * 1997-12-27 2001-01-15 김영환 반도체 메모리장치
EP1804251A3 (en) * 1998-06-30 2007-12-05 SanDisk Corporation Techniques for analog and mutilevel storage using trimmable input voltage level shifter
FR2821974B1 (fr) * 2001-03-12 2003-05-23 St Microelectronics Sa Circuit et procede associe d'effacement ou de programmation d'une cellule memoire
FR2858457A1 (fr) * 2003-07-31 2005-02-04 St Microelectronics Sa Procede d'effacement/programmation d'une memoire non volatile effacable electriquement
JP2005267821A (ja) * 2004-03-22 2005-09-29 Toshiba Corp 不揮発性半導体メモリ
US7457146B2 (en) * 2006-06-19 2008-11-25 Qimonda North America Corp. Memory cell programmed using a temperature controlled set pulse
KR100967099B1 (ko) 2008-09-10 2010-07-01 주식회사 하이닉스반도체 반도체 메모리 장치와 그의 구동 방법
US8243532B2 (en) * 2010-02-09 2012-08-14 Infineon Technologies Ag NVM overlapping write method
US8310300B2 (en) * 2010-08-27 2012-11-13 Freescale Semiconductor, Inc. Charge pump having ramp rate control
DE102011056141A1 (de) * 2010-12-20 2012-06-21 Samsung Electronics Co., Ltd. Negativspannungsgenerator, Dekoder, nicht-flüchtige Speichervorrichtung und Speichersystem, das eine negative Spannung verwendet
US9218851B2 (en) * 2013-10-24 2015-12-22 Sandisk Technologies Inc. Power drop protection for a data storage device
FR3039921B1 (fr) * 2015-08-06 2018-02-16 Stmicroelectronics (Rousset) Sas Procede et systeme de controle d'une operation d'ecriture d'une donnee dans une cellule-memoire du type eeprom

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5592429A (en) * 1994-10-28 1997-01-07 Nec Corporation Compact semiconductor memory device capable of preventing incomplete writing and erasing
CN1226334A (zh) * 1996-06-07 1999-08-18 内部技术公司 抗电源故障的电可擦除和可编程非易失性存储器
US5995416A (en) * 1997-09-19 1999-11-30 Stmicroelectronics S.A. Method and circuit for the generation of programming and erasure voltage in a non-volatile memory
US6735117B2 (en) * 2002-07-01 2004-05-11 Honeywell International Inc. Hold-up power supply for flash memory
US20090066483A1 (en) * 2005-09-06 2009-03-12 Stmicroelectronics S.A. Passive contactless integrated circuit comprising a flag for monitoring an erase/programming voltage
US7330373B2 (en) * 2006-03-28 2008-02-12 Sandisk Corporation Program time adjustment as function of program voltage for improved programming speed in memory system
CN205406095U (zh) * 2015-09-24 2016-07-27 意法半导体(鲁塞)公司 存储器器件

Also Published As

Publication number Publication date
CN106558340A (zh) 2017-04-05
US20180294030A1 (en) 2018-10-11
EP3147909B1 (fr) 2020-04-01
US10068644B2 (en) 2018-09-04
US20170092357A1 (en) 2017-03-30
FR3041807B1 (fr) 2017-12-08
EP3147909A1 (fr) 2017-03-29
CN205406095U (zh) 2016-07-27
FR3041807A1 (fr) 2017-03-31
US10210933B2 (en) 2019-02-19

Similar Documents

Publication Publication Date Title
CN106558340B (zh) 用于管理eeprom的写入周期的方法
US7595682B2 (en) Multi-stage charge pump without threshold drop with frequency modulation between embedded mode operations
US20220130471A1 (en) Voltage generation circuit which is capable of executing high-speed boost operation
US7072238B2 (en) Semiconductor device capable of generating ripple-free voltage internally
JPH07231647A (ja) 半導体装置
US20190371415A1 (en) Circuit having a low power charge pump for storing information in non-volatile memory during a loss of power event
TW510076B (en) A scaleable charge pump for use with a low voltage power supply
US8519779B2 (en) Semiconductor apparatus voltage supply circuit
CN106384605B (zh) 一种低功耗非易失性电子可编程存储器
WO2007013132A1 (ja) 半導体装置およびその制御方法
JP5808937B2 (ja) 半導体メモリの内部電源電圧生成回路及び内部電源電圧生成方法
Won et al. High-voltage wordline generator for low-power program operation in NAND flash memories
KR101675141B1 (ko) 차량용 메모리 전원 관리 시스템 및 그 방법
US20120275226A1 (en) Nonvolatile semiconductor memory device capable of reducing power consumption
US10770153B2 (en) Charge pump drive circuit with two switch signals
JP3757859B2 (ja) 発振回路を備えたｉｃカード
JP5087669B2 (ja) 電圧発生回路
KR100592772B1 (ko) 고전압 발생회로
JP4071572B2 (ja) 電圧制御回路及び半導体記憶装置
JP5255609B2 (ja) 電圧制御回路および電圧制御方法
CN110299173B (zh) 一种用于nor flash编程处理的可控放电模块
JP2011035949A (ja) 電源回路及び半導体装置
US7642839B2 (en) Current consumption prevention apparatus of a high voltage generator
KR101040001B1 (ko) 전압 공급 회로
US9134749B2 (en) Internal voltage generator and method of generating internal voltage

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant