CN1226334A - 抗电源故障的电可擦除和可编程非易失性存储器 - Google Patents

抗电源故障的电可擦除和可编程非易失性存储器 Download PDF

Info

Publication number
CN1226334A
CN1226334A CN97196812A CN97196812A CN1226334A CN 1226334 A CN1226334 A CN 1226334A CN 97196812 A CN97196812 A CN 97196812A CN 97196812 A CN97196812 A CN 97196812A CN 1226334 A CN1226334 A CN 1226334A
Authority
CN
China
Prior art keywords
vpp
high voltage
voltage
transistor
storer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN97196812A
Other languages
English (en)
Other versions
CN1132191C (zh
Inventor
J·科瓦尔斯基
M·马丁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inside Technologies SA
Original Assignee
Inside Technologies SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inside Technologies SA filed Critical Inside Technologies SA
Publication of CN1226334A publication Critical patent/CN1226334A/zh
Application granted granted Critical
Publication of CN1132191C publication Critical patent/CN1132191C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0701—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G11C16/225—Preventing erasure, programming or reading when power supply voltages are outside the required ranges
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Power Engineering (AREA)
  • Read Only Memory (AREA)
  • Connection Of Batteries Or Terminals (AREA)

Abstract

当存储器(10)电源电压(VCC)故障发生在编程或擦除操作期间时为减小错误数据写入电可擦除和可编程非易失性存储器(10)(EEPROM)的危险,存储器(10)包括产生编程或擦除高电压(Vpp)的装置(30),为保持给存储器单元( Ci,j)供电的高电压(Vpp)而设的装置(SWi,TIi)及在编程或擦除操作期间要求的时间内足以供电以保持高电压(Vpp)的电容(Chv,CR2)。本发明尤其用于安装在芯片卡和电子标签的EEPROM存储器。

Description

抗电源故障的电可擦除和 可编程非易失性存储器
本发明涉及EEPROM，即电可擦除和可编程非易失性存储器。
因其有益特性，EEPROM存储器近年有重要发展。事实上，通过施加通常称为Vpp的高电压，这些存储器能够随意地编程和擦除。一旦编程或擦除，在没有电源时它们仍长久地保持信息。由于这些特性，EEPROM存储器是将信息或事务处理数据存入装在便携式支座上的没有自带电源的微型电路的优选装置，例如该微型电路是仅当使用时才接电源的芯片卡和电子标签。
图1示意地表示上述类型微型电路1的结构，其装有包括多个行列配置存储单元Ci,j的EEPROM存储器10。微型电路还包括逻辑电路20(包括布线逻辑或微处理器)以及元件链30，该元件链30使得从微型电路1的大约3到5V电源电压Vcc产生存储器10擦除或编程操作必需的高电压Vpp。串联配置的产生高电压Vpp的链30包括例如为由振荡器31提供的时钟信号H驱动的电荷泵32的升压电路，稳定电容Chv，电压调节器33和电压Vpp的整形电路34。
当要进行擦除或编程操作时，逻辑电路20把启动信号ACTVPP加到振荡器31，电荷泵32从电压Vcc提供大约22到25V的高电压Vhv。电压Vhv加到稳定电容Chv和其输出提供大约15到20V电压Vpp的调节器33的输入。在链30的末端，整形电路34把电压Vpp逐渐地以图2所示斜波(ramp)形式加到存储单元Ci,j。
存储器10中，利用分别接收由逻辑电路20送来的地址ADRWL和ADRBL的行译码器DWL和列译码器DBL来选择单元Ci,j。对于编程(置“0”)或擦除(置“1”)单元Ci,j，利用由行译码器DWL驱动的第一组开关SWWL和由列译码器DBL驱动的第二组开关SWBL将高电压Vpp送入单元Ci,j。利用由逻辑电路20控制的能在编程或擦除操作之间选择的操作选择电路COM还可将电压Vpp送到存储器10的其它内部节点。
为了精确进行编程或擦除操作，在确定时间，大约4到5ms，高电压Vpp应该保持是必须的，以便进行必须的电荷到存储单元Ci,j的转换。现在芯片卡或电子标签内使用EEPROM存储器的问题是产生高电压Vpp的电源电压Vcc能够在任何时刻因用户的误操作(例如突然从阅读器中取出芯片卡)或者因能量的不良传输，尤其当电压Vcc是通过电磁感应传输时(无接触芯片卡)发生断电。如果因凑巧或因舞弊企图，在写操作要求的几个毫秒期间电源电压发生故障，则正在存储过程中的数据可能出现未被存储或者带有误差被存储的危险。当正存储的数据是贷币值时这个问题尤其令人为难。
现有技术中，这个问题作为没有自备电源微型电路所用EEPROM存储器的固有缺陷是容许的，电源故障情况带来的这个过程仅是微型电路1的逻辑电路20置零(复位)，而不用关注存储器。然而法国专利2703501提出给每行EEPROM存储器增加辅助单元以防止在电源故障期间写入有误差的数据。但是，这个方案具体涉及根据所谓“算盘”(counting frame)方法的单位递减计数(unit down counting)，不能解决通常的前述问题。
因此，本发明目的是在电源电压不幸故障时保护EEPROM存储器免于写入错误数据的危险。
为实现这个目的，本发明是基于首先注意到在EEPROM存储器中，存储单元编程或擦除操作是用极小的电流消耗进行的。例如，在用浮栅MOS晶体管设计的EEPROM存储器中，电压Vpp是加在MOS晶体管栅极G和漏极D之间，而这两个电极是相互绝缘的。
因此，本发明的第一思想是在编程或擦除操作所需的时间内保持电压Vpp。根据上述事实，实现这种保持在技术上是可能的，例如利用容性元件。本发明的另一思想是当电源电压断电时保持把高电压送到存储单元的通路。事实上，申请人已注意到，在常规EEPROM存储器中，电源电压Vcc断电暗示着在正在编程或擦除过程中把电压Vpp送到单元的电通路的断开。
本发明尤其是提供了电可编程和可擦除存储器，其包括从电源电压产生编程或擦除高电压的装置，在正在编程或擦除过程中电源电压发生故障的情况下保持将高电压送到存储单元之通路的装置，以及能够保持高电压的电容。
根据一个实例，在正在编程或擦除过程中保持将高电压送到单元之通路的装置包括由高电压送电的存储器开关，其输出控制高电压传送晶体管，存储单元选择晶体管和接地晶体管。
有利的是，能够维持高电压的电容包括出现在高电压产生装置中的稳定电容。
有利的是，当通过斜波发生电路施加高电压时，存储器包括在电源电压发生故障的情况下禁止斜波发生电路工作的装置。
本发明还涉及当电源电压故障发生在存储单元正在编程或擦除操作期间时减小将错误数据写入电可编程和可擦除存储器的危险的一种方法，该存储器包括产生编程或擦除高电压的装置，该方法包括步骤的要点是：当失去电源电压时保持将高电压送到存储单元的通路，以及在编程或擦除操作的必需时间内保持高电压。
下面根据对本发明方法和EEPROM存储器实例的说明并连同附图的说明将更详细地描述本发明的上述特性、优点及其它方面。
图1是已经说明用方框形式表示装有EEPROM存储器的微型电路通常构形。
图2表示具有斜波信号方式的EEPROM存储器编程或擦除高电压的曲线图，
图3是根据本发明的EEPROM存储器电示意图，
图4以更详细的方式表示图3存储器的开关元件，
图5是根据产生图2电压斜波电路的本发明的电示意图。
图6是根据本发明用于检测电源电压故障的电路示意图，
图7是根据本发明用于检测编程或擦除高电压的电路示意图，
图8是提供禁止图5斜波产生电路工作信号的电路的逻辑图，
图9表示图6检测电路的选择实例，
图10是表示包括根据本发明存储器的微型电路工作的流程图。
为了减小将错误数据记录到其类型已结合图1说明的EEPROM存储器10中的危险，本发明提供了技术方案，使得即使在电源电压Vcc消失时仍保证已经开始的编程或擦除操作进行到底。确切地说，本发明提供了下述方案。
(A)当没有电源电压Vcc时保持将高电压Vpp送到存储单元Ci,j的通路，
(B)至少在编程或擦除操作必须的时间内保持高电压Vpp。为了这个目的，可使用在集成有存储器的硅芯片外部的电容，但是这可能意味着工业缺陷，尤其是对于制造芯片卡或电子标签。利用已经出现在产生高电压Vpp的链30中的电容元件，特别是利用已经说明的稳定电容Chv，本发明最佳地提供了保持高电压。
(C)禁止或关断用于产生高电压Vpp的链30中可能消耗电流的元件。这个可作为选择的最后方案使得可减小保持电压Vpp之电容元件的值，因此减小了其体积。
首先将说明对应于方案A的EEPROM存储器实例。
方案A：保持传送高电压Vpp的通路
图3以详细的方式表示了根据本发明的EEPROM存储器10的实例，其通常构形已结合图1做了说明。为了简单缘故，所表示的存储器10仅包括六个存储单元Ci,j，以行列配置，下标i和j具有值1到3，分别表示各单元Ci,j中的行和列号。
按常规方式的每个存储单元Ci,j包括接入晶体管TAi,j(accesstransistor)和通过其漏极D连接到接入晶体管TAi,j的浮栅晶体管TFGi,j。各浮栅晶体管TFGi,j通过其源极S连接到导线AG。由所有其它的浮栅晶体管共享的导线AG在编程操作期间被引入浮置电位，在擦除操作期间被引入0电位(地)。相同行(相同下标i)的浮栅晶体管TFGi,j的栅极G通过公共导线WLi(WL1,WL2,WL3)连接到行选择晶体管TSWLi(TSWL1,TSWL2,TSWL3)的源极S。相同行单元的接入晶体管TAi,j栅极G经公共导线WLSi(WLS1,WLS2,WLS3)连接到行选择晶体管TSWLi的栅极。行选择晶体管TSWLi的漏极D全部连接到编程晶体管TPGR1的漏极D和擦除晶体管TDEL的源极S。当图1的链30启动时，编程晶体管TPGR1的源极S连接到地，擦除晶体管TDEL接收其漏极D上的高电压Vpp。另外，相同列接入晶体管TAi,j漏极D经公共导线BLi(BL1,BL2,BL3)连接到列选择晶体管TSBLi(TSBL1,TSBL2,TSBL3)的源极S。最后，列选择晶体管TSBLi(TSBL1,TSBL2,TSBL3)漏极D全部连接到其漏极D接收高电压Vpp的编程晶体管TPGR2源极S。
根据本发明，使电压Vpp送到存储器10的晶体管子的栅极G，单元Ci,j选择和接地，这里行选择晶体管TSWL1,TSWL2,TSWL3，编程晶体管TPGR1,TPGR2，擦除晶体管TDEL和列选择晶体管TSBL1,TSBL2,TSBL3分别是由存储器开关SW1,SW2,SW3,SW4,SW5,SW6,SW7,SW8,SW9驱动，即使在电源电压Vcc消失时其在其输出端OUT仍维持电压Vpp或0电压(地)。各个开关SWi包括连接到上述晶体管之一之栅极的输出端OUT，控制输入端IN1，及接收高电压Vpp的电源输入端IN2。开关SW1,SW2,SW3的控制输入端IN1经隔离晶体管TI1,TI2,TI3由行译码器DWL的输出端S1,S2,S3驱动。开关SW4,SW5,SW6的控制输入端IN1经隔离晶体管TI4,TI5,TI6由操作译码器DOP的输出端S1,S2,S3驱动。最后，开关SW7,SW8,SW9的控制输入端IN1经隔离晶体管TI7,TI8,TI9由列译码器DBL的输出端S1,S2,S3驱动(以建立图1表示的通常构成的对应，开关单元SWWL和SWBL及操作选择电路COM在图3中已用虚线限定)。这里，隔离晶体管TI1到TI9是其栅极G由信号Vx控制的MOS晶体管。Vx信号将在下面说明。
图4表示根据本发明的存储器开关SWi的实例。该开关包括二个头对脚配置的由高电压Vpp供电的倒相门INV1,INV2。门INV1的输出形成开关SWi的输出OUT并馈回到门INV2的输入。门INV2的输出形成开关的控制输入IN1并馈回到门INV1的输入。倒相门INV1,IVN2在这里是CMOS型并且每个包括PMOS晶体管TSW1及对应的TSW3和NMOS晶体管TSW2及对应的TSW4，高电压Vpp加在PMOS晶体管的源极S上。能够看出，只要有电压Vpp，开关SWi的闭环结构就能够长久地保持它们输出OUT的状态。而且，通过在输入IN1上的反向控制就能够改变输出OUT的状态，这里为了设计简单开关作为倒相器。但是应注意到开关SWi可以设计成非倒相器，例如利用四个闭环的倒相门或者利用任何本领域技术人员已知的电子装置即可实现。
为完成存储器10单元Ci,j的编程或擦除操作，即使在电源电压Vcc故障的情况下，一些开关SWi的输出OUT一定要置1(即到电压Vpp)，并保持该状态。让我们结合图3作为例子再次考虑希望编程(即设置逻辑状态“1’)单元C1,1。为选择单元C1,1，晶体管TSWL1,TA1,1和TSBL1要处于ON(导通)状态。晶体管TPGR2一定要处于ON状态以便把电压Vpp送到浮栅晶体管TFG1,1的漏极D，并且为了将晶体管TFG1,1的栅极G接地并通过晶体管TFG1,1的隧道效应完成电荷转移，晶体管TPGR1一定要处于ON。因此一定要完成下述操作：
(ⅰ)启动图1所示高电压Vpp产生链，
(ⅱ)行译码器DWL的输出S1，操作译码器DOP的输出S1和S2及列译码器DBL的输出S1置0，所有其它译码器输出置1，即电压Vcc，译码器以常规方式由电压Vcc供电。
(ⅲ)Vx信号置1及隔离晶体管TIi处于ON状态，以便为了译码器DWL,DOP,DBL的输出驱动存储器开关SW1到SW9的输入IN1。在该步骤结束时，开关SW1,SW4,SW5及SW7的输出端OUT上和其输出端OUT接地(逻辑“0”)的开关SW2,SW3,SW6,SW8,SW9的输入端IN1上要为电压Vpp(开关SWi的逻辑“1’)。在开关SW2,SW3,SW6,SW8,SW9输入端IN1上出现电压Vpp时，对应隔离晶体管TI2,TI3,TI6,TI8,TI9的源极S处于比其电压为Vcc的漏极D为更高的电势，这些晶体管处于OFF(截止)状态，因此将电压Vpp和电压Vcc隔离开。
一旦已经完成这些操作，晶体管TSWL1,TA1,1,TPGR1,TPGR2和TSBL1在其栅极G接收电压Vpp，并且处于ON状态。电压Vpp经晶体管TSBL1和TPGR2送到浮栅晶体管TFG1.1的漏极D。TFG1.1的栅极G经晶体管TPGR1和TSWL1接地。通过晶体管TFG1,1浮栅中的隧道效应开始通常的电荷转移过程并在几个毫秒内完成。
更有利的是，如果编程过程中电压Vcc出现故障，以及如果因电源断电使译码器DWL,DOP,DBL的输出变为0，只要有电压Vpp，则开关SWi维持其输出OUT状态，并保持电压Vpp的传递。而且，假定传递0电压(地)的晶体管TPGR1是由开关SW4控制的，并且只要存在电压Vpp就保留在ON状态。现有技术中，这种晶体管是由电压Vcc控制的，这样电压Vcc故障就暗示着接地通路的断开。最后，本发明的优点还体现在擦除操作中(转换到一行单元Ci,j的逻辑状态“0”)，其要求导通晶体管TDEL和该行的晶体管TSWLi以擦除。
为获得本发明的第一个目的，所需要的是确保在编程或擦除操作要求的时间内保持电压Vpp。作为本发明的第二个目的既不是以不可接受的方式增加用于此的电容尺寸，也不使用外部电容，首先要做所需要的目的在于电压Vcc故障的情况下使所谓消耗的电流应当尽可能的低(方案C)。
方案C：断开或禁止某些元件
在图1所示链30的情况，能够使保持电压Vpp的电容放电的元件仅是调节器33和斜波发生器34，其工作常暗示消耗小的电流。事实上，当电压Vcc消失时，振荡器31和电荷泵32(或者任何其它的升压电路)停止工作。
图5展示了一组包括调节器33和当电源电压发生故障时不消耗电流的斜波发生器34的特别简单的实例，斜波发生器34能够由信号STPRAMP禁止。
调节器33按常规方式包括MOS晶体管33-1，其栅极G经电阻33-2反馈到漏极。晶体管33-1的栅极G由提供参考电压Vref的齐纳二极晶体管33-3偏置。称调节器33输出端的电压为Vppreg。
在斜波发生器34的输入端，电压Vppreg加到晶体管TR1漏极D和电阻R的一端。电阻R的另一端接到晶体管TR1的栅极G和电容CR1的阳极。电容CR1的阴极接到晶体管TR2的栅极G和电流源IR，其将低值的充电电流Ic加到电容CR1。晶体管TR2具有连接到晶体管TR1栅极G的漏极D。其源极S经晶体管TR3接地，晶体管TR3作为与晶体管TR4串联配置的二极晶体管工作(栅极反馈到漏极)。晶体管TR4的栅极G由当电源电压断电时被置0的信号STPRAMP控制。斜波发生电路34的输出由晶体管TR1的源极S承担并由电容CR2调节。
当信号STPRAMP为1(晶体管TR4导通)及电压Vppreg在电路34的输入端快速上升(电荷泵由振荡器21启动)时，在电容CR1阴极上的电压V1快速上升，因为充电电流Ic被选为足够小以致于电容CR1不能极快地吸收因电压Vppreg的出现引起的电压变化。当电压V1变为比2VT值大时，VT是晶体管TR2、TR3的阈值电压，晶体管TR2导通并减低出现在晶体管TR1栅极上的电压V2的增长速度。由于电容CR1的电荷，电压V2缓慢增加直到它达到Vppreg值为止。电压Vpp等于电压V2减去晶体管TR1的阈值电压VT。图2表示的电压Vpp的曲线展示了具有斜波形状的第一部分，继之以Vpp等于其最大值Vppmax的平坦区。
(1)    Vppmax=Vppreg-VT这里指定VT为晶体管TR1的阈值。
能够看出，斜波发生期间电流消耗主要是由于晶体管TR2,TR3,TR4和流过调节器33齐纳二极晶体管33-3的电流。当信号STPRAMP置0时，晶体管TR4和晶体管TR2及TR3不再导通，也不消耗。电容CR1变成浮置，晶体管TR1栅极上的电压V2很快地升高到电压Vppreg。贮存在电容Chv的电荷传送到电容CR2，齐纳二极晶体管33-3阻塞，电压VPP在很短的时间内达到其最大值Vppmax，如图2虚线所示。
方案B：保持电压Vpp
下面将展示链30的内部电容，即电容Chv,CR1,CR2，其仅假定为保持高电压Vpp，而不需要使这些电容所占硅面积不可容许的增加。
再参考图5，能够看出，当信号STPRAMP置0时，电荷泵32输出端的电容Chv一定要能够确保其电荷传送到电容CR2，目的在于电压Vpp极快地升到足以承担已开始的编程或擦除过程的继续。在已给出的特定实例中，在STPRAMP转换到0时刻贮存在链30中的全部电荷Q1等于：
(2)    Q1=VhvChv+K Vppreg CR1+(KVppreg-VT)CR2(KVppreg-VT)为电源电压Vpp断电时电压Vpp的值，K为包括在0和1之间的参数，VT为晶体管TR1的阈值电压。
电荷转换后，Chv端子上的电压Vhv大约等于Vppreg，调节器33的晶体管33-1作为简单二极晶体管，齐纳二极晶体管33-3不再导通。如果精确发生电荷转换，则总电荷Q1可写成：
(3)    Q1=Vprog(Chv+CR1+CR2)-VTCR2
Vprog指定为电荷转换后编程电压Vpp的最后值。
将方程(2)和(3)结合，可推出：
(4)    Chv=(Vprog-KVppreg)(CR1+CR2)/[Vhv-Vprog]
一旦已经选定编程电压Vprog，电容Chv的确定便是本领域技术人员实际的事情。一定要考虑到，尽管已经做了关注，集成电路技术固有的漏电流仍存在。例如，如果选定下值。
CR1=5PF,CR2=3PF,Vhv=22V,Vppreg=20V,Vprog=19V并且如果假定电荷转换在75％的电压斜波下完成，K等于0.75，方程(4)给出Chv等于10.6PF最小值，其意味着，加上电容CR1和CR2，则整个链30的总等效电容大约为18PF。在漏电流为10nA时，这个电容允许保持电压Vprog1.8毫秒，在该周期结束时电压仅下降1V，其足以保证良好编程。
电容Chv尺寸优化
从方程(4)可得，因K项小，转换电荷所必需的电容Chv值总是较大。因此，如果希望电容Chv为低值和小尺寸，同时使得电荷转换到电容CR2，则K项一定要接近1并且电压Vcc故障最好发生在电压Vpp最接近其最大值Vppmax的时刻。
这里，本发明思想是：当电压Vpp具有低于电压Vpp从此开始作用于存储单元Ci,j的有效阈值Vppmin的值时，不传送信号STPRAMP。一般对于采用浮栅晶体管的EEPROM存储器该阈值Vppmin大约15V。本发明这个可选方案能够优化电容Chv尺寸，并且另一方面，尽管当电压Vpp产生链30已启动但编程或擦除操作还没有实际开始时，还能够避免电容Chv的电荷转移。
图6,7和8表示在前述条件下能够发生信号STPRAMP的电路。图6电路40是检测电压Vcc故障的电路，其产生故障信号VCCDET。图7电路50能够在电压Vpp达到有效阈值Vppmin时产生信号DETECT。最后，图8展示了合成VCCDET和DETECT以产生信号STPRAMP的逻辑电路。按通常的方式，注意到，用在图6,7和8电路设计的大多数逻辑门由电压Vppreg供电，目的是不受电压Vcc故障影响。这些逻辑门最好利用CMOS技术实现，以便不在转换周期消耗电流。
图6电路40包括MOS晶体管41，其在栅极G上接收电源电压Vcc。晶体管41源极S利用两个串联配置的并作为二极晶体管工作的MOS晶体管42,43接地。晶体管41漏极D经电流源44耦合到电压Vppreg,以及耦合到倒相门45的输入。门45输出馈入传送信号VCCDET的第二倒相门46的输入。当电压Vcc低于为晶体管41,42,43阈值电压之和的阈值Vccmin时，信号VCCDET转换成1。例如Vccmin可选择等于3V。
图7电路50包括分开电压Vpp且由二个电容51,52构成的桥。分压桥中点53连接到MOS晶体管54的栅极G。选择电容51和52使得当电压Vpp达到其有效值Vppmin时中点电压等于晶体管54的阈值电压VT。晶体管54源极S接地并且其漏极D接到倒相门55的输入，其输出传送信号DETECT。门55的逻辑状态通过由电压Vppreg供电的P型MOS晶体管56稳定。最后，经倒相门58由信号ACTVPP控制的MOS晶体管57耦合分压桥中点53到地。因此，当信号ACTVPP为0时，即在产生电压Vpp的链30启动周期以外，电路50是阻塞的，输出DETECT为0。当ACTVPP置为1时，中点53的电压升高直到其达到晶体管54的阈值电压VT。此刻，电压Vpp等于Vppmin，晶体管54导通，信号DETECT转换到1。
从图8可见，信号VCCDET和DETECT由与非(NAND)型逻辑门60合成，其输出传送信号STPRAMP。为了信号STPRAMP转换到0和禁止图5的斜波发生电路34,VCCDET和DETECT必须两者都为1。
另外，再参考图7，能够看出，信号DETECT能够用来产生控制存储器10隔离晶体管TIi的信号Vx(图3)。信号Vx由在其输入端接收信号DETECT的倒相门59传送，因此当电压Vpp达到有效阈值Vppmin时转换为0。优点在于信号Vx自动复位，并且当信号DETECT转换到1时隔离开关Ti闭合。因此，在电压Vcc进一步故障的情况下，将不能出现信号Vx不为0时能够通过开关Ti的逆向电流。
图9表示图6电路40选择例40’。电路40’通过监测调节器33输出端电压Vppreg而不是监测电压Vcc自身来检测电压Vcc的故障。优点是根据本发明避免了因太短时间而不能调节启动保护机构的电压Vcc的微小故障或波动。传递电流Ivpp的第一电流源61配置在调节器33的输出和在其栅极G接收信号DETECT的NMOS晶体管62的漏极D之间。晶体管62源极S经传送电流Ignd的第二电流源63耦合接地。晶体管62漏极D馈入由电压Vppreg供电的倒相门64的输入并传送信号VCCDET。最后，由信号DETECT控制的NMOS晶体管65配置在电压Vppreg和倒相门64输入之间。调节电流源61和63使得当电压Vppreg在其通常值Vregnom时电流Ivpp大于电流Ignd。当信号DETECT转换到1时，晶体管62导通，电流Ivpp超过电流Ignd且晶体管62漏极D上的电压接近Vppreg。如果电压Vppreg下降，尤其因电源的电压Vcc故障下降，则电流Ivpp下降，漏极D电压下降并引起其输出VCCDET转换到1的倒相门64的转换。另一方面，当信号DETECT为0时，电路40’阻塞，晶体管65把信号VCCDET设置为0。因此，只要信号DETECT不为1，信号VCCDECT就不能转换到1。因此图8的与非门变为没用，信号VCCDET的非信号/VCCDET就能用作为信号STPRAMP。
前面已经处理了包括各种功能与微型电路1成整体的EEPROM存储器的保护，其是用逻辑电路20表示的。在芯片卡领域，这些功能例如是事务处理操作管理，能与欺诈作斗争的实现编码操作等，EEPROM存储器在微型电路1是用作为数据记录和存储装置。但是很明显，本发明可以用到不包括逻辑电路20的微型电路1中，即仅是EEPROM微型电路，能够从外部控制的译码器DWL,DOP和DBL。
当微型电路1包括刚刚引用的功能时，本发明的实现在一些应用中出现与电压Vcc微小故障的存在相联系的困难，即其持续时间小于编程或擦除操作持续时间。事实上，如果当按现有技术常用方式转换时逻辑电路20系统地复位(置零)的话，则能够发生逻辑电路20初始化存储器的新编程操作或读操作，同时在微小故障之前开始的编程操作还没有结束。在这种情况下，本发明提供了下面的附加方案：
(D)当电源电压Vcc出现时提供至少等于编程或擦除操作持续时间的延迟(temporization)步骤。该延迟步骤之后，能够复位逻辑电路20。
(E)只有在链30的输出端出现高电压Vpp的时候进行延迟步骤。方案D的这种可选择方案要点可在于确定电容Chv在进行延迟步骤之前是否是处于充电或放电状态。事实上，在电压Vcc接通时微型电路1“唤醒”时，并不知道电压Vcc出现是否随有微小故障或长持续时间的关断。检查Vpp或Vhv的出现使得有利地避免这种麻烦。完成这种检查的简单方法的要点在于读出图7电路50的输出。如果信号DETECT为1，则一定要延迟逻辑电路20的复位。
(F)产生电压Vpp的链30是在延迟期间被启动。该方案是方案D和E的改进。事实上，如果在接通电压(例如因信号DETECT为1)时电压Vpp不为零，能够有利的重新启动电荷泵32的工作，代替在电流编程或擦除操作结束时仅让电容Chv和CR2(图5)承担；
微型电路1的这种工作模式由图10的流程图70来表示。当电压Vcc接通时(步骤71)，逻辑电路20检查电压Vpp是否出现(步骤72)。该检查的要点可在于检查电压Vpp是否高于Vppmin，例如利用信号DETECT。如果检查结果是Yes，电路20就启动链30(步骤74，ACTVPP=1)并等待几个毫秒(步骤75,TEMPO)。然后，电路20产生其自己的复位(步骤76,RST)。如果步骤72的检查是否定的，电路20立即在其供电之后复位(步骤73,RST)。
前述中，已经描述了实现本发明的例子，这是与使用浮栅晶体管EEPROM存储器的特定结构和产生高电压Vpp链的特定结构相联系的。从这里所给信息和例子本领域技术人员将会把本发明应用于EEPROM存储器的其它类型，就这些存储器在编程或擦除周期内不消耗电流这一点上来说，其通常总是如此。
另外，斜波发生电路34可以是不必要的，依赖于所用EEPROM存储器类型。我们记得将电压斜波Vpp加在存储单元目的仅在于保护单元免于缓慢损坏，其可能引起于在各次编程或擦除操作时突然加电压Vpp。可以证明这种电压斜波对某些类型的单元是必须的，尤其是对那些使用浮栅晶体管的。但是，这个电压斜波对编程不是必须的。而且，本领域技术人员注意到的事实是：使用本发明在异常情况关断该电压斜波对单元寿命并没有显著影响。最后，电荷泵的使用不是必须的，因为本领域技术人员知道设计升压电路的其它方式。

Claims (18)

1．电可擦除和可编程存储器(10)，包括从电源电压(Vcc)产生编程或擦除高电压(Vpp)的装置(30)，特征在于其包括装置(SWi，TIi)，用于在电源电压(Vcc)故障的情况下保持将高压(Vpp)送到正在编程或擦除过程中的存储单元(Ci,j)的通路，以及能够保持高电压(Vpp)的电容(Chv,CR2)。
2．根据权利要求1的存储器，其中保持将高电压(Vpp)送到正在编程或擦除过程中的单元的通路的装置包括由高电压(Vpp)供电其输出(OUT)控制用于传送高电压(Vpp)的晶体管(TPGR1,TPGR2)的开关(SWi)，用于选择存储单元的晶体管(TSWLi,TSBLi)以及接地晶体管(TPGR1)。
3．根据权利要求2的存储器，其中存储器开关(SWi)包括至少二个由高电压(Vpp)供电的并利用隔离晶体管(TIi)控制的闭环倒相门(INV1,INV2)。
4．根据前述权利要求之一的存储器，其中所述能够保持高电压(Vpp)的电容包括出现在用于产生高电压的所述装置(30)中的稳定电容(Chv)。
5．根据权利要求1至4之一的存储器，其中所述高电压(Vpp)的应用是利用产生斜波(Vpp)的电路(34)，包括在电源电压(Vcc)故障的情况下禁止所述斜波发生电路(34)的装置(TR4,40,40’,50,60)。
6．根据权利要求5的存储器，其中所述用于禁止斜波发生电路(34)的装置(TR4,40,50,60)包括：
--检测电源电压(Vcc)故障的电路(40,40’)，其在检测电源电压故障时启动；
--当斜波电压(Vpp)达到有效阈值(Vppmin)时启动(DETECT)的用于监视斜波发生电路(34)输出端电压(Vpp)的电路(50)，当两个电路启动时斜波发生电路(34)被禁止。
7．根据权利要求6的存储器，其中检测电源电压(Vpp)故障的电路(40)设计成监视电源电压并且当电源电压低于预先确定的阈值(Vccmin)时启动。
8．根据权利要求6的存储器，其中检测电源电压故障的电路(40’)设计成监视加在斜波发生电路(34)的高电压(Vppreg)并且当高电压(Vppreg)低于其正常值(Vregnom)时启动。
9．微型电路(1)，包括根据权利要求1至8之一的存储器(10)和使用存储器(10)作为存储数据的装置的逻辑电路(20)。
10．根据权利要求9的微型电路，其中，当电源电压(Vcc)出现时，逻辑电路(20)的启动延迟大约为存储器(10)编程或擦除操作持续时间的时间间隔。
11．根据权利要求10的微型电路，其中逻辑电路(20)的启动的延迟是以在产生高电压(Vpp)的装置(30)的输出端出现高电压(Vpp)为条件的。
12．当存储单元(Ci,j)编程或擦除操作期间发生所述存储器(10)电源电压(Vcc)故障时减小将错误数据写入电可擦除和可编程存储器(10)的危险的方法，存储器(10)包括用于产生编程或擦除高电压(Vpp)的装置，特征在于：其包括步骤的要点是：
--当电源电压(Vcc)断电时保持将高电压(Vpp)送到存储单元(Ci,j)的通路，和
--在编程或擦除操作所必需的时间内保持高电压(Vpp)。
13．根据权利要求12的方法，其中高电压(Vpp)的维持至少是由用于产生高电压(Vpp)的装置(30)的内电容(Chv,CR2)承担的。
14．根据权利要求12和13之一的方法，其中，为保持传送高电压(Vpp)的通路，提供有由高电压供电的存储器开关(SWi)，其输出(OUT)控制用于传送高电压(Vpp)的晶体管(TPGR1,TPGR2)，用于选择存储单元的晶体管(TSWLi,TSBLi)，以及提供接地晶体管(TPGR1)。
15．根据权利要求12至14之一的方法，还包括步骤的要点在于关断或禁止能够消耗电流的存储电路(34)。
16．根据权利要求12至15之一的方法，其中如果加在存储器(10)的高电压(Vpp)在发生电源电压(Vcc)故障的时刻大于或等于有效阈值(Vppmin)则保持传送高电压(Vpp)的通路。
17．根据权利要求12至16之一的方法，其中，电源电压(Vcc)故障检测的要点在于确定电源电压是否低于预先确定的阈值(Vccmin)。
18．根据权利要求12至16之一的方法，其中，电源电压(Vcc)故障检测的要点在于确定出现在产生高电压(Vpp)装置的电压(Vppreg)是否低于其正常值(Vregnom)。
CN97196812A 1996-06-07 1997-05-27 抗电源故障的电可擦除和可编程非易失性存储器 Expired - Lifetime CN1132191C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR96/07462 1996-06-07
FR9607462A FR2749698B1 (fr) 1996-06-07 1996-06-07 Memoire remanente effacable et programmable electriquement, protegee contre les coupures d'alimentation

Publications (2)

Publication Number Publication Date
CN1226334A true CN1226334A (zh) 1999-08-18
CN1132191C CN1132191C (zh) 2003-12-24

Family

ID=9493092

Family Applications (1)

Application Number Title Priority Date Filing Date
CN97196812A Expired - Lifetime CN1132191C (zh) 1996-06-07 1997-05-27 抗电源故障的电可擦除和可编程非易失性存储器

Country Status (9)

Country Link
EP (1) EP0902949B1 (zh)
JP (1) JP4129497B2 (zh)
CN (1) CN1132191C (zh)
AT (1) ATE190428T1 (zh)
AU (1) AU714734B2 (zh)
CA (1) CA2257339C (zh)
DE (1) DE69701395T2 (zh)
FR (1) FR2749698B1 (zh)
WO (1) WO1997048100A1 (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100365652C (zh) * 2003-07-11 2008-01-30 艾斯奥托公司 对混合型便携式对象中的存储器的管理方法
CN100428203C (zh) * 2006-11-23 2008-10-22 北京飞天诚信科技有限公司 基于非易失性存储的便携式设备的实现掉电保护的方法
CN101656108B (zh) * 2008-08-19 2012-06-27 杭州士兰微电子股份有限公司 电源供电电路及应用方法
CN103345942A (zh) * 2013-07-03 2013-10-09 上海华力微电子有限公司 解析存储器操作类型错误的方法及其装置
CN105404346A (zh) * 2015-12-22 2016-03-16 上海华虹宏力半导体制造有限公司 电压调整、高压产生和存储器电路
CN105631965A (zh) * 2014-10-30 2016-06-01 中车大连电力牵引研发中心有限公司 车载wtb报文记录仪
CN106448731A (zh) * 2015-08-06 2017-02-22 意法半导体(鲁塞)公司 用于管理eeprom存储器单元中的数据的写入周期的方法和系统
CN106459236A (zh) * 2014-11-27 2017-02-22 株式会社Lg化学 用于制备超吸收性聚合物的方法和由此制备的超吸收性聚合物
CN106558340A (zh) * 2015-09-24 2017-04-05 意法半导体(鲁塞)公司 用于管理eeprom的写入周期的方法
CN107403644A (zh) * 2017-05-22 2017-11-28 宜鼎国际股份有限公司 具备异常电源保护的闪存装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5768208A (en) * 1996-06-18 1998-06-16 Microchip Technology Incorporated Fail safe non-volatile memory programming system and method therefor
US5943263A (en) 1997-01-08 1999-08-24 Micron Technology, Inc. Apparatus and method for programming voltage protection in a non-volatile memory system
FR2770325B1 (fr) * 1997-10-29 2001-10-05 Sgs Thomson Microelectronics Circuit generateur de tension pour programmer ou effacer une memoire qui utilise des transistors a grille flottante
DE69816032D1 (de) * 1998-04-30 2003-08-07 St Microelectronics Srl Verfahren zur Sicherung von Daten im Falle unerwünschter Unterbrechnungen während ein Programmzyklus eines nichtflüchtigen Speichers, und ein nichtflüchtiger Speicher
JP4248624B2 (ja) * 1998-07-03 2009-04-02 株式会社デンソー 内燃機関用電子制御装置。
JP4231572B2 (ja) * 1998-07-07 2009-03-04 沖電気工業株式会社 電圧監視回路及びそれを内蔵したメモリカード
JP4133166B2 (ja) 2002-09-25 2008-08-13 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
KR100888842B1 (ko) * 2007-06-28 2009-03-17 삼성전자주식회사 읽기 전압을 최적화할 수 있는 플래시 메모리 장치 및그것의 독출 전압 설정 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2604555B1 (fr) * 1986-09-30 1988-11-10 Eurotechnique Sa Circuit integre du type circuit logique comportant une memoire non volatile programmable electriquement
JP2507576B2 (ja) * 1988-12-28 1996-06-12 株式会社東芝 半導体不揮発性メモリ
EP0598475A3 (en) * 1992-11-17 1995-03-22 Advanced Micro Devices Inc Device and method for protecting a programmable logic circuit against input overvoltages.
US5371709A (en) * 1993-04-01 1994-12-06 Microchip Technology Incorporated Power management system for serial EEPROM device
JPH07248977A (ja) * 1994-03-10 1995-09-26 Fuji Electric Co Ltd 不揮発性メモリ回路

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100365652C (zh) * 2003-07-11 2008-01-30 艾斯奥托公司 对混合型便携式对象中的存储器的管理方法
CN100428203C (zh) * 2006-11-23 2008-10-22 北京飞天诚信科技有限公司 基于非易失性存储的便携式设备的实现掉电保护的方法
CN101656108B (zh) * 2008-08-19 2012-06-27 杭州士兰微电子股份有限公司 电源供电电路及应用方法
CN103345942A (zh) * 2013-07-03 2013-10-09 上海华力微电子有限公司 解析存储器操作类型错误的方法及其装置
CN103345942B (zh) * 2013-07-03 2016-03-02 上海华力微电子有限公司 解析存储器操作类型错误的方法及其装置
CN105631965A (zh) * 2014-10-30 2016-06-01 中车大连电力牵引研发中心有限公司 车载wtb报文记录仪
CN106459236A (zh) * 2014-11-27 2017-02-22 株式会社Lg化学 用于制备超吸收性聚合物的方法和由此制备的超吸收性聚合物
CN106448731A (zh) * 2015-08-06 2017-02-22 意法半导体(鲁塞)公司 用于管理eeprom存储器单元中的数据的写入周期的方法和系统
CN106558340A (zh) * 2015-09-24 2017-04-05 意法半导体(鲁塞)公司 用于管理eeprom的写入周期的方法
CN106558340B (zh) * 2015-09-24 2021-02-26 意法半导体(鲁塞)公司 用于管理eeprom的写入周期的方法
CN105404346A (zh) * 2015-12-22 2016-03-16 上海华虹宏力半导体制造有限公司 电压调整、高压产生和存储器电路
CN107403644A (zh) * 2017-05-22 2017-11-28 宜鼎国际股份有限公司 具备异常电源保护的闪存装置
CN107403644B (zh) * 2017-05-22 2020-01-10 宜鼎国际股份有限公司 具备异常电源保护的闪存装置

Also Published As

Publication number Publication date
WO1997048100A1 (fr) 1997-12-18
AU3096497A (en) 1998-01-07
JP4129497B2 (ja) 2008-08-06
EP0902949B1 (fr) 2000-03-08
AU714734B2 (en) 2000-01-13
CN1132191C (zh) 2003-12-24
CA2257339C (fr) 2006-09-19
JP2000512054A (ja) 2000-09-12
EP0902949A1 (fr) 1999-03-24
DE69701395T2 (de) 2000-09-07
DE69701395D1 (de) 2000-04-13
FR2749698A1 (fr) 1997-12-12
ATE190428T1 (de) 2000-03-15
FR2749698B1 (fr) 1998-09-04
CA2257339A1 (fr) 1997-12-18

Similar Documents

Publication Publication Date Title
CN1132191C (zh) 抗电源故障的电可擦除和可编程非易失性存储器
US7269073B2 (en) Nonvolatile semiconductor memory
CN100383894C (zh) 集成电路及操作集成电路的方法
CN100576358C (zh) 对存储器进行的锁存编程及方法
JP4047375B2 (ja) フラッシュｅｅｐｒｏｍメモリの逐次プログラミング
KR960000616B1 (ko) 불휘발성 반도체 메모리 장치
JP2003257187A (ja) 不揮発性メモリ、ｉｃカード及びデータ処理装置
CN1319234A (zh) 具有内部刷新的快擦写存储器阵列
TW200805379A (en) Non-volatile semiconductor memory with page erase
US6038190A (en) Electrically erasable and programmable non-volatile memory protected against power supply failure
CN101345085A (zh) 闪存设备以及擦除闪存设备的方法
CN102449704A (zh) 存储器擦除方法及装置
CN1054945C (zh) 电可擦可编程只读存储器,有其之存储器件和集成电路板
US6762959B2 (en) Low-power nonvolatile semiconductor memory device
CN106384605B (zh) 一种低功耗非易失性电子可编程存储器
US6515911B2 (en) Circuit structure for providing a hierarchical decoding in semiconductor memory devices
US8310879B2 (en) Method of programming an electrically programmable and erasable non-volatile memory point, and corresponding memory device
US5153854A (en) EEPROM memory system having selectable programming voltage for low power readability
CN100514496C (zh) 擦除快闪存储器单元的方法及应用此方法的快闪存储器装置
US6950346B2 (en) Flash memory for reducing peak current
EP0942432B1 (en) Non-volatile semiconductor storage device
KR100470947B1 (ko) 전원공급불량에대해보호되는전기적으로삭제및프로그램가능한비휘발성메모리
CN111522428B (zh) 微控制器内嵌入闪存电源调节方法
EP0356571B1 (en) Control circuit for eeprom
CN1222246A (zh) 非逸失性半导体存储器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee
CP03 Change of name, title or address

Address after: French Meileyi

Patentee after: Internal security company

Address before: The French Shengkelimentelisi Pula cerce

Patentee before: Inside Technologies

CX01 Expiry of patent term

Granted publication date: 20031224

CX01 Expiry of patent term