JP5087669B2 - 電圧発生回路 - Google Patents
電圧発生回路 Download PDFInfo
- Publication number
- JP5087669B2 JP5087669B2 JP2010245284A JP2010245284A JP5087669B2 JP 5087669 B2 JP5087669 B2 JP 5087669B2 JP 2010245284 A JP2010245284 A JP 2010245284A JP 2010245284 A JP2010245284 A JP 2010245284A JP 5087669 B2 JP5087669 B2 JP 5087669B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- output
- booster circuit
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Read Only Memory (AREA)
- Dc-Dc Converters (AREA)
Description
図2は、第1の実施形態に係る昇圧回路7の一例を示している。この昇圧回路7は、チャージポンプ回路11を含んでいる。このチャージポンプ回路11は、例えば図示せぬダイオード接続された複数のトランジスタの直列回路と、これらダイオードの接続ノードに一端が接続され、他端にクロック信号が供給される複数のキャパシタにより構成されている。チャージポンプ回路11の構成は、これに限定されるものではない。チャージポンプ回路11には、例えば電源電圧VDDと、ポンプ回路を動作可能とするポンプイネーブル信号PMPENと、後述する検知回路から供給されるフラグ信号FLGと、クロック信号CLKが供給される。チャージポンプ回路11は、電源電圧VDDを昇圧し、これより高い電圧VPPを発生する。この電圧VPPは、出力端から出力される。
図5は、第2の実施形態を示している。図5において、図2と同一部分には同一符号を付し、異なる部分についてのみ説明する。
図6は、第3の実施形態を示すものであり、図5と同一部分には、同一符号を付し、異なる部分についてのみ説明する。
一般に、チャージポンプ回路の出力電圧には、昇圧開始時にリップル成分が生じる。このリップル成分を抑制するため、図4、図7に示すように、チャージポンプ回路11の出力端に抵抗とキャパシタにより構成されたフィルタFLTを設けることを検討する。このフィルタFLTを設けることにより、図8に示すように、チャージポンプ回路11のリップル成分を含む出力電圧VPP_RPから、リップル成分を抑制した出力電圧VPPを生成することができる。
Claims (5)
- 第1、第2動作モードにおいて、第1の電圧を出力する第1の昇圧回路と、
前記第1の昇圧回路に接続され、第1動作モード時に前記第1の電圧を第2の電圧として出力する第1の出力回路と、
前記第1の昇圧回路に接続され、第1動作モード時に前記第1の電圧より低い第3の電圧を出力する整流回路と、
前記第1の昇圧回路に接続され、前記第2動作モード時に前記整流回路を短絡するとともに、前記第1の電圧を第4の電圧として出力する第2の出力回路と、
前記第1、第2の出力回路から供給される前記第3、第4の電圧をそれぞれ検知する検知回路と
を備え、
前記第1の出力回路は、
前記第1の昇圧回路に接続され、前記第1動作モード時に前記第1の電圧より高い第5の電圧を発生する第2の昇圧回路と、
前記第2の昇圧回路から供給される前記第5の電圧に基づき、前記第1の昇圧回路から供給される前記第1の電圧を前記第2の電圧として出力する第1のトランジスタと、
前記第2の昇圧回路から供給される前記第5の電圧に基づき、前記整流回路から供給される前記第3の電圧を出力する第2のトランジスタと
を有し、
前記第2の出力回路は、
前記第2動作モード時に前記第1の電圧より高い第6の電圧を発生する第3の昇圧回路と、
前記整流回路の両端間に直列接続され、前記第3の昇圧回路から供給される前記第6の電圧に基づき前記第4の電圧を出力する第3、第4のトランジスタと
を具備する電圧発生回路。 - 第1、第2動作モードにおいて、第1の電圧を出力する第1の昇圧回路と、
前記第1の昇圧回路に接続され、第1動作モード時に前記第1の電圧を第2の電圧として出力する第1の出力回路と、
前記第1の昇圧回路に接続され、第1動作モード時に前記第1の電圧より低い第3の電圧を出力する整流回路と、
前記第1の昇圧回路に接続され、前記第2動作モード時に前記整流回路を短絡するとともに、前記第1の電圧を第4の電圧として出力する第2の出力回路と、
前記第1、第2の出力回路から供給される前記第3、第4の電圧をそれぞれ検知する検知回路と
を具備する電圧発生回路。 - 前記第2の出力回路は、
前記第2動作モード時に前記第1の電圧より高い第5の電圧を発生する第2の昇圧回路と、
前記電流通路の一端が前記第1の昇圧回路に接続され、前記第2の昇圧回路から供給される前記第5の電圧に基づき整流回路を短絡する第1のトランジスタと、
前記第2動作モード時に前記第1の電圧より高い第6の電圧を発生する第3の昇圧回路と、
電流通路の一端が前記第1のトランジスタの電流通路の他端に接続され、前記第3の昇圧回路から供給される前記第6の電圧に基づき前記第4の電圧を出力する第2のトランジスタと
を具備する請求項2記載の電圧発生回路。 - 前記第1の出力回路は、
前記第1動作モード時に、前記第1の昇圧回路から出力される前記第1の電圧より高い第7の電圧を出力する第4の昇圧回路と、
電流通路が前記第1の昇圧回路と前記整流回路の一端との間に接続され、第4の昇圧回路から供給される前記第7の電圧に基づき前記第1の昇圧回路から供給される前記第1の電圧を前記第2の電圧として出力する第3のトランジスタと、
前記第1動作モード時に、前記第1の昇圧回路から出力される前記第1の電圧より高い第8の電圧を出力する第5の昇圧回路と、
電流通路が前記整流回路の他端と前記第1のトランジスタの電流通路の他端間に接続され、前記第5の昇圧回路から供給される前記第8の電圧により駆動される第4のトランジスタと
を具備する請求項3記載の電圧発生回路。 - 前記第2の昇圧回路から出力される前記第5の電圧の位相、又は、前記第3の昇圧回路から出力される前記第6の電圧の位相は、前記第1の昇圧回路から出力される前記第1の電圧の位相とずれている請求項1、3、4のいずれかに記載の電圧発生回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010245284A JP5087669B2 (ja) | 2010-11-01 | 2010-11-01 | 電圧発生回路 |
US13/239,948 US8593874B2 (en) | 2010-11-01 | 2011-09-22 | Voltage generation circuit which is capable of reducing circuit area |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010245284A JP5087669B2 (ja) | 2010-11-01 | 2010-11-01 | 電圧発生回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012099176A JP2012099176A (ja) | 2012-05-24 |
JP5087669B2 true JP5087669B2 (ja) | 2012-12-05 |
Family
ID=45996630
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010245284A Active JP5087669B2 (ja) | 2010-11-01 | 2010-11-01 | 電圧発生回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8593874B2 (ja) |
JP (1) | JP5087669B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8476964B1 (en) * | 2012-05-17 | 2013-07-02 | Emerson Electric Co. | Obtaining elevated output voltages from charge pump circuits |
CN104485132B (zh) * | 2014-12-30 | 2017-12-08 | 上海华虹宏力半导体制造有限公司 | 数据擦除电路 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030028560A (ko) * | 2000-08-04 | 2003-04-08 | 닛뽄덴끼 가부시끼가이샤 | 타이머 회로 및 상기 타이머 회로를 내장한 반도체 메모리 |
JP4908064B2 (ja) | 2005-08-19 | 2012-04-04 | 株式会社東芝 | 半導体集積回路装置 |
JP4846314B2 (ja) | 2005-09-22 | 2011-12-28 | 株式会社東芝 | 半導体記憶装置 |
JP5072731B2 (ja) | 2008-06-23 | 2012-11-14 | 株式会社東芝 | 定電圧昇圧電源 |
JP2010124618A (ja) * | 2008-11-20 | 2010-06-03 | Toshiba Corp | 電源回路 |
US8223576B2 (en) * | 2009-03-31 | 2012-07-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Regulators regulating charge pump and memory circuits thereof |
-
2010
- 2010-11-01 JP JP2010245284A patent/JP5087669B2/ja active Active
-
2011
- 2011-09-22 US US13/239,948 patent/US8593874B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20120106255A1 (en) | 2012-05-03 |
JP2012099176A (ja) | 2012-05-24 |
US8593874B2 (en) | 2013-11-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10192594B2 (en) | Semiconductor device | |
US11250919B2 (en) | Voltage generation circuit which is capable of executing high-speed boost operation | |
US7663960B2 (en) | Voltage supply circuit and semiconductor memory | |
US7042788B2 (en) | Power supply circuit and semiconductor storage device with the power supply circuit | |
US20100124140A1 (en) | Power supply circuit and nand-type flash memory | |
JP2005267734A (ja) | 昇圧回路及びそれを用いた不揮発性メモリ | |
US20110182125A1 (en) | Semiconductor memory device, semiconductor device, and method of data erase in the semiconductor memory device | |
JP5087669B2 (ja) | 電圧発生回路 | |
JP2012226805A (ja) | 半導体メモリの内部電源電圧生成回路及び内部電源電圧生成方法 | |
US20120275226A1 (en) | Nonvolatile semiconductor memory device capable of reducing power consumption | |
JP5255609B2 (ja) | 電圧制御回路および電圧制御方法 | |
JP4698592B2 (ja) | 電圧制御回路および半導体装置 | |
JP2007220298A (ja) | 半導体集積回路装置 | |
JP2007323684A (ja) | 半導体集積回路 | |
JP2013020677A (ja) | 半導体装置 | |
JP2008011629A (ja) | チャージポンプ回路 | |
KR20100088924A (ko) | 불휘발성 메모리 장치 | |
JPWO2004075202A1 (ja) | 電圧検出回路、半導体装置、及び電圧検出回路の制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120405 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20120405 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20120416 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20120518 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120605 |
|
RD07 | Notification of extinguishment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7427 Effective date: 20120607 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20120607 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120724 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120817 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120910 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5087669 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150914 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |