KR20100088924A - 불휘발성 메모리 장치 - Google Patents

불휘발성 메모리 장치 Download PDF

Info

Publication number
KR20100088924A
KR20100088924A KR1020090008069A KR20090008069A KR20100088924A KR 20100088924 A KR20100088924 A KR 20100088924A KR 1020090008069 A KR1020090008069 A KR 1020090008069A KR 20090008069 A KR20090008069 A KR 20090008069A KR 20100088924 A KR20100088924 A KR 20100088924A
Authority
KR
South Korea
Prior art keywords
high voltage
clock
signal
clock signal
response
Prior art date
Application number
KR1020090008069A
Other languages
English (en)
Inventor
이석규
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090008069A priority Critical patent/KR20100088924A/ko
Publication of KR20100088924A publication Critical patent/KR20100088924A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device

Landscapes

  • Read Only Memory (AREA)

Abstract

본 발명은 불휘발성 메모리 장치에 관한 것으로, 클럭 신호에 응답하여 입력되는 고전압을 스위칭하여 메모리 셀 어레이에 출력하는 고전압 스위치 회로와, 상기 고전압과 기준 전압을 비교하여 검출 신호를 생성하는 검출 신호 생성부, 및 상기 검출 신호에 응답하여 상기 클럭 신호를 생성하거나 클럭 신호 생성을 정지시키는 클럭 생성 회로를 포함하는 불휘발성 메모리 장치를 개시하는 데 있다.
고전압 스위치, 클럭, 워드라인

Description

불휘발성 메모리 장치{Nonvolatile memory device}
본 발명은 불휘발성 메모리 장치에 관한 것으로, 특히 고전압을 워드라인에 인가하는 고전압 스위치 회로를 포함하는 불휘발성 메모리 장치에 관한 것이다.
플래시 메모리나 EEPROM 장치와 같은 불휘발성 메모리 소자에 있어서, 프로그램 동작 및 소거 동작 시에 다른 디바이스에 비해 훨씬 높은 고전압(VPP)이 필요하다. 이러한 고전압(VPP)은 외부 전원전압보다 높은 전압으로서 내부적으로 발생되므로, 이 고전압(VPP)을 스위칭하거나 워드라인에 고전압을 전달하기 위한 고전압 스위치가 필요하다.이 고전압 스위치가 NMOS 트랜지스터로 이루어졌을 경우에 NMOS 트랜지스터의 게이트에는 입력되는 고전압(VPP)보다 더 높은 전압이 필요하다. 이를 위해서는 고전압 스위치인 NMOS 트랜지스터의 게이트를 부스팅하는 부스팅 회로가 필요하게 된다.
도 1은 불휘발성 메모리 소자를 나타내는 구성도이다.
도 1을 참조하면, 불휘발성 메모리 소자는 고전압을 생성하는 고전압 펌 프(11)와 고전압 펌프(11)에서 생성된 고전압(Vpp)을 메모리 셀(13)에 전송하는 고전압 스위치(12)를 포함한다.
이때 고전압 스위치(12)는 인가되는 클럭인 인가받아 내부에서 점차 상승되는 클럭 신호로 부스팅시켜 트랜지스터에 인가하여 고전압(Vpp)을 메모리 셀(13)에 전송한다.
그러나 종래 기술에 따른 고전압 스위치(12)는 메모리 셀(13) 인가되는 고전압(Vpp)이 일정 전위 이상으로 상승하여도 클럭 신호는 계속 인가된다. 그러나 글럭 신호가 계속 인가되어도 인가되는 고전압(Vpp)은 증가하지 않으므로 메모리 셀(13) 인가되는 고전압(Vpp)도 일정하다. 즉, 필요 없는 클럭 신호가 계속 인가되어 회로의 불필요한 전력 소모가 발생한다.
본 발명이 이루고자 하는 기술적 과제는 고전압 스위치 회로를 통해 고전압이 다수의 워드라인에 인가되는 불휘발성 메모리 소자에 있어서, 상기 고전압이 일정 전압 이상으로 상기 워드라인에 인가되면 상기 고전압 스위치 회로에 인가되는 클럭을 중단함으로써, 클럭 발생에 의한 전력 소모를 감소시킬 수 있는 불휘발성 메모리 소자를 제공하는 데 있다.
본 발명의 일실시 예에 따른 불휘발성 메모리 소자는 클럭 신호에 응답하여 입력되는 고전압을 스위칭하여 메모리 셀 어레이에 출력하는 고전압 스위치 회로와, 상기 고전압과 기준 전압을 비교하여 검출 신호를 생성하는 검출 신호 생성부, 및 상기 검출 신호에 응답하여 상기 클럭 신호를 생성하거나 클럭 신호 생성을 정지시키는 클럭 생성 회로를 포함한다.
상기 클럭 생성부는 상기 검출 신호에 응답하여 클럭 인에이블 신호 또는 클럭 디스에이블 신호를 생성하는 클럭 인에이블 신호 생성부, 및 상기 클럭 인에이블 신호에 응답하여 상기 클럭 신호를 생성하거나, 상기 클럭 디스에이블 신호에 응답하여 상기 클럭 신호를 생성하는 동작을 정지시키는 클럭 생성부를 포함한다.
상기 검출 신호 생성부는 상기 고전압 스위치 회로 및 상기 메모리 셀 어레이와 동일한 구조의 기준 회로를 포함하며, 상기 기준 회로에 인가된 상기 고전압 이 상기 기준 전압보다 클 경우 상기 클럭 디스에이블 신호가 출력되도록 상기 검출 신호를 생성하고, 상기 고전압이 상기 기준 전압보다 작을 경우 상기 클럭 인에이블 신호가 출력된다.
상기 고전압이 상기 일정 전위 이하로 드랍될 경우, 디스에이블된 상기 클럭 신호가 인에이블되어 상기 고전압 스위치 회로에 인가되는 불휘발성 메모리 소자.
상기 클럭 신호는 부스팅되어 점차 상승하는 전위를 갖는다.
상기 고전압은 상기 클럭 신호의 전위에 비례하여 상기 메모리 셀에 스위칭되며, 상기 고전압이 일정 전위 이상으로 상승하면, 상기 클럭 신호의 전위가 상승하여도 상기 고전압의 전위는 일정 레벨을 유지한다.
본 발명의 일실시 예에 따르면, 고전압 스위치 회로를 통해 고전압이 다수의 워드라인에 인가되는 불휘발성 메모리 소자에 있어서, 상기 고전압이 일정 전압 이상으로 상기 워드라인에 인가되면 상기 고전압 스위치 회로에 인가되는 클럭을 중단함으로써, 클럭 발생에 의한 전력 소모를 감소시킬 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예는 본 발명의 개시가 완전하 도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 2는 본 발명의 일실시 예에 따른 불휘발성 메모리 소자를 설명하기 위한 구성도이다.
도 2를 참조하면, 불휘발성 메모리 소자(100)는 고전압 펌프(110), 고전압 스위치 회로(120), 메모리 셀 어레이(130), 검출 신호 생성부(140), 클럭 인에이블 신호 생성부(150), 및 클럭 생성부(160)를 포함한다.
고전압 펌프(110)는 소자의 프로그램 동작 또는 독출 동작시 사용되는 고전압(Vpp)을 생성한다.
고전압 스위치 회로(120)는 워드 라인 어드레스 신호(WL_Ad)와 점차 상승하는 클럭 신호(CLK)에 응답하여 고전압(Vpp)을 선택된 워드라인 (WL<0> 내지 WL<31> 중 어느 하나)에 인가한다. 고전압 스위치 회로(120)는 다수의 워드라인(WL<0> 내지 WL<31>)과 각각 연결된 다수의 고전압 트랜지스터로 구성될 수 있다. 다수의 고전압 트랜지스터는 워드 라인 어드레스 신호(WL_Ad)에 따라 선택되며, 점차 상승하는 클럭 신호(CLK)가 게이트에 인가되어 고전압(Vpp)을 연결된 워드라인(WL<0> 내지 WL<31> 중 어느 하나)에 인가한다. 클럭 신호(CLK)는 일정 주기를 갖는 클럭을 이용하여 캐패시터에 충방전 시켜 점차 상승하도록 생성한다.
메모리 셀 어레이(130)는 다수의 워드라인(WL<0> 내지 WL<31>)에 연결된 메모리 셀들을 포함하며, 워드라인(WL<0> 내지 WL<31>)에 인가되는 전압에 따라 프로 그램 또는 독출된다.
검출 신호 생성부(140)는 고전압(Vpp)과 기준 전압을 이용하여 검출 신호(DET)를 생성한다. 이를 좀더 상세하게 설명하면, 검출 신호 생성부(140)는 고전압 스위치 회로(140) 및 메모리 셀 어레이(130)과 동일한 구조의 기준 회로를 포함하도록 구성할 수 있으며, 동작시 기준 회로에 인가되는 고전압(Vpp)이 상승하거나 하강할 때 기준 전압(Vref)과 비교하여 검출 신호(DET)를 출력한다.
클럭 인에이블 신호 생성부(150)는 검출 신호(DET)에 응답하여 클럭 인에이블 신호(EN) 또는 클럭 디스에이블 신호(DIS)를 출력한다.
클럭 생성부(160)는 워드라인 어드레스 신호(WL_Ad)와 클럭 인에이블 신호(EN) 또는 클럭 디스에이블 신호(DIS)에 응답하여 클럭 신호(CLK)를 출력하거나, 클럭 신호(CLK) 생성 동작을 정지시킨다.
도 3은 본 발명의 일실시 예에 따른 불휘발성 메모리 소자의 고전압 스위치 회로(120)의 동작을 설명하기 위한 클럭 신호(CLK)와 고전압(Vpp)의 출력 파형도이다.
도 2 및 도 3을 참조하여 본 발명의 일실시 예에 따른 불휘발성 메모리 소자의 동작을 설명하면 다음과 같다.
먼저 고전압 펌프(110)에서 펌핑 동작을 실시하여 내부 전원을 고전압(Vpp)으로 상승시켜 출력한다.
고전압 스위치 회로(120)는 인가되는 워드라인 어드레스 신호(WL_Ad)에 응답 하여 다수의 워드라인(WL<0> 내지 WL<31>) 중 선택된 워드라인과 연결된 스위치를 선택한다. 스위치의 게이트에는 점차 상승하는 클럭 신호(CLK)가 인가되어 고전압(Vpp)을 선택된 워드라인(WL<0> 내지 WL<31> 중 어느 하나)에 츨력한다. 이때 인가되는 클럭 신호(CLK)에 응답하여 선택된 워드라인(WL<0> 내지 WL<31> 중 어느 하나)에 출력되는 고전압(Vpp)의 전위 레벨은 도 3과 같다. 즉, 클럭 신호(CLK)가 상승할수록 출력되는 고전압(Vpp)의 전위 레벨도 상승한다.
출력된 고전압(Vpp)은 메모리 셀 어레이(130)에 인가되어 프로그램 동작을 실시한다.
고전압 스위치 회로(120)에서 출력되는 고전압(Vpp)이 입력되는 고전압(Vpp)과 같을 경우 클럭 신호(CLK)가 상승하여도 출력되는 고전압(Vpp)은 상승되지 않는다.
검출 신호 생성부(140)는 고전압(Vpp)을 인가받아 기준 전압(Vref)와 비교하여 기준 전압(Vref)보다 고전압(Vpp)이 높을 경우 검출 신호(DET)를 출력한다. 클럭 인에이블 신호 생성부(150)는 검출 신호(DET)에 응답하여 클럭 디스에이블 신호(DIS)를 출력한다. 클럭 생성부(160)는 클럭 디스에이블 신호(DIS)에 의해 클럭 신호(CLK) 생성 동작을 멈취 전력 소모를 방지한다.
이 후, 고전압(Vpp)이 드롭도디어 기준 전압(Vref) 보다 낮을 경우, 검출 신호 생성부(140)는 이를 검출하여 검출 신호(DET)를 생성하고, 클럭 인에이블 신호 생성부(150)는 검출 신호(DET)에 응답하여 클럭 인에이블 신호(EN)를 출력한다. 클럭 생성부(160)는 클럭 인에이블 신호(EN)에 의해 클럭 신호(CLK) 생성 동작을 다 시 시작하여 고전압 스위치 회로(120)에 출력한다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시 예에서 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1은 불휘발성 메모리 소자를 나타내는 구성도이다.
도 2는 본 발명의 일실시 예에 따른 불휘발성 메모리 소자를 설명하기 위한 구성도이다.
도 3은 본 발명의 일실시 예에 따른 불휘발성 메모리 소자의 고전압 스위치 회로(120)의 동작을 설명하기 위한 클럭 신호(CLK)와 고전압(Vpp)의 출력 파형도이다.
<도면의 주요 부분에 대한 부호 설명>
100 : 불휘발성 메모리 소자 110 : 고전압 펌프
120 : 고전압 스위치 회로 130 : 메모리 셀 어레이
140 : 검출 신호 생성부 150 : 클럭 인에이블 신호 생성부
160 : 클럭 생성부

Claims (10)

  1. 클럭 신호에 응답하여 입력되는 고전압을 스위칭하여 메모리 셀 어레이에 출력하는 고전압 스위치 회로를 포함하며,
    상기 고전압이 일정 전위 이상으로 상기 메모리 셀 어레이에 스위칭될 경우, 상기 클럭 신호는 디스에이블되는 불휘발성 메모리 소자.
  2. 제 1 항에 있어서,
    상기 고전압이 상기 일정 전위 이하로 드랍될 경우, 디스에이블된 상기 클럭 신호가 인에이블되어 상기 고전압 스위치 회로에 인가되는 불휘발성 메모리 소자.
  3. 제 1 항에 있어서,
    상기 클럭 신호는 부스팅되어 점차 상승하는 전위를 갖는 불휘발성 메모리 소자.
  4. 제 3 항에 있어서,
    상기 고전압은 상기 클럭 신호의 전위에 비례하여 상기 메모리 셀에 스위칭 되며, 상기 고전압이 일정 전위 이상으로 상승하면, 상기 클럭 신호의 전위가 상승하여도 상기 고전압의 전위는 일정 레벨을 유지하는 불휘발성 메모리 소자.
  5. 클럭 신호에 응답하여 입력되는 고전압을 스위칭하여 메모리 셀 어레이에 출력하는 고전압 스위치 회로;
    상기 고전압과 기준 전압을 비교하여 검출 신호를 생성하는 검출 신호 생성부; 및
    상기 검출 신호에 응답하여 상기 클럭 신호를 생성하거나 클럭 신호 생성을 정지시키는 클럭 생성 회로를 포함하는 불휘발성 메모리 소자.
  6. 제 5 항에 있어서,
    상기 클럭 생성부는 상기 검출 신호에 응답하여 클럭 인에이블 신호 또는 클럭 디스에이블 신호를 생성하는 클럭 인에이블 신호 생성부; 및
    상기 클럭 인에이블 신호에 응답하여 상기 클럭 신호를 생성하거나, 상기 클럭 디스에이블 신호에 응답하여 상기 클럭 신호를 생성하는 동작을 정지시키는 클럭 생성부를 포함하는 불휘발성 메모리 소자.
  7. 제 5 항에 있어서,
    상기 검출 신호 생성부는 상기 고전압 스위치 회로 및 상기 메모리 셀 어레이와 동일한 구조의 기준 회로를 포함하며, 상기 기준 회로에 인가된 상기 고전압이 상기 기준 전압보다 클 경우 상기 클럭 디스에이블 신호가 출력되도록 상기 검출 신호를 생성하고, 상기 고전압이 상기 기준 전압보다 작을 경우 상기 클럭 인에이블 신호가 출력되도록 상기 검출 신호를 생성하는 불휘발성 메모리 소자.
  8. 제 5 항에 있어서,
    상기 고전압이 상기 일정 전위 이하로 드랍될 경우, 디스에이블된 상기 클럭 신호가 인에이블되어 상기 고전압 스위치 회로에 인가되는 불휘발성 메모리 소자.
  9. 제 5 항에 있어서,
    상기 클럭 신호는 부스팅되어 점차 상승하는 전위를 갖는 불휘발성 메모리 소자.
  10. 제 9 항에 있어서,
    상기 고전압은 상기 클럭 신호의 전위에 비례하여 상기 메모리 셀에 스위칭 되며, 상기 고전압이 일정 전위 이상으로 상승하면, 상기 클럭 신호의 전위가 상승하여도 상기 고전압의 전위는 일정 레벨을 유지하는 불휘발성 메모리 소자.
KR1020090008069A 2009-02-02 2009-02-02 불휘발성 메모리 장치 KR20100088924A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090008069A KR20100088924A (ko) 2009-02-02 2009-02-02 불휘발성 메모리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090008069A KR20100088924A (ko) 2009-02-02 2009-02-02 불휘발성 메모리 장치

Publications (1)

Publication Number Publication Date
KR20100088924A true KR20100088924A (ko) 2010-08-11

Family

ID=42754939

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090008069A KR20100088924A (ko) 2009-02-02 2009-02-02 불휘발성 메모리 장치

Country Status (1)

Country Link
KR (1) KR20100088924A (ko)

Similar Documents

Publication Publication Date Title
US11742033B2 (en) Voltage generation circuit which is capable of executing high-speed boost operation
US7772914B2 (en) Clock control circuit and voltage pumping device using the same
US20100124140A1 (en) Power supply circuit and nand-type flash memory
JP2018007355A (ja) 昇圧回路
US7576523B2 (en) Power supply circuit and semiconductor memory
JP2012226805A (ja) 半導体メモリの内部電源電圧生成回路及び内部電源電圧生成方法
US20120275226A1 (en) Nonvolatile semiconductor memory device capable of reducing power consumption
US6836178B2 (en) Boosting circuit
KR20100088920A (ko) 반도체 소자의 내부 전압 생성 회로
JP5087669B2 (ja) 電圧発生回路
KR20100088924A (ko) 불휘발성 메모리 장치
JP4435203B2 (ja) 半導体集積回路装置
KR20100028193A (ko) 고전압 스위치 회로 및 이를 구비한 불휘발성 메모리 소자
KR100592772B1 (ko) 고전압 발생회로
US12002520B2 (en) Voltage generation circuit which is capable of executing high-speed boost operation
US7554386B2 (en) High voltage generation circuit and method for reducing peak current and power noise for a semiconductor memory device
JP5255609B2 (ja) 電圧制御回路および電圧制御方法
KR100845798B1 (ko) 전압 생성 회로 및 이를 이용한 반도체 메모리 장치
JP2004079036A (ja) 電圧制御回路及び半導体記憶装置
JP4478170B2 (ja) 半導体集積回路装置
KR101040001B1 (ko) 전압 공급 회로
JP2014211941A (ja) 半導体集積回路装置
KR20140064017A (ko) 차지 펌프 회로 및 이를 포함하는 내부전압 생성회로

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination