JP2010124618A - 電源回路 - Google Patents
電源回路 Download PDFInfo
- Publication number
- JP2010124618A JP2010124618A JP2008296473A JP2008296473A JP2010124618A JP 2010124618 A JP2010124618 A JP 2010124618A JP 2008296473 A JP2008296473 A JP 2008296473A JP 2008296473 A JP2008296473 A JP 2008296473A JP 2010124618 A JP2010124618 A JP 2010124618A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- circuit
- signal
- booster circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/12—Programming voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Read Only Memory (AREA)
- Dc-Dc Converters (AREA)
Abstract
【課題】MOSトランジスタの絶縁破壊を抑制することが可能な電源回路を提供する。
【解決手段】電源回路100の制御回路は、第1の比較増幅器の第1の活性化信号に応じて第1の昇圧回路を第1の昇圧能力で昇圧動作を開始させてから規定期間経過後は、強制的に第2の比較増幅器の出力信号に応じて第1の昇圧回路を第1の昇圧能力で昇圧動作させるように、制御クロック信号を出力する。
【選択図】図1
【解決手段】電源回路100の制御回路は、第1の比較増幅器の第1の活性化信号に応じて第1の昇圧回路を第1の昇圧能力で昇圧動作を開始させてから規定期間経過後は、強制的に第2の比較増幅器の出力信号に応じて第1の昇圧回路を第1の昇圧能力で昇圧動作させるように、制御クロック信号を出力する。
【選択図】図1
Description
本発明は、電源電圧を昇圧する昇圧回路を備えた電源回路に関するものである。
従来、例えば、NAND型EEPROM等の不揮発性半導体記憶装置に昇圧回路により電源電圧を昇圧して供給する電源回路がある。
この従来の電源回路には、電源から供給された電圧を昇圧し、出力電圧を生成するVPP昇圧回路と、出力電圧をモニタするための抵抗回路と、この抵抗回路により得られたモニタ電圧の値に基づいてVPP昇圧回路の活性化/不活性化を指示するための信号を出力する比較検出回路と、を備えるものがある(例えば、特許文献1参照。)。
この電源回路は、出力電圧が負荷の接続により低下すると、比較検出回路がこの出力電圧の低下を検出し、VPP昇圧回路に活性化させるための信号を出力して、VPP昇圧回路が昇圧動作をすることにより所望の電圧値に復帰させることができる。
さらに、他の従来の電源回路には、該VPP昇圧回路と出力端子との間に接続されたnMOSトランジスタと、このnMOSトランジスタのゲートに該VPP昇圧回路の出力を昇圧した電圧を印可するローカル昇圧回路と、をさらに備えるものがある。
ここで、該ローカル昇圧回路の昇圧動作が該VPP昇圧回路の昇圧に比べて遅い場合、例えば、0Vから高電圧(例えば26V)まで昇圧したときに、該nMOSトランジスタのゲートとソースとの間に大きな電位差が生じ、該nMOSトランジスタが絶縁破壊され得る。
特開2003−199329号公報
本発明は、MOSトランジスタの絶縁破壊を抑制することが可能な電源回路を提供することを目的とする。
本発明の一態様に係る実施例に従った電源回路は、
設定電圧を出力するための出力端子と、
電源から供給された電圧を昇圧して出力する第1の昇圧回路と、
前記第1の昇圧回路の出力と前記出力端子との間に接続されたnMOSトランジスタと、
前記第1の昇圧回路が出力する電圧を昇圧して前記nMOSトランジスタのゲートに出力する第2の昇圧回路と、
前記出力端子から出力される電圧を第1の分圧比で分圧した第1のモニタ電圧を出力し、且つ、前記出力端子から出力される電圧を前記第1の分圧比よりも小さい第2の分圧比で分圧した第2のモニタ電圧を出力する分圧回路と、
基準電圧と前記第1のモニタ電圧とを比較して、前記第1のモニタ電圧が前記基準電圧よりも低い場合には、第1の活性化信号を出力し、一方、前記第1のモニタ電圧が前記基準電圧以上の場合には、第1の非活性化信号を出力する第1の比較増幅器と、
前記基準電圧と前記第2のモニタ電圧とを比較して、前記第2のモニタ電圧が前記基準電圧よりも低い場合には、第2の活性化信号を出力し、一方、前記第2のモニタ電圧が前記基準電圧以上の場合には第2の非活性化信号を出力する第2の比較増幅器と、
前記第1の活性化信号が入力された場合には、前記第1の昇圧回路を第1の昇圧能力で昇圧動作させ、また、前記第1の非活性化信号が入力され且つ前記第2の活性化信号が入力された場合には、前記第1の昇圧回路を前記第1の昇圧能力よりも低い第2の昇圧能力で昇圧動作させ、また前記第2の非活性化信号が入力された場合には、前記第1の昇圧回路を非活性化させる、制御クロック信号を前記第1の昇圧回路に出力する制御回路と、を備え、
前記制御回路は、
前記第1の比較増幅器の第1の活性化信号に応じて前記第1の昇圧回路を前記第1の昇圧能力で昇圧動作を開始させてから規定期間経過後は、強制的に前記第2の比較増幅器の出力信号に応じて前記第1の昇圧回路を前記第1の昇圧能力で昇圧動作させるように、前記制御クロック信号を出力することを特徴とする。
設定電圧を出力するための出力端子と、
電源から供給された電圧を昇圧して出力する第1の昇圧回路と、
前記第1の昇圧回路の出力と前記出力端子との間に接続されたnMOSトランジスタと、
前記第1の昇圧回路が出力する電圧を昇圧して前記nMOSトランジスタのゲートに出力する第2の昇圧回路と、
前記出力端子から出力される電圧を第1の分圧比で分圧した第1のモニタ電圧を出力し、且つ、前記出力端子から出力される電圧を前記第1の分圧比よりも小さい第2の分圧比で分圧した第2のモニタ電圧を出力する分圧回路と、
基準電圧と前記第1のモニタ電圧とを比較して、前記第1のモニタ電圧が前記基準電圧よりも低い場合には、第1の活性化信号を出力し、一方、前記第1のモニタ電圧が前記基準電圧以上の場合には、第1の非活性化信号を出力する第1の比較増幅器と、
前記基準電圧と前記第2のモニタ電圧とを比較して、前記第2のモニタ電圧が前記基準電圧よりも低い場合には、第2の活性化信号を出力し、一方、前記第2のモニタ電圧が前記基準電圧以上の場合には第2の非活性化信号を出力する第2の比較増幅器と、
前記第1の活性化信号が入力された場合には、前記第1の昇圧回路を第1の昇圧能力で昇圧動作させ、また、前記第1の非活性化信号が入力され且つ前記第2の活性化信号が入力された場合には、前記第1の昇圧回路を前記第1の昇圧能力よりも低い第2の昇圧能力で昇圧動作させ、また前記第2の非活性化信号が入力された場合には、前記第1の昇圧回路を非活性化させる、制御クロック信号を前記第1の昇圧回路に出力する制御回路と、を備え、
前記制御回路は、
前記第1の比較増幅器の第1の活性化信号に応じて前記第1の昇圧回路を前記第1の昇圧能力で昇圧動作を開始させてから規定期間経過後は、強制的に前記第2の比較増幅器の出力信号に応じて前記第1の昇圧回路を前記第1の昇圧能力で昇圧動作させるように、前記制御クロック信号を出力することを特徴とする。
本発明の他の態様に係る実施例に従った電源回路は、
設定電圧を出力するための出力端子と、
電源から供給された電圧を昇圧して出力する第1の昇圧回路と、
前記第1の昇圧回路の出力と前記出力端子との間に接続されたnMOSトランジスタと、
前記第1の昇圧回路が出力する電圧を昇圧して前記nMOSトランジスタのゲートに出力する第2の昇圧回路と、
前記出力端子から出力される電圧を第1の分圧比で分圧した第1のモニタ電圧を出力し、且つ、前記出力端子から出力される電圧を前記第1の分圧比よりも小さい第2の分圧比で分圧した第2のモニタ電圧を出力する分圧回路と、
基準電圧と前記第1のモニタ電圧とを比較して、前記第1のモニタ電圧が前記基準電圧よりも低い場合には、第1の活性化信号を出力し、一方、前記第1のモニタ電圧が前記基準電圧以上の場合には、第1の非活性化信号を出力する第1の比較増幅器と、
前記基準電圧と前記第2のモニタ電圧とを比較して、前記第2のモニタ電圧が前記基準電圧よりも低い場合には、第2の活性化信号を出力し、一方、前記第2のモニタ電圧が前記基準電圧以上の場合には第2の非活性化信号を出力する第2の比較増幅器と、
前記第1の活性化信号が入力された場合には、前記第1の昇圧回路を第1の昇圧能力で昇圧動作させ、また、前記第1の非活性化信号が入力され且つ前記第2の活性化信号が入力された場合には、前記第1の昇圧回路を前記第1の昇圧能力よりも低い第2の昇圧能力で昇圧動作させ、また前記第2の非活性化信号が入力された場合には、前記第1の昇圧回路を非活性化させる、制御クロック信号を前記第1の昇圧回路に出力する制御回路と、を備え、
前記制御回路は、
前記第1の比較増幅器の第1の活性化信号に応じて前記第1の昇圧回路を前記第1の昇圧能力で昇圧動作を開始させた後、初めて前記第1のモニタ電圧が前記基準電圧を超えてから規定期間経過後は、強制的に前記第2の比較増幅器の出力信号に応じて前記第1の昇圧回路を前記第1の昇圧能力で昇圧動作させるように、前記制御クロック信号を出力することを特徴とする。
設定電圧を出力するための出力端子と、
電源から供給された電圧を昇圧して出力する第1の昇圧回路と、
前記第1の昇圧回路の出力と前記出力端子との間に接続されたnMOSトランジスタと、
前記第1の昇圧回路が出力する電圧を昇圧して前記nMOSトランジスタのゲートに出力する第2の昇圧回路と、
前記出力端子から出力される電圧を第1の分圧比で分圧した第1のモニタ電圧を出力し、且つ、前記出力端子から出力される電圧を前記第1の分圧比よりも小さい第2の分圧比で分圧した第2のモニタ電圧を出力する分圧回路と、
基準電圧と前記第1のモニタ電圧とを比較して、前記第1のモニタ電圧が前記基準電圧よりも低い場合には、第1の活性化信号を出力し、一方、前記第1のモニタ電圧が前記基準電圧以上の場合には、第1の非活性化信号を出力する第1の比較増幅器と、
前記基準電圧と前記第2のモニタ電圧とを比較して、前記第2のモニタ電圧が前記基準電圧よりも低い場合には、第2の活性化信号を出力し、一方、前記第2のモニタ電圧が前記基準電圧以上の場合には第2の非活性化信号を出力する第2の比較増幅器と、
前記第1の活性化信号が入力された場合には、前記第1の昇圧回路を第1の昇圧能力で昇圧動作させ、また、前記第1の非活性化信号が入力され且つ前記第2の活性化信号が入力された場合には、前記第1の昇圧回路を前記第1の昇圧能力よりも低い第2の昇圧能力で昇圧動作させ、また前記第2の非活性化信号が入力された場合には、前記第1の昇圧回路を非活性化させる、制御クロック信号を前記第1の昇圧回路に出力する制御回路と、を備え、
前記制御回路は、
前記第1の比較増幅器の第1の活性化信号に応じて前記第1の昇圧回路を前記第1の昇圧能力で昇圧動作を開始させた後、初めて前記第1のモニタ電圧が前記基準電圧を超えてから規定期間経過後は、強制的に前記第2の比較増幅器の出力信号に応じて前記第1の昇圧回路を前記第1の昇圧能力で昇圧動作させるように、前記制御クロック信号を出力することを特徴とする。
本発明の一態様に係る実施例に従ったNAND型フラッシュメモリは、
メモリセルアレイと、
前記メモリセルアレイに対して、データ書き込み、読み出しを行うためのビット線制御回路202と、
前記メモリセルアレイに対して、制御ゲート及び選択ゲートを制御するためにロウデコーダと、
前記メモリセルアレイが形成された基板の電圧を制御するための基板電圧制御回路207と、
電源から供給された電圧を昇圧して、前記ビット線制御回路、前記ロウデコーダ、および前記基板電圧制御回路に供給する電源回路と、を備え、
前記電源回路は、
設定電圧を出力するための出力端子と、
前記電源から供給された電圧を昇圧して出力する第1の昇圧回路と、
前記第1の昇圧回路の出力と前記出力端子との間に接続されたnMOSトランジスタと、
前記第1の昇圧回路が出力する電圧を昇圧して前記nMOSトランジスタのゲートに出力する第2の昇圧回路と、
前記出力端子から出力される電圧を第1の分圧比で分圧した第1のモニタ電圧を出力し、且つ、前記出力端子から出力される電圧を前記第1の分圧比よりも小さい第2の分圧比で分圧した第2のモニタ電圧を出力する分圧回路と、
基準電圧と前記第1のモニタ電圧とを比較して、前記第1のモニタ電圧が前記基準電圧よりも低い場合には、第1の活性化信号を出力し、一方、前記第1のモニタ電圧が前記基準電圧以上の場合には、第1の非活性化信号を出力する第1の比較増幅器と、
前記基準電圧と前記第2のモニタ電圧とを比較して、前記第2のモニタ電圧が前記基準電圧よりも低い場合には、第2の活性化信号を出力し、一方、前記第2のモニタ電圧が前記基準電圧以上の場合には第2の非活性化信号を出力する第2の比較増幅器と、
前記第1の活性化信号が入力された場合には、前記第1の昇圧回路を第1の昇圧能力で昇圧動作させ、また、前記第1の非活性化信号が入力され且つ前記第2の活性化信号が入力された場合には、前記第1の昇圧回路を前記第1の昇圧能力よりも低い第2の昇圧能力で昇圧動作させ、また前記第2の非活性化信号が入力された場合には、前記第1の昇圧回路を非活性化させる、制御クロック信号を前記第1の昇圧回路に出力する制御回路と、を有し、
前記制御回路は、
前記第1の比較増幅器の第1の活性化信号に応じて前記第1の昇圧回路を前記第1の昇圧能力で昇圧動作を開始させてから規定期間経過後は、強制的に前記第2の比較増幅器の出力信号に応じて前記第1の昇圧回路を前記第1の昇圧能力で昇圧動作させるように、前記制御クロック信号を出力することを特徴とする。
メモリセルアレイと、
前記メモリセルアレイに対して、データ書き込み、読み出しを行うためのビット線制御回路202と、
前記メモリセルアレイに対して、制御ゲート及び選択ゲートを制御するためにロウデコーダと、
前記メモリセルアレイが形成された基板の電圧を制御するための基板電圧制御回路207と、
電源から供給された電圧を昇圧して、前記ビット線制御回路、前記ロウデコーダ、および前記基板電圧制御回路に供給する電源回路と、を備え、
前記電源回路は、
設定電圧を出力するための出力端子と、
前記電源から供給された電圧を昇圧して出力する第1の昇圧回路と、
前記第1の昇圧回路の出力と前記出力端子との間に接続されたnMOSトランジスタと、
前記第1の昇圧回路が出力する電圧を昇圧して前記nMOSトランジスタのゲートに出力する第2の昇圧回路と、
前記出力端子から出力される電圧を第1の分圧比で分圧した第1のモニタ電圧を出力し、且つ、前記出力端子から出力される電圧を前記第1の分圧比よりも小さい第2の分圧比で分圧した第2のモニタ電圧を出力する分圧回路と、
基準電圧と前記第1のモニタ電圧とを比較して、前記第1のモニタ電圧が前記基準電圧よりも低い場合には、第1の活性化信号を出力し、一方、前記第1のモニタ電圧が前記基準電圧以上の場合には、第1の非活性化信号を出力する第1の比較増幅器と、
前記基準電圧と前記第2のモニタ電圧とを比較して、前記第2のモニタ電圧が前記基準電圧よりも低い場合には、第2の活性化信号を出力し、一方、前記第2のモニタ電圧が前記基準電圧以上の場合には第2の非活性化信号を出力する第2の比較増幅器と、
前記第1の活性化信号が入力された場合には、前記第1の昇圧回路を第1の昇圧能力で昇圧動作させ、また、前記第1の非活性化信号が入力され且つ前記第2の活性化信号が入力された場合には、前記第1の昇圧回路を前記第1の昇圧能力よりも低い第2の昇圧能力で昇圧動作させ、また前記第2の非活性化信号が入力された場合には、前記第1の昇圧回路を非活性化させる、制御クロック信号を前記第1の昇圧回路に出力する制御回路と、を有し、
前記制御回路は、
前記第1の比較増幅器の第1の活性化信号に応じて前記第1の昇圧回路を前記第1の昇圧能力で昇圧動作を開始させてから規定期間経過後は、強制的に前記第2の比較増幅器の出力信号に応じて前記第1の昇圧回路を前記第1の昇圧能力で昇圧動作させるように、前記制御クロック信号を出力することを特徴とする。
本発明に係る電源回路によれば、MOSトランジスタの絶縁破壊を抑制することができる。
以下、本発明に係る実施例について図面に基づいて説明する。
図1は、本発明の一態様である実施例1に係る電源回路100の要部の構成を示す図である。また、図2は、図1に示す電源回路100に適用される第1の昇圧回路2の一例を示す回路図である。また、図3は、図1に示す電源回路100に適用される制御回路9の一例を示す回路図である。
図1に示すように、電源回路100は、出力端子1aと、出力端子1bと、第1の昇圧回路2と、第2の昇圧回路3と、nMOSトランジスタ4と、ダイオード5と、分圧回路6と、第1の比較増幅器7と、第2の比較増幅器8と、制御回路9と、を備える。
出力端子1aは、出力電圧VPGMを出力するためのものである。
出力端子1bは、出力電圧VPGMよりも高かい出力電圧VPGMHを出力するためのものである。
第1の昇圧回路2は、電源VCCから供給された電圧を昇圧して電圧VPPを出力するようになっている。
nMOSトランジスタ4は、第1の昇圧回路2の出力と出力端子1a、1bとの間に接続されている。電圧VPPがこのnMOSトランジスタ4で電圧降下して、出力端子1bから出力電圧VPGMHが出力される。このnMOSトランジスタ4には、例えば、高耐圧トランジスタが選択される。
ダイオード5は、例えば、nMOSトランジスタをダイオード接続して構成されている。このnMOSトランジスタには、例えば、高耐圧トランジスタが選択される。
なお、電圧VPPが上記nMOSトランジスタ4、ダイオード5で電圧降下して、出力端子1aから出力電圧VPGMが出力される。
また、出力電圧VPGMHと出力電圧VPGMとは、このダイオード5を構成するnMOSトランジスタのしきい値電圧分だけ電位差がある。
また、第2の昇圧回路3は、第1の昇圧回路2が出力する電圧VPPを昇圧してnMOSトランジスタ4のゲートに出力するようになっている。この第2の昇圧回路3が出力する電圧が、nMOSトランジスタのしきい値電圧まで上昇することにより、nMOSトランジスタがオンする。これにより、第1の昇圧回路2が出力した電圧が、出力端子1a、1bへ供給されることになる。
分圧回路6は、出力端子1aに一端が接続され、抵抗値R1を有する第1の分圧抵抗6aと、この第1の分圧抵抗6aの他端に一端が接続され、抵抗値R2を有する第2の分圧抵抗6bと、この第2の分圧抵抗6bの他端に一端が接続されるとともに接地に他端が接続され、抵抗値R3を有する第3の分圧抵抗6cと、を有する。
この分圧回路6は、出力端子1aから出力される出力電圧VPGMを第1の分圧比(R2+R3)/(R1+R2+R3)で分圧して第1のモニタ電圧Vmon1を出力する。さらに、分圧回路6は、出力端子1aから出力される出力電圧VPGMを第1の分圧比よりも小さい第2の分圧比(R3)/(R1+R2+R3)で分圧して第2のモニタ電圧Vmon2を出力するようになっている。
第1の比較増幅器7は、基準電圧VREFと第1のモニタ電圧VMON1とを比較する。この第1の比較増幅器7は、第1のモニタ電圧VMON1が基準電圧VREFよりも低い場合には、第1の活性化信号S1(“High”レベル)を出力するようになっている。一方、第1の比較増幅器7は、第1のモニタ電圧VMON1が基準電圧VREF以上の場合には、第1の非活性化信号S1(“Low”レベル)を出力するようになっている。
第2の比較増幅器8は、基準電圧VREFと第2のモニタ電圧VMON2とを比較する。この第2の比較増幅器8は、第2のモニタ電圧VMON2が基準電圧VREFよりも低い場合には、第2の活性化信号S2(“High”レベル)を出力するようになっている。一方、第2の比較増幅器8は、第2のモニタ電圧VMON2が基準電圧VREF以上の場合には第2の非活性化信号S2(“Low”レベル)を出力するようになっている。
制御回路9は、第1の活性化信号S1(“High”レベル)が入力された場合には、第1の昇圧回路2を第1の昇圧能力A1で昇圧動作させるように、制御クロック信号SCLKを第1の昇圧回路2に出力する。
また、制御回路9は、第1の非活性化信号S1(“Low”レベル)が入力され且つ第2の活性化信号S2(“High”レベル)が入力された場合には、第1の昇圧回路2を第1の昇圧能力A1よりも低い第2の昇圧能力A2で昇圧動作させるように、制御クロック信号SCLKを第1の昇圧回路2に出力する。
また、制御回路9は、第2の非活性化信号S2(“Low”レベル)が入力された場合には、第1の昇圧回路2を非活性化させるように、制御クロック信号SCLKを第1の昇圧回路2に出力する。
特に、制御回路9は、第1の比較増幅器7の第1の活性化信号S1(“High”レベル)に応じて、制御クロック信号SCLKを出力し、第1の昇圧回路2を第1の昇圧能力A1で昇圧動作を開始させる。そして、制御回路9は、昇圧動作を開始してから規定期間Tの経過後は、強制的に第2の比較増幅器8の出力信号に応じて第1の昇圧回路2を第1の昇圧能力A1で昇圧動作させるように、制御クロック信号SCLKを出力するようになっている。
なお、例えば、制御回路9は、第1の昇圧回路2の昇圧能力を上げる場合には、制御クロック信号SCLKの周波数を高くする。反対に、制御回路9は、第1の昇圧回路2の昇圧能力を下げる場合には、制御クロック信号SCLKの周波数を低くする。したがって、第1の昇圧能力A1のときよりも、第2の昇圧能力A2のときの方が、制御クロック信号生SCLKの周波数は、周波数が低く設定される。
なお、制御回路9は、第1の比較増幅器7の第1の活性化信号S1(“High”レベル)に応じて第1の昇圧回路2を第1の昇圧能力A1で昇圧動作を開始させた後、初めて第1のモニタ電圧VMON1が基準電圧VREFを超えてから規定期間Tの経過後は、強制的に第2の比較増幅器8の出力信号S2に応じて第1の昇圧回路2を第1の昇圧能力A1で昇圧動作させるように、制御クロック信号SCLKを出力してもよい。
ここで、図2に示すように、第1の昇圧回路2は、例えば、制御クロック信号SCLKが入力され、反転したクロック信号CLKBを出力するインバータ回路2aと、電源VCCにソースが接続され、このソースとゲートとが接続されたMOSトランジスタ2bと、このMOSトランジスタ2bのドレインと出力端子1との間に直列にされソースとゲートとが接続されたMOSトランジスタ2c〜2fと、このMOSトランジスタ2c〜2fのソースにそれぞれ接続されたコンデンサ2g〜2jと、を有する。
ここで、制御クロック信号SCLKが、コンデンサ2g、2iに入力されるとともに、インバータ回路2aの出力が、コンデンサ2h、2jに接続されている。これにより、例えば、制御クロック信号SCLKが第1の昇圧回路2に入力されることにより、MOSトランジスタ2cないし2fがそれぞれ交互に動作し、コンデンサ2gないし2jが順次充電され昇圧される。そして、この昇圧された電圧が出力電圧VPPとして出力される。
なお、既述のように、この第1の昇圧回路2の昇圧動作性能を向上させるにはコンデンサ2gないしコンデンサ2jの容量を大きくすることにより達成可能である。また、図2で示された第1の昇圧回路2は例示的なものであり、本実施例に適用される昇圧回路は、電源VCCを制御クロック信号SCLKの入力に基づいて昇圧して出力するものであればよい。
ここで、図3に示すように、制御回路9は、第1のAND回路9aと、第2のAND回路9bと、第3のAND回路9cと、OR回路9dと、信号端子9eと、を有する。
第1のAND回路9aと、イネーブル信号Enableおよび第1の比較増幅器7の出力信号S1が入力されるようになっている。
第2のAND回路9bは、第1のクロック信号CLK1および第1のAND回路9aの出力信号が入力されるようになっている。
第3のAND回路9cは、第2のクロック信号CLK2および第2比較増幅器8の出力信号S2が入力されている。
OR回路9dは、第2のAND回路9bの出力信号および第3のAND回路9cの出力信号が入力され、信号端子9dに出力が接続されている。
信号端子9eは、OR回路9dの出力信号を制御クロック信号SCLKとして出力するようになっている。
なお、第2のクロック信号CLK2は、該規定期間Tの経過前において、その周波数が第1のクロック信号の周波数よりも小さく設定される。さらに、第2のクロック信号CLK2は、該規定期間Tの経過後において、その周波数が前記第1のクロック信号CLK1と等しく設定される。
なお、本実施例において、出力端子1a、1bに接続される負荷には、NANDセル、 NORセル、 DINORセル、ANDセル型EEPROMなどの不揮発性半導体記憶装置や、電源VCCよりも昇圧された電圧が要求される回路などが含まれる。
また、ダイオード5および出力端子1bは、電源回路100から省略されてもよい。
次に、上記のような構成を有する電源回路100の昇圧動作について説明する。
図4は、本発明の実施例1に係る電源回路100の昇圧動作を制御する各信号の波形と電源回路の出力との関係を示す波形図である。なお、各信号の波形(論理)は、一例であり、電源回路100が同様の動作をするものであれば異なる論理であってもよい。
なお、初期状態では、イネーブル信号Enableは“Low”レベルである。さらに、電圧VPPが0Vであるので、第1の比較増幅器7の出力信号S1は“High”レベル(第1の活性化信号)であり、第2の比較増幅器8の出力信号S2も“High”レベル(第2の活性化信号)である。
図4に示すように、先ず、時間t1で、イネーブル信号Enableが“Low”レベルから“High”レベルになる。制御回路9は、第1の活性化信号S1(“High”レベル)が入力されているので、第1の昇圧回路2を第1の昇圧能力A1で昇圧動作を開始させるように、制御クロック信号SCLKを第1の昇圧回路2に出力する(時間t1〜t2)。
これにより、時間t1〜時間t2の間、第1の昇圧回路2は、第1の昇圧能力A1で昇圧動作する。したがって、電圧VPPが設定電圧V2の近傍の電圧V1まで急速に昇圧される。
次に、時間t2において、電圧VPPが電圧V1と等しくなる(このとき、第1のモニタ電圧VMON1と基準電圧VREFとが等しくなるものとする)。これにより、第1の比較増幅器7は、第1の非活性化信号S1(“Low”レベル)を出力する。
これにより、時間t2から時間t3の間、制御回路9は、第1の非活性化信号S1(“Low”レベル)が入力され且つ第2の活性化信号S2(“High”レベル)が入力されているので、第1の昇圧回路2を第1の昇圧能力A1よりも低い第2の昇圧能力A2で昇圧動作させるように、制御クロック信号SCLKを第1の昇圧回路2に出力する。
一方、時間t3において、電圧VPPが設定電圧V2と等しくなる。このとき、第2のモニタ電圧VMON2と基準電圧VREFとが等しくなるものとする。これにより、第2の比較増幅器8は、第2の非活性化信号S2(“Low”レベル)を出力する。
そして、制御回路9は、第2の非活性化信号S2(“Low”レベル)が入力されると、第1の昇圧回路2を非活性化させるように、制御クロック信号SCLKを第1の昇圧回路2に出力する(時間t3〜t4)。
なお、電圧VPPが設定電圧V2と等しくなるとき、出力端子1a、1bから所望の設定電圧が出力されるものとする。
以上のように、時間t2〜時間t4の間、第1の昇圧回路2は、電圧VPPが設定電圧V2の近傍では、第2の昇圧能力A2で昇圧動作する。
したがって、第1の昇圧回路2の昇圧動作が第2の昇圧回路3の昇圧動作に比べて遅い場合であっても、例えば、0Vから高電圧(例えば26V)まで昇圧したときに、該nMOSトランジスタのゲートとソースとの間に大きな電位差が生じにくくなる。これにより、nMOSトランジスタ4の絶縁破壊が抑制される。
次に、時間t1から規定期間Tが経過した時間t4において、イネーブル信号Enableが“High”レベルから“Low”レベルになる。
そして、制御回路9は、このイネーブル信号Enable(“Low”レベル)に応じて、強制的に第2の比較増幅器8の出力信号S2に応じて第1の昇圧回路2を第1の昇圧能力A1で昇圧動作させるように、制御クロック信号SCLKを出力する。
これにより、時間t4以降、第1の昇圧回路2は、第1の昇圧能力A1で昇圧動作する。なお、この時間t3以降は、第2の昇圧回路3の出力も十分昇圧されているため、既述のような絶縁破壊は、生じにくい。
ここで、既述のように、時間t4以降、制御回路9は第1の昇圧回路2を高い第1の昇圧能力A1で昇圧動作させている。このため、例えば、時間t6において、ノイズ等により電圧VPPが大きく低下した場合であっても、電圧VPPは急峻に上昇して速やかに設定電圧V2近傍に復帰することとなる(時間t6〜t9)。
なお、時間t7〜時間t8の間、第1の比較増幅器7が第1の活性化信号S1(“High”レベル)を出力する。しかし、既述のように、イネーブル信号Enableが“Low”レベルであるので、制御回路9は、この第1の活性化信号S1(“High”レベル)に拘わらず、第2の活性化信号S2(“High”レベル)に応じて、第1の昇圧回路2を第1の昇圧能力A1で昇圧動作させる。
以上のように、本実施例に係る電源回路100によれば、MOSトランジスタの絶縁破壊を抑制することができる。
次に、以上のような本実施例に係る電源回路100をNAND型フラッシュメモリに適用した一例について説明する。
図5は、本発明の一態様である実施例1に係る電源回路を備えたNAND型フラッシュメモリの一例を示すブロック図である。
図5に示すように、NAND型フラッシュメモリである半導体記憶装置200には、メモリ手段としてのメモリセルアレイ201に対して、データ書き込み、読み出しを行うためのビット線制御回路202が設けられている。
ビット線制御回路202は、データ入出力バッファ206に接続されている。また、ビット線制御回路202は、アドレスバッファ204からのアドレス信号を受けるカラムコーダ203の出力を入力として受ける。
また、メモリセルアレイ201に対して、制御ゲート及び選択ゲートを制御するためにロウデコーダ205が設けられ、メモリセルアレイ201が形成されるp型基板(又はp型ウェル)の電圧を制御するための基板電圧制御回路207が設けられている。
さらに、半導体記憶装置200は、第1、第2のクロック信号CLK1、CLK2等のクロック信号を生成するクロック生成回路208と、本実施例に係る電源回路100と、を備える。
電源回路100は、出力電圧VPGMをメモリセルアレイ201の読み出し/書き込み/消去時にビット線制御回路202、ロウデコーダ205、基板電圧制御回路207に供給する。なお、必要に応じて、電源回路100から上記各構成に出力電圧VPGMHを供給するようにしてもよい。
電源回路100は、既述のように、MOSトランジスタの絶縁破壊を抑制することができる。
したがって、本実施例に係るNAND型フラッシュメモリ200によれば、MOSトランジスタの絶縁破壊を抑制することができる。
1a、1b 出力端子
2 第1の昇圧回路
2a インバータ回路
2b、2c、2d、2e、2f MOSトランジスタ
2g、2h、2i、2j 容量
3 第2の昇圧回路
4 nMOSトランジスタ
5 ダイオード
6 分圧回路
7 第1の比較増幅器
8 第2の比較増幅器
9 制御回路
9a 第1のAND回路
9b 第2のAND回路
9c 第3のAND回路
9d OR回路
9e 信号端子
100 電源回路
200 半導体記憶装置
201 メモリセルアレイ
202 ビット線制御回路(センスアンプ/データラッチ回路)
203 カラムデコータ
204 アドレスバッファ
205 ロウデコーダ
206 データ入出力バッファ
207 基板電圧制御回路
208 クロック生成回路
2 第1の昇圧回路
2a インバータ回路
2b、2c、2d、2e、2f MOSトランジスタ
2g、2h、2i、2j 容量
3 第2の昇圧回路
4 nMOSトランジスタ
5 ダイオード
6 分圧回路
7 第1の比較増幅器
8 第2の比較増幅器
9 制御回路
9a 第1のAND回路
9b 第2のAND回路
9c 第3のAND回路
9d OR回路
9e 信号端子
100 電源回路
200 半導体記憶装置
201 メモリセルアレイ
202 ビット線制御回路(センスアンプ/データラッチ回路)
203 カラムデコータ
204 アドレスバッファ
205 ロウデコーダ
206 データ入出力バッファ
207 基板電圧制御回路
208 クロック生成回路
Claims (5)
- 設定電圧を出力するための出力端子と、
電源から供給された電圧を昇圧して出力する第1の昇圧回路と、
前記第1の昇圧回路の出力と前記出力端子との間に接続されたnMOSトランジスタと、
前記第1の昇圧回路が出力する電圧を昇圧して前記nMOSトランジスタのゲートに出力する第2の昇圧回路と、
前記出力端子から出力される電圧を第1の分圧比で分圧した第1のモニタ電圧を出力し、且つ、前記出力端子から出力される電圧を前記第1の分圧比よりも小さい第2の分圧比で分圧した第2のモニタ電圧を出力する分圧回路と、
基準電圧と前記第1のモニタ電圧とを比較して、前記第1のモニタ電圧が前記基準電圧よりも低い場合には、第1の活性化信号を出力する第1の比較増幅器と、
前記基準電圧と前記第2のモニタ電圧とを比較して、前記第2のモニタ電圧が前記基準電圧よりも低い場合には、第2の活性化信号を出力し、一方、前記第2のモニタ電圧が前記基準電圧以上の場合には第2の非活性化信号を出力する第2の比較増幅器と、
前記第1の活性化信号が入力された場合には、前記第1の昇圧回路を第1の昇圧能力で昇圧動作させ、また、前記第1の非活性化信号が入力され且つ前記第2の活性化信号が入力された場合には、前記第1の昇圧回路を前記第1の昇圧能力よりも低い第2の昇圧能力で昇圧動作させ、また前記第2の非活性化信号が入力された場合には、前記第1の昇圧回路を非活性化させる、制御クロック信号を前記第1の昇圧回路に出力する制御回路と、を備え、
前記制御回路は、
前記第1の比較増幅器の第1の活性化信号に応じて前記第1の昇圧回路を前記第1の昇圧能力で昇圧動作を開始させてから規定期間経過後は、強制的に前記第2の比較増幅器の出力信号に応じて前記第1の昇圧回路を前記第1の昇圧能力で昇圧動作させるように、前記制御クロック信号を出力する
ことを特徴とする電源回路。 - 設定電圧を出力するための出力端子と、
電源から供給された電圧を昇圧して出力する第1の昇圧回路と、
前記第1の昇圧回路の出力と前記出力端子との間に接続されたnMOSトランジスタと、
前記第1の昇圧回路が出力する電圧を昇圧して前記nMOSトランジスタのゲートに出力する第2の昇圧回路と、
前記出力端子から出力される電圧を第1の分圧比で分圧した第1のモニタ電圧を出力し、且つ、前記出力端子から出力される電圧を前記第1の分圧比よりも小さい第2の分圧比で分圧した第2のモニタ電圧を出力する分圧回路と、
基準電圧と前記第1のモニタ電圧とを比較して、前記第1のモニタ電圧が前記基準電圧よりも低い場合には、第1の活性化信号を出力する第1の比較増幅器と、
前記基準電圧と前記第2のモニタ電圧とを比較して、前記第2のモニタ電圧が前記基準電圧よりも低い場合には、第2の活性化信号を出力し、一方、前記第2のモニタ電圧が前記基準電圧以上の場合には第2の非活性化信号を出力する第2の比較増幅器と、
前記第1の活性化信号が入力された場合には、前記第1の昇圧回路を第1の昇圧能力で昇圧動作させ、また、前記第1の非活性化信号が入力され且つ前記第2の活性化信号が入力された場合には、前記第1の昇圧回路を前記第1の昇圧能力よりも低い第2の昇圧能力で昇圧動作させ、また前記第2の非活性化信号が入力された場合には、前記第1の昇圧回路を非活性化させる、制御クロック信号を前記第1の昇圧回路に出力する制御回路と、を備え、
前記制御回路は、
前記第1の比較増幅器の第1の活性化信号に応じて前記第1の昇圧回路を前記第1の昇圧能力で昇圧動作を開始させた後、初めて前記第1のモニタ電圧が前記基準電圧を超えてから規定期間経過後は、強制的に前記第2の比較増幅器の出力信号に応じて前記第1の昇圧回路を前記第1の昇圧能力で昇圧動作させるように、前記制御クロック信号を出力する
ことを特徴とする電源回路。 - 前記制御回路は、イネーブル信号に応じて、強制的に前記第2の比較増幅器の出力信号に応じて前記第1の昇圧回路を前記第1の昇圧能力で昇圧動作させるように、前記制御クロック信号を出力する
ことを特徴とする請求項1または2に記載の電源回路。 - 前記制御回路は、
前記制御クロック信号を出力するための信号端子と、
前記イネーブル信号および前記第1の比較増幅器の出力信号が入力される第1のAND回路と、
第1のクロック信号および前記第1のAND回路の出力信号が入力される第2のAND回路と、
第2のクロック信号および前記第2比較増幅器の出力信号が入力される第3のAND回路と、
前記第2のAND回路の出力信号および前記第3のAND回路の出力信号が入力されるOR回路と、を有し、
前記第2のクロック信号は、前記規定期間経過前において、その周波数が前記第1のクロック信号の周波数よりも小さく設定され、前記規定期間経過後において、その周波数が前記第1のクロック信号と等しく設定される
ことを特徴とする請求項3に記載の電源回路。 - メモリセルアレイと、
前記メモリセルアレイに対して、データ書き込み、読み出しを行うためのビット線制御回路202と、
前記メモリセルアレイに対して、制御ゲート及び選択ゲートを制御するためにロウデコーダと、
前記メモリセルアレイが形成された基板の電圧を制御するための基板電圧制御回路207と、
電源から供給された電圧を昇圧して、前記ビット線制御回路、前記ロウデコーダ、および前記基板電圧制御回路に供給する電源回路と、を備え、
前記電源回路は、
設定電圧を出力するための出力端子と、
前記電源から供給された電圧を昇圧して出力する第1の昇圧回路と、
前記第1の昇圧回路の出力と前記出力端子との間に接続されたnMOSトランジスタと、
前記第1の昇圧回路が出力する電圧を昇圧して前記nMOSトランジスタのゲートに出力する第2の昇圧回路と、
前記出力端子から出力される電圧を第1の分圧比で分圧した第1のモニタ電圧を出力し、且つ、前記出力端子から出力される電圧を前記第1の分圧比よりも小さい第2の分圧比で分圧した第2のモニタ電圧を出力する分圧回路と、
基準電圧と前記第1のモニタ電圧とを比較して、前記第1のモニタ電圧が前記基準電圧よりも低い場合には、第1の活性化信号を出力する第1の比較増幅器と、
前記基準電圧と前記第2のモニタ電圧とを比較して、前記第2のモニタ電圧が前記基準電圧よりも低い場合には、第2の活性化信号を出力し、一方、前記第2のモニタ電圧が前記基準電圧以上の場合には第2の非活性化信号を出力する第2の比較増幅器と、
前記第1の活性化信号が入力された場合には、前記第1の昇圧回路を第1の昇圧能力で昇圧動作させ、また、前記第1の非活性化信号が入力され且つ前記第2の活性化信号が入力された場合には、前記第1の昇圧回路を前記第1の昇圧能力よりも低い第2の昇圧能力で昇圧動作させ、また前記第2の非活性化信号が入力された場合には、前記第1の昇圧回路を非活性化させる、制御クロック信号を前記第1の昇圧回路に出力する制御回路と、を有し、
前記制御回路は、
前記第1の比較増幅器の第1の活性化信号に応じて前記第1の昇圧回路を前記第1の昇圧能力で昇圧動作を開始させてから規定期間経過後は、強制的に前記第2の比較増幅器の出力信号に応じて前記第1の昇圧回路を前記第1の昇圧能力で昇圧動作させるように、前記制御クロック信号を出力する
ことを特徴とするNAND型フラッシュメモリ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008296473A JP2010124618A (ja) | 2008-11-20 | 2008-11-20 | 電源回路 |
US12/544,349 US20100124140A1 (en) | 2008-11-20 | 2009-08-20 | Power supply circuit and nand-type flash memory |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008296473A JP2010124618A (ja) | 2008-11-20 | 2008-11-20 | 電源回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010124618A true JP2010124618A (ja) | 2010-06-03 |
Family
ID=42171991
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008296473A Pending JP2010124618A (ja) | 2008-11-20 | 2008-11-20 | 電源回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20100124140A1 (ja) |
JP (1) | JP2010124618A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012099176A (ja) * | 2010-11-01 | 2012-05-24 | Toshiba Corp | 電圧発生回路 |
JP2013164886A (ja) * | 2012-02-10 | 2013-08-22 | Toppan Printing Co Ltd | 半導体集積回路 |
JP2014533090A (ja) * | 2011-11-04 | 2014-12-08 | 日本テキサス・インスツルメンツ株式会社 | マスタースレーブ低ノイズチャージポンプ回路及び方法 |
JP6239171B1 (ja) * | 2017-03-24 | 2017-11-29 | 三菱電機株式会社 | 電力変換装置 |
JP2020124077A (ja) * | 2019-01-31 | 2020-08-13 | ローム株式会社 | チャージポンプ回路、半導体装置、半導体記憶装置及び電気機器 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011044222A (ja) * | 2009-07-22 | 2011-03-03 | Toshiba Corp | Nand型フラッシュメモリ |
KR102138936B1 (ko) | 2013-11-11 | 2020-07-28 | 삼성전자주식회사 | 전력 공급 장치 및 그것을 이용한 전력 공급 방법 |
CN104682693B (zh) * | 2013-12-02 | 2017-12-05 | 北京兆易创新科技股份有限公司 | 一种升压电路和非易失性存储器 |
JP2016177689A (ja) * | 2015-03-20 | 2016-10-06 | 株式会社東芝 | メモリシステム |
US10009049B2 (en) * | 2016-08-08 | 2018-06-26 | Kathrein-Werke Kg | Method for detecting and handling oscillations in a signal booster device, a signal booster device and a means of transportation comprising a signal booster device |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05325578A (ja) * | 1992-05-19 | 1993-12-10 | Toshiba Corp | 不揮発性半導体記憶装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6255900B1 (en) * | 1998-11-18 | 2001-07-03 | Macronix International Co., Ltd. | Rapid on chip voltage generation for low power integrated circuits |
JP2008052803A (ja) * | 2006-08-23 | 2008-03-06 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2008146772A (ja) * | 2006-12-12 | 2008-06-26 | Toshiba Corp | 半導体記憶装置 |
-
2008
- 2008-11-20 JP JP2008296473A patent/JP2010124618A/ja active Pending
-
2009
- 2009-08-20 US US12/544,349 patent/US20100124140A1/en not_active Abandoned
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05325578A (ja) * | 1992-05-19 | 1993-12-10 | Toshiba Corp | 不揮発性半導体記憶装置 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012099176A (ja) * | 2010-11-01 | 2012-05-24 | Toshiba Corp | 電圧発生回路 |
JP2014533090A (ja) * | 2011-11-04 | 2014-12-08 | 日本テキサス・インスツルメンツ株式会社 | マスタースレーブ低ノイズチャージポンプ回路及び方法 |
JP2013164886A (ja) * | 2012-02-10 | 2013-08-22 | Toppan Printing Co Ltd | 半導体集積回路 |
JP6239171B1 (ja) * | 2017-03-24 | 2017-11-29 | 三菱電機株式会社 | 電力変換装置 |
JP2018164319A (ja) * | 2017-03-24 | 2018-10-18 | 三菱電機株式会社 | 電力変換装置 |
JP2020124077A (ja) * | 2019-01-31 | 2020-08-13 | ローム株式会社 | チャージポンプ回路、半導体装置、半導体記憶装置及び電気機器 |
JP7166948B2 (ja) | 2019-01-31 | 2022-11-08 | ローム株式会社 | チャージポンプ回路、半導体装置、半導体記憶装置及び電気機器 |
Also Published As
Publication number | Publication date |
---|---|
US20100124140A1 (en) | 2010-05-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010124618A (ja) | 電源回路 | |
JP4908161B2 (ja) | 電源回路および半導体記憶装置 | |
US11742033B2 (en) | Voltage generation circuit which is capable of executing high-speed boost operation | |
JP4843376B2 (ja) | 電源回路 | |
WO2016030962A1 (ja) | 電圧発生回路 | |
JP2008305467A (ja) | 電圧供給回路および半導体記憶装置 | |
WO2012157569A1 (ja) | 集積回路装置 | |
KR20070089781A (ko) | 반도체 장치 및 워드 라인 승압 방법 | |
JP4359319B2 (ja) | 電源回路 | |
US20120275226A1 (en) | Nonvolatile semiconductor memory device capable of reducing power consumption | |
JP4405530B2 (ja) | 電源回路 | |
JP5087669B2 (ja) | 電圧発生回路 | |
JP2006216147A (ja) | 不揮発性メモリ回路 | |
JP2007220298A (ja) | 半導体集積回路装置 | |
JP2007323684A (ja) | 半導体集積回路 | |
JP4895815B2 (ja) | 半導体装置及びワード線昇圧方法 | |
JP3987856B2 (ja) | 電圧検出回路、半導体装置、及び電圧検出回路の制御方法 | |
JP4478170B2 (ja) | 半導体集積回路装置 | |
KR20100088924A (ko) | 불휘발성 메모리 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110304 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120919 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120928 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130205 |