CN104485132B - 数据擦除电路 - Google Patents

数据擦除电路 Download PDF

Info

Publication number
CN104485132B
CN104485132B CN201410857361.8A CN201410857361A CN104485132B CN 104485132 B CN104485132 B CN 104485132B CN 201410857361 A CN201410857361 A CN 201410857361A CN 104485132 B CN104485132 B CN 104485132B
Authority
CN
China
Prior art keywords
signal
control signal
unit
data erasing
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410857361.8A
Other languages
English (en)
Other versions
CN104485132A (zh
Inventor
张勇
肖军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201410857361.8A priority Critical patent/CN104485132B/zh
Publication of CN104485132A publication Critical patent/CN104485132A/zh
Priority to US14/974,379 priority patent/US9589650B2/en
Application granted granted Critical
Publication of CN104485132B publication Critical patent/CN104485132B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Electronic Switches (AREA)
  • Dram (AREA)

Abstract

一种数据擦除电路，包括：高压产生单元，适于产生擦除信号；第一控制单元，适于将擦除信号调整为上升速率降低的第一导通控制信号；第二控制单元，适于根据第一导通控制信号，发出第二导通控制信号；第二导通控制信号在第一导通控制信号处于第一信号段时，与擦除信号相同，并且在第一导通控制信号处于第二信号段时降低；第一信号段的电压值大于第二信号段的电压值；抬升单元，适于根据第一导通控制信号，抬升数据擦除电路输出端的输出电压；开关单元，适于根据第二导通控制信号，导通高压产生单元和数据擦除电路的输出端；基准电流产生单元，适于提供偏置电流。通过所述数据擦除电路，可以在提高对存储单元擦除效果的前提下，相对减小芯片面积。

Description

数据擦除电路
技术领域
本发明涉及集成电路设计领域，尤其涉及一种数据擦除电路。
背景技术
非易失性存储器是一种掉电后数据不丢失的存储芯片，包括闪存、电可擦除只读存储器等。为了重复使用其存储单元的存储空间，需先擦除存储单元原来的数据，然后再将新的数据写入到存储单元中。所述非易失性存储器的存储单元结构一般采用由行方向的字线和列方向的字线组成的行列式矩阵。在执行数据擦除操作时，可以通过在字线上施加数据擦除电压，通常可以是10-15V，以擦除字线所对应存储单元上的数据。
在执行擦除操作时，为了保护所述存储单元的隧道氧化层不被击穿，要求字线上的高压在200us后到达12V左右。为此，需要设计一种爬坡信号产生电路，以将由电荷泵所输出的高压擦除信号转换为上升速率较为缓慢的控制电压信号。
在所述爬坡信号产生电路中，耦接字线的高压导通管的开启电压会随着擦除次数的增加而变高，从而导致输出到字线的电压最大值降低，影响擦除效果。在现有技术中，通常是通过提高高压擦除信号的电压的方法提高擦除效果，然而这会显著增加产生擦除信号的高压产生单元的面积，从而大幅增加整个电路所占的面积。
发明内容
本发明实施例解决的问题是如何在提高对存储单元擦除效果的前提下，相对减小芯片面积。
为解决上述问题，本发明实施例提供一种数据擦除电路，包括：
高压产生单元，适于产生擦除信号；
第一控制单元，适于将所述擦除信号调整为上升速率降低的第一导通控制信号；
第二控制单元，适于根据所述第一导通控制信号，发出第二导通控制信号；所述第二导通控制信号在所述第一导通控制信号处于第一信号段时，与所述擦除信号相同，并且在所述第一导通控制信号处于第二信号段时降低；所述第一信号段的电压值大于所述第二信号段的电压值；
抬升单元，适于根据所述第一导通控制信号，抬升所述数据擦除电路输出端的输出电压；
开关单元，适于根据所述第二导通控制信号，导通所述高压产生单元和所述数据擦除电路的输出端；
基准电流产生单元，适于为所述第一控制单元和所述第二控制单元提供偏置电流。
可选的，所述抬升单元包括第一NMOS晶体管；所述第一NMOS晶体管的栅极形成所述抬升单元的控制端，源极耦接于所述数据擦除电路的输出端，漏极耦接于所述高压产生单元。
可选的，所述开关单元包括PMOS晶体管；所述第一PMOS晶体管的栅极形成所述开关单元的控制端，源极耦接于所述数据擦除电路的输出端，漏接耦接于所述高压产生单元。
可选的，所述第一控制单元包括：
基准电流输入子单元，适于接收所述基准电流产生单元产生的偏置电流；
电流镜子单元，适于将所述偏置电流镜像为小于所述偏置电流的小电流；
第一调整子单元，适于根据所述小电流，产生所述第一导通控制信号。
可选的，所述电流镜子单元包括第二PMOS晶体管和第三PMOS晶体管；所述第二PMOS晶体管的源极耦接于所述电荷泵，栅极耦接于所述第三PMOS晶体管的栅极以及所述第一PMOS晶体管的漏极；所述第二PMOS晶体管的源极耦接于所述电荷泵，漏极耦接于所述调整子单元以及所述开关单元的控制端；
所述基准电流输入子单元包括第二NMOS晶体管；所述第二NMOS晶体管的栅极耦接于所述基准电流产生单元，源极接地，漏接耦接所述第一PMOS管的漏极；
所述第一调整子单元包括第一电容；所述电容的第一端耦接于所述第二PMOS晶体管的漏极，第二端接地。
可选的，所述第二控制单元包括：
导通控制管，适于根据所述第一导通控制信号，导通所述高压产生单元与所述开关单元的控制端；
第二调整子单元，适于当所述第一导通控制信号处于第二信号段时，拉低所述第二导通控制信号。
可选的，所述导通控制管包括：第四PMOS晶体管；所述第四PMOS晶体管的栅极耦接于所述第一导通控制信号，源极耦接于所述高压产生单元，漏极耦接于所述开关单元的控制端；
所述第二调整子单元包括：第三NMOS晶体管和第二电容；所述第三NMOS晶体管的栅极耦接于所述基准电流产生单元，源极接地，漏接耦接所述第四PMOS管的漏极；所述第二电容的第一端耦接于所述第四PMOS管的漏极，第二端接地。
可选的，所述高压产生单元为电荷泵。
与现有技术相比，本发明实施例的技术方案具有以下优点：
将第二控制信号分为电压值相对较低的第一信号段和电压值相对较高的第二信号段。当第一控制信号处于所述第二信号段时，通过控制所述开关单元导通所述高压产生单元和所述数据擦除电路的输出端，提高了所述数据擦除电路输出信号的电压值，从而避免了由于抬升单元中控制管的导通阈值变高而造成的所述数据擦除电路的输出信号减弱的问题。同时又由于不需要提高擦除信号的电压值，因而不需要修改高压产生单元，从而相对减小了芯片的面积。
附图说明
图1是本发明实施例的一种数据擦除电路的结构示意图；
图2是所述擦除信号和所述第一导通控制信号的对比示意图；
图3是本发明实施例的一种数据擦除电路的结构示意图；
图4是第二导通控制信号的示意图。
具体实施方式
在用于将由电荷泵所输出的高压擦除信号转换为上升速率较为缓慢的控制电压信号的爬坡信号产生电路中，耦接字线的高压导通管的开启电压会随着擦除次数的增加而变高，从而导致输出到字线的电压最大值降低，影响擦除效果。在现有技术中，通常是通过提高高压擦除信号的电压的方法提高擦除效果，然而这会显著增加产生擦除信号的高压产生单元的面积，从而大幅增加整个电路所占的面积。
本发明实施例公开了一种数据擦除电路。如图1所示，本发明实施例的数据擦除电路可包括：高压产生单元101、第一控制单元102、第二控制单元103、抬升单元104、开关单元105以及基准电流产生单元106。
其中，所述高压产生单元101适于产生擦除信号。
在具体实施中，所述高压产生单元101可以是电荷泵。所述电荷泵以受控方式释放存储的能量，为所述数据擦除电路提供所需的擦除信号。
第一控制单元102，适于将所述擦除信号调整为上升速率降低的第一导通控制信号。
在具体实施中，所述第一控制单元102可以是所述爬坡信号产生电路，用于调整所述擦除信号的上升速度，使所述数据擦除电路的输出电压的上升斜率减缓。如图2所示为所述擦除信号和所述第一导通控制信号的对比示意图。
在具体实施中，所述第一控制单元102可以包括基准电流输入子单元、第一调整子单元以及电流镜子单元。所述基准电流输入子单元适于接收所述基准电流产生单元106产生的偏置电流。所述电流镜子单元，适于将所述偏置电流镜像为小于所述偏置电流的小电流。所述第一调整子单元适于根据所述小电流，产生所述上升速率较为缓慢的第一导通控制信号。
所述第二控制单元103适于根据所述第一导通控制信号，发出第二导通控制信号；所述第二导通控制信号在所述第一导通控制信号处于第一信号段时，与所述擦除信号相同，并且在所述第一导通控制信号处于第二信号段时降低；所述第一信号段的电压值大于所述第二信号段的电压值。
在具体实施中，所述第二控制单元103可包括：导通控制管，适于根据所述第一导通控制信号，导通所述高压产生单元101与所述开关单元105的控制端；第二调整子单元，适于当所述第一导通控制信号处于第二信号段时，拉低所述第二导通控制信号。
所述抬升单元104适于根据所述第一导通控制信号，抬升所述数据擦除电路输出端的输出电压。
在具体实施中，当所述第一导通控制信号处于电压值相对较低的所述第一信号段时，所述数据擦除电路通过所述第一导通控制信号控制所述抬升单元104抬升所述数据擦除电路输出端的输出电压。由于所述第一导通控制信号的上升斜率小于所述擦除信号的上述斜率，因此所述数据擦除电路输出端的输出电压相对于所述擦除信号也呈缓慢上升，起到保护存储单元的作用。
所述开关单元105适于根据所述第二导通控制信号，导通所述高压产生单元101和所述数据擦除电路的输出端。
在具体实施中，当所述第一导通控制信号处于电压值相对较低的所述第二信号段时，所述第二控制单元103通过所述第二导通控制信号控制所述开关单元105开启，从而导通所述高压产生单元101为所述数据擦除单元的输出端，进而增大了所述数据擦除电路输出端的输出电压，提高擦除效果。
所述数据擦除电路通过所述第一导通控制信号控制所述抬升单元104抬升所述数据擦除电路输出端的输出电压。由于所述第一导通控制信号的上升斜率小于所述擦除信号的上述斜率，因此所述数据擦除电路输出端的输出电压相对于所述擦除信号也呈缓慢上升。
所述基准电流产生单元106适于为所述第一控制单元102和所述第二控制单元103提供偏置电流。
综上可见，在本发明实施例中，将所述第二控制信号分为了电压值相对较低的第一信号段和电压值相对较高的第二信号段。当第一控制信号处于所述第二信号段时，通过控制所述开关单元105导通所述高压产生单元101和所述数据擦除电路的输出端，提高了所述数据擦除电路输出信号的电压值，从而避免了由于抬升单元104中控制管的导通阈值变高而造成的所述数据擦除电路的输出信号减弱的问题。同时又由于不需要提高所述擦除信号的电压值，因而不需要修改所述高压产生单元101，从而相对减小了芯片的面积。
图3示出了本发明实施例的另一种数据擦除电路。结合图1和图3所示，在所述数据擦除电路中：
所述抬升单元104可包括第一NMOS晶体管M1；所述第一NMOS晶体管M1的栅极形成所述抬升单元104的控制端，源极耦接于所述数据擦除电路的输出端Vout，漏极耦接于所述高压产生单元101。
在具体实施中，所述第一NMOS晶体管M1可以是高压MOS管。
所述开关单元105可包括第一PMOS晶体管；所述第一PMOS晶体管M2的栅极形成所述开关单元105的控制端，源极耦接于所述数据擦除电路的输出端Vout，漏接耦接于所述高压产生单元101。所述抬升单元104的第一NMOS晶体管M1和所述开关单元105为并联设置。
在具体实施中，所述第一PMOS晶体管M2可以是高压MOS管。
在所述第一控制单元102中，所述电流镜子单元可包括第二PMOS晶体管M3和第三PMOS晶体管M4；所述第二PMOS晶体管M3的源极耦接于所述电荷泵，栅极耦接于所述第三PMOS晶体管M4的栅极以及所述第一PMOS晶体管M2的漏极；所述第二PMOS晶体管M3的源极耦接于所述电荷泵，漏极耦接于所述调整子单元以及所述开关单元105的控制端。
在所述第一控制单元102中，所述第一调整子单元可包括第一电容C1，所述电容的第一端耦接于所述第二PMOS晶体管M3的漏极，第二端接地。
在具体实施中，所述第一电容C1可以是高压MOS电容。
在具体实施中，所述第一电容C1的容量可以是0.5pf。
在所述第一控制单元102中，所述基准电流输入子单元可包括第二NMOS晶体管M5；所述第二NMOS晶体管M5的栅极耦接于所述基准电流产生单元106，源极接地，漏接耦接所述第一PMOS管的漏极。
当所述高压产生单元101输出擦除信号时，所述第一控制单元102的电流镜子单元将由所述基准电流输入子单元接收到的偏置电流，在另一支路上镜像为小于所述偏置电流的小电流，例如，可以是以2:1的比例进行镜像。所述小电流向所述第一电容C1进行充电，从而产生相较于擦除信号上升速度减缓的第一导通控制信号。在实际应用中，通过调节所述用于对所述第一电容C1进行充电的小电流以及所述第一电容C1的大小，可以进一步调整并控制所述第一导通控制信号的上升速度。
在所述第二控制单元103中，所述导通控制管可包括：第四PMOS晶体管M6；所述第四PMOS晶体管M6的栅极耦接于所述第一导通控制信号，源极耦接于所述高压产生单元101，漏极耦接于所述开关单元105的控制端。
在所述第二控制单元103中，所述第二调整子单元可包括：第三NMOS晶体管M7和第二电容C2；所述第三NMOS晶体管M7的栅极耦接于所述基准电流产生单元106，源极接地，漏接耦接所述第四PMOS管的漏极；所述第二电容C2的第一端耦接于所述第四PMOS管的漏极，第二端接地。
在具体实施中，所述第二电容C2可以是高压MOS电容。
在具体实施中，所述第二电容C2的容量可以是0.2pf。
由于所述第一导通控制信号的上述速率小于所述擦除信号的上升速率，因此当所述第一导通控制信号处于第一信号段时，所述导通控制管，即所述第四PMOS晶体管M6的栅极电压小于源级电压，且两者的差值会大于所述第四PMOS晶体管M6的导通阈值，因此所述第四PMOS晶体管M6处于导通状态。此时所述擦除电压，使所述开关单元105的第一PMOS晶体管M2的栅极端电压等于所述擦除电压，并且大于所述第一PMOS晶体管M2的漏极端电压，因此，所述第一PMOS晶体管M2处于截止状态。此时只由所述第一控制单元102通过控制所述抬升单元104，缓慢抬升所述擦除电路的输出电压。
当所述第一导通控制信号处于电压值相对较高的第二信号段时，所述第四PMOS晶体管M6栅极端所接收到的第一导通控制信号的电压，与其源级端所接受到的擦除信号的电压之间的差值小于所述第四PMOS晶体管M6的导通阈值，因此此时所述第四PMOS晶体管M6处于截止状态。同时，由于此时所述第三NMOS晶体管M7处于导通状态，因此会下拉所述第二导通控制信号。在具体实施中，还可以通过所述第二电容C2的放电调整所述第二导通控制信号的下降速度，如图4的虚线部分所示。
由于此时第二导通控制信号的电压值下降，且所述数据擦除电路的输出端Vout端的电压处于上升，因此当所述第一PMOS晶体管M2的源极电压大于其栅极电压，且两者之间的差值大于所述第一PMOS晶体管M2的导通阈值时，所述第一PMOS晶体管M2处于导通。进而使所述高压产生单元101能够直接输出电压信号到所述数据擦除电路的输出端Vout，增大所述数据擦除电路输出电压的电压值，起到提高擦除效果的作用。
本发明实施例中所采用的器件类型可以根据实际应用的需要变化。可以理解的是，任何符合本发明实施例技术思想的实施方式均属于本发明的保护范围之下。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (7)

1.一种数据擦除电路，其特征在于，包括：
高压产生单元，适于产生擦除信号；
第一控制单元，适于将所述擦除信号调整为上升速率降低的第一导通控制信号；
第二控制单元，适于根据所述第一导通控制信号，发出第二导通控制信号；
所述第二导通控制信号在所述第一导通控制信号处于第一信号段时，与所述擦除信号相同，并且在所述第一导通控制信号处于第二信号段时降低；
所述第一信号段的电压值大于所述第二信号段的电压值；
抬升单元，适于根据所述第一导通控制信号，抬升所述数据擦除电路输出端的输出电压；
开关单元，适于根据所述第二导通控制信号，导通所述高压产生单元和所述数据擦除电路的输出端；
基准电流产生单元，适于为所述第一控制单元和所述第二控制单元提供偏置电流。
2.如权利要求1所述的数据擦除电路，其特征在于，所述抬升单元包括第一NMOS晶体管；所述第一NMOS晶体管的栅极形成所述抬升单元的控制端，源极耦接于所述数据擦除电路的输出端，漏极耦接于所述高压产生单元。
3.如权利要求1所述的数据擦除电路，其特征在于，所述开关单元包括第一PMOS晶体管；所述第一PMOS晶体管的栅极形成所述开关单元的控制端，源极耦接于所述数据擦除电路的输出端，漏接耦接于所述高压产生单元。
4.如权利要求1所述的数据擦除电路，其特征在于，所述第一控制单元包括：
基准电流输入子单元，适于接收所述基准电流产生单元产生的偏置电流；
电流镜子单元，适于将所述偏置电流镜像为小于所述偏置电流的小电流；
第一调整子单元，适于根据所述小电流，产生所述第一导通控制信号。
5.如权利要求1所述的数据擦除电路，其特征在于，所述第二控制单元包括：导通控制管，适于根据所述第一导通控制信号，导通所述高压产生单元与所述开关单元的控制端；
第二调整子单元，适于当所述第一导通控制信号处于第二信号段时，拉低所述第二导通控制信号。
6.如权利要求5所述的数据擦除电路，其特征在于，
所述导通控制管包括：第四PMOS晶体管；所述第四PMOS晶体管的栅极耦接于所述第一导通控制信号，源极耦接于所述高压产生单元，漏极耦接于所述开关单元的控制端；
所述第二调整子单元包括：第三NMOS晶体管和第二电容；所述第三NMOS晶体管的栅极耦接于所述基准电流产生单元，源极接地，漏接耦接所述第四PMOS管的漏极；所述第二电容的第一端耦接于所述第四PMOS管的漏极，第二端接地。
7.如权利要求1所述的数据擦除电路，其特征在于，所述高压产生单元为电荷泵。
CN201410857361.8A 2014-12-30 2014-12-30 数据擦除电路 Active CN104485132B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410857361.8A CN104485132B (zh) 2014-12-30 2014-12-30 数据擦除电路
US14/974,379 US9589650B2 (en) 2014-12-30 2015-12-18 Circuit for erasing data

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410857361.8A CN104485132B (zh) 2014-12-30 2014-12-30 数据擦除电路

Publications (2)

Publication Number Publication Date
CN104485132A CN104485132A (zh) 2015-04-01
CN104485132B true CN104485132B (zh) 2017-12-08

Family

ID=52759670

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410857361.8A Active CN104485132B (zh) 2014-12-30 2014-12-30 数据擦除电路

Country Status (2)

Country Link
US (1) US9589650B2 (zh)
CN (1) CN104485132B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104751891B (zh) * 2015-04-17 2017-12-22 上海华虹宏力半导体制造有限公司 读操作时间控制电路
US10658011B2 (en) * 2018-07-16 2020-05-19 Taiwan Semiconductor Manufacturing Company Ltd. Voltage generating system, voltage generating circuit and associated method

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102097129A (zh) * 2011-03-15 2011-06-15 上海宏力半导体制造有限公司 闪存的擦除电压上升控制电路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6711062B1 (en) * 2002-07-17 2004-03-23 Taiwan Semiconductor Manufacturing Company Erase method of split gate flash memory reference cells
US7567462B2 (en) * 2006-11-16 2009-07-28 Micron Technology, Inc. Method and system for selectively limiting peak power consumption during programming or erase of non-volatile memory devices
WO2010134141A1 (ja) * 2009-05-19 2010-11-25 パナソニック株式会社 半導体記憶装置
JP2011154762A (ja) * 2010-01-27 2011-08-11 Toshiba Corp 半導体記憶装置
JP5087669B2 (ja) * 2010-11-01 2012-12-05 株式会社東芝 電圧発生回路
JP5087670B2 (ja) * 2010-11-01 2012-12-05 株式会社東芝 電圧発生回路
CN103514951B (zh) * 2012-06-26 2016-01-06 中芯国际集成电路制造(上海)有限公司 稳压电路及稳压装置
US9171856B2 (en) * 2013-10-01 2015-10-27 Ememory Technology Inc. Bias generator for flash memory and control method thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102097129A (zh) * 2011-03-15 2011-06-15 上海宏力半导体制造有限公司 闪存的擦除电压上升控制电路

Also Published As

Publication number Publication date
US20160189781A1 (en) 2016-06-30
CN104485132A (zh) 2015-04-01
US9589650B2 (en) 2017-03-07

Similar Documents

Publication Publication Date Title
CN103929172B (zh) 电平移位电路
CN105048791B (zh) 功率管控制系统和用于开关电源的外置功率管驱动电路
CN102386898B (zh) 复位电路
CN107403602A (zh) 移位寄存器单元、移位寄存器电路和显示装置
CN101740566B (zh) 基于电流熔断的多晶熔丝电路
US10382040B2 (en) High voltage level shifting (HVLS) circuit and related semiconductor devices
CN104201175B (zh) 一种基于薄膜晶体管的反相器
CN104485132B (zh) 数据擦除电路
CN109217257A (zh) 电源保护电路
CN106921284A (zh) 一种mosfet浮动驱动电路
CN103715870B (zh) 电压调整器及其谐振栅驱动器
KR102056530B1 (ko) 액티브 펜, 승압 회로 및 이의 제어 방법
CN103631303B (zh) 用于稳压电源芯片的软启动电路
US20170033236A1 (en) Thin-film transistor structure
CN105610425B (zh) 上电保护电路
CN104393752B (zh) 电容式电荷泵装置
CN106329893A (zh) 开关管驱动电路
CN103631298A (zh) 线性稳压源
CN103809637A (zh) 电压调整电路
CN104362847A (zh) 一种数字控制上升时间和斜率的电荷泵电路
CN107481759B (zh) 一种外部双电压输入选择开关电路及电子装置
CN107204761A (zh) 一种功率管驱动电路
CN108432104A (zh) 一种自举驱动电路及其驱动方法
CN103647438A (zh) 无电荷泵结构的低功耗功率管驱动电路
CN106533410A (zh) 一种栅极驱动电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant