JP2011154762A - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP2011154762A JP2011154762A JP2010015731A JP2010015731A JP2011154762A JP 2011154762 A JP2011154762 A JP 2011154762A JP 2010015731 A JP2010015731 A JP 2010015731A JP 2010015731 A JP2010015731 A JP 2010015731A JP 2011154762 A JP2011154762 A JP 2011154762A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- erase
- pump circuit
- voltage
- erasing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
- G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
Abstract
【解決手段】半導体記憶装置は、不揮発性メモリセルが配列されたメモリセルアレイと、前記メモリセルアレイのデータ消去を行なうための消去電圧を発生する消去電圧発生回路とを備え、前記メモリセルアレイの選択領域に複数の消去サイクルで消去電圧を印加するデータ消去モードにおいて、前記複数の消去サイクルの初期段階での消去電圧の立ち上がり波形を後続サイクルのそれに比べて鈍らせる。
【選択図】図13
Description
不揮発性メモリセルが配列されたメモリセルアレイと、
前記メモリセルアレイのデータ消去を行なうための消去電圧を発生する消去電圧発生回路とを備え、
前記メモリセルアレイの選択領域に複数の消去サイクルで消去電圧を印加するデータ消去モードにおいて、前記複数の消去サイクルの初期段階での消去電圧の立ち上がり波形を後続サイクルのそれに比べて鈍らせる
ことを特徴とする。
図1は、NAND型フラッシュメモリの概略構成を示すブロック図である。このNAND型フラッシュメモリは、不揮発性メモリセルが配列されたメモリセルアレイ11、ワード線ドライバを含むロウデコーダ12、カラムデコーダ13及びデータ制御回路14を有する。
以上のような消去電圧発生回路を備えて、基本的なデータ消去動作を比較例として説明する。図12で説明した能力の異なる二組の昇圧ポンプ回路を利用して、一般的に消去電圧が低い範囲では主にVMM用チャージポンプPMP2が消去電圧を昇圧し、消去電圧が高い範囲になるとVPP用チャージポンプPMP1により昇圧する、ということが行われる。このような昇圧動作を利用することにより、消去電圧の立ち上がり時間を短縮して、消去時間を短くすることができる。
図13は、実施の形態1によるデータ消去モードでの消去電圧発生の様子を、図27と対応させて示している。消去電圧発生回路18aは、上に説明したとおりであり、図27の消去モードの場合とはその制御法が異なる。図13では、図27と対応させて消去ループ数が4(Loop1〜Loop4)で消去する場合を示している。
1回目の消去動作における消去電圧Veiを低く設定した場合や消去時間が短い場合、フローティングゲートFG内の電子が殆ど放出されないことがある。2回目の消去動作時は、消去電圧が1回目の電圧Veiよりも高い電圧Vei+ΔVeに設定されるため、より電子は放出され易い。従って2回目の消去動作時にトンネル絶縁膜を通過する電流量が多くなり、トンネル絶縁膜が劣化する可能性がある。
ここまでの実施の形態では、消去サイクルの初期段階で、2系統のポンプ回路のうち、電流供給能力は低いが高電圧を生成可能な方のみを動作させるという制御により、消去電流を抑制してセル特性劣化を防止した。これに対し、2系統のポンプ回路を共に駆動しながら、同様の効果を得ることも可能である。そのためには、ポンプ回路の電流供給能力自体を切り換え可能に設定し、消去サイクルに応じてポンプ能力切り換えを行なうようにすればよい。
1回目の消去動作における消去電圧Veiを低く設定した場合や消去時間が短い場合、フローティングゲートFG内の電子が殆ど放出されないことがある。2回目の消去動作時は、消去電圧が1回目の電圧Veiよりも高い電圧Vei+ΔVeに設定されるため、より電子は放出され易い。従って2回目の消去動作時にトンネル絶縁膜を通過する電流量が多くなり、トンネル絶縁膜が劣化する可能性がある。
図22は、実施の形態5に用いられる消去電圧生成回路18aの構成を示す。この実施の形態5では、ここまでの実施の形態で説明したVMM用チャージポンプ回路32の部分に、二つのポンプ回路即ち、VMM1用ポンプ回路32aと、VMM2用ポンプ回路32bとを併設している。
1回目の消去動作における消去電圧Veiを低く設定した場合や消去時間が短い場合、フローティングゲートFG内の電子が殆ど放出されないことがある。2回目の消去動作時は、消去電圧が1回目の電圧Veiよりも高い電圧Vei+ΔVeに設定されるため、より電子は放出され易い。従って2回目の消去動作時にトンネル絶縁膜を通過する電流量が多くなり、トンネル絶縁膜が劣化する可能性がある。
Claims (5)
- 不揮発性メモリセルが配列されたメモリセルアレイと、
前記メモリセルアレイのデータ消去を行なうための消去電圧を発生する消去電圧発生回路とを備え、
前記メモリセルアレイの選択領域に複数の消去サイクルで消去電圧を印加するデータ消去モードにおいて、前記複数の消去サイクルの初期段階での消去電圧の立ち上がり波形を後続サイクルのそれに比べて鈍らせる
ことを特徴とする半導体記憶装置。 - 前記消去電圧発生回路は、第1の昇圧ポンプ回路と、前記第1の昇圧ポンプ回路と併設された、生成電位が前記第1の昇圧ポンプ回路より低く立ち上がり時の電流供給能力が前記第1のポンプ回路より高い第2の昇圧ポンプ回路とを有し、
前記データ消去モードにおいて、前記消去電圧発生回路は、前記複数の消去サイクルの初期段階で前記第1の昇圧ポンプ回路のみが動作し、後続サイクルで前記第1及び第2の昇圧ポンプ回路が同時に動作するように制御される
請求項1記載の半導体記憶装置。 - 前記消去電圧発生回路は、第1の昇圧ポンプ回路と、前記第1の昇圧ポンプ回路と併設された、生成電位が前記第1の昇圧ポンプ回路より低く立ち上がり時の電流供給能力が前記第1のポンプ回路より高い第2の昇圧ポンプ回路と、前記第2の昇圧ポンプ回路の駆動クロック周波数を切り換える分周選択回路とを有し、
前記データ消去モードにおいて、前記消去電圧発生回路は、前記複数の消去サイクルの前記初期段階では前記第1の昇圧ポンプ回路と駆動クロックが分周された状態の前記第2の昇圧ポンプ回路が同時に動作し、後続サイクルでは前記第1の昇圧ポンプ回路と駆動クロックが分周されない状態の前記第2の昇圧ポンプ回路が同時に動作するように制御される
請求項1記載の半導体記憶装置。 - 前記消去電圧発生回路は、第1の昇圧ポンプ回路と、前記第1の昇圧ポンプ回路と併設された、生成電位が前記第1の昇圧ポンプ回路より低い第2及び第3の昇圧ポンプ回路とを有し、
前記データ消去モードにおいて、前記消去電圧発生回路は、前記複数の消去サイクルの前記初期段階で前記第1の昇圧ポンプ回路と前記第2及び第3の昇圧ポンプ回路の一方が同時に動作し、後続サイクルでは前記第1の昇圧ポンプ回路と、前記第2及び第3の昇圧ポンプ回路とが同時に動作するように制御される
請求項1記載の半導体記憶装置。 - 前記第1の昇圧ポンプ回路は、N段の昇圧ユニットが直列接続されたチャージポンプを有し、前記第2の昇圧ポンプ回路は、M段(M<N)の昇圧ユニットが直列接続されたチャージポンプを有する
請求項2又は3記載の半導体記憶装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010015731A JP2011154762A (ja) | 2010-01-27 | 2010-01-27 | 半導体記憶装置 |
US12/883,474 US20110182125A1 (en) | 2010-01-27 | 2010-09-16 | Semiconductor memory device, semiconductor device, and method of data erase in the semiconductor memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010015731A JP2011154762A (ja) | 2010-01-27 | 2010-01-27 | 半導体記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011154762A true JP2011154762A (ja) | 2011-08-11 |
Family
ID=44308845
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010015731A Pending JP2011154762A (ja) | 2010-01-27 | 2010-01-27 | 半導体記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20110182125A1 (ja) |
JP (1) | JP2011154762A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011222081A (ja) * | 2010-04-09 | 2011-11-04 | Toshiba Corp | 半導体記憶装置 |
JP2014038670A (ja) * | 2012-08-13 | 2014-02-27 | Toshiba Corp | 不揮発性半導体記憶装置 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104485132B (zh) * | 2014-12-30 | 2017-12-08 | 上海华虹宏力半导体制造有限公司 | 数据擦除电路 |
KR102349729B1 (ko) | 2015-10-23 | 2022-01-12 | 삼성전자주식회사 | 비휘발성 메모리 장치, 그것을 포함하는 저장 장치 및 그것의 동작 방법 |
JP6538597B2 (ja) * | 2016-03-14 | 2019-07-03 | 東芝メモリ株式会社 | 記憶装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004023044A (ja) * | 2002-06-20 | 2004-01-22 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2004127464A (ja) * | 2002-10-07 | 2004-04-22 | Denso Corp | 不揮発性メモリの内部電源回路 |
JP2008059639A (ja) * | 2006-08-29 | 2008-03-13 | Toshiba Lsi System Support Kk | 不揮発性半導体記憶装置 |
JP2011040142A (ja) * | 2009-07-15 | 2011-02-24 | Toshiba Corp | 不揮発性半導体記憶装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6894931B2 (en) * | 2002-06-20 | 2005-05-17 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
US6781880B2 (en) * | 2002-07-19 | 2004-08-24 | Micron Technology, Inc. | Non-volatile memory erase circuitry |
-
2010
- 2010-01-27 JP JP2010015731A patent/JP2011154762A/ja active Pending
- 2010-09-16 US US12/883,474 patent/US20110182125A1/en not_active Abandoned
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004023044A (ja) * | 2002-06-20 | 2004-01-22 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2004127464A (ja) * | 2002-10-07 | 2004-04-22 | Denso Corp | 不揮発性メモリの内部電源回路 |
JP2008059639A (ja) * | 2006-08-29 | 2008-03-13 | Toshiba Lsi System Support Kk | 不揮発性半導体記憶装置 |
JP2011040142A (ja) * | 2009-07-15 | 2011-02-24 | Toshiba Corp | 不揮発性半導体記憶装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011222081A (ja) * | 2010-04-09 | 2011-11-04 | Toshiba Corp | 半導体記憶装置 |
JP2014038670A (ja) * | 2012-08-13 | 2014-02-27 | Toshiba Corp | 不揮発性半導体記憶装置 |
Also Published As
Publication number | Publication date |
---|---|
US20110182125A1 (en) | 2011-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4908064B2 (ja) | 半導体集積回路装置 | |
US10269409B2 (en) | Non-volatile semiconductor memory device and driving method for block selection by boosting thereof | |
JP3583703B2 (ja) | 半導体装置 | |
EP1724784B1 (en) | High-voltage switch with low output ripple for non-volatile floating-gate memories | |
JP3863005B2 (ja) | メモリセルデコーダ及びこれを備える半導体メモリ装置 | |
US7439797B2 (en) | Semiconductor device including a high voltage generation circuit and method of generating a high voltage | |
JP2005339658A (ja) | 昇圧回路 | |
TWI696999B (zh) | 位準移位器與半導體裝置 | |
JP2007323808A (ja) | 半導体記憶装置用xデコーダ | |
US9865358B2 (en) | Flash memory device and erase method thereof capable of reducing power consumption | |
WO2006025208A1 (ja) | 半導体装置及びワード線昇圧方法 | |
JP2011154762A (ja) | 半導体記憶装置 | |
JP7078663B2 (ja) | 半導体記憶装置 | |
JP4828520B2 (ja) | 半導体装置およびその制御方法 | |
US20100232233A1 (en) | Nonvolatile semiconductor memory device | |
JP2021002415A (ja) | 半導体装置およびその動作方法 | |
US9679617B2 (en) | Amplifier | |
JP2018164151A (ja) | 分周回路 | |
JP3775927B2 (ja) | 電圧発生回路を備えた不揮発性半導体記憶装置及びその電圧発生制御方法 | |
TWI727809B (zh) | 半導體存儲裝置及預充電方法 | |
JPH11297090A (ja) | Mos集積回路および不揮発性メモリ | |
JP6744893B2 (ja) | 不揮発性半導体記憶装置 | |
JPH0982095A (ja) | 昇圧回路及びそれを用いた不揮発性半導体記憶装置 | |
JP4761842B2 (ja) | 内部電圧発生回路 | |
US20050190604A1 (en) | Semiconductor memory device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120302 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130214 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20130221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130326 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131008 |