[全体構成]
図1は、この発明が適用される内部電圧発生回路を含む半導体記憶装置の全体の構成を概略的に示す図である。図1において、この半導体記憶装置は、行列状に配列されるメモリセルMCを含むメモリセルアレイ1を含む。メモリセルMCの各行に対応してワード線WLが配置され、メモリセルMCの各列に対応してビット線BLおよびソース線SLが配置される。メモリセルMCは、一例として、AG−AND型メモリセルであり、ビット線BLおよびソース線SLは、アシストゲート線AGDおよびAGSによりそれぞれ与えられる。すなわちアシストゲート線AGDおよびAGSは、MOSトランジスタのゲート電極層で構成され、列方向に延在する。このアシストゲート線AGDおよびAGSにそれぞれ所定の電圧(NチャネルMOSトランジスタの場合、正電圧)を印加することにより、直下の基板領域に反転層が形成され、この反転層によりビット線BLおよびソース線SLが形成される。
半導体記憶装置は、さらに、アドレス信号AXに従ってメモリセルアレイ1のアドレス指定された行に対応するワード線WLを選択状態へ駆動する行選択駆動回路2と、アドレス信号AYに従って、メモリセルアレイ1の選択列に対応するビット線BLを選択する列選択回路3と、列選択回路3により選択されたビット線上のデータ(電流)を検出して内部読出データを生成する読出回路4と、列選択回路3を介して選択列のビット線に書込データを伝達する書込回路5と、これらの読出回路4および書込回路5と結合され外部とデータDQの授受を行なう入出力回路6を含む。
行選択駆動回路2は、アドレス信号AXをデコードするロウデコード回路と、このロウデコード回路の出力信号に従って選択ビット線上に選択電圧を伝達するワード線駆動回路とを含む。
列選択回路3は、ビット線BLおよびソース線SLを選択する回路を含む。具体的には、この列選択回路3は、アシストゲート線をソースアシストゲート線AGSおよびドレインアシストゲート線AGDに設定するアシストゲート選択回路およびビット線に対応するアシストゲート線を読出回路4および書込回路5に接続する回路を含む。
メモリセルアレイ1においては、書込回路5からの書込データをラッチする書込レジスタ回路が通常設けられ、この書込データレジスタに格納された書込データに従って、データの書込が行なわれる。この書込データレジスタについては、図面を簡略化するために示していない。
半導体記憶装置は、さらに、外部からの動作モード指示を与えるコマンドCMDに従って内部動作を制御する制御回路7と、この制御回路7からのモード指示信号に従って内部電圧VWG、VPPおよびVNN等を生成する内部電圧発生回路8を含む。この内部電圧発生回路8は、制御電圧VWG、選択電圧(高電圧)VPPおよび非選択電圧VNNを生成して行選択駆動回路2へ与える。内部電圧発生回路8は、また、データ読出時に選択ワード線に印加される読出電圧、列選択回路3に含まれ列選択ゲートへ印加される電圧、ソース線へ供給される電圧(プログラム電圧)、書込/消去時のベリファイ電圧など種々の内部電圧を発生する。ここでは、本発明において特に関連のある内部電圧のみを代表的に示す。
図1に示す構成において、行選択駆動回路2は、データ書込時、選択行のワード線WLに、高電圧VPPを伝達し、非選択ワード線WLに非選択電圧VNNを伝達する。
図2は、図1に示すメモリセルMCの具体的電気的等価回路の一例を示す図である。図2においてメモリセルMCは、コントロールゲートおよびフローティングゲートを含む積層ゲートトランジスタSTで構成される。コントロールゲートがワード線WLに接続され、フローティングゲートに記憶データに応じて電荷(電子)が蓄積される。メモリセルMCの両側にアシストゲート線AG0およびAG1が配設される。このアシストゲート線AG0およびAG1は、MOSトランジスタのゲート電極層で形成され、このアシストゲート線AG0およびAG1の印加電圧により、直下の基板領域表面に反転層(チャネル層)が形成され、その反転層によりビット線/ソース線が形成される。メモリセルMCは、アシストゲート線の間に配設される。したがって、1つのアシストゲート線は、選択メモリセルの位置に応じて、ビット線およびソース線に適宜切換えられる。
図3は、図2に示すメモリセルMCのデータ書込時の印加電圧の一例を示す図である。メモリセルMCは、基板領域(Pウェル)PW上に形成されるフローティングゲートFGと、フローティングゲートFG上に形成されるコントロールゲートCGを含む。書込動作時においては、コントロールゲートCGに、ワード線WLを介して選択電圧(高電圧)VPPが供給される。ドレインアシストゲート線AGDへは、ビット線書込電圧VPGが与えられ、ソースアシストゲート線AGSは、接地電圧レベルに維持される。この場合、図2に示すアシストゲート線AG0およびAG1が選択状態に駆動されて、これらのアシストゲート線AG0およびAG1下部に、反転層が形成されてドレインアシストゲート線およびソースアシストゲート線AGDおよびAGSが形成され、これらの反転層にそれぞれ電圧VPGおよび接地電圧が印加される。この場合、ドレインアシストゲート線(反転層)AGDから、ソースアシストゲート線(反転層)ADSにチャネル電流が流れる(選択電圧VPPによりメモリセルMC下部にはチャネルが形成されている)。このチャネル電流は、ホットエレクトロンとなり、コントロールゲートCGに印加される選択電圧VPPにより引寄せられフローティングゲートFGに注入され、書込が行われる。
非選択メモリセルMCにおいては、コントロールゲートCGには、非選択電圧VNNが供給され、その下部には、チャネル領域が形成されない。したがって、図1に示すようにビット線BLおよびソース線SLにそれぞれ電圧VPGおよび接地電圧が供給されても、この非選択メモリセルMCにおいてチャネル電流は流れずホットエレクトロンは生成されない。選択ワード線WLと選択ビット線BLおよび選択ソース線SLとの交差部に対応して配置されるメモリセルMCに対してのみデータの書込が実行される。
このフローティングゲートFGから電子を引抜く場合には、例えば、アシストゲート線AGDおよびAGSはオープン状態とされる(アシストゲート線AG0およびAG1を非選択状態とし、アシストゲート線反転層は形成されない)。この状態において、基板領域(Pウェル)PWに高電圧を印加し、コントロールゲートCGに接地電圧または負電圧を印加する。フローティングゲートFGと基板領域PWの間で、FNトンネル電流が流れ、フローティングゲートFGの蓄積電子が流出する。
データ読出時においては、コントロールゲートCGに読出電圧を印加し、ドレインアシストゲート線(反転層)AGDをビット線として読出電流が供給され、ソースアシストゲート線(反転層)AGSは接地電圧レベルに維持される。フローティングゲートの蓄積電荷量に応じてメモリセルのしきい値電圧が異なる。すなわち、書込状態のメモリセルはしきい値電圧が高い状態であり、消去状態のメモリセルはしきい値電圧が低い状態である。読出電圧が、書込状態および消去状態のしきい値電圧の間の電圧レベルであり、選択メモリセルにおいて、ビット線とソース線の間に記憶データに応じて電流が流れるかまたは流れない。このビット線の電流を検出することによりデータの読出を行う。
図4は、図1に示す行選択駆動回路2の構成の一例を概略的に示す図である。図4において、行選択駆動回路2は、複数のワード線WL0−WLnに共通に設けられ、アドレス信号AXMをデコードして、メインデコード信号SG0を生成するメインロウデコーダ2Mと、アドレス信号AXSをデコードし、ワード線WL0−WLnのいずれかを選択状態へ駆動するサブデコード信号SS0−SSnを生成するサブロウデコーダ2Sと、ワード線WL0−WLnの組それぞれに対応して設けられるワード線デコーダ2W0、2W1、…を含む。サブロウデコーダ2Sは、ワード線デコーダ2W0、2W1、…に共通に設けられて、ワード線WL0−WLnの組各々において1つのワード線を選択状態へ駆動する信号を生成する。
メインロウデコーダ2Mは、ワード線デコーダ2W0,2W1、…各々に対応して設けられる。ワード線WL0−WLnは、連続して配置されるワード線であってもよく、分散して配置されてもよい。図4においては、1つのメインロウデコーダ2Mからのメインデコード信号SG0により共通に選択されるワード線の組が、連続して配置されるワード線の組で構成されるように示す。ワード線WL0−WLnの組の選択/非選択を、メインデコード信号SG0に従って設定する。したがって、図4に示す構成においては、ワード線デコーダ2W1へは、別の図示しないメインロウデコーダからのメインデコード信号SG1が与えられる。
ワード線デコーダ2W0,2W1、…は同一構成を有するため、図4においては、ワード線デコーダ2W0の構成を代表的に示す。ワード線デコーダ2W0は、ワード線WL−WLnそれぞれに対応して設けられ、メインロウデコーダ2Mからのメインデコード信号SG0に従ってサブロウデコーダ2Sからのサブデコード信号SS0−SSnを対応のワード線WL0−WLnに伝達するワード線デコード/ドライブ回路WDK0−WDKnを含む。ワード線デコード/ドライブ回路WDK0−WDKnは、それぞれ、NチャネルMOSトランジスタで構成され、そのゲートに、メインロウデコーダ2Mからのメインロウデコード信号(制御電圧)SG0が共通に与えられ、また基板領域(バックゲート)には、非選択電圧VNNが共通に与えられる。
メインロウデコーダ2Mは、対応のワード線WL0−WLnの組が選択状態のときには(対応のワード線の組のうちの1つのワード線が選択されるときには)、その出力信号SG0を、制御電圧VWGの高電圧レベルに設定し、非選択状態時には、非選択電圧(負電圧)VNNレベルに設定する。サブロウデコーダ2Sは、選択ワード線に対応するサブロウデコード信号を選択電圧(高電圧)VPPレベルに設定し、非選択ワード線に対応するサブデコード信号は、非選択電圧VNNレベルに設定する。
この図4に示すように、行選択駆動回路2をメインロウデコーダ2Mおよびサブロウデコーダ2Sの階層構造に構成することにより、アドレス信号AX(AXMおよびAXS)をデコードする回路のデコードすべき信号数が低減され、応じてデコード回路のレイアウト面積を低減することができ、また、充放電すべき信号線の本数が低減され消費電流が低減される。
なお、この図4に示すワード線デコーダ2W0、2W1の構成において、メインデコード信号SG0およびサブデコード信号SSiがともに非選択状態のVNNレベルのときには、対応のワード線WLがフローティング状態となることが考えられる。この場合、ノイズなどの影響を低減するために、非選択ワード線へは、メインデコード信号SG0(またはSG1)の反転信号に従って非選択ワード線を非選択電圧VNNレベルに維持する構成が利用することにより、非選択ワード線がフローティング状態となるのを防止することができる。
図4に示すように、選択ワード線WL(WL0−WLnのいずれか)へは、サブロウデコーダ2Sの出力信号に従って選択電圧VPPが伝達される。したがって、ワード線デコード/ドライブ回路WK0−WKnにおいては、そのトランジスタのしきい値電圧Vthn損失を生じることなく、選択ワード線WLへ選択電圧(高電圧)VPPを伝達するために、制御電圧VWGは、VPP+Vthn以上の電圧レベルに設定される。
図5は、図1に示す内部電圧発生回路8の構成を概略的に示す図である。図5において内部電圧発生回路8は、制御回路7からの活性制御信号EN1に従って選択電圧VPPを生成する選択電圧発生回路8Pと、制御回路7からの活性制御信号EN2に従って制御電圧VWGを発生する制御電圧発生回路8Wと、制御回路7からの活性制御信号EN3に従って非選択電圧VNNを発生する非選択電圧発生回路8Nを含む。制御回路7は、動作モードに応じて活性制御信号EN1−EN3を活性化する。これらの電圧発生回路8P、8Wおよび8Nは、活性化時、容量素子のチャージポンプ動作を利用して所望の電圧レベルの電圧VPP、VWGおよびVNNを発生する。
図6は、図5に示す制御電圧発生回路8Wの構成を概略的に示す図である。図6において、制御電圧発生回路8Wは、活性制御信号EN2の活性化時発振動作を行なって所定の周期のクロック信号CLKを発生する発振回路10と、ポンプイネーブル信号PUMPENの活性化時クロック信号CLKに従ってチャージポンプ動作を行なって制御電圧VWGを生成するチャージポンプ回路(制御電圧生成回路)12と、この制御電圧VWGに応じたモニタ電圧Vsをモニタノード13に生成するしきい値モニタ回路14と、モニタ電圧Vsの電圧レベルを低下させて降圧電圧VDIVを生成する降圧回路16と、降圧電圧VDIVと基準電圧VREFとを比較し、その比較結果に応じてポンプイネーブル信号PUMPENを活性化する比較回路18を含む。
しきい値モニタ回路14は、ワード線デコード/ドライブ回路WDKiを構成するNチャネルMOSトランジスタの選択電圧(高電圧)VPP供給時のしきい値電圧Vthnをモニタする。具体的に、このしきい値モニタ回路14は、ワード線デコード/ドライブ回路WDKiを構成するNチャネルMOSトランジスタと同一構造、同一サイズ(チャネル幅およびチャネル長)および同一膜厚および材料のゲート絶縁膜のトランジスタをモニタトランジスタとして含み、このワード線デコード/ドライブトランジスタと同じしきい値電圧特性(電圧伝達特性)を有するモニタトランジスタにより、制御電圧VWGを伝達してモニタ電圧Vsを生成する。すなわち、このモニタ電圧Vsとして、電圧VWG−Vthnを生成する。このモニタトランジスタは、従って、ワード線デコード/ドライブ回路WDKiのMOSトランジスタと同一製造工程で同一マスクで構成される。これにより、モニタトランジスタは、ワード線デコード/ドライブトランジスタと同一の製造パラメータのばらつきの影響を受け、ワード線デコード/ドライブ回路のMOSトランジスタと同一のしきい値電圧特性(電圧伝達特性)を示す。
したがって、このワード線デコード/ドライブ回路WDKiを構成するNチャネルMOSトランジスタ(以下、ワード線デコード/ドライブ回路のトランジスタを特定する場合には参照番号20を利用して、ワード線デコード/ドライブトランジスタと称す)が、製造工程時における各種パラメータのばらつき(ゲート絶縁膜のばらつき、チャネル領域における不純物濃度のばらつき等)により、しきい値電圧特性が設計値からばらつく場合においても、しきい値モニタ回路14において、ワード線デコード/ドライブトランジスタ(NチャネルMOSトランジスタ)20と同一のしきい値電圧特性(電圧伝達特性)を有するトランジスタを利用してモニタ電圧Vsを生成する。これにより、降圧回路16においては、正確に、しきい値電圧Vthnのばらつきを反映した電圧が生成され、応じて、比較回路18においては、しきい値電圧Vthnの現実値を考慮した判定動作を行なってチャージポンプ回路12のポンプ動作の活性/非活性を制御することができる。これにより、制御電圧VWGを、ワード線デコード/ドライブトランジスタ20のしきい値電圧に応じた電圧レベルに設定することができ、各チップごとに最適電圧レベルに制御電圧VWGの電圧レベルを設定することができる。
なお、図6に示す降圧回路16および比較回路18により、モニタ電圧Vsが所定レベルにあるかを判定する判定回路19が構成される。
[実施の形態1]
図7は、図6に示す制御電圧発生回路8Wの具体的構成の一例を示す図である。図7において、しきい値モニタ回路14は、ワード線デコード/ドライブトランジスタ20と同一サイズおよび素子特性(しきい値電圧を含む)を有するNチャネルMOSトランジスタモニタトランジスタ)25で構成される。このモニタトランジスタ25は、ゲートおよびドレインが制御電圧VWGを受けるようにチャージポンプ回路12の出力に結合され、その基板領域に非選択電圧VNNが供給される。したがって、このモニタトランジスタ25は、ワード線デコーダにおいて選択電圧VPPを伝達するワード線デコード/ドライブトランジスタ20と同一の状態に設定される。このモニタトランジスタ25は、ダイオードモードで動作し、しきい値電圧Vthnの電圧降下を生じさせる。従って、モニタノード13のモニタ電圧Vsは、VWG−Vthnに等しい電圧レベルとなる。
降圧回路16は、モニタノード13と参照電圧ノード(接地ノード)の間に直列に接続されるN段の抵抗接続されるMOSトランジスタ素子TR1−TRNを含む。図7においては降圧回路16は、4段の抵抗接続されるPチャネルMOSトランジスタTR1−TR4で構成される場合を一例として示す(N=4)。モニタノード13から参照電圧ノード(以下、単に接地ノードと称す)へ電流Idが流れ、出力ノード29に降圧電圧VDIVが形成されて比較回路18の負入力へ与えられる。トランジスタ素子TR1−TR4は、基板領域がそれぞれのソースノードに接続され、ゲートおよびドレインが相互接続されて、抵抗モードで動作する(各トランジスタにおいては基板効果は除去されている)。これらのトランジスタ素子TR1−TR4のオン抵抗値(チャネル抵抗値)がすべて等しい場合(全て同一サイズ(チャネル幅およびチャネル長が同じ)に形成することにより実現される)、出力ノード29からの分圧電圧VDIVは、Vs/Nで与えられる(図7に示す実施例においては、Vs/4)。
この降圧回路16において抵抗素子として、正の高電圧を伝達するためにPチャネルMOSトランジスタが用いられている。PチャネルMOSトランジスタは、NチャネルMOSトランジスタに比べて、そのチャネル抵抗を同一サイズで大きくすることができ、小レイアウト面積で、大きな抵抗値を有する抵抗素子を実現することができ、また、正の高電圧をしきい値電圧の降下を生じさせることなく伝達することができる。この抵抗素子として、抵抗接続されるNチャネルMOSトランジスタが用いられてもよい。
なお、以下の説明において、降圧回路16が抵抗型分圧回路で構成されており、モニタ電圧Vsの抵抗分圧電圧が降圧電圧として生成されるため、降圧電圧VDIVを分圧電圧と称す。
比較回路18は、分圧電圧VIDVが、基準電圧VREFよりも高い場合には、ポンプイネーブル信号PUNPENを非活性状態に設定し、チャージポンプ回路12のポンプ動作を停止させる。一方、分圧電圧VDIVが基準電圧VREFよりも低い場合には、比較回路18は、ポンプイネーブル信号PUNPENを活性化し、チャージポンプ回路12にポンプ動作を行なわせる。
図8は、図7に示す制御電圧発生回路の動作を示す図である。以下、図8を参照して、図7に示す回路の動作について説明する。活性制御信号EN2が活性状態に駆動されると、発振回路10が活性化されてポンプ用のクロック信号CLKが所定の周期で生成される。これに応じて、チャージポンプ回路12はポンプ動作を開始し、制御電圧VWGの電圧レベルを上昇させる。このチャージポンプ回路12のポンプ動作停止時においては制御電圧VWGの電圧レベルは放電等により低下しており、分圧電圧VDIVは、基準電圧VREFよりも低い電圧レベルにある。したがって、比較回路18からのポンプイネーブル信号PUNPENはHレベルの活性状態であり、チャージポンプ回路12がポンプ動作を持続する。このチャージポンプ回路12のポンプ動作により、制御電圧VWGの電圧レベルが上昇し、また、応じて、モニタ電圧Vsの電圧レベルが上昇する。モニタ電圧Vsが、選択電圧VPPと等しくなると、すなわち分圧電圧VDIVが基準電圧VREFに等しくなると、比較回路18からのポンプイネーブル信号PUNPENが非活性状態のLレベルとなり、チャージポンプ回路12がポンプ動作を停止する。
従って、チャージポンプ回路12から出力されるポンプ電圧(制御電圧)VWGは、分圧電圧VIDVと基準電圧VREFとが等しい電圧レベルに設定される。すなわち、次式の関係が求められる。
VREF=VDIV=Vs/N=(VWG−Vthn)/N
一方、モニタノード13は、選択ワード線に対応するため、モニタ電圧Vsは、次式で示される。
Vs=N・VREF=VPP
従って、基準電圧VREFは、そのN倍の電圧レベルが選択電圧(高電圧)VPPに等しくなる電圧レベルに設定することにより、制御電圧VWGは、モニタ電圧Vsよりもしきい値電圧Vthn高い電圧レベルに設定することができる。この制御電圧VWGと選択電圧VPPとは、現実のワード線デコード/ドライブトランジスタのしきい値電圧Vthnの差が生じており、必要最小限の電圧レベルに制御電圧VWGを確実に設定することができる。
応じて、図6に示すワード線デコード/ドライブ回路WDKiは、制御電圧VWGに従って対応のワード線へ選択電圧VPPを伝達することができる。この場合、制御電圧VWGは、ワード線デコード/ドライブトランジスタ20の実際のしきい値電圧Vthnを反映した必要最低限の電圧レベルに設定されており、最悪ケースを考慮して必要以上に高い電圧レベルに設定する必要がなく、ワード線に確実に、必要な選択電圧VPPを供給することができるとともに、ワード線デコード/ドライブトランジスタ20の高電圧による劣化を最小限に抑制することができる。
なお、選択電圧VPPを生成する選択電圧発生回路(図5の8P)においても、同様、チャージポンプ回路および電圧レベル検知回路が設けられており、別の基準電圧との比較動作に基づいて選択電圧発生動作が制御され、選択電圧VPPが、所定の電圧レベルに維持される。
図9は、図7に示す基準電圧VREFを発生する回路の構成の一例を示す図である。図9において、基準電圧発生回路は、選択電圧発生回路(8P)からの選択電圧伝達線30に対して直列に接続される抵抗素子Z1およびZ2と、抵抗素子Z2と接地ノードの間に接続されかつそのゲートに活性制御信号ENを受ける活性化トランジスタ32を含む。抵抗素子Z1およびZ2はその抵抗値の比が(N−1)・R:Rに設定され、これらの抵抗素子Z1およびZ2の接続ノード34から基準電圧VREFが出力される。活性制御信号ENは、活性制御信号EN2と同様、書込動作時に活性化されて、制御トランジスタ32は、活性制御信号ENの活性化時電流源トランジスタとして機能し、図7に示す電流Idを駆動する。
この図9に示す基準電圧発生回路の構成の場合、ノード34からの基準電圧VREFは、VPP/Nとなる。したがって、図7に示すように、モニタ電圧VsがN・VREFの場合、確実に、モニタ電圧Vsを選択電圧VPPに等しくすることができる。
抵抗素子Z1およびZ2の構成としては、図7に示す降圧回路16と同様、抵抗接続されるMOSトランジスタを利用することができる。この降圧回路16の抵抗接続されるMOSトランジスタと同一特性を有するMOSトランジスタを抵抗素子として利用することにより、確実に、分圧比Nを、基準電圧VREFおよび分圧電圧VDIVについて等しくすることができる。
以上のように、この発明の実施の形態1に従えば、制御電圧を、ワード線デコード/ドライブトランジスタと同一のしきい値電圧特性(電圧伝達特性)を有するモニタトランジスタを用いてモニタ電圧を生成し、このモニタ電圧に基づいて制御電圧発生動作を制御している。したがって、制御電圧をワード線デコード/ドライブトランジスタのしきい値電圧に応じた電圧レベルに設定し、選択電圧VPPを伝達することができ、必要以上の高電圧がワード線デコード/ドライブトランジスタに伝達されるのを防止することができ、トランジスタ素子の劣化を抑制でき、素子の信頼性を改善することができる。
[実施の形態2]
図10は、この発明の実施の形態2に従う制御電圧発生回路の構成を示す図である。図10においては、制御電圧発生回路8Wに含まれるしきい値モニタ回路14および降圧回路16の部分の構成を示す。残りの比較回路、発振回路およびチャージポンプ回路の構成は、図7に示す制御電圧発生回路の構成と同じである。
この図10に示す制御電圧発生回路8Wにおいては、しきい値モニタ回路12において、先の実施の形態1と同様、ワード線デコード/ドライブトランジスタ(20)と同一のサイズを有し同一のしきい値電圧特性(電圧伝達特性)を有するNチャネルMOSトランジスタがモニタトランジスタ25として用いられる。このモニタトランジスタ25に対しては、ドレインノードに、先の実施の形態1と異なり、選択電圧VPPが制御電圧VWGに代えて与えられる。モニタトランジスタ25のドレイン電圧を除いて、残りの構成は、先の図7に示す制御電圧発生回路の構成と同じである。
この図10に示すしきい値モニタ回路14においては、モニタトランジスタ25のドレインに選択電圧VPPが供給され、ゲートに制御電圧VWGが供給され、基板領域(バックゲート)に非選択電圧VNNが供給される。したがって、図6に示す選択ワード線デコード/ドライブトランジスタ(20)と同じ動作条件に設定することができ、より正確に、ワード線デコード/ドライブトランジスタの動作状況に応じた条件をモニタトランジスタに対して設定することができる。この図10に示すしきい値モニタ回路14に対しては、次式に示すように、電圧VWG−Vthnは、選択電圧VPPよりも少し高い電圧レベルに設定する。
VWG−Vthn=VPP+ΔV
この条件の場合、モニタトランジスタ25は、ドレインノードに供給される選択電圧VPPをモニタノード13に伝達する。したがって、モニタ電圧Vsは、選択電圧VPPに等しくなる(モニタトランジスタ25におけるチャネル抵抗による電圧降下成分は無視する)。
この条件下では、降圧回路16の出力ノード29からの分圧電圧VDIVは、VPP/N(=Vs/N)となる。ここで、降圧回路16の分圧比を1/Nとする。
比較回路18において、分圧電圧VDIVは、基準電圧VREFと比較される。比較回路18は、分圧電圧VDIVが基準電圧VREFよりも低い場合には、モニタノード13のモニタ電圧Vsが選択電圧VPPよりも低い電圧レベルであり、モニタトランジスタ25のソースフォロア動作による電圧降下がモニタ電圧Vsに影響を及ぼしており、同様、選択ワード線においてもその電圧レベルは、選択電圧VPPよりも低い電圧レベルとなる。従って、この状態においては、比較回路(18)からのポンプイネーブル信号(PUMPEN)が活性化されて、図6に示すチャージポンプ回路12によりチャージポンプ動作を行なわせて制御電圧VWGの電圧レベルを上昇させる。
一方、分圧電圧VDIVが基準電圧VREFよりも高い場合には、制御電圧VWGの発生動作が停止される。モニタトランジスタ25においては、選択電圧VPPがドレイン電圧として供給されており、モニタトランジスタ25のソースノード、すなわちモニタノード13の電圧レベルは、選択電圧よりも高くなることはなく、従って、モニタ電圧Vsが選択電圧と等しくなると、チャージポンプ回路(12)のチャージポンプ動作を停止させる。これにより、モニタノード13のモニタ電圧Vsが選択電圧VPPと等しくなるように、制御電圧VWGの電圧レベルが調整される。ここで、基準電圧VREFも、VPP/Nの電圧レベルに設定される。
この図10に示すしきい値モニタ回路14において、選択電圧VPPをモニタトランジスタ25のドレイン電圧として供給することにより、選択状態にあるワード線デコード/ドライブトランジスタと同一条件でモニタトランジスタ25を動作させることができ、確実に、モニタ電圧Vsが、選択電圧VPPと電圧レベルが等しくなるように制御電圧VWGの電圧レベルを調整することができる。応じて、ワード線デコード/ドライブトランジスタにおいても、選択ワード線へ確実に選択電圧VPPを伝達することが可能となる。この場合、モニタトランジスタ25のしきい値電圧Vthnを考慮して制御電圧VWGの電圧レベルを設定することができ、必要以上に高い電圧レベルの制御電圧を生成することがなく、実施の形態1と同様の効果を得ることができるとともに、より正確に、ワード線デコード/ドライブトランジスタの動作状態を反映した状態でモニタトランジスタを動作させてモニタ電圧を生成することができ、正確に必要最低限の電圧レベルに制御電圧を設定することができる。
[実施の形態3]
図11は、この発明の実施の形態3に従う制御電圧発生回路の構成を示す図である。図11においても、しきい値モニタ回路14および降圧回路16の構成を示す。残りの発振回路、チャージポンプ回路および比較回路は、先の実施の形態1と同様の構成を備える。
この図11に示すしきい値モニタ回路14においては、制御電圧VWGをソースフォロアモードでノード31に伝達するNチャネルMOSトランジスタ30と、ノード31の電圧をソースフォロアモードでさらにノード33へ伝達するNチャネルMOSトランジスタ32と、MOSトランジスタ30と接地ノードの間に接続される定電流源34と、MOSトランジスタ32と接地ノードの間に接続される定電流源36を含む。ノード33上の電圧Vdがモニタトランジスタ25のドレインノードへ与えられ、このモニタトランジスタ25が、制御電圧VWGに従ってそのドレインノード(ノード33)の電圧Vdをモニタノード13に伝達する。
NチャネルMOSトランジスタは、その基板およびソースが接続されており、基板効果の影響は受けず、真正しきい値電圧Vthn0を有する。一方、モニタトランジスタ25は、先の実施の形態1および2と同様、その基板領域(バックゲート)に非選択電圧VNNを受けており、ソースおよび基板領域の電圧レベルが異なり、基板効果のために、真正しきい値電圧Vthn0よりも大きなしきい値電圧Vthnを有する。
降圧回路16は、先の実施の形態1および2と同様、直列に接続される各々が抵抗接続されるPチャネルMOSトランジスタを含み、分圧比1/Nで、モニタ電圧Vsを分圧して分圧電圧VDIV(=Vs/N)を生成する。
分圧電圧VDIVは、次段に設けられた比較回路(18)へ与えられて基準電圧(VREF)と比較される。
この図11に示すしきい値モニタ回路14においては、MOSトランジスタ30および32により、制御電圧VWGが、真正しきい値電圧Vthn0だけそれぞれレベルシフトされる。したがって、ノード33の電圧Vdは、VWG−2・Vthn0で与えられる。
真正しきい値電圧Vthn0は、0.7から1Vの範囲の電圧レベルであり、一方、しきい値電圧Vthnは、2ないし3Vの電圧レベルである。したがって、次式が満たされる。
VWG−2・Vthn0≧VWG−Vthn
上式の関係が満たされる場合には、モニタトランジスタ25がソースフォロアモードで動作し、モニタノード13のモニタ電圧Vsは、VWG−Vthnとなる。モニタ電圧Vsが、選択電圧VPPと等しくなるように制御電圧VWGの電圧レベルが調整される。したがって、正確に、実施の形態1の場合と同様、選択状態のワード線デコード/ドライブトランジスタのしきい値電圧Vthnを反映して制御電圧VWGの電圧レベルを設定することができる。
また、この図11に示すしきい値モニタ回路14を用いる場合、制御電圧VWGを利用してモニタトランジスタのドレイン電圧Vdを生成している。したがって、書込モード時において、選択電圧VPPおよび制御電圧VWGがほぼ同じようなタイミングで発生される(チャージポンプ動作が行われる)場合には、不安定な状態の選択電圧VPPに従ってしきい値モニタを行なうことになり、正確なしきい値電圧モニタを行なえない。しかしながら、図11に示すしきい値電圧モニタ回路の構成を利用することにより、このドレイン電圧Vdを、常に制御電圧VWGよりも低い電圧レベルに設定して、実際のワード線デコード/ドライブトランジスタの動作状態に近い状態でモニタトランジスタ25を動作させることができる。したがって、書込動作を高速化するため、選択電圧VPP安定化の後に、制御電圧を発生するのではなく、制御回路からの活性制御信号(EN1およびEN2)が書込動作開始時にともに活性化されて、電圧VWGおよびVPPの発生動作が行なわれる場合においても、早いタイミングで、判定動作を行なって、正確な制御電圧レベルの調整を行なうことができる。
[変更例]
図12は、この発明の実施の形態3の変更例に従うしきい値モニタ回路14の構成を示す図である。この図12に示すしきい値モニタ回路14においては、制御電圧伝達線41とノード43の間に抵抗素子40が接続され、また、ノード43と接地ノードの間に定電流源42が接続される。ノード43が、モニタトランジスタ25のドレインに結合される。抵抗素子40は、抵抗値Raを有し、定電流源42は、定電流Iを駆動する。抵抗素子Raは、拡散抵抗またはポリシリコン抵抗などの純抵抗素子で構成されてもよく、また、抵抗モードで動作するMOSトランジスタが用いられてもよい。
降圧回路16は、これまでに説明した制御電圧発生回路における降圧回路16と同じ構成を備え、モニタ電圧Vsを分圧比1/Nで分圧して、分圧電圧VDIV(=Vs/N)を生成する。
図12に示す構成においては、ノード43上の電圧Vdは、VWG−I・Raで表わされる。このノード43上の電圧Vdは、制御電圧VWGよりも低い電圧レベルである。モニタトランジスタ25は、ゲートに制御電圧VWGを受けており、したがって、このモニタMOSトランジスタ25を、選択電圧VPPと制御電圧VWGとを受ける実際のワード線デコード/ドライブトランジスタ(20)の動作状態と近い状態で動作させることができる。この図12に示すしきい値モニタ回路14の構成においても、以下の条件を満たすように抵抗素子の抵抗値Raおよび定電流源42の駆動電流Iの値を設定する。
VWG−I・Ra≧VWG−Vthn
この場合、モニタ電圧Vsとして、電圧VWG−Vthnが得られる。
図11に示すモニタ回路の場合、電圧Vdは、MOSトランジスタの真正しきい値電圧Vthn0のステップでその電圧レベルが設定される。すなわち、図11に示す構成においては、ソースフォロアトランジスタ30、32、…の数を調整することにより、電圧Vdを真正しきい値電圧Vthn0のステップで調整して最適値に設定することができる。
一方、この図12に示すしきい値モニタ回路14の構成の場合、抵抗値Raおよび定電流Iの値により、電圧Vdは、より細かく最適値に設定することができる。この場合、VWG−I・Ra=VPPとなるように抵抗値Raおよび電流値Iを設定すれば、モニタトランジスタ25を、ワード線デコード/ドライブトランジスタと同一条件で動作させることができ、より正確に、制御電圧VWGの電圧レベルを、動作状態のワード線デコード/ドライブトランジスタのしきい値電圧を反映した最適値に設定することができる。
以上のように、この発明の実施の形態3に従えば、制御電圧をレベルシフトしてモニタトランジスタのドレイン電圧を生成しており、選択電圧(VPP)および制御電圧(VWG)が、書込動作開始時同時に、その発生動作が活性化される場合においても、確実に、モニタトランジスタのドレイン電圧を所定電圧レベルに設定して、制御電圧(VWG)のレベル判定動作を行なうことができる。また、この場合、モニタトランジスタ(25)を、実際のワード線デコード/ドライブトランジスタの動作状態(ドレイン電圧がゲート電圧よりも低い動作状態)に近い状態で動作させることができ、より正確に、ワード線デコード/ドライブトランジスタのしきい値電圧をモニタしてモニタ電圧を生成して、制御電圧のレベル判定を行なうことができる。
[実施の形態4]
図13は、この発明の実施の形態4に従う制御電圧発生回路の構成を示す図である。図13において、降圧回路16と並列に、モニタトランジスタ25を流れる電流量を調整する電流制御回路50がさらに設けられる。降圧回路16は、先の実施の形態1から3と同様、モニタノード13と接地ノードの間に直列に接続されるNチャネルMOSトランジスタTR1−TR4を含む。しきい値モニタ回路14においては、制御電圧VWGに従ってモニタトランジスタ25が、ダイオードモードで動作して、制御電圧VWGをレベルシフトしてモニタノード13に伝達する。
電流制御回路50は、モニタノード13にそのドレインおよび基板領域が結合され、かつそのゲートがTR1のゲート51に接続されるPチャネルMOSトランジスタ52と、MOSトランジスタ52と接地ノードの間に接続されかつそのゲートがノード53に接続されるNチャネルMOSトランジスタ54と、定電流IWLを供給する定電流源56と、定電流源56と接地ノードの間に接続されかつそのゲートがノード53に接続されるNチャネルMOSトランジスタ58と、MOSトランジスタ58と並列に定電流源56と接地ノードの間に接続されかつそのゲートがノード55に接続されるNチャネルMOSトランジスタ60と、モニタノード13と接地ノードの間に接続されかつそのゲートがノード55に接続されるNチャネルMOSトランジスタ62を含む。
MOSトランジスタ52と抵抗接続されたトランジスタ素子TR1は、サイズが同じであり、トランジスタTR1をマスタとするミラー比1のカレントミラー回路を構成し、同じ大きさの電流Idを流す。
MOSトランジスタ54および58は、MOSトランジスタ54をマスタとするカレントミラー回路を構成し、MOSトランジスタ58のサイズ(チャネル幅とチャネル長の比)は2:1に設定され、したがって、MOSトランジスタ58は、MOSトランジスタ54を流れる電流Idの2倍の大きさの電流2・Idを流す。
MOSトランジスタ60および62は、MOSトランジスタ60をマスタとするミラー比1のカレントミラー回路を構成する。MOSトランジスタ60および58は、定電流源56から電流が供給される。MOSトランジスタ58が電流2・Idを駆動するため、MOSトランジスタ60は、電流IWL−2・Idを流す。したがって、MOSトランジスタ62には、同様、電流IWL−2・Idが流れる。モニタノード13へは、MOSトランジスタ52および62と降圧回路16を流れる電流の合計電流IWLが流れ、従って、定電流IWLがモニタトランジスタ25を介して流れる。
電流IWLは、ワード線デコード/ドライブ回路が選択ワード線へ供給する電流に等しい電流量に設定される。したがって、モニタトランジスタ25においても、ワード線デコード/ドライブトランジスタ(20)が供給する電流と同じ大きさの電流を流して、モニタトランジスタ25のしきい値電圧をモニタすることにより、実際の動作状態のワード線デコード/ドライブトランジスタのしきい値電圧を正確にモニタすることができる。
この場合、降圧回路16において、MOSトランジスタ素子または抵抗素子の直列体において流れる電流Idが、ワード線駆動電流IWLに等しい場合には、電流調整回路を配置する必要はない。しかしながら、これらの抵抗の直列体を利用する場合、プロセスのばらつきおよび動作温度などにより、その駆動電流Idが大きくばらつき、正確に、ワード線駆動電流IWLに等しい電流レベルに、降圧回路16を流れる電流を設定するのが困難である。
また、図12に示すように抵抗素子40および定電流源42と同様の構成を降圧回路16に適用すれば、定電流源の駆動電流により、この降圧回路の流れる電流、すなわちモニタトランジスタ25を流れる電流をワード線駆動電流IWLに調整することが可能である。この場合、分圧電圧(レベル変換電圧)VDIVが次式で表わされることになる。
VDIV=Vs−IWL・R=VDIV=VPP/N、
VWG−Vthn−IWL・R=VPP/N=VREF、
IWL・R=VWG−(Vthn+VREF)
したがって、ワード線駆動電流IWLと抵抗値Rから電圧VWG−Vthn−VREFを生成する場合、抵抗値Rが大きくなり、降圧回路のレイアウト面積が増大する。
しかしながら、この図13に示す電流制御回路50を用いることにより、レイアウト面積を増大させることなく、また、降圧回路16における電流のばらつきの影響を受けることなく、正確に、モニタトランジスタ25にワード線駆動電流IWLを流すことができる。これにより、モニタトランジスタをワード線デコード/ドライブトランジスタと同一動作条件で動作させて、そのしきい値電圧をモニタすることができ、各ワード線デコード/ドライブトランジスタにおいても、制御電圧VWGに従って、所定の大きさのワード線駆動電流IWLを供給することが可能となる。
なお、しきい値モニタ回路14において、モニタトランジスタ25は、制御電圧VWGをドレイン電圧として受けている。しかしながら、先の実施の形態2および3に示されるように、この制御電圧VWGよりも低い電圧が、モニタトランジスタ25へ与えられる場合においても、この図13に示す電流制御回路50を利用することにより、モニタトランジスタ25に正確にワード線駆動電流IWLを流すことができる。
以上のように、この発明の実施の形態4に従えば、カレントミラー回路を利用して、モニタトランジスタにワード線駆動電流(IWL)が流れるように設定しており、選択状態のワード線デコード/ドライブトランジスタに対しても、ワード線駆動電流IWLを流すことのできる制御電圧VWGを確実に生成することができる。また、実施の形態1と同様の効果を得ることができる。
[実施の形態5]
図14は、この発明の実施の形態5に従う制御電圧発生回路8Wの構成を示す図である。この図14に示す制御電圧発生回路8Wにおいては、しきい値モニタ回路14、降圧回路16、比較回路18に加えて、さらに、制御電圧VWGの上限電圧レベルを所定値以下に設定するレベル制御回路70が設けられる。このレベル制御回路70は、制御電圧VWGを降圧する降圧回路72と、降圧回路72の出力電圧VDIVMと基準電圧VREFLとを比較し、ポンプ制御信号PUMP_EN_MAXを生成する比較回路74と、比較回路18の出力信号PUMP_EN_VTHと比較回路74の出力信号PUMP_EN_MAXとを受けてポンプイネーブル信号PUMPENを生成するAND回路76を含む。このポンプイネーブル信号PUMPENに従ってチャージポンプ回路12のポンプ動作が制御される。
降圧回路72は、M段(図14においては6段)の直列接続される各々が抵抗モードで動作するPチャネルMOSトランジスタTZ1−TZ6を含む。この降圧回路72の出力ノード77から、制御電圧VWGを分圧比1/Mで分圧した分圧電圧VDIVMが生成される。
基準電圧VREFLは、制御電圧VWGの最大許容値VWG(Max)の1/M倍の電圧レベルに等しいレベルに設定される。
降圧回路16およびしきい値モニタ回路14の構成は、実施の形態1と同様であり、その詳細説明は省略する。
図14に示す制御電圧発生回路8Wにおいては、比較回路18の出力信号PUMP_EN_VTHは、制御電圧VWGが電圧VPP+Vthnの電圧レベルとなるようにチャージポンプ回路12のポンプ動作を制御する。一方、制御電圧VWGが許容値VWG(Max)よりも高い場合には、比較回路74の出力信号PUMP_EN_MAXがLレベルとなり、応じてAND回路76の出力するポンプイネーブル信号PUMPENが非活性状態のLレベルとなり、チャージポンプ回路12のポンプ動作を停止させる。
一方、制御電圧VWGが最大許容電圧VWG(Max)よりも低い場合には、降圧回路72からの分圧電圧VDIVMは、基準電圧VREFLよりも低い電位レベルであり、比較回路74の出力信号PUMP_EN_MAXがHレベルとなる。したがって、この場合には、AND回路76からのポンプイネーブル信号PUMPENは、比較回路18の出力信号PUMP_EN_VTHに従って変化する。これにより、制御電圧VWGは、最大許容値M・VREFLよりも高くなるのを防止することができ、信頼性が阻害されるのを防止することができる。
すなわち、しきい値電圧Vthnがプロセスパラメータの変動により予想以上に大きい場合およびしきい値モニタ回路14のモニタ動作が配線不良などの原因により不調な場合においても、確実に、この制御電圧VWGの最大電圧レベルを最大許容電圧M・VREFL(VWG(Max)レベルに設定することができる。この場合、選択ワード線への選択電圧がVPPよりも低い電圧レベルとなることが考えられる。しかしながら、この場合、書込動作時において、書込パルスの印加を繰返すことにより、書込ベリファイ動作により正確な書込を行なうことができる。また、その書込ベリファイ動作で書込不良と判定された場合には、この対応のワード線に接続されるメモリセルの書込不良を検出することができる。応じて、書込不良が許容範囲内の場合には、この不揮発性半導体記憶装置は利用することができ、また、書込不良が許容できない場合には不良品として処理することができる。
なお、しきい値モニタ回路14の構成としては、先の実施の形態2から4の構成が利用されてもよい。
以上のように、この発明の実施の形態5に従えば、制御電圧の最大電圧レベルの上限値を超えないようにレベル調整を行なっており、その制御電圧の最大電圧レベルを、信頼性上許容できる最大電圧に設定することにより、ワード線デコード/ドライブトランジスタの信頼性が損なわれるのを防止することができる。
[実施の形態6]
図15は、この発明の実施の形態6に従う制御電圧発生回路8Wの構成を示す図である。この図15に示す制御電圧発生回路8Wにおいては、複数系統のしきい値モニタ回路および降圧回路が設けられる。すなわち、制御電圧VWGに従ってモニタノード13Aにモニタ電圧を伝達するしきい値モニタ回路14Aと、モニタノード13Bに制御電圧VWGに従ってモニタ電圧を伝達するしきい値モニタ回路14Bとが制御電圧伝達線に対して並列に設けられる。
しきい値モニタ回路14Aおよび14Bは、そのゲートおよびドレインが制御電圧を受けるように結合されるNチャネルMOSトランジスタ25Aおよび25Bでそれぞれ構成される。このしきい値モニタ回路14Aおよび14Bの構成としては、先の実施の形態1から5のいずれの構成が用いられてもよい。
モニタトランジスタ25Aの基板領域へ、活性制御信号EN2Aのレベル変換を行なうレベルシフト回路8Aの出力信号が与えられ、モニタ用NチャネルMOSトランジスタ25Bの基板領域へは、活性制御信号EN2Bのレベル変換を行なうレベルシフト回路80Bの出力信号が与えられる。レベルシフト回路80Aおよび80Bは、それぞれ制御信号EN2AおよびEN2Bの論理レベルを反転し、かつ出力信号のハイレベルおよびローレベルを制御電圧VWGおよび非選択電圧VNNの電圧レベルに設定する。
これらのしきい値シフト回路14Aおよび14Bそれぞれに対応して、降圧回路16Aおよび16Bが設けられる。降圧回路16Aおよび16Bは、各々、抵抗接続されるMOSトランジスタの直列体で構成される。降圧回路16Aおよび16Bそれぞれに対して、活性制御信号EN2AおよびEN2Bに従って降圧回路16Aおよび16Bにおいて電流経路を形成する降圧活性制御トランジスタ82Aおよび82Bが設けられる。降圧活性制御トランジスタ82Aおよび82Bは、降圧回路16Aおよび16Bに含まれる抵抗接続されるPチャネルMOSトランジスタの抵抗値よりも十分に無視することのできる小さな抵抗値を有し、降圧回路16Aおよび16B各々の分圧比には影響は及ぼさない。
降圧回路16Aおよび16Bそれぞれに対して比較回路18Aおよび18Bが設けられる。比較回路18Aは、降圧回路16Aの出力電圧VDIV1と基準電圧VREFとを比較し、比較回路18Bは、降圧回路16Bの出力電圧VDIV2と基準電圧VREFとを比較する。
有効状態(能動状態)の降圧回路の出力電圧に従ってポンプ動作を制御するために、比較回路18Aの出力信号と活性制御信号EN2Aを受けるAND回路84と、比較回路18Bの出力信号と活性制御信号EN2Bとを受けるAND回路86と、AND回路84および86の出力信号を受けてポンプイネーブル信号PUMPENを生成するOR回路88が設けられる。チャージポンプ回路12は、OR回路88の出力するポンプイネーブル信号PUMPENに従ってそのポンプ動作が活性/非活性化される。
スタンバイ状態時においては、活性制御信号EN2AおよびEN2BはともにLレベルの非活性状態にある。この状態においては、降圧活性制御トランジスタ82Aおよび82Bはともにオフ状態であり、降圧回路16Aおよび16Bには電流経路は形成されず、降圧動作は行なわれない。
また、レベルシフト回路80Aおよび80Bは、その活性制御信号EN2AおよびEN2Bの非活性状態に従って制御電圧VWGをモニタトランジスタ25Aおよび25Bの基板領域へ供給する。この状態においては、モニタノード13Aおよび13Bは、ほぼ制御電圧VWGの電圧レベルまで充電される。スタンバイ状態時においては、制御電圧VWGは、所定の電圧レベルよりも低い電圧レベルにあり、しきい値モニタ回路14Aおよび14Bにおいて、モニタトランジスタ25Aおよび25Bの劣化は生じない。活性制御信号EN2AおよびEN2BはともにLレベルの非活性状態にあるため、AND回路84および86の出力信号PUMP_EN1およびPUMP_EN2がともにLレベルである。応じて、OR回路88からのポンプイネーブル信号PUMPENがLレベルの非活性状態であり、チャージポンプ回路12は、ポンプ動作が停止状態にある。
書込動作時においては、活性制御信号EN2AおよびEN2Bの一方が活性状態に駆動され、他方は非活性状態に維持される。今、活性制御信号EN2Aが活性状態にあり、活性制御信号EN2Bが非活性状態に維持される状態を考える。この状態においては、降圧活性制御トランジスタ82Aがオン状態、降圧活性制御トランジスタ82Bがオフ状態である。したがって、降圧回路16Aにおいて電流が流れる経路が形成され、能動状態となる。一方、レベルシフト回路80Aは、活性状態の活性制御信号EN2Aにより、非選択電圧VNNをモニタトランジスタ25Aの基板領域へ伝達する。一方、しきい値モニタ回路14Bおよび降圧回路16Bは、活性制御信号EN2Bが非活性状態であり、スタンバイ状態と同じ状態を維持する。したがって、モニタノード13Aには、モニタトランジスタ25Aのしきい値電圧Vthn分レベルシフトした電圧VWG−Vthnが伝達され、応じて降圧回路16Aにより、分圧電圧VDIV1が生成される。AND回路84は、活性制御信号EN2Aが活性状態にありバッファ回路として動作し、その出力信号が有効状態となる。一方、AND回路86は、活性制御信号EN2Bが非活性状態であり、その出力信号PUMP_EN2は非活性状態にあり、無効状態となる。したがって、比較回路18Aの比較動作に従って、AND回路84から有効状態の比較回路18Aの出力信号に応じた制御信号PUMP_EN1が生成される。応じて、OR回路88から、制御信号PUMP_EN1に応じたポンプイネーブル信号PUMPENが生成され、チャージポンプ回路12のポンプ動作が制御される。
活性制御信号EN2Aが非活性状態であり、活性制御信号EN2Bが活性状態のときには、上述の動作とは逆に、しきい値モニタ回路14B、降圧回路16B、比較回路18BおよびAND回路86が能動状態(有効状態)とされ、制御電圧VWGと対応のモニタトランジスタ25Bのしきい値電圧(Vthn)により設定される電圧レベルに応じて制御信号PUMP_EN2が生成され、応じて、ポンプイネーブル信号PUMPENが生成される。
書込動作時、活性制御信号EN2AおよびEN2Bを択一的に活性化することにより、しきい値モニタ回路14Aおよび14Bに高電圧が印加される時間を低減することができ、モニタトランジスタ25(25Aおよび25B)の信頼性が低下するのを抑制することができる。すなわち、ワード線デコード/ドライブ回路(トランジスタ)においては、高電圧レベルの制御電圧が印加されるのは、選択ワード線の組に対応するワード線デコード/ドライブトランジスタであり、非選択ワード線の組に対しては、高電圧レベルの制御電圧は印加されない。従って、常時高電圧が印加されないため、ワード線デコード/ドライブトランジスタの高電圧印加時間は、全動作期間において短く、電圧ストレスが分散され、信頼性が損なわれるのは抑制される。この実際のワード線デコード/ドライブトランジスタの高電圧印加時間と同一の高電圧印加時間を実現するためには、しきい値モニタ回路の数が増大する。しかしながら、このしきい値モニタ回路を複数系統配置することにより、モニタトランジスタに高電圧が印加される時間を短くすることができ、完全に同一条件でワード線デコード/ドライブトランジスタと同一条件で動作させることはできないものの、電圧ストレスを分散させて、モニタトランジスタの信頼性が低下するのを防止することができ、応じてしきい値モニタの信頼性が低下するのを抑制し、正確なモニタ電圧を生成する。
なお、図15に示す構成においては、2系統のしきい値モニタ回路を用いている。しかしながら、さらに多くのしきい値モニタ回路および降圧回路の組が設けられてもよい。
また、図15に示す構成において、比較回路18Aおよび18Bに対しても、活性制御信号EN2AおよびEN2Bがそれぞれ与えられて、比較回路18Aおよび18Bの能動/不能動が制御されてもよい。
図16は、活性制御信号EN2AおよびEN2Bを発生する部分の構成の一例を示す図である。図16において、活性制御信号発生部は、ロウアドレス信号ビットAX<i>と活性制御信号EN2を受けて活性御信号EN2Aを生成するゲート回路90と、ロウアドレスビットAX<i>と活性制御信号EN2を受けて活性制御信号EN2Bを生成するゲート回路92を含む。ゲート回路90は、アドレスビットAX<i>がLレベルであり、かつ活性制御信号EN2が活性状態のHレベルのときに、活性制御信号EN2Aを活性状態に駆動する。ゲート回路92は、アドレスビットAX<i>および活性制御信号EN2がともにHレベルのときに、活性制御信号EN2Bを活性状態へ駆動する。
このアドレスビットAX<i>は、先の実施の形態1において示したメインロウデコーダへ与えられるアドレスビットAXMのたとえば最下位ビットである。選択ワード線の組に対して設けられたワード線デコード/ドライブトランジスタに共通に、制御電圧VWGが供給されるため、メインロウデコーダへ供給されるアドレスビットを用いて活性制御信号EN2AおよびEN2Bを選択的にかつ択一的に活性化する。
活性制御信号EN2AおよびEN2Bを生成する構成としては、また、アドレス信号ビットに代えて、たとえば書込動作をカウントするカウンタの最下位ビットを用いて交互に活性制御信号EN2AおよびEN2Bが択一的に活性化される構成が用いられてもよい。
なお、不能動状態のしきい値モニタ用NチャネルMOSトランジスタ(たとえばモニタトランジスタ25B)に対しても、書込動作時には制御電圧VWGが高電圧レベルとなる。この場合、不能導状態のモニタトランジスタ(25B)の基板領域は、制御電圧VWGレベルに維持され、また、対応の降圧回路(16B)は、電流経路が遮断されており、対応のモニタノード(13B)も高電圧レベルとなり、結果的に、この不能動状態のしきい値モニタトランジスタ(25B)において、高電圧がそのゲート絶縁膜に印加されるのは防止され、耐圧特性が劣化するのは抑制される。
以上のように、この発明の実施の形態6に従えば、しきい値モニタ用の回路を複数個並列に設け、これらを択一的に順次活性状態に駆動しており、実施の形態1の効果に加えて、しきい値モニタ用のNチャネルMOSトランジスタ(モニタトランジスタ)のゲート絶縁膜に高電圧が印加される時間を短縮することができ、ゲート絶縁膜の劣化を抑制することができ、寿命を長くすることができる。応じて、長期にわたって安定に制御電圧VWGの電圧レベルをモニタして、そのしきい値電圧を正確に反映したモニタ電圧を生成することができ、実動作するワード線デコード/ドライブトランジスタの動作状況を反映した電圧レベルの制御電圧を、安定に高信頼度で生成することができる。
[実施の形態7]
図17は、この発明の実施の形態7に従う半導体装置の要部の構成を概略的に示す図である。図17においてこの半導体装置は、高電圧VAを発生する高電圧発生回路102と、高電圧発生回路102の出力電圧VAに従ってノード104上の電圧VBを内部素子106へ伝達するNチャネルMOSトランジスタ100を含む。このNチャネルMOSトランジスタ100は、NMOSデコードトランジスタであってもよい。内部素子106は、NチャネルMOSトランジスタ100の出力ノード107に接続される信号線に結合される素子でああればよく、MOSトランジスタ100を介して伝達される電圧VBに所定の処理を施す回路素子であってもよい。
この図17に示す半導体装置の構成においても、MOSトランジスタ100のしきい値電圧の損失を伴うことなく電圧VBを内部素子106へ伝達することが要求される。この場合、高電圧発生回路102において、MOSトランジスタ100と同一サイズであり、かつ同一製造工程で作成され、同一のしきい値電圧特性を有するトランジスタ素子をしきい値モニタ素子として用いて、高電圧VAの電圧レベルをVB+Vthnの電圧レベルに設定する。ここで、Vthnは、MOSトランジスタ100のしきい値電圧を示す。
図18は、図17に示すNチャネルMOSトランジスタ100および内部素子106の具体的構成の一例を示す図である。図18においては、DRAMセル(ダイナミック・ランダム・アクセス・メモリセル)110が設けられる。このDRAMセル110は、ワード線WL上の電圧VPPに従ってビット線BL上の電圧をストレージノード113に伝達するNチャネルMOSトランジスタで構成されるアクセストランジスタ112と、ストレージノード113の電荷を蓄積するキャパシタ114を含む。キャパシタ114は、通常、このストレージノード113と対向する電極が、一定の電圧レベルに維持されるセルプレートノードに結合される。DRAMセル110は、このストレージノード113に蓄積される電荷により情報を記憶する。
アクセストランジスタ112の基板領域には、負電圧Vbbが、そのしきい値電圧の安定化および寄生容量の低減等のために印加される。高電圧VPPは、ビット線BLのHレベル電圧VCC(通常内部電圧)よりも高い電圧レベルである。高電圧VPPを利用することにより、アクセストランジスタ112のしきい値電圧損失を伴うことなくストレージノード113に、電源電圧VCCレベルのHデータを格納する。ビット線BLが、接地電圧レベルのときには、DRAMセル110には、Lデータが格納される。
ワード線WLは、ロウデコーダ124の出力デコード信号を受けるワード線ドライバ122により駆動される。このワード線ドライバ122は高電圧VPPと参照ノードの電圧(接地電圧または負電圧)を動作電源電圧として受ける。
このワード線ドライバ122は、通常、CMOS型ドライバである。この高電圧VPPを発生する場合、先の実施の形態1において示した制御電圧発生回路と同様、容量素子のチャージポンプ動作を利用して昇圧電圧が生成され、その昇圧電圧のレベルを検出して高電圧VPPが所定の電圧レベルに維持される。この場合においても、先の実施の形態1から6において示したのと同様、アクセストランジスタ112と同じしきい値電圧特性を有するNチャネルMOSトランジスタをしきい値モニタトランジスタとして利用して、モニタ電圧を生成して、この高電圧VPPのレベル検出/判定を行なうことにより、不必要に高い高電圧VPPがワード線WLに供給され、アクセストランジスタ112のゲート絶縁膜が劣化するのを防止することができる。
したがって、本発明に従う制御電圧発生回路の構成の様に、しきい値電圧モニタトランジスタを利用して、高電圧の電圧レベルの判定を行なう回路構成は、一般に、NチャネルMOSトランジスタを用いて制御電圧電極ノードの電圧に従って所定レベルの電圧を伝達する電圧伝送トランジスタ(パスゲートトランジスタ)の構成に適用することができる。
また、制御電圧および選択電圧がともに負の高電圧の場合においても、PチャネルMOSトランジスタを用いて負の選択電圧を転送する構成の場合に対して本発明は適用可能である。
以上のように、この発明の実施の形態7に従えば、一般に高電圧に従って内部電圧を内部ノード(内部素子)に伝達する部分の電圧伝達制御用の高電圧発生回路に、この高電圧レベル検出/判定用にしきい値モニタトランジスタを利用することにより、一般の半導体装置においても、一定に所定のレベルの電圧伝達制御電圧を生成することができ、電圧伝送トランジスタの劣化を抑制することができ、素子の信頼性を改善することができる。
1 メモリセルアレイ、2 行選択駆動回路、8 内部電圧発生回路、WDK0−WDKn ワード線デコード/ドライブ回路、2W0,2W1 ワード線デコーダ、8P 選択電圧発生回路、8W 制御電圧発生回路、8N 非選択電圧発生回路、10 発振回路、12 チャージポンプ回路、14 しきい値モニタ回路、16 降圧回路、18 比較回路、13 モニタノード、25 モニタ用NチャネルMOSトランジスタ、20 ワード線デコード/ドライブトランジスタ、30,32 ソースフォロアNチャネルMOSトランジスタ、34,36 低電流源、40 抵抗素子、42 低電流源、50 電流制御回路、52 PチャネルMOSトランジスタ、54,58,60,62 NチャネルMOSトランジスタ、56 低電流源、70 レベル制御回路、72 降圧回路、74 比較回路、76 AND回路、16A,16B 降圧回路、14A,14B しきい値モニタ回路、25A,25B モニタ用NチャネルMOSトランジスタ、80A,80B レベルシフト回路、82A,82B 高圧活性化トランジスタ、18A,18B 比較回路、84,86 AND回路、88 OR回路、102 高電圧発生回路、100 NチャネルMOSトランジスタ、106 内部素子、110 DRAMセル、112 アクセストランジスタ、114 キャパシタ。