JP5144413B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5144413B2 JP5144413B2 JP2008191815A JP2008191815A JP5144413B2 JP 5144413 B2 JP5144413 B2 JP 5144413B2 JP 2008191815 A JP2008191815 A JP 2008191815A JP 2008191815 A JP2008191815 A JP 2008191815A JP 5144413 B2 JP5144413 B2 JP 5144413B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- comparator
- nonvolatile memory
- determination
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
次に、実施の形態について更に詳述する。
101〜103,201〜203 抵抗
104,204 コンパレータ
105,205 コンパレータ
106,206 判定回路
107,207 チャージポンプ
500 マイクロコンピュータ
501 RAM
502 ROM
503 不揮発性メモリ
504 CPU
601 シーケンサ
602 内部電源回路
603 メモリセルアレイ
604 ロウ系回路
605 カラム系回路
606 CPUとのインタフェース論理
701,702,703 正電圧発生回路
704 負電圧発生回路
Claims (10)
- 不揮発性メモリを含む半導体装置であって、
上記不揮発性メモリは、上記不揮発性メモリの内部回路に供給される電圧を生成可能な内部電源回路を含み、
上記内部電源回路は、伝達された電圧検知信号に基づいて出力電圧レベルを制御可能な電圧生成回路と、
複数の抵抗が直列接続されることで複数のタップが形成され、上記電圧生成回路の出力電圧を分圧して上記複数のタップから出力可能な分圧回路と、
上記分圧回路における第1タップからの出力電圧と、基準電圧とを比較することで上記電圧検知信号を形成する第1コンパレータと、
上記第1タップよりも上記電圧生成回路の出力側に近いところに位置する第2タップからの出力電圧と、上記基準電圧とを比較する第2コンパレータと、
上記第2コンパレータの出力信号に基づいてレーザアタックの有無を判定可能な判定回路と、を含み、
上記判定回路は、上記電圧検知信号に基づいて、上記レーザアタックの有無の判定開始タイミングを決定することを特徴とする半導体装置。 - 上記判定回路は、マスク信号を取り込み、上記マスク信号がアサートされている期間中は、上記第1コンパレータからの電圧検知信号にかかわらず、レーザアタックの有無を判定しない請求項1記載の半導体装置。
- 上記不揮発性メモリのイレーズ動作期間中又はライト動作期間中に上記マスク信号をアサートするシーケンサを含む請求項2記載の半導体装置。
- 不揮発性メモリを含む半導体装置であって、
上記不揮発性メモリは、上記不揮発性メモリの内部回路に供給される電圧を生成可能な内部電源回路を含み、
上記内部電源回路は、伝達された電圧検知信号に基づいて出力電圧レベルを制御可能な電圧生成回路と、
複数の抵抗が直列接続されることでタップが形成され、上記電圧生成回路の出力電圧を分圧して上記タップから出力可能な分圧回路と、
上記分圧回路におけるタップからの出力電圧と、基準電圧とを比較することで上記電圧検知信号を形成するコンパレータと、
上記電圧検知信号をトリガとして、上記分圧回路におけるタップからの出力電圧が上記基準電圧に満たない期間を計測するタイマと、
上記タイマでの計測結果に基づいてレーザアタックの有無を判定可能な判定回路と、を含み、
上記判定回路は、上記電圧検知信号に基づいて、上記レーザアタックの有無の判定開始タイミングを決定することを特徴とする半導体装置。 - 上記判定回路は、マスク信号を取り込み、上記マスク信号がアサートされている期間中は、上記コンパレータからの電圧検知信号にかかわらず、レーザアタックの有無を判定しない請求項4記載の半導体装置。
- 上記不揮発性メモリのイレーズ動作期間中又はライト動作期間中に上記マスク信号をアサートするシーケンサを含む請求項5記載の半導体装置。
- 不揮発性メモリを含む半導体装置であって、
上記不揮発性メモリは、上記不揮発性メモリの内部回路に供給される電圧を生成可能な内部電源回路を含み、
上記内部電源回路は、伝達された電圧検知信号に基づいて出力電圧レベルを制御可能な電圧生成回路と、
それぞれ分離領域によって互いに分離された複数のトランジスタが直列接続されることで複数のタップが形成され、上記電圧生成回路の出力電圧を分圧して上記複数のタップから出力可能な分圧回路と、
上記分圧回路における第1タップからの出力電圧と、基準電圧とを比較することで上記電圧検知信号を形成する第1コンパレータと、
上記第1タップよりも上記電圧生成回路の出力側に近いところに位置する第2タップからの出力電圧と、上記基準電圧とを比較する第2コンパレータと、
上記第2コンパレータの出力信号に基づいてレーザアタックの有無を判定可能な判定回路と、を含み、
上記判定回路は、上記電圧検知信号に基づいて、上記レーザアタックの有無の判定開始タイミングを決定することを特徴とする半導体装置。 - 上記判定回路は、マスク信号を取り込み、上記マスク信号がアサートされている期間中は、上記第1コンパレータからの電圧検知信号にかかわらず、レーザアタックの有無を判定しない請求項7記載の半導体装置。
- 上記不揮発性メモリのイレーズ動作期間中又はライト動作期間中に上記マスク信号をアサートするシーケンサを含む請求項8記載の半導体装置。
- 上記分離領域には、上記電圧生成回路によって生成された電圧が供給される請求項7記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008191815A JP5144413B2 (ja) | 2008-07-25 | 2008-07-25 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008191815A JP5144413B2 (ja) | 2008-07-25 | 2008-07-25 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010033626A JP2010033626A (ja) | 2010-02-12 |
JP5144413B2 true JP5144413B2 (ja) | 2013-02-13 |
Family
ID=41737922
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008191815A Expired - Fee Related JP5144413B2 (ja) | 2008-07-25 | 2008-07-25 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5144413B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102341264B1 (ko) | 2015-02-02 | 2021-12-20 | 삼성전자주식회사 | 래치를 이용한 레이저 검출기 및 이를 포함하는 반도체 장치 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2968906B2 (ja) * | 1992-04-07 | 1999-11-02 | 三菱電機株式会社 | 不揮発性半導体記憶装置 |
JPH06103790A (ja) * | 1992-09-17 | 1994-04-15 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
FR2732151B1 (fr) * | 1995-03-21 | 1997-04-25 | Sgs Thomson Microelectronics | Procede de protection en ecriture d'une memoire en circuit integre et circuit integre correspondant |
JP3621542B2 (ja) * | 1997-02-27 | 2005-02-16 | 株式会社東芝 | 半導体集積回路 |
JP3544815B2 (ja) * | 1997-02-27 | 2004-07-21 | 株式会社東芝 | 電源回路及び不揮発性半導体記憶装置 |
JP4231572B2 (ja) * | 1998-07-07 | 2009-03-04 | 沖電気工業株式会社 | 電圧監視回路及びそれを内蔵したメモリカード |
JP3641149B2 (ja) * | 1998-12-18 | 2005-04-20 | 日本電信電話株式会社 | 自己破壊型半導体装置 |
JP3805973B2 (ja) * | 2000-11-21 | 2006-08-09 | 株式会社東芝 | 半導体記憶装置 |
JP2002142448A (ja) * | 2000-10-31 | 2002-05-17 | Matsushita Electric Ind Co Ltd | 昇圧回路 |
JP2004120971A (ja) * | 2002-09-30 | 2004-04-15 | Nec Engineering Ltd | 電源装置 |
JP4124692B2 (ja) * | 2003-04-25 | 2008-07-23 | シャープ株式会社 | 不揮発性半導体記憶装置 |
JP2006236511A (ja) * | 2005-02-25 | 2006-09-07 | Toshiba Corp | 半導体集積回路装置 |
JP4761842B2 (ja) * | 2005-06-08 | 2011-08-31 | ルネサスエレクトロニクス株式会社 | 内部電圧発生回路 |
WO2007020567A1 (en) * | 2005-08-19 | 2007-02-22 | Nxp B.V. | Circuit arrangement with non-volatile memory module and method for registering attacks on said non-volatile memory module |
JP2007242068A (ja) * | 2006-03-03 | 2007-09-20 | Sony Corp | 不揮発性メモリシステムおよび不揮発性メモリ制御方法 |
JP2007250090A (ja) * | 2006-03-16 | 2007-09-27 | Toshiba Corp | 不揮発性半導体記憶装置の不良セル自動置き換え方法 |
FR2901075B1 (fr) * | 2006-05-10 | 2008-10-03 | Eads Ccr Groupement D Interet | Composant muni d'un circuit integre comportant un crypto-processeur et procede d'installation |
JP2008040543A (ja) * | 2006-08-01 | 2008-02-21 | Renesas Technology Corp | 半導体集積回路 |
JP2008146772A (ja) * | 2006-12-12 | 2008-06-26 | Toshiba Corp | 半導体記憶装置 |
KR101095639B1 (ko) * | 2006-12-26 | 2011-12-19 | 가부시키가이샤 어드밴티스트 | 시험 장치 및 시험 방법 |
JP2008250737A (ja) * | 2007-03-30 | 2008-10-16 | Sharp Corp | 電磁波照射検出回路、半導体装置、icカード |
JP2009259126A (ja) * | 2008-04-18 | 2009-11-05 | Dainippon Printing Co Ltd | 故障攻撃の検知方法、及び、セキュリティデバイス |
-
2008
- 2008-07-25 JP JP2008191815A patent/JP5144413B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010033626A (ja) | 2010-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3688899B2 (ja) | 半導体集積回路装置 | |
KR100884843B1 (ko) | 전기 퓨즈 회로 및 전자 부품 | |
US7564279B2 (en) | Power on reset circuitry in electronic systems | |
US20080137460A1 (en) | Temperature compensation of memory signals using digital signals | |
CN107919144B (zh) | 电源电路以及半导体存储装置 | |
US10923209B2 (en) | Semiconductor memory device | |
JP2006148858A (ja) | パワーオンリセット回路 | |
KR100648857B1 (ko) | 파워업 신호 발생 장치 및 그 생성 방법 | |
KR19980071695A (ko) | 부전압 검지 회로 및 불휘발성 반도체 기억 장치 | |
US10910036B2 (en) | Semiconductor memory device | |
JP5144413B2 (ja) | 半導体装置 | |
US7738310B2 (en) | Fuse data acquisition | |
CN113345494B (zh) | 半导体装置 | |
JP2006311579A (ja) | 検知回路 | |
US10978162B2 (en) | Method and semiconductor device for protecting a semiconductor integrated circuit from reverse engineering | |
TWI727424B (zh) | 半導體記憶裝置 | |
KR100650816B1 (ko) | 내부 회로 보호 장치 | |
CN110491436B (zh) | 半导体元件 | |
TWI700700B (zh) | 半導體記憶裝置 | |
KR100897283B1 (ko) | 반도체 메모리 장치 | |
JP2022172612A (ja) | 半導体装置および動作方法 | |
JP2007193533A (ja) | メモリシステム | |
JP2007226938A (ja) | 不揮発性半導体記憶装置 | |
JP2006065919A (ja) | メモリセル及びそれを具備する半導体集積回路 | |
JP2007214736A (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100527 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110701 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121023 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121108 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121122 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151130 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |