TWI545573B - 電壓切換電路 - Google Patents

電壓切換電路 Download PDF

Info

Publication number
TWI545573B
TWI545573B TW103143664A TW103143664A TWI545573B TW I545573 B TWI545573 B TW I545573B TW 103143664 A TW103143664 A TW 103143664A TW 103143664 A TW103143664 A TW 103143664A TW I545573 B TWI545573 B TW I545573B
Authority
TW
Taiwan
Prior art keywords
transistor
voltage
source
node
memory cell
Prior art date
Application number
TW103143664A
Other languages
English (en)
Other versions
TW201603024A (zh
Inventor
柏正豪
Original Assignee
力旺電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力旺電子股份有限公司 filed Critical 力旺電子股份有限公司
Publication of TW201603024A publication Critical patent/TW201603024A/zh
Application granted granted Critical
Publication of TWI545573B publication Critical patent/TWI545573B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/14—Arrangements for reducing ripples from dc input or output
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors

Description

電壓切換電路
本發明是有關於一種切換電路，且特別是有關於一種運用於非揮發性記憶體的電壓切換電路。
眾所周知，非揮發性記憶體可在電源消失之後，仍可保存資料，因此非揮發性記憶體已經廣泛的運用於電子產品中。再者，非揮發性記憶體係由多個記憶胞(memory cell)排列而成記憶胞陣列(memory cell array)，而每個記憶胞中皆包含一浮動閘電晶體(floating gate transistor)。
基本上，於編程模式(program mode)時，記憶胞陣列會接收一高電壓(high voltage)，使得選定記憶胞(selected memory cell)中浮動閘電晶體的浮動閘極(floating gate)被注入(inject)熱載子(hot carrier)。
同理，於抹除模式(erase mode)時，記憶胞陣列也會接收高電壓(high voltage)，用以退出(eject)選定記憶胞內浮動閘電晶體的浮動閘極所儲存之熱載子。
由於在編程模式與抹除模式時，選定記憶胞皆需要接收高電壓用來控制熱載子的注入或者退出。因此，在非揮發性記憶體中需要有一電壓切換電路(voltage switch circuit)，並於不同的工作模式時提供各種操作電壓至記憶胞陣列。
一般來說，上述的高電壓(例如18V)係遠高於一般邏輯電路中5V、3.3V或1.8V的邏輯準位。因此，電壓切換電路需要經過特別的設計才能夠運用於非揮發性記憶體。
本發明之主要目的係提出一種運用於非揮發性記憶體中的電壓切換電路，根據非揮發性記憶體的工作模式，提供對應的操作電壓至記憶胞陣列。
本發明係有關於一種電壓切換電路，連接至一非揮發性記憶體的一記憶胞，該電壓切換電路包括：一第一電晶體，源極連接至一第一電壓源，閘極連接至一節點a1；一第二電晶體，源極連接至該第一電壓源，閘極連接至一節點b1；一第三電晶體，源極連接至該第一電晶體的汲極，閘極接收一致能信號，汲極連接至一節點a2；一第四電晶體，源極連接至該第二電晶體的汲極，閘極接收該致能信號，汲極連接至一節點b2；一第五電晶體，源極連接至該節點a2，閘極連接至一第二電壓源，汲極連接至一第一輸出端；一第六電晶體，源極連接至該節點b2，閘極連接至該第二電壓源，汲極連接至一第二輸出端；一第一控制電路，連接至該節點a1、該節點b1與該節點a2；以及一第二控制電路，連接至該第一輸出端與該第二輸出端；其中，於該非揮發性記憶體的一編程模式以及一抹除模式時，該第一電壓源提供一高電壓且該第二電壓源提供一開啟電壓；於該非揮發性記憶體的一讀取模式時，該第一電壓源與該第二電壓源提供一邏輯高準位；以及該高電壓大於該開啟電壓，且該開啟電壓大於該邏輯高準位。
本發明係有關於一種電壓切換電路，連接至一非揮發性記憶體的一記憶胞，該電壓切換電路包括：一第一電晶體，源極連接至一第一電壓源，閘極連接至一節點b1；一第二電晶體，源極連接至該第一電晶體的汲極，閘極接收一致能信號，汲極連接至一節點b2；一第三電晶體，源極連接至該節點b2，閘極連接至一第二電壓源，汲極連接至一輸出端；一第一控制電路，連接至該節點b1；以及一第二控制電路，連接至該輸出端；其中，於該非揮發性記憶體的一編程模式以及一抹除模式時，該 第一電壓源提供一高電壓且該第二電壓源提供一開啟電壓；於該非揮發性記憶體的一讀取模式時，該第一電壓源與該第二電壓源提供一邏輯高準位；以及，該高電壓大於該開啟電壓，且該開啟電壓大於該邏輯高準位。
為了對本發明之上述及其他方面有更佳的瞭解，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下：
100、200、300‧‧‧電壓切換電路
110、210、310‧‧‧第一控制電路
120、320‧‧‧第二控制電路
第1A圖與第1B圖所繪示為本發明電壓切換電路的第一實施例及其相關信號示意圖。
第2圖所繪示為本發明電壓切換電路的第二實施例示意圖。
第3A圖與第3B圖所繪示為本發明電壓切換電路的第三實施例及其相關信號示意圖。
請參照第1A圖與第1B圖，其所繪示為本發明電壓切換電路的第一實施例及其相關信號示意圖。電壓切換電路100的二個輸出端CL與EL係連接至非揮發性記憶體的記憶胞。並且，根據非揮發性記憶體的操作模式，二個輸出端CL與EL可供應對應的操作電壓至至非揮發性記憶體的記憶胞。
電壓切換電路100中，電晶體M11、電晶體M12、電晶體M13、電晶體Mr1、電晶體Mr2、電晶體Mr3、電晶體Mc1、電晶體Mc2、電晶體Mc3與電晶體Mc4為P型電晶體(p transistor)；電晶體M14與電晶體Mr4為輕摻雜N型電晶體(n lightly doped transistor)；電晶體M15、電晶體M16、電晶體M17、電晶體Mr5與電晶體Mr6為N型電晶體(n transistor)。其中，輕摻雜N型電晶體為耐高壓的電晶體。
電壓切換電路100中，電晶體M11源極連接至第一 電壓源Vpp1、閘極連接至節點a1；電晶體M12源極連接至電晶體M11汲極、閘極接收致能信號En、汲極連接至節點a2；電晶體M13源極連接至節點a2、閘極連接至第二電壓源Vpp2、汲極連接至第一輸出端CL。
再者，電晶體Mr1源極連接至第一電壓源Vpp1、閘極連接至節點b1；電晶體Mr2源極連接至電晶體Mr1汲極、閘極接收致能信號En、汲極連接至節點b2；電晶體Mr3源極連接至節點b2、閘極連接至第二電壓源Vpp2、汲極連接至第二輸出端EL。
再者，第一控制電路110中，電晶體Mc1源極連接至偏壓電壓Vbias、閘極接收第一控制信號Vc1、汲極連接至節點a1；電晶體Mc2源極連接至第一電壓源Vpp1、閘極接收第二控制信號Vc2、汲極連接至節點a1；電晶體Mc3源極連接至偏壓電壓Vbias、閘極接收第三控制信號Vc3、汲極連接至節點b1；電晶體Mc4源極連接至節點a2、閘極接收第四控制信號Vc4、汲極連接至節點b1。
再者，第二控制電路120中，電晶體M14汲極連接至第一輸出端CL、閘極接收邏輯高準位VDD、源極連接至節點a3；電晶體M15汲極連接至節點a3、閘極接收反相輸入信號Inb、源極接收輸入信號In；電晶體M16汲極連接至節點a3、閘極接收抹除信號Ers、源極接收反相抹除信號Ersb；電晶體M17汲極連接至節點a3、閘極接收讀取信號Rd、源極接收讀取電壓VPR。再者，電晶體Mr4汲極連接至第二輸出端EL、閘極接收邏輯高準位VDD、源極連接至節點b3；電晶體Mr5汲極連接至節點b3、閘極接收反相輸入信號Inb、源極接收輸入信號In；電晶體Mr6汲極連接至節點b3、閘極接收讀取信號Rd、源極接收讀取電壓VPR。
根據本發明的第一實施例，第二控制電路120中的輸入信號In、抹除信號Ers、讀取信號Rd皆是操作在邏輯高準位 以及邏輯低準位之間。例如，邏輯高準位為VDD(例如3.3V)，邏輯低準位為0V。
再者，第一控制電路110中的第一控制信號Vc1、第二控制信號Vc2、第三控制信號Vc3與第四控制信號Vc4操作在第一準位Vh與第二準位V1之間。且第一準位Vh與第二準位V1皆非邏輯準位，且第一準位Vh大於第二準位V1，第二準位V1大於邏輯高準位VDD。
請參照第1B圖，其所繪示為本發明第一實施例的相關信號示意圖。根據本發明的第一實施例，於編程模式以及抹除模式時，電壓切換電路100中的第一電壓源Vpp1供應高電壓VPP且第二電壓源Vpp2供應開啟電壓Von；於讀取模式時，電壓切換電路100中的第一電壓源Vpp1與第二電壓源Vpp2供應邏輯高準位VDD。其中，高電壓VPP大於開啟電壓Von，且開啟電壓Von大於邏輯高準位VDD。
當非揮發性記憶體處於編程模式，且電壓切換電路100連接至選定記憶胞時，致能信號En為致能電壓Ven使得電晶體M12與電晶體Mr2開啟(turn on)；第二電壓源Vpp2提供一開啟電壓Von使得電晶體M13與電晶體Mr3開啟(turn on)。其中，致能電壓Ven小於高電壓VPP。
再者，第一控制電路110中，第一控制信號Vc1為第二準位V1、第二控制信號Vc2為第一準位Vh、第三控制信號Vc3為第二準位V1、第四控制信號Vc4為第一準位Vh。因此，電晶體Mc1與電晶體Mc3開啟(turn on)，電晶體Mc2與電晶體Mc4不開啟(turn off)，使得節點a1與節點b1接收偏壓電壓Vbias，並使得電晶體M11與電晶體Mr1開啟(turn on)。其中，第二準位V1小於第一準位Vh；且第一準位Vh小於等於高電壓VPP：且偏壓電壓Vbias小於高電壓VPP。
再者，第二控制電路120中，輸入信號In為邏輯高準位VDD、抹除信號Ers為邏輯低準位0V、讀取信號Rd為邏輯 低準位0V。因此，電晶體M15、電晶體M16、電晶體M17、電晶體Mr5、電晶體Mr6皆不開啟(turn off)，使得第二控制電路120不動作(inactivate)。
由以上之說明可知，當非揮發性記憶體處於編程模式，且電壓切換電路100連接至選定記憶胞時，電晶體M11、電晶體M12、電晶體M13、電晶體Mr1、電晶體Mr2、電晶體Mr3開啟(turn on)，使得節點a2、節點b2、第一輸出端CL、第二輸出端EL皆為高電壓VPP。因此，選定記憶胞接收第一輸出端CL與第二輸出端EL的高電壓VPP作為操作電壓。
當非揮發性記憶體處於編程模式，且電壓切換電路100連接至非選定記憶胞時，致能信號En為禁能電壓Vdis使得電晶體M12與電晶體Mr2不開啟(turn off)；第二電壓源Vpp2提供一開啟電壓Von使得電晶體M13與電晶體Mr3開啟(turn on)。其中，致能電壓Ven小於禁能電壓Vdis；且禁能電壓Vdis小於等於高電壓VPP。
再者，第一控制電路110中，第一控制信號Vc1為第二準位V1、第二控制信號Vc2為第一準位Vh、第三控制信號Vc3為第二準位V1、第四控制信號Vc4為第一準位Vh。因此，電晶體Mc1與電晶體Mc3開啟(turn on)，電晶體Mc2與電晶體Mc4不開啟(turn off)，使得節點a1與節點b1接收偏壓電壓Vbias，並使得電晶體M11與電晶體Mr1開啟(turn on)。
再者，第二控制電路120中，輸入信號In為邏輯低準位0V、抹除信號Ers為邏輯低準位0V、讀取信號Rd為邏輯低準位0V。因此，電晶體M15與電晶體Mr5開啟(turn on)。
由以上之說明可知，當非揮發性記憶體處於編程模式，且電壓切換電路100連接至非選定記憶胞時，由於電晶體M12與電晶體Mr2不開啟(turn off)；且電晶體M15與電晶體Mr5開啟(turn on)。使得節點a2、節點b2、第一輸出端CL、第二輸出端EL皆為邏輯低準位0V。因此，非選定記憶胞接收第一輸出 端CL與第二輸出端EL的邏輯低準位0V作為操作電壓。
當非揮發性記憶體處於抹除模式，且電壓切換電路100連接至選定記憶胞時，致能信號En為致能電壓Ven使得電晶體M12與電晶體Mr2開啟(turn on)；第二電壓源Vpp2提供開啟電壓Von使得電晶體M13與電晶體Mr3開啟(turn on)。
再者，第一控制電路110中，第一控制信號Vc1為第一準位Vh、第二控制信號Vc2為第二準位V1、第三控制信號Vc3為第一準位Vh、第四控制信號Vc4為第二準位V1。因此，電晶體Mc1與電晶體Mc3不開啟(turn off)，電晶體Mc2與電晶體Mc4開啟(turn on)。由於電晶體Mc2開啟(turn on)，使得節點a1接收高電壓VPP，並使得電晶體M11不開啟(turn off)。再者，由於電晶體Mc4開啟(turn on)，節點b1連接至節點a1並接收邏輯低準位0V，使得電晶體Mr1開啟(turn on)。
再者，第二控制電路120中，輸入信號In為邏輯高準位VDD、抹除信號Ers為邏輯高準位VDD、讀取信號Rd為邏輯低準位0V。因此，電晶體M16開啟(turn on)，使得第一輸出端CL為邏輯低準位0V。
由以上之說明可知，當非揮發性記憶體處於抹除模式，且電壓切換電路100連接至選定記憶胞時，電晶體Mr1、電晶體Mr2、電晶體Mr3開啟(turn on)，使得節點b2與第二輸出端EL為高電壓VPP。再者，由於電晶體M16開啟(turn on)，使得節點a2與第一輸出端CL為邏輯低準位0V。因此，選定記憶胞接收第一輸出端CL的邏輯低準位0V與第二輸出端EL的高電壓VPP作為操作電壓。
當非揮發性記憶體處於抹除模式，且電壓切換電路100連接至非選定記憶胞時，致能信號En為禁能電壓Vdis使得電晶體M12與電晶體Mr2不開啟(turn off)；第二電壓源Vpp2提供開啟電壓Von使得電晶體M13與電晶體Mr3開啟(turn on)。
再者，第一控制電路110中，第一控制信號Vc1為 第一準位Vh、第二控制信號Vc2為第二準位V1、第三控制信號Vc3為第一準位Vh、第四控制信號Vc4為第二準位V1。因此，電晶體Mc1與電晶體Mc3不開啟(turn off)，電晶體Mc2與電晶體Mc4開啟(turn on)。由於電晶體Mc2開啟(turn on)，使得節點a1接收高電壓VPP，並使得電晶體M11不開啟(turn off)。再者，由於電晶體Mc4開啟(turn on)，節點b1連接至節點a1並接收邏輯低準位0V，使得電晶體Mr1開啟(turn on)。
再者，第二控制電路120中，輸入信號In為邏輯低準位0V、抹除信號Ers為邏輯高準位VDD、讀取信號Rd為邏輯低準位0V。因此，電晶體M15、電晶體M16與電晶體Mr5開啟(turn on)，使得第一輸出端CL與第二輸出端EL為邏輯低準位0V。
由以上之說明可知，當非揮發性記憶體處於抹除模式，且電壓切換電路100連接至非選定記憶胞時，電晶體M15、電晶體M16與電晶體Mr5開啟(turn on)，使得節點a2、節點b2、第一輸出端CL與第二輸出端EL皆為邏輯低準位0V。因此，非選定記憶胞接收第一輸出端CL與第二輸出端EL的邏輯低準位0V作為操作電壓。
當非揮發性記憶體處於讀取模式，且電壓切換電路100連接至選定記憶胞或者非選定記憶胞時，第一電壓源Vpp1、第二電壓源Vpp2與致能信號En皆為邏輯高準位VDD使得電晶體M12、電晶體Mr2、電晶體M13與電晶體Mr3不開啟(turn off)。
再者，第一控制電路110中，第一控制信號Vc1、第二控制信號Vc2、第三控制信號Vc3與第四控制信號Vc4皆為浮接(floating，FL)。因此，電晶體M11與電晶體Mr1不開啟(turn off)。因此，節點a1、節點a2、節點b1、節點b2皆為浮接(floating，FL)。
再者，第二控制電路120中，輸入信號In為邏輯高準位VDD、抹除信號Ers為邏輯低準位0V、讀取信號Rd為高邏輯準VDD。因此，電晶體M17、電晶體Mr6開啟(turn on)，使得 第一輸出端CL與第二輸出端EL為讀取電壓VPR。
由以上之說明可知，當非揮發性記憶體處於讀取模式，且電壓切換電路100連接至選定記憶胞或者非選定記憶胞時，第一輸出端CL與第二輸出端EL皆為讀取電壓VPR。因此，選定記憶胞與非選定記憶胞接收第一輸出端CL與第二輸出端EL的讀取電壓VPR作為操作電壓。
請參照第2圖，其所繪示為本發明電壓切換電路的第二實施例示意圖。相較於第一實施例，其差異僅在於第一控制電路210中的電晶體Mc2的連接關係，而其他電晶體的連接關係與第一實施例完全相同，不再贅述。亦即，第一控制電路210中，電晶體Mc2源極連接至節點b2、閘極接收第二控制信號Vc2、汲極連接至節點a1。
再者，第二實施例的電壓切換電路200，其信號關係也相同於第1B圖。所以第二電壓切換電路200在各種操作模式下的動作原理也不再贅述。
請參照第3A圖與第3B圖，其所繪示為本發明電壓切換電路的第三實施例及其相關信號示意圖。電壓切換電路300的輸出端EL係連接至非揮發性記憶體的記憶胞。並且，根據非揮發性記憶體的操作模式，輸出端EL可供應對應的操作電壓至至非揮發性記憶體的記憶胞。
電壓切換電路300中，電晶體Mr1、電晶體Mr2、電晶體Mr3、電晶體Mc1與電晶體Mc2為P型電晶體(p transistor)；電晶體Mr4為輕摻雜N型電晶體(n lightly doped transistor)；電晶體Mr5與電晶體Mr6為N型電晶體(n transistor)。其中，輕摻雜N型電晶體為耐高壓的電晶體。
電壓切換電路300中，電晶體Mr1源極連接至第一電壓源Vpp1、閘極連接至節點b1；電晶體Mr2源極連接至電晶體Mr1汲極、閘極接收致能信號En、汲極連接至節點b2；電晶體Mr3源極連接至節點b2、閘極連接至第二電壓源Vpp2、汲極 連接至輸出端EL。
再者，第一控制電路310中，電晶體Mc1源極連接至偏壓電壓Vbias、閘極接收第一控制信號Vc1、汲極連接至節點b1；電晶體Mc2源極連接至第一電壓源Vpp1、閘極接收第二控制信號Vc2、汲極連接至節點b1。
再者，第二控制電路320中，電晶體Mr4汲極連接至輸出端EL、閘極接收邏輯高準位VDD、源極連接至節點b3；電晶體Mr5汲極連接至節點b3、閘極接收反相輸入信號Inb、源極接收輸入信號In；電晶體Mr6汲極連接至節點b3、閘極接收讀取信號Rd、源極接收讀取電壓VPR。
根據本發明的第三實施例，第二控制電路320中的輸入信號In、讀取信號Rd皆是操作在邏輯高準位以及邏輯低準位之間。例如，邏輯高準位為VDD(例如3.3V)，邏輯低準位為0V。
再者，第一控制電路310中的第一控制信號Vc1、第二控制信號Vc2操作在第一準位Vh與第二準位Vl之間。且第一準位Vh與第二準位Vl皆非邏輯準位，且第一準位Vh大於第二準位Vl，第二準位Vl大於邏輯高準位VDD。
請參照第3B圖，其所繪示為本發明第三實施例的相關信號示意圖。根據本發明的第三實施例，於編程模式以及抹除模式時，電壓切換電路300中的第一電壓源Vpp1供應高電壓VPP且第二電壓源Vpp2供應開啟電壓Von；於讀取模式時，電壓切換電路300中的第一電壓源Vpp1與第二電壓源Vpp2供應邏輯高準位VDD。其中，高電壓VPP大於開啟電壓Von，且開啟電壓Von大於邏輯高準位VDD。
當非揮發性記憶體處於編程模式，且電壓切換電路300連接至選定記憶胞時，致能信號En為致能電壓Ven使得電晶體Mr2開啟(turn on)；第二電壓源Vpp2提供一開啟電壓Von使得電晶體Mr3開啟(turn on)。其中，致能電壓Ven小於高電壓VPP。
再者，第一控制電路310中，第一控制信號Vc1為第二準位V1、第二控制信號Vc2為第一準位Vh。因此，電晶體Mc1開啟(turn on)，電晶體Mc2不開啟(turn off)，使得節點b1接收偏壓電壓Vbias，並使得電晶體Mr1開啟(turn on)。其中，第二準位V1小於第一準位Vh；且第一準位Vh小於等於高電壓VPP；且偏壓電壓Vbias小於高電壓VPP。
再者，第二控制電路320中，輸入信號In為邏輯高準位VDD、讀取信號Rd為邏輯低準位0V。因此，電晶體Mr5、電晶體Mr6皆不開啟(turn off)，使得第二控制電路320不動作(inactivate)。
由以上之說明可知，當非揮發性記憶體處於編程模式，且電壓切換電路300連接至選定記憶胞時，電晶體Mr1、電晶體Mr2、電晶體Mr3開啟(turn on)，使得節點b2與輸出端EL皆為高電壓VPP。因此，選定記憶胞接收輸出端EL的高電壓VPP作為操作電壓。
當非揮發性記憶體處於編程模式，且電壓切換電路300連接至非選定記憶胞時，致能信號En為禁能電壓Vdis使得電晶體Mr2不開啟(turn off)；第二電壓源Vpp2提供一開啟電壓Von使得電晶體Mr3開啟(turn on)。其中，致能電壓Ven小於禁能電壓Vdis；且禁能電壓Vdis小於等於高電壓VPP。
再者，第一控制電路310中，第一控制信號Vc1為第二準位V1、第二控制信號Vc2為第一準位Vh。因此，電晶體Mc1開啟(turn on)，電晶體Mc2不開啟(turn off)，使得節點b1接收偏壓電壓Vbias，並使得電晶體Mr1開啟(turn on)。
再者，第二控制電路320中，輸入信號In為邏輯低準位0V、讀取信號Rd為邏輯低準位0V。因此，電晶體Mr5開啟(turn on)。
由以上之說明可知，當非揮發性記憶體處於編程模式，且電壓切換電路300連接至非選定記憶胞時，由於電晶體 Mr2不開啟(turn off)；且Mr5開啟(turn on)。使得節點b2與輸出端EL為邏輯低準位0V。因此，非選定記憶胞接收輸出端EL的邏輯低準位0V作為操作電壓。
當非揮發性記憶體處於抹除模式，且電壓切換電路300連接至選定記憶胞時，電壓切換電路300的信號關係相同於編程模式且電壓切換電路300連接至選定記憶胞。因此，詳細動作原理不再贅述。
因此，當非揮發性記憶體處於抹除模式，且電壓切換電路300連接至選定記憶胞時，電晶體Mr1、電晶體Mr2、電晶體Mr3開啟(turn on)，使得節點b2與輸出端EL皆為高電壓VPP。使得選定記憶胞接收輸出端EL的高電壓VPP作為操作電壓。
當非揮發性記憶體處於抹除模式，且電壓切換電路300連接至非選定記憶胞時，電壓切換電路300的信號關係相同於編程模式且電壓切換電路300連接至非選定記憶胞。因此，詳細動作原理不再贅述。
因此，當非揮發性記憶體處於抹除模式，且電壓切換電路300連接至非選定記憶胞時，電晶體Mr2不開啟(turn off)；且Mr5開啟(turn on)。使得節點b2與輸出端EL為邏輯低準位0V。因此，非選定記憶胞接收輸出端EL的邏輯低準位0V作為操作電壓。
當非揮發性記憶體處於讀取模式，且電壓切換電路300連接至選定記憶胞或者非選定記憶胞時，第一電壓源Vpp1、第二電壓源Vpp2與致能信號En皆為邏輯高準位VDD使得電晶體Mr2與電晶體Mr3不開啟(turn off)。
再者，第一控制電路310中，第一控制信號Vc1、第二控制信號Vc2皆為浮接(floating，FL)。因此，電晶體Mr1不開啟(turn off)。因此，節點b1、節點b2皆為浮接(floating，FL)。
再者，第二控制電路320中，輸入信號In為邏輯高 準位VDD、讀取信號Rd為高邏輯準VDD。因此，電晶體Mr6開啟(turn on)，使得輸出端EL為讀取電壓VPR。
由以上之說明可知，當非揮發性記憶體處於讀取模式，且電壓切換電路300連接至選定記憶胞或者非選定記憶胞時，輸出端EL為邏輯高準位VDD。因此，選定記憶胞與非選定記憶胞接收輸出端EL的讀取電壓VPR作為操作電壓。
由以上說明可知，本發明之優點係提出一種運用於非揮發性記憶體中的電壓切換電路，根據非揮發性記憶體的工作模式，提供對應的操作電壓至記憶胞陣列。
綜上所述，雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧電壓切換電路
110‧‧‧第一控制電路
120‧‧‧第二控制電路

Claims (30)

  1. 一種電壓切換電路，連接至一非揮發性記憶體的一記憶胞，該電壓切換電路包括：一第一電晶體，源極連接至一第一電壓源，閘極連接至一節點a1；一第二電晶體，源極連接至該第一電壓源，閘極連接至一節點b1；一第三電晶體，源極連接至該第一電晶體的汲極，閘極接收一致能信號，汲極連接至一節點a2；一第四電晶體，源極連接至該第二電晶體的汲極，閘極接收該致能信號，汲極連接至一節點b2；一第五電晶體，源極連接至該節點a2，閘極連接至一第二電壓源，汲極連接至一第一輸出端；一第六電晶體，源極連接至該節點b2，閘極連接至該第二電壓源，汲極連接至一第二輸出端；一第一控制電路，連接至該節點a1、該節點b1與該節點a2；以及一第二控制電路，連接至該第一輸出端與該第二輸出端；其中，於該非揮發性記憶體的一編程模式以及一抹除模式時，該第一電壓源提供一高電壓且該第二電壓源提供一開啟電壓；於該非揮發性記憶體的一讀取模式時，該第一電壓源與該第二電壓源提供一邏輯高準位；以及該高電壓大於該開啟電壓，且該開啟電壓大於該邏輯高準位。
  2. 如申請專利範圍第1項所述之電壓切換電路，其中該第一控制電路包括：一第七電晶體，源極連接至一偏壓電壓，閘極接收一第一控制信號，汲極連接至該節點a1；一第八電晶體，源極連接至該第一電壓源，閘極接收一第二 控制信號，汲極連接至該節點a1；一第九電晶體，源極連接至該偏壓電壓，閘極接收一第三控制信號，汲極連接至該節點b1；以及一第十電晶體，源極連接至該節點a2，閘極接收一第四控制信號，汲極連接至該節點b1；其中，該高電壓大於該偏壓電壓。
  3. 如申請專利範圍第2項所述之電壓切換電路，其中於該編程模式且該記憶胞為一選定記憶胞時，該第一電晶體與該第二電晶體接收該偏壓電壓並開啟；該致能信號為一致能電壓，使得該第三電晶體與該第四電晶體接收該致能電壓並開啟；該第五電晶體與該第六電晶體接收該開啟電壓並開啟；以及，該第二控制電路不動作，使得該第一輸出端與該第二輸出端輸出該高電壓；其中，該致能電壓小於該高電壓。
  4. 如申請專利範圍第2項所述之電壓切換電路，其中於該編程模式且該記憶胞為一非選定記憶胞時，該第一電晶體與該第二電晶體接收該偏壓電壓並開啟；該致能信號為一禁能電壓，使得該第三電晶體與該第四電晶體接收該禁能電壓而不開啟；該第五電晶體與該第六電晶體接收該開啟電壓並開啟；以及該第二控制電路提供一邏輯低準位至該第一輸出端與該第二輸出端，使得該第一輸出端與該第二輸出端輸出該邏輯低準位；其中，該禁能電壓小於等於該高電壓。
  5. 如申請專利範圍第2項所述之電壓切換電路，其中於該抹除模式且該記憶胞為一選定記憶胞時，該第一電晶體接收該高電壓而不開啟；該第二電晶體開啟；該致能信號為一致能電壓，使得該第三電晶體與該第四電晶體接收該致能電壓並開啟；該第五電晶體與該第六電晶體接收該開啟電壓並開啟，使得該第二輸出端輸出該高電壓；以及，該第二控制電路提供一邏輯低準位至 該第一輸出端，使得該第一輸出端輸出該邏輯低準位；其中，該致能電壓小於該高電壓。
  6. 如申請專利範圍第2項所述之電壓切換電路，其中於該抹除模式且該記憶胞為一非選定記憶胞時，該第一電晶體接收該高電壓而不開啟；該第二電晶體開啟；該致能信號為一禁能電壓，使得該第三電晶體與該第四電晶體接收該禁能電壓而不開啟；該第五電晶體與該第六電晶體接收該開啟電壓並開啟；以及，該第二控制電路提供一邏輯低準位至該第一輸出端與該第二輸出端，使得該第一輸出端與該第二輸出端輸出該邏輯低準位；其中，該禁能電壓小於等於該高電壓。
  7. 如申請專利範圍第2項所述之電壓切換電路，其中於該讀取模式時，該第一電晶體與該第二電晶體不開啟；該致能信號為該邏輯高準位，使得該第三電晶體與該第四電晶體不開啟；該第五電晶體與該第六電晶體接收該邏輯高準位而不開啟；以及，該第二控制電路提供一讀取電壓至該第一輸出端與該第二輸出端，使得該第一輸出端與該第二輸出端輸出該讀取電壓。
  8. 如申請專利範圍第1項所述之電壓切換電路，其中該第二控制電路包括：一第十一電晶體，汲極連接至該第一輸出端，閘極接收該邏輯高準位，源極連接至一節點a3；一第十二電晶體，汲極連接至該第二輸出端，閘極接收該邏輯高準位，源極連接至一節點b3；一第十三電晶體，汲極連接至該節點a3，源極接收一輸入信號，閘極接收反相的該輸入信號；一第十四電晶體，汲極連接至該節點a3，閘極接收一抹除信號，源極接收反相的該抹除信號；一第十五電晶體，汲極連接至該節點a3，閘極接收一讀取信 號，源極接收一讀取電壓；一第十六電晶體，汲極連接至該節點b3，源極接收該輸入信號，閘極接收反相的該輸入信號；以及一第十七電晶體，汲極連接至該節點b3，閘極接收該讀取信號，源極接收該讀取電壓。
  9. 如申請專利範圍第8項所述之電壓切換電路，其中於該編程模式且該記憶胞為一選定記憶胞時，該輸入信號為該邏輯高準位，該抹除信號與該讀取信號為一邏輯低準位，使得該第十三電晶體、該第十四電晶體、該第十五電晶體、該第十六電晶體與該第十七電晶體皆不開啟。
  10. 如申請專利範圍第8項所述之電壓切換電路，其中於該編程模式且該記憶胞為一非選定記憶胞時，該輸入信號、該抹除信號與該讀取信號為一邏輯低準位，使得該第十三電晶體與該第十六電晶體開啟，且該第十四電晶體、該第十五電晶體與該第十七電晶體不開啟。
  11. 如申請專利範圍第8項所述之電壓切換電路，其中於該抹除模式且該記憶胞為一選定記憶胞時，該輸入信號與該抹除信號為該邏輯高準位，該讀取信號為一邏輯低準位，使得該第十四電晶體開啟，該第十三電晶體、該第十五電晶體、該第十六電晶體與該第十七電晶體皆不開啟。
  12. 如申請專利範圍第8項所述之電壓切換電路，其中於該抹除模式且該記憶胞為一非選定記憶胞時，該抹除信號為該邏輯高準位，該輸入信號與該讀取信號為一邏輯低準位，使得該第十三電晶體、該第十四電晶體與該第十六電晶體開啟，該第十五電晶體與該第十七電晶體不開啟。
  13. 如申請專利範圍第8項所述之電壓切換電路，其中於該讀取模式時，該讀取信號與該輸入信號為該邏輯高準位，該抹除信號為一邏輯低準位，使得該第十五電晶體與該第十七電晶體開啟，該第十三電晶體、該第十四電晶體與該第十六電晶體不開啟。
  14. 如申請專利範圍第1項所述之電壓切換電路，其中該第一控制電路包括：一第七電晶體，源極連接至一偏壓電壓，閘極接收一第一控制信號，汲極連接至該節點a1；一第八電晶體，源極連接至該節點b2，閘極接收一第二控制信號，汲極連接至該節點a1；一第九電晶體，源極連接至該偏壓電壓，閘極接收一第三控制信號，汲極連接至該節點b1；以及一第十電晶體，源極連接至該節點a2，閘極接收一第四控制信號，汲極連接至該節點b1；其中，該高電壓大於該偏壓電壓。
  15. 如申請專利範圍第14項所述之電壓切換電路，其中於該編程模式且該記憶胞為一選定記憶胞時，該第一電晶體與該第二電晶體接收該偏壓電壓並開啟；該致能信號為一致能電壓，使得該第三電晶體與該第四電晶體接收該致能電壓並開啟；該第五電晶體與該第六電晶體接收該開啟電壓並開啟；以及，該第二控制電路不動作，使得該第一輸出端與該第二輸出端輸出該高電壓；其中，該致能電壓小於該高電壓。
  16. 如申請專利範圍第14項所述之電壓切換電路，其中於該編程模式且該記憶胞為一非選定記憶胞時，該第一電晶體與該第二電晶體接收該偏壓電壓並開啟；該致能信號為一禁能電壓，使得該第三電晶體與該第四電晶體接收該禁能電壓而不開啟；該第五電晶體與該第六電晶體接收該開啟電壓並開啟；以及該第二 控制電路提供一邏輯低準位至該第一輸出端與該第二輸出端輸出該邏輯低準位，使得該第一輸出端與該第二輸出端輸出該邏輯低準位；其中，該禁能電壓小於等於該高電壓。
  17. 如申請專利範圍第14項所述之電壓切換電路，其中於該抹除模式且該記憶胞為一選定記憶胞時，該第一電晶體接收該高電壓而不開啟；該第二電晶體開啟；該致能信號為一致能電壓，使得該第三電晶體與該第四電晶體接收該致能電壓並開啟；該第五電晶體與該第六電晶體接收該開啟電壓並開啟，使得該第二輸出端輸出該高電壓；以及，該第二控制電路提供一邏輯低準位至該第一輸出端，使得該第一輸出端輸出該邏輯低準位；其中，該致能電壓小於該高電壓。
  18. 如申請專利範圍第14項所述之電壓切換電路，其中於該抹除模式且該記憶胞為一非選定記憶胞時，該第一電晶體接收該高電壓而不開啟；該第二電晶體開啟；該致能信號為一禁能電壓，使得該第三電晶體與該第四電晶體接收該禁能電壓而不開啟；該第五電晶體與該第六電晶體接收該開啟電壓並開啟；以及，該第二控制電路提供一邏輯低準位至該第一輸出端與該第二輸出端，使得該第一輸出端與該第二輸出端輸出該邏輯低準位；其中，該禁能電壓小於等於該高電壓。
  19. 如申請專利範圍第14項所述之電壓切換電路，其中於該讀取模式時，該第一電晶體與該第二電晶體不開啟；該致能信號為該邏輯高準位，使得該第三電晶體與該第四電晶體不開啟；該第五電晶體與該第六電晶體接收該邏輯高準位而不開啟；以及，該第二控制電路提供一讀取電壓至該第一輸出端與該第二輸出端，使得該第一輸出端與該第二輸出端輸出該讀取電壓。
  20. 一種電壓切換電路，連接至一非揮發性記憶體的一記憶 胞，該電壓切換電路包括：一第一電晶體，源極連接至一第一電壓源，閘極連接至一節點b1；一第二電晶體，源極連接至該第一電晶體的汲極，閘極接收一致能信號，汲極連接至一節點b2；一第三電晶體，源極連接至該節點b2，閘極連接至一第二電壓源，汲極連接至一輸出端；一第一控制電路，連接至該節點b1；以及一第二控制電路，連接至該輸出端；其中，於該非揮發性記憶體的一編程模式以及一抹除模式時，該第一電壓源提供一高電壓且該第二電壓源提供一開啟電壓；於該非揮發性記憶體的一讀取模式時，該第一電壓源與該第二電壓源提供一邏輯高準位；以及，該高電壓大於該開啟電壓，且該開啟電壓大於該邏輯高準位。
  21. 如申請專利範圍第20項所述之電壓切換電路，其中該第一控制電路包括：一第四電晶體，源極連接至一偏壓電壓，閘極接收一第一控制信號，汲極連接至該節點b1；以及一第五電晶體，源極連接至該第一電壓源，閘極接收一第二控制信號，汲極連接至該節點b1；其中，該高電壓大於該偏壓電壓。
  22. 如申請專利範圍第21項所述之電壓切換電路，其中於該編程模式且該記憶胞為一選定記憶胞時，該第一電晶體接收該偏壓電壓並開啟；該致能信號為一致能電壓，使得該第二電晶體接收該致能電壓並開啟；該第三電晶體接收該開啟電壓並開啟；以及，該第二控制電路不動作，使得該輸出端輸出該高電壓；其中，該致能電壓小於該高電壓。
  23. 如申請專利範圍第21項所述之電壓切換電路，其中於該編程模式且該記憶胞為一非選定記憶胞時，該第一電晶體接收該偏壓電壓並開啟；該致能信號為一禁能電壓，使得該第二電晶體接收該禁能電壓而不開啟；該第三電晶體接收該開啟電壓並開啟；以及該第二控制電路提供一邏輯低準位至該輸出端，使得該輸出端輸出該邏輯低準位；其中，該禁能電壓小於等於該高電壓。
  24. 如申請專利範圍第21項所述之電壓切換電路，其中於該抹除模式且該記憶胞為一選定記憶胞時，該第一電晶體接收該偏壓電壓而開啟；該致能信號為一致能電壓，使得該第二電晶體接收該致能電壓並開啟；該第三電晶體接收該開啟電壓並開啟；以及，該第二控制電路不動作，使得該輸出端輸出該邏輯高準位；其中，該致能電壓小於該高電壓。
  25. 如申請專利範圍第21項所述之電壓切換電路，其中於該抹除模式且該記憶胞為一非選定記憶胞時，該第一電晶體接收該偏壓電壓並開啟；該致能信號為一禁能電壓，使得該第二電晶體接收該禁能電壓而不開啟；該三電晶體接收該開啟電壓並開啟；以及，該第二控制電路提供一邏輯低準位至該輸出端，使得該輸出端輸出該邏輯低準位；其中，該禁能電壓小於等於該高電壓。
  26. 如申請專利範圍第21項所述之電壓切換電路，其中於該讀取模式時，該第一電晶體不開啟；該致能信號為該邏輯高準位，使得該第二電晶體不開啟；該第三電晶體接收該邏輯高準位而不開啟；以及，該第二控制電路提供一讀取電壓至該輸出端，使得該輸出端輸出該讀取電壓。
  27. 如申請專利範圍第20項所述之電壓切換電路，其中該第二控制電路包括： 一第六電晶體，汲極連接至該輸出端，閘極接收該邏輯高準位，源極連接至一節點b3；一第七電晶體，汲極連接至該節點b3，源極接收一輸入信號，閘極接收反相的該輸入信號；以及一第八電晶體，汲極連接至該節點b3，閘極接收一讀取信號，源極接收一讀取電壓。
  28. 如申請專利範圍第27項所述之電壓切換電路，其中於該編程模式或該抹除模式，且該記憶胞為一選定記憶胞時，該輸入信號為該邏輯高準位，該讀取信號為一邏輯低準位，使得該第七電晶體與該第八電晶體皆不開啟。
  29. 如申請專利範圍第27項所述之電壓切換電路，其中於該編程模式或該抹除模式，且該記憶胞為一非選定記憶胞時，該輸入信號與該讀取信號為一邏輯低準位，使得該第七電晶體開啟，且該第八電晶體不開啟。
  30. 如申請專利範圍第27項所述之電壓切換電路，其中於該讀取模式時，該讀取信號與該輸入信號為該邏輯高準位，使得該第八電晶體開啟，且該第七電晶體不開啟。
TW103143664A 2014-07-07 2014-12-15 電壓切換電路 TWI545573B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201462021216P 2014-07-07 2014-07-07

Publications (2)

Publication Number Publication Date
TW201603024A TW201603024A (zh) 2016-01-16
TWI545573B true TWI545573B (zh) 2016-08-11

Family

ID=54932468

Family Applications (5)

Application Number Title Priority Date Filing Date
TW103143019A TWI517541B (zh) 2014-07-07 2014-12-10 四相電荷泵電路
TW103143664A TWI545573B (zh) 2014-07-07 2014-12-15 電壓切換電路
TW104100959A TWI542130B (zh) 2014-07-07 2015-01-12 電荷泵裝置
TW104105590A TWI531143B (zh) 2014-07-07 2015-02-17 運用於記憶胞陣列的電荷泵系統及其相關控制方法
TW104121682A TWI564910B (zh) 2014-07-07 2015-07-03 感測放大器

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW103143019A TWI517541B (zh) 2014-07-07 2014-12-10 四相電荷泵電路

Family Applications After (3)

Application Number Title Priority Date Filing Date
TW104100959A TWI542130B (zh) 2014-07-07 2015-01-12 電荷泵裝置
TW104105590A TWI531143B (zh) 2014-07-07 2015-02-17 運用於記憶胞陣列的電荷泵系統及其相關控制方法
TW104121682A TWI564910B (zh) 2014-07-07 2015-07-03 感測放大器

Country Status (3)

Country Link
US (5) US20160006348A1 (zh)
CN (5) CN105280230B (zh)
TW (5) TWI517541B (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9577626B2 (en) 2014-08-07 2017-02-21 Skyworks Solutions, Inc. Apparatus and methods for controlling radio frequency switches
US9467124B2 (en) 2014-09-30 2016-10-11 Skyworks Solutions, Inc. Voltage generator with charge pump and related methods and apparatus
US9478308B1 (en) * 2015-05-26 2016-10-25 Intel IP Corporation Programmable memory device sense amplifier
KR20160138618A (ko) * 2015-05-26 2016-12-06 에스케이하이닉스 주식회사 내부전압 발생 장치
KR101699528B1 (ko) * 2015-06-30 2017-01-24 삼성전자 주식회사 자기 공명 영상 장치 및 자기 공명 영상의 생성 방법
US9847133B2 (en) * 2016-01-19 2017-12-19 Ememory Technology Inc. Memory array capable of performing byte erase operation
US10511742B2 (en) * 2016-02-11 2019-12-17 DISH Technologies L.L.C. Private information management system and methods
CN107306082B (zh) * 2016-04-18 2020-05-22 晶门科技（深圳）有限公司 电荷泵电路
CN105720813A (zh) * 2016-04-22 2016-06-29 中国科学院微电子研究所 一种电荷泵电路
US9917509B2 (en) 2016-05-26 2018-03-13 Himax Technologies Limited Charge pump circuit outputting high voltage without high voltage-endurance electric devices
US9633734B1 (en) * 2016-07-14 2017-04-25 Ememory Technology Inc. Driving circuit for non-volatile memory
KR102643712B1 (ko) * 2016-10-26 2024-03-06 에스케이하이닉스 주식회사 센스 앰프, 이를 포함하는 비휘발성 메모리 장치 및 시스템
CN106782657A (zh) * 2016-12-30 2017-05-31 合肥恒烁半导体有限公司 适用nor闪存芯片的高压瞬时增强电路
US10249346B2 (en) 2017-07-13 2019-04-02 Winbond Electronics Corp. Power supply and power supplying method thereof for data programming operation
US10109620B1 (en) * 2017-07-26 2018-10-23 Globalfoundries Inc. Method for reducing switch on state resistance of switched-capacitor charge pump using self-generated switching back-gate bias voltage
CN109842294B (zh) * 2017-11-24 2020-05-15 力旺电子股份有限公司 四相电荷泵电路
US11063772B2 (en) * 2017-11-24 2021-07-13 Ememory Technology Inc. Multi-cell per bit nonvolatile memory unit
JP6482690B1 (ja) * 2018-01-11 2019-03-13 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
US20190311749A1 (en) * 2018-04-09 2019-10-10 Anaflash Inc. Logic Compatible Embedded Flash Memory
CN108320763B (zh) 2018-04-12 2019-02-22 武汉新芯集成电路制造有限公司 电荷泵漏电流调节电路
US10355671B1 (en) * 2018-06-04 2019-07-16 Little Dragon IP Holding LLC Low power flip-flop circiut
US10892021B2 (en) * 2018-06-05 2021-01-12 Sandisk Technologies Llc On-die capacitor for a memory device
US10811952B2 (en) * 2018-09-05 2020-10-20 Cypress Semiconductor Corporation Systems, methods, and devices for fast wakeup of DC-DC converters including feedback regulation loops
US10847227B2 (en) * 2018-10-16 2020-11-24 Silicon Storage Technology, Inc. Charge pump for use in non-volatile flash memory devices
CN109286314B (zh) * 2018-10-24 2020-06-19 华南理工大学 一种全n型四相位时钟电荷泵
JP7292872B2 (ja) * 2018-12-25 2023-06-19 キヤノン株式会社 情報処理装置および情報処理装置の制御方法
CN109713892B (zh) * 2018-12-29 2020-10-30 普冉半导体(上海)股份有限公司 一种电荷泵放电电路及其放电方法
CN111798905B (zh) * 2020-07-01 2021-03-16 深圳市芯天下技术有限公司 减少非型闪存编程时间的方法、系统、存储介质和终端
US11308996B2 (en) * 2020-07-14 2022-04-19 Ememory Technology Inc. Sensing circuit and method for multi-level memory cell
US11462900B2 (en) * 2020-12-07 2022-10-04 Amazing Microelectronic Corp. Bus driving device
US11545231B2 (en) * 2021-02-09 2023-01-03 Micron Technology, Inc. Reset read disturb mitigation

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5690483A (en) * 1979-12-19 1981-07-22 Fujitsu Ltd Address buffer circuit
US4490629A (en) 1982-05-10 1984-12-25 American Microsystems, Inc. High voltage circuits in low voltage CMOS process
IT1239781B (it) * 1990-05-08 1993-11-15 Texas Instruments Italia Spa Circuito e metodo per commutare selettivamente tensioni negative in circuiti integrati cmos
JPH0774616A (ja) 1993-07-06 1995-03-17 Seiko Epson Corp 信号電圧レベル変換回路及び出力バッファ回路
JP3662326B2 (ja) * 1996-01-09 2005-06-22 株式会社ルネサステクノロジ レベル変換回路
EP0788111B1 (en) * 1996-02-05 2002-11-13 STMicroelectronics S.r.l. Drive circuit for memory line decoder driver
EP0880783B1 (en) * 1996-02-15 1999-10-13 Advanced Micro Devices, Inc. Low supply voltage negative charge pump
JP3094905B2 (ja) * 1996-03-28 2000-10-03 日本電気株式会社 不揮発性半導体記憶装置
US5821800A (en) 1997-02-11 1998-10-13 Advanced Micro Devices, Inc. High-voltage CMOS level shifter
JPH11317656A (ja) * 1998-05-06 1999-11-16 Oki Electric Ind Co Ltd 入力回路
US6452438B1 (en) * 2000-12-28 2002-09-17 Intel Corporation Triple well no body effect negative charge pump
TW465188B (en) * 2001-01-02 2001-11-21 Faraday Tech Corp Clock gate buffer circuit
US6438032B1 (en) * 2001-03-27 2002-08-20 Micron Telecommunications, Inc. Non-volatile memory with peak current noise reduction
TW516267B (en) * 2002-01-16 2003-01-01 Winbond Electronics Corp Dynamic pre-charging current sensing amplifier
US7046568B2 (en) * 2002-09-24 2006-05-16 Sandisk Corporation Memory sensing circuit and method for low voltage operation
US6878981B2 (en) * 2003-03-20 2005-04-12 Tower Semiconductor Ltd. Triple-well charge pump stage with no threshold voltage back-bias effect
ITRM20030338A1 (it) * 2003-07-11 2005-01-12 Micron Technology Inc Circuito di generazione e regolazione di alta tensione
US7145370B2 (en) 2003-09-05 2006-12-05 Impinj, Inc. High-voltage switches in single-well CMOS processes
US7580311B2 (en) 2004-03-30 2009-08-25 Virage Logic Corporation Reduced area high voltage switch for NVM
US7030683B2 (en) * 2004-05-10 2006-04-18 Sandisk Corporation Four phase charge pump operable without phase overlap with improved efficiency
JP2005339658A (ja) * 2004-05-26 2005-12-08 Toshiba Corp 昇圧回路
TWI261407B (en) * 2004-08-03 2006-09-01 Ememory Technology Inc Charge pump circuit
US7301388B2 (en) * 2004-12-22 2007-11-27 Mosel Vitelic Corporation Charge pump with ensured pumping capability
US7595682B2 (en) * 2005-02-24 2009-09-29 Macronix International Co., Ltd. Multi-stage charge pump without threshold drop with frequency modulation between embedded mode operations
SG130050A1 (en) * 2005-08-26 2007-03-20 Bluechips Technology Pte Ltd A high voltage charge pump with wide range of supply voltage
JP2007280505A (ja) * 2006-04-06 2007-10-25 Toshiba Corp 半導体記憶装置
US7626865B2 (en) 2006-06-13 2009-12-01 Micron Technology, Inc. Charge pump operation in a non-volatile memory device
TWI312154B (en) * 2006-07-20 2009-07-11 Ind Tech Res Inst Multiple state sense amplifier for memory architecture
KR100816168B1 (ko) * 2006-09-29 2008-03-21 주식회사 하이닉스반도체 반도체 소자의 고전압 발생 장치
US7443735B2 (en) 2006-12-22 2008-10-28 Sandisk Corporation Method of reducing wordline recovery time
KR100812520B1 (ko) * 2007-02-06 2008-03-11 매그나칩 반도체 유한회사 반도체 메모리 장치
US7542351B2 (en) * 2007-05-31 2009-06-02 Freescale Semiconductor, Inc. Integrated circuit featuring a non-volatile memory with charge/discharge ramp rate control and method therefor
KR100865852B1 (ko) * 2007-08-08 2008-10-29 주식회사 하이닉스반도체 레귤레이터 및 고전압 발생기
CN101364424A (zh) * 2007-08-10 2009-02-11 财团法人工业技术研究院 相变存储器的感测电路及方法
US8254178B2 (en) 2007-08-27 2012-08-28 Infineon Technologies Ag Self-timed integrating differential current
US7642815B2 (en) * 2007-09-14 2010-01-05 Atmel Corporation Sense amplifier
US8218377B2 (en) * 2008-05-19 2012-07-10 Stmicroelectronics Pvt. Ltd. Fail-safe high speed level shifter for wide supply voltage range
US20090296506A1 (en) * 2008-05-28 2009-12-03 Macronix International Co., Ltd. Sense amplifier and data sensing method thereof
JP2009289979A (ja) * 2008-05-29 2009-12-10 Panasonic Corp 昇圧回路
KR101504587B1 (ko) * 2008-08-12 2015-03-23 삼성전자주식회사 음 전원전압 발생회로 및 이를 포함하는 반도체 집적회로
US8125835B2 (en) * 2008-09-22 2012-02-28 Cypress Semiconductor Corporation Memory architecture having two independently controlled voltage pumps
US7944754B2 (en) * 2008-12-31 2011-05-17 Sandisk Corporation Non-volatile memory and method with continuous scanning time-domain sensing
US8193835B1 (en) * 2010-03-03 2012-06-05 Synopsys Inc. Circuit and method for switching voltage
CN102820056B (zh) * 2011-06-07 2015-05-20 中国科学院上海微系统与信息技术研究所 相变存储器的数据读出电路
US9059630B2 (en) * 2011-08-31 2015-06-16 Knowles Electronics, Llc High voltage multiplier for a microphone and method of manufacture
CN103247328B (zh) * 2012-02-09 2016-09-14 北京兆易创新科技股份有限公司 一种存储单元的识别方法及一种灵敏放大器
KR20130093303A (ko) * 2012-02-14 2013-08-22 에스케이하이닉스 주식회사 전하 펌프 장치 및 그 단위 셀
CN103780256B (zh) * 2014-01-07 2017-02-01 上海华虹宏力半导体制造有限公司 电荷泵系统及存储器
CN103812332B (zh) * 2014-03-05 2016-04-13 上海华虹宏力半导体制造有限公司 一种电荷泵电路及存储器

Also Published As

Publication number Publication date
TWI564910B (zh) 2017-01-01
TW201603460A (zh) 2016-01-16
TW201603461A (zh) 2016-01-16
TW201603043A (zh) 2016-01-16
US9224490B1 (en) 2015-12-29
CN105304131A (zh) 2016-02-03
CN105280230B (zh) 2019-04-12
US9305611B2 (en) 2016-04-05
US20160006348A1 (en) 2016-01-07
US20160006349A1 (en) 2016-01-07
CN105281564A (zh) 2016-01-27
US20160005487A1 (en) 2016-01-07
CN105244051B (zh) 2018-05-25
TWI542130B (zh) 2016-07-11
CN105280230A (zh) 2016-01-27
CN105305812A (zh) 2016-02-03
CN105244051A (zh) 2016-01-13
TWI531143B (zh) 2016-04-21
US20160005441A1 (en) 2016-01-07
CN105281564B (zh) 2018-05-25
CN105304131B (zh) 2019-04-12
US20160005486A1 (en) 2016-01-07
US9245596B1 (en) 2016-01-26
TW201603024A (zh) 2016-01-16
TW201603462A (zh) 2016-01-16
TWI517541B (zh) 2016-01-11

Similar Documents

Publication Publication Date Title
TWI545573B (zh) 電壓切換電路
TWI578322B (zh) 電壓切換電路
US9190415B2 (en) Memory having a voltage switch circuit with one bias voltage changed in each state of conditioning
US8737137B1 (en) Flash memory with bias voltage for word line/row driver
CN106158018B (zh) 非易失性记忆胞结构及其装置
US10102915B2 (en) Semiconductor device including nonvolatile memory configured to switch between a reference current reading system and a complimentary reading system
TWI679643B (zh) 快閃路徑中的高速高電壓耐受性電路
US9219482B2 (en) High voltage switch circuit and nonvolatile memory including the same
KR101357847B1 (ko) 싱글 폴리 이이피롬 메모리
KR20210122317A (ko) 플래시 메모리 시스템에 대한 저전력 동작
US8913436B2 (en) Non-volatile memory (NVM) with word line driver/decoder using a charge pump voltage
JP2019133736A (ja) 内蔵フラッシュメモリデバイス用の改良された電力シーケンシング
TW201606771A (zh) 記憶體之位準移位器及解碼器
US9564231B2 (en) Non-volatile memory device and corresponding operating method with stress reduction
CN104851461B (zh) 一次编程存储电路及其操作方法
JP4286085B2 (ja) 増幅器及びそれを用いた半導体記憶装置
US8779842B2 (en) Voltage output circuit and apparatus for selectively outputting negative voltage using the same
US9013925B2 (en) Nonvolatile semiconductor memory device
US20150371711A1 (en) Control gate driver for use with split gate memory cells
US20140369150A1 (en) Column decoders
KR20150048427A (ko) 디스차지 회로
JP5255609B2 (ja) 電圧制御回路および電圧制御方法
KR100633440B1 (ko) 고전압 발생 효율을 향상시키는 고전압 발생회로 및 이를포함하는 불휘발성 반도체 메모리 장치
CN103943136A (zh) 一种存储器电路及其操作方法
Sinha et al. A new row decoding architecture for fast wordline charging in NOR type Flash memories