TWI531143B - 運用於記憶胞陣列的電荷泵系統及其相關控制方法 - Google Patents

運用於記憶胞陣列的電荷泵系統及其相關控制方法 Download PDF

Info

Publication number
TWI531143B
TWI531143B TW104105590A TW104105590A TWI531143B TW I531143 B TWI531143 B TW I531143B TW 104105590 A TW104105590 A TW 104105590A TW 104105590 A TW104105590 A TW 104105590A TW I531143 B TWI531143 B TW I531143B
Authority
TW
Taiwan
Prior art keywords
charge pump
circuit
control signal
output
switch
Prior art date
Application number
TW104105590A
Other languages
English (en)
Other versions
TW201603462A (zh
Inventor
楊政德
Original Assignee
力旺電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力旺電子股份有限公司 filed Critical 力旺電子股份有限公司
Publication of TW201603462A publication Critical patent/TW201603462A/zh
Application granted granted Critical
Publication of TWI531143B publication Critical patent/TWI531143B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/14—Arrangements for reducing ripples from dc input or output
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Read Only Memory (AREA)
  • Amplifiers (AREA)
  • Dram (AREA)

Description

運用於記憶胞陣列的電荷泵系統及其相關控制方法
本發明是有關於一種電荷泵系統(charge pump system)及其控制方法，且特別是有關於一種運用於記憶胞陣列的電荷泵系統及其相關控制方法。
眾所周知，非揮發性記憶體於電源消失之後，儲存於非揮發性記憶體中的資料不會消失。因此，廣泛的運用於電子產品中。
基本上，非揮發性記憶體中包括：多個記憶胞(memory cell)排列而成的記憶胞陣列(memory cell array)，而每個記憶胞中皆包含一電荷儲存元件(charge storage device)，例如浮動閘電晶體(floating gate transistor)或者矽氧氮氧矽電晶體(SONOS transistor)等等。以下以浮動閘極電晶體為非揮發性記憶體的電荷儲存元件來進行說明。
基本上，於程劃週期(program cycle)時，記憶胞陣列會接收一高電壓(high voltage)，使得選定記憶胞(selected memory cell)中浮動閘電晶體的浮動閘極(floating gate)被注入(inject)熱載子(hot carrier)。再者，記憶胞陣列所接收的高電壓係由電荷泵電路(charge pump circuit)所提供。
舉例來說，當浮動閘極未被注入熱載子時，對應的記憶胞為第一儲存狀態(例如狀態“1”)；反之，當浮動閘極被注入 熱載子時，對應的記憶胞為第二儲存狀態(例如狀態“0”)。
請參照第1圖，其所繪示為習知電荷泵電路與記憶胞陣列之間的連接關係示意圖。電荷泵電路110的致能端En接收一程劃致能信號En-pgm，電荷泵電路110的輸出端O連接至一去耦電容(decouple capacitor)C以及記憶胞陣列120。再者，快閃記憶體中的一控制器(controller，未繪示)會利用程劃致能信號En-pgm來決定程劃週期。再者，去耦電容也可稱之為儲存電容(reservoir capacitor)。
當程劃致能信號En-pgm動作(activate)時，即開始程劃週期。此時電荷泵電路110輸出端O產生高電壓(例如15V)的輸出信號Vout至記憶胞陣列120。而去耦電容C可用來降低過衝電壓(overshoot voltage)以及漣波電壓(ripple voltage)。
再者，當程劃致能信號En-pgm不動作(inactivate)時，即結束程劃週期。此時，電荷泵電路110輸出端O的輸出信號Vout變為低電壓(例如接地電壓)。
由於習知記憶胞陣列120於程劃週期時會接收高電壓，用以編程選定記憶胞。然而，維持在高電壓的輸出信號Vout會使得記憶胞陣列120的編程效率太低。
本發明之主要目的係提出一種運用於記憶胞陣列的電荷泵系統。於程劃週期時，產生高低電壓之間變化的輸出信號，使得記憶胞陣列中的選定記憶胞在程劃週期中會收到輸出信號的多個上升緣，可以達到較佳的編程效率。
本發明係有關於一種電荷泵系統，連接至一記憶胞陣列以及一電容，該電荷泵系統包括：一邏輯電路，接收一程劃致能信號；其中，根據該程劃致能信號所對應的一程劃區間，該邏輯電路產生一第一控制信號；一信號處理電路，接收一泵致能信號並產生一第二控制信號與一第三控制信號；其中，該信號處 理電路於該第三控制信號的一禁能區間，動作該第二控制信號；一電荷泵電路，具有一致能端接收該第三控制信號，具有一輸出端產生一輸出信號；其中該電荷泵電路的該輸出端連接至該記憶胞陣列；一開關電路，具有一控制端接收該第三控制信號，具有一第一端連接至電荷泵電路的該輸出端，具有一第二端連接至該電容的一第一端；其中，該電容的一第二端連接至一接地電壓；一第一可控制放電路徑，具有一控制端接收該第一控制信號，具有一第一端連接於該開關電路的該第二端，具有一第二端連接於該接地電壓；以及一第二可控制放電路徑，具有一控制端接收該第二控制信號，一第一端連接於電荷泵電路的該輸出端，一第二端連接於一第一電壓。
本發明係有關於一種電荷泵系統的控制方法，該電荷泵系統包括：一電荷泵電路具一輸出端連接至一記憶胞陣列；一第一可控制放電路徑連接於該電荷泵電路的該輸出端，以及一開關電路連接於該電荷泵電路的該輸出端與一電容之間，該電荷泵系統的控制方法包括下列步驟：於一程劃區間，控制該第一可控制放電路徑為一開路狀態，控制該開關電路為一閉路狀態使得該電荷泵電路的該輸出端連接至該電容，並且於一致能區間控制該電荷泵電路動作用以產生一第一電壓至該記憶胞陣列並且充電該電容；以及於該程劃區間，控制該開關電路為該開路狀態使得該電荷泵電路的該輸出端不連接至該電容，用以將該電容維持在該第一電電壓，並且於一禁能區間控制該電荷泵電路不動作，並且控制該第一可控制放電路徑為該閉路狀態，用以將該電荷泵電路的該輸出端放電至一第二電壓。
本發明係有關於一種電荷泵系統的控制方法，該電荷泵系統包括：一電荷泵電路具一輸出端連接至一記憶胞陣列；以及一開關電路連接於該電荷泵電路的該輸出端與一電容之間，該電荷泵系統的控制方法包括下列步驟：(a)於一程劃區間，當該電荷泵電路第一次動作且該開關電路為一閉路狀態時，充電 一電容；(b)當該電荷泵電路不動作且該開關電路為一開路狀態時，保留該電容上的電荷；(c)當該電荷泵電路再次動作且該開關電路為該閉路狀態時，分享該電容上的電荷至該記憶胞陣列；(d)持續地重覆該步驟(b)與(c)直到該程劃區間結束；以及(e)於該程劃區間之後，放電該電容上的電荷。
為了對本發明之上述及其他方面有更佳的瞭解，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下：
110、210、310‧‧‧電荷泵電路
120、220、390‧‧‧記憶胞陣列
200、300‧‧‧電荷泵系統
212‧‧‧反及閘
214、340、350‧‧‧可控制放電路徑
320‧‧‧信號處理電路
330‧‧‧反或閘
360‧‧‧開關電路
410‧‧‧準位切換器
420‧‧‧體極開關
第1圖所繪示為習知電荷泵電路與記憶胞陣列之間的連接關係示意圖。
第2圖所繪示為本發明運用於記憶胞陣列的電荷泵系統的第一實施例。
第3圖所繪示為本發明運用於記憶胞陣列的電荷泵系統的第二實施例。
第4圖所繪示為本發明開關電路的實施例。
第5圖所繪示為信號處理電路示意圖。
第6圖所繪示為本發明第二實施例的相關信號示意圖。
經由研究發現，浮動閘電晶體於接收到高電壓的瞬間(亦即，信號的上升緣)，注入浮動閘極的熱載子數量最多。因此，本發明所設計的電荷泵系統於程劃週期時，產生高低電壓變化的脈波(pulse)作為輸出信號。由於在程劃週期中，選定記憶胞會收到輸出信號的多個上升緣，因此可以達到較佳的編程效率。
請參照第2圖，其所繪示為本發明運用於記憶胞陣列的電荷泵系統的第一實施例。其中，快閃記憶體中的一控制器(未繪示)會輸出程劃致能信號En-pgm來決定程劃週期，並且利用 泵致能信號En-pump來控制輸出信號Vout的頻率(frequency)。再者，電荷泵系統200所產生的輸出信號Vout傳遞至去耦電容C以及記憶胞陣列220。
電荷泵系統200包括：一電荷泵電路210、可控制放電路徑(controllable discharge path)214、以及一反及閘(NAND gate)212。其中，電荷泵電路210的致能端En接收一泵致能信號En-pump，電荷泵電路210的輸出端O產生輸出信號Vout。再者，反及閘212具有一第一輸入端接收泵致能信號En-pump，一第二輸入端接收程劃致能信號En-pgm，一輸出端產生一控制信號Ctrl。再者，可控制放電路徑214，可由電晶體M1組成，其具有一第一端連接於電荷泵電路210的輸出端O，一第二端連接於一接地電壓，一控制端接收控制信號Ctrl。
如圖所示，於時間點t1程劃致能信號En-pgm動作(高準位)，並開始程劃週期。於時間點t2時，泵致能信號En-pump為高準位，且控制信號Ctrl為低準位。因此，電荷泵電路210動作並產生高電壓Vpp(例如15V)，而可控制放電路徑214為開路狀態(open state)，使得輸出信號Vout充電至高電壓Vpp。
於時間點t3時，泵致能信號En-pump為低準位，且控制信號Ctrl為高準位。因此，電荷泵電路210不動作，而可控制放電路徑214為閉路狀態(close state)，使得輸出信號Vout放電至接地電壓。
換句話說，泵致能信號En-pump的高準位區間即為電荷泵電路210的致能區間(enable period)，輸出信號Vout充電至高電壓Vpp；而泵致能信號En-pump的低準位區間即為電荷泵電路210的禁能區間(disable period)，輸出信號Vout放電至接地電壓。
同理，於時間點t4之後，泵致能信號En-pump與控制信號Ctrl會持續地變化，使得輸出信號Vout在高電壓Vpp與接地電壓之間變化。而於時間點t5時，程劃致能信號En-pgm不 動作(低準位)，並結束程劃週期。
由以上的說明可知，本發明所設計的電荷泵系統於程劃週期時，係產生高低電壓之間變化的輸出信號Vout。因此，記憶胞陣列220中的選定記憶胞在程劃週期中會收到輸出信號Vout的多個上升緣，因此可以達到較佳的編程效率。
然而，上述的電荷泵系統200中，當可控制放電路徑214為閉路狀態時，去耦電容C上的電荷也會一併被放電。因此，每次電荷泵電路210的輸出信號Vout由接地電壓轉換為高電壓Vpp時，都需要再次充電去耦電容C。如此，將造成電能的損耗。
請參照第3圖，其所繪示為本發明運用於記憶胞陣列的電荷泵系統的第二實施例。其中，快閃記憶體中的一控制器(未繪示)會輸出程劃致能信號En-pgm來決定程劃週期，並且利用泵致能信號En-pump來控制輸出信號Vout的頻率。
電荷泵系統300包括：一電荷泵電路310、一信號處理電路320、第一可控制放電路徑350、第二可控制放電路徑340、一反或閘(NOR gate)330、以及一開關電路(switching circuit)360。
反或閘330具有一第一輸入端接收泵致能信號En-pump，一第二輸入端接收程劃致能信號En-pgm，一輸出端產生一第一控制信號Ctrl1。
信號處理電路320接收泵致能信號En-pump並產生一第二控制信號Ctrl2與一第三控制信號Ctrl3。其中，第三控制信號Ctrl3相關於泵致能信號En-pump，使得第三控制信號Ctrl3與泵致能信號En-pump具有相同的頻率。再者，信號處理電路320可於第三控制信號Ctrl3的禁能區間(低準位)，動作第二控制信號Ctrl2。
電荷泵電路310的致能端En接收第三控制信號Ctrl3，電荷泵電路310的輸出端O產生輸出信號Vout。再者，電 荷泵電路310的輸出端O連接至記憶胞陣列390。
開關電路360具有一控制端接收第三控制信號Ctrl3，一第一端A連接至電荷泵電路310的輸出端O。再者，去耦電容C連接於開關電路360的一第二端B與接地電壓之間。
第一可控制放電路徑(例如電晶體M1)350，具有一控制端接收第一控制信號Ctrl1，一第一端連接於開關電路360的第二端B，一第二端連接於接地電壓。基本上，第一可控制放電路徑350僅在程劃區間時為開路狀態；非程劃區間時為閉路狀態，因此第一可控制放電路徑350也可以僅受控於程劃致能信號En-pgm。例如，將反或閘330改為反閘，而反閘的輸入端接收程劃致能信號En-pgm，輸出端連接至第一可控制放電路徑350的控制端。
第二可控制放電路徑(例如電晶體M2)340，具有一控制端接收第二控制信號Ctrl2，一第一端連接於電荷泵電路310的輸出端O，一第二端連接於一低電壓Vdd。
根據本發明的第二實施例，於程劃週期時，輸出信號Vout可在高電壓Vpp(例如15V)與低電壓Vdd(例如2V)之間變化。當輸出信號Vout變化至低電壓Vdd時，開關電路360為開路狀態(open state)使得去耦電容C上的電荷會被保留而不會被放電。再者，本發明並不限定低電壓Vdd的實際電壓值，低電壓Vdd也可以是接地電壓。
請參照第4圖，其所繪示為本發明開關電路的實施例。開關電路360為一高壓開關電路(high voltage switching circuit)，包括：一開關電晶體Msw、一準位切換器(level shifter)410、一體極開關(body switch)420。
開關電晶體Msw的第一源/汲極即為開關電路360的第一端A；開關電晶體Msw的第二源/汲極即為開關電路360的第二端B。
準位切換器410中，反閘402的輸入端連接至準位 切換器410的輸入端in，反閘402的輸出端連接至準位切換器410的反相輸入端inb；電晶體mn1閘極連接至反閘402的輸入端並接收第三控制信號Ctrl3，源極連接至接地電壓，汲極連接至準位切換器410的反相輸出端outb；電晶體mn2閘極連接至反閘402的輸出端，源極連接至接地電壓，汲極連接至準位切換器410的輸出端out；電晶體mp1的源極與體極(body terminal)連接至開關電晶體Msw的體極，汲極連接至準位切換器410的反相輸出端outb，閘極連接至準位切換器410的輸出端out；電晶體mp2的源極與體極連接至開關電晶體Msw的體極，汲極連接至準位切換器410的輸出端out，閘極連接至準位切換器410的反相輸出端outb；準位切換器410的反相輸出端outb連接至開關電晶體Msw的閘極。
體極開關420中，電晶體mp3的第一源/汲極與體極連接至開關電晶體Msw的體極，第二源/汲極連接至開關電路360的第二端B；閘極連接至開關電路360的第一端A；以及電晶體mp4的第一源/汲極與體極連接至開關電晶體Msw的體極，第二源/汲極連接至開關電路360的第一端A；閘極連接至開關電路360的第二端B。
在開關電路360中，當第三控制信號Ctrl3為高準位時，開關電晶體Msw的閘極接收準位切換器410輸出的接地電壓而成為閉路狀態。再者，由於開關電路360的第一端A的電壓大於第二端點B的電壓，因此電晶體mp4開啟(turn on)使得開關電晶體Msw的體極連接至開關電路360的第一端A。
反之，當第三控制信號Ctrl3為低準位時，開關電晶體Msw的閘極接收準位切換器410輸出的高準位而成為開路狀態。再者，由於開關電路360的第一端A的電壓小於第二端點B的電壓，因此電晶體mp3開啟(turn on)使得開關電晶體Msw的體極連接至開關電路360的第二端B。
請參照第5圖，其所繪示為信號處理電路示意圖。 信號處理電路320可為一非重疊電路(non overlapping circuit)，其包括一反閘502、反或閘504、反或閘506。反閘502輸入端連接於反或閘504的第一輸入端，輸出端連接於反或閘506的第一輸入端。反或閘504的第一輸入端接收泵致能信號En-pump，第二輸入端連接至反或閘506的輸出端，反或閘506的輸出端產生第三控制信號Ctrl3。反或閘506的第二輸入端連接至反或閘504的輸出端，反或閘504的輸出端產生第二控制信號Ctrl2。
如第5圖所示，信號處理電路320接收泵致能信號En-pump並產生第二控制信號Ctrl2與第三控制信號Ctrl3。其中，第二控制信號Ctrl2與第三控制信號Ctrl3的信號緣(signal edge)不會同時發生。並且，信號處理電路320於第三控制信號Ctrl3的禁能區間(低準位)，動作第二控制信號Ctrl2。
請參照第6圖，其所繪示為本發明第二實施例的相關信號示意圖。根據本發明的實施例，當第三控制信號Ctrl3為高準位時，為電荷泵電路310的致能區間(enable period)且電荷泵電路310動作；當第三控制信號Ctrl3為低準位時，為電荷泵電路310的禁能區間(disable period)且電荷泵電路310不動作。
於時間點ta時，程劃致能信號En-pgm動作(高準位)，並開始程劃週期，且第一控制信號Ctrl1為低準位，第一可控制放電路徑350為開路狀態。
於時間點tb時，泵致能信號En-pump為高準位。而信號處理電路320處理泵致能信號En-pump，並於時間點tb至時間點tc的一延遲時間(delay time)之後，產生第二控制信號Ctrl2與第三控制信號Ctrl3。
於時間點tc時，第三控制信號Ctrl3為高準位，且第二控制信號Ctrl2為低準位。此時，電荷泵電路310第一次動作，開關電路360為閉路狀態，第二可控制放電路徑340為開路狀態，因此電荷泵電路310產生高電壓Vpp(例如15V)至去耦電容C，並使得輸出信號Vout充電至高電壓Vpp。
於時間點td時，第三控制信號Ctrl3為低準位，且第二控制信號Ctrl2為低準位。此時，電荷泵電路310不動作，開關電路360為開路狀態，第二可控制放電路徑340為開路狀態，因此使得輸出信號Vout維持在高電壓Vpp，去耦電容C上的電壓Vc也維持在高電壓Vpp。
於時間點te時，第三控制信號Ctrl3為低準位，且第二控制信號Ctrl2為高準位。此時，電荷泵電路310不動作，開關電路360為開路狀態，第二可控制放電路徑340為閉路狀態，因此使得輸出信號Vout放電至低電壓Vdd，但去耦電容C上的電壓Vc仍維持在高電壓Vpp。
於時間點tf時，第三控制信號Ctrl3為低準位，且第二控制信號Ctrl2為低準位。此時，電荷泵電路310不動作，開關電路360為開路狀態，第二可控制放電路徑340為開路狀態，因此輸出信號Vout維持在低電壓Vdd，去耦電容C上的電壓Vc維持在高電壓Vpp。
於時間點tg時，第三控制信號Ctrl3為高準位，且第二控制信號Ctrl2為低準位。此時，電荷泵電路310動作，開關電路360為閉路狀態，第二可控制放電路徑340為開路狀態。由於輸出信號Vout再次上升至高電壓Vpp過程中，去耦電容C上儲存的電荷連接至電荷泵電路310的輸出端O，由於去耦電容C的電荷分享(charge sharing)，所以輸出信號Vout快速充電至高電壓Vpp。換言之，於時間點tg時，由於儲存電荷的去耦電容C連接至電荷泵電路310的輸出端O，使得去耦電容C上的電壓Vc僅稍微下降之後，就回到高電壓Vpp。
同理，於時間點tg之後，第二控制信號Ctrl2、第三控制信號Ctrl3會持續地變化，使得輸出信號Vout在高電壓Vpp與低電壓Vdd之間變化，而去耦電容C上的電壓Vc會在高電壓Vpp附近稍微變化。
於時間點th時，程劃致能信號En-pgm與泵致能信 號En-pump皆不動作(低準位)。此時，且第一控制信號Ctrl1為高準位，第一可控制放電路徑350為閉路狀態，去耦電容C中的電荷被放電至接地電壓，並且結束程劃週期。
綜上所述，本發明所設計的電荷泵系統於程劃週期時，係產生高低電壓之間變化的輸出信號Vout。因此，記憶胞陣列390的選定記憶胞在程劃週期中會收到輸出信號Vout的多個上升緣，可以達到較佳的編程效率。
根據本發明的實施例，為了讓有效地提升電荷泵系統的效能，去耦電容C的電容值可以設定為記憶體陣列的電容性負載值(capacitive load)的20%以上。而較佳的情況下，可以將去耦電容C的電容值設定大於記憶體陣列的電容性負載之50%。再者，上述的比例越高越可以節省電荷泵系統的電能之消耗。
再者，由於輸出信號Vout在低電壓時Vdd，去耦電容C上的電荷會被保留下來。因此，輸出信號Vout再次上升至高電壓Vpp時的過程時，去耦電容C上儲存的電荷再次連接至電荷泵電路310的輸出端O，用以減少輸出信號Vout的充電時間，並快速到達高電壓Vpp以及降低電能的損耗。
換句話說，在記憶胞的程劃區間，於電荷泵電路310被致能時，去耦電容C上儲存的電荷可以經由電荷分享提供至電荷泵電路310的輸出端O，使其快速到達高電壓Vpp。因此，可以有效地降低電荷泵系統的電能損耗。
綜上所述，雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
300‧‧‧電荷泵系統
310‧‧‧電荷泵電路
320‧‧‧信號處理電路
330‧‧‧反或閘
340、350‧‧‧可控制放電路徑
360‧‧‧開關電路
390‧‧‧記憶胞陣列

Claims (20)

  1. 一種電荷泵系統，連接至一記憶胞陣列以及一電容，該電荷泵系統包括：一邏輯電路，接收一程劃致能信號；其中，根據該程劃致能信號所對應的一程劃區間，該邏輯電路產生一第一控制信號；一信號處理電路，接收一泵致能信號並產生一第二控制信號與一第三控制信號；其中，該信號處理電路於該第三控制信號的一禁能區間，動作該第二控制信號；一電荷泵電路，具有一致能端接收該第三控制信號，具有一輸出端產生一輸出信號；其中該電荷泵電路的該輸出端連接至該記憶胞陣列；一開關電路，具有一控制端接收該第三控制信號，具有一第一端連接至電荷泵電路的該輸出端，具有一第二端連接至該電容的一第一端；其中，該電容的一第二端連接至一接地電壓；一第一可控制放電路徑，具有一控制端接收該第一控制信號，具有一第一端連接於該開關電路的該第二端，具有一第二端連接於該接地電壓；以及一第二可控制放電路徑，具有一控制端接收該第二控制信號，一第一端連接於電荷泵電路的該輸出端，一第二端連接於一第一電壓。
  2. 如申請專利範圍第1項所述之電荷泵系統，其中於該程劃區間，該第一控制信號操作該第一可控制放電路徑為一開路狀態；以及，未於該程劃區間，該第一控制信號操作該第一可控制放電路徑為一閉路狀態。
  3. 如申請專利範圍第2項所述之電荷泵系統，其中該邏輯電路為一反閘，具有一輸入端接收該程劃致能信號，具有一輸出端產生該第一控制信號。
  4. 如申請專利範圍第2項所述之電荷泵系統，其中該邏輯電路為一反或閘，具有一第一輸入端接收該泵致能信號，具有第二輸入端接收該程劃致能信號，具有一輸出端產生該第一控制信號。
  5. 如申請專利範圍第1項所述之電荷泵系統，其中於該第三控制信號的一致能期間，該電荷泵電路產生一第二電壓且該第二電壓大於該第一電壓；以及，於該第三控制信號的該禁能期間，該電荷泵電路停止動作。
  6. 如申請專利範圍第5項所述之電荷泵系統，其中於該第三控制信號的該致能期間，該開關電路為該閉路狀態；以及，於該第三控制信號的該禁能期間，該開關電路為該開路狀態。
  7. 如申請專利範圍第6項所述之電荷泵系統，其中於該第二控制信號動作時，該第二可控制放電路徑為該閉路狀態；以及，於該第二控制信號未動作時，該第二可控制放電路徑為該開路狀態。
  8. 如申請專利範圍第7項所述之電荷泵系統，其中於該第二可控制放電路徑為該開路狀態且該開關電路為該閉路狀態時，該電容被充電至該第二電壓，且該輸出信號為該第二電壓。
  9. 如申請專利範圍第7項所述之電荷泵系統，其中於該第二可控制放電路徑為該閉路狀態且該開關電路為該開路狀態時，該電容維持在該第二電壓，且該輸出信號放電至該第一電壓。
  10. 如申請專利範圍1項所述之電荷泵系統，其中該第一可控制放電路徑包括一電晶體，具有一閘極接收該第一控制信號， 一汲極連接於該開關電路的該第二端，一源極連接於該接地電壓。
  11. 如申請專利範圍1項所述之電荷泵系統，其中該第二可控制放電路徑包括一電晶體，具有一閘極接收該第二控制信號，一汲極連接於該電荷泵電路的該輸出端，一源極連接於該第一電壓。
  12. 如申請專利範圍1項所述之電荷泵系統，其中該信號處理電路包括：一反閘，具有一輸入端與一輸出端；一第一反或閘，具有一第一輸入端連接至該反閘的該輸入端並接收該泵致能信號，具有一第二輸入端接收該第二控制信號，具有一輸出端產生該第三控制信號；以及一第二反或閘，具有一第一輸入端連接至該反閘的該輸出端，具有一第二輸入端接收該第三控制信號，具有一輸出端產生該第二控制信號。
  13. 如申請專利範圍1項所述之電荷泵系統，其中該開關電路包括：一開關電晶體，具有一閘極，具有一體極，具有一第一源/汲極連接至該電荷泵電路的該輸出端，具有一第二源/汲極連接至該電容的該第一端；一準位切換器，具有一輸入端接收該第三控制信號，具有一反相輸出端連接至該開關電晶體的該閘極；一體極開關，連接於該開關電晶體的該體極、該第一源/汲極、與該第二源/汲極；其中，當該開關電路為該閉路狀態時，該開關電晶體的該體極連接至該第一源/汲極；當該開關電路為該開路狀態時，該開關電晶體的該體極連接至該第二源/汲極。
  14. 如申請專利範圍13項所述之電荷泵系統，其中該準位切換器包括：一反閘，具有一輸入端連接至準位切換器的該輸入端，且具有一輸出端；一第一電晶體，具有一閘極連接至反閘的該輸入端，一源極連接至該接地電壓，一汲極連接至準位切換器的該反相輸出端；一第二電晶體，具有一閘極連接至反閘的該輸出端，一源極連接至該接地電壓，一汲極連接至準位切換器的一輸出端；一第三電晶體，具有一源極與一體極連接至該開關電晶體的該體極，具有一汲極連接至準位切換器的該反相輸出端，一閘極連接至該準位切換器的該輸出端；以及一第四電晶體，具有一源極與一體極連接至該開關電晶體的該體極，具有一汲極連接至準位切換器的該輸出端，一閘極連接至該準位切換器的該反相輸出端。
  15. 如申請專利範圍14項所述之電荷泵系統，其中該體極開關包括：一第五電晶體，具有一第一源/汲極與一體極連接至該開關電晶體的該體極，具有一第二源/汲極連接至該開關電晶體的該第二源/汲極，具有一閘極連接至該開關電晶體的該第一源/汲極；以及一第六電晶體，具有一第一源/汲極與一體極連接至該開關電晶體的該體極，具有一第二源/汲極連接至該開關電晶體的該第一源/汲極，具有一閘極連接至該開關電晶體的該第二源/汲極。
  16. 一種電荷泵系統的控制方法，該電荷泵系統包括：一電荷泵電路具一輸出端連接至一記憶胞陣列；一第一可控制放電路徑連接於該電荷泵電路的該輸出端，以及一開關電路連接於該電荷泵電路的該輸出端與一電容之間，該電荷泵系統的控制方法包 括下列步驟：於一程劃區間，控制該第一可控制放電路徑為一開路狀態，控制該開關電路為一閉路狀態使得該電荷泵電路的該輸出端連接至該電容，並且於一致能區間控制該電荷泵電路動作用以產生一第一電壓至該記憶胞陣列並且充電該電容；以及於該程劃區間，控制該開關電路為該開路狀態使得該電荷泵電路的該輸出端不連接至該電容，用以將該電容維持在該第一電電壓，並且於一禁能區間控制該電荷泵電路不動作，並且控制該第一可控制放電路徑為該閉路狀態，用以將該電荷泵電路的該輸出端放電至一第二電壓。
  17. 如申請專利範圍第16項所述之電荷泵系統的控制方法，其中該電荷泵系統更包括一第二可控制放電路徑連接於該電容，且該電荷泵系統的控制方法更包括下列步驟：於該程劃區間，控制該第二可控制放電路徑為該開路狀態；以及於該程劃區間之後，控制該第二可控制放電路徑為該閉路狀態用以將該電容放電至一接地電壓。
  18. 如申請專利範圍第16項所述之電荷泵系統的控制方法，更包括下列步驟：當該該電荷泵電路動作且該開關電路為該閉路狀態時，分享該電容上的電荷至該記憶胞陣列。
  19. 一種電荷泵系統的控制方法，該電荷泵系統包括：一電荷泵電路具一輸出端連接至一記憶胞陣列；以及一開關電路連接於該電荷泵電路的該輸出端與一電容之間，該電荷泵系統的控制方法包括下列步驟：(a)於一程劃區間，當該電荷泵電路第一次動作且該開關電路為一閉路狀態時，充電一電容； (b)當該電荷泵電路不動作且該開關電路為一開路狀態時，保留該電容上的電荷；(c)當該電荷泵電路再次動作且該開關電路為該閉路狀態時，分享該電容上的電荷至該記憶胞陣列；(d)持續地重覆該步驟(b)與(c)直到該程劃區間結束；以及(e)於該程劃區間之後，放電該電容上的電荷。
  20. 如申請專利範圍第19項所述之電荷泵系統的控制方法，其中該步驟(c)更包括：於分享該電容上的電荷之後，再次充電該電容。
TW104105590A 2014-07-07 2015-02-17 運用於記憶胞陣列的電荷泵系統及其相關控制方法 TWI531143B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201462021216P 2014-07-07 2014-07-07

Publications (2)

Publication Number Publication Date
TW201603462A TW201603462A (zh) 2016-01-16
TWI531143B true TWI531143B (zh) 2016-04-21

Family

ID=54932468

Family Applications (5)

Application Number Title Priority Date Filing Date
TW103143019A TWI517541B (zh) 2014-07-07 2014-12-10 四相電荷泵電路
TW103143664A TWI545573B (zh) 2014-07-07 2014-12-15 電壓切換電路
TW104100959A TWI542130B (zh) 2014-07-07 2015-01-12 電荷泵裝置
TW104105590A TWI531143B (zh) 2014-07-07 2015-02-17 運用於記憶胞陣列的電荷泵系統及其相關控制方法
TW104121682A TWI564910B (zh) 2014-07-07 2015-07-03 感測放大器

Family Applications Before (3)

Application Number Title Priority Date Filing Date
TW103143019A TWI517541B (zh) 2014-07-07 2014-12-10 四相電荷泵電路
TW103143664A TWI545573B (zh) 2014-07-07 2014-12-15 電壓切換電路
TW104100959A TWI542130B (zh) 2014-07-07 2015-01-12 電荷泵裝置

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW104121682A TWI564910B (zh) 2014-07-07 2015-07-03 感測放大器

Country Status (3)

Country Link
US (5) US20160006348A1 (zh)
CN (5) CN105280230B (zh)
TW (5) TWI517541B (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9577626B2 (en) 2014-08-07 2017-02-21 Skyworks Solutions, Inc. Apparatus and methods for controlling radio frequency switches
US9467124B2 (en) 2014-09-30 2016-10-11 Skyworks Solutions, Inc. Voltage generator with charge pump and related methods and apparatus
KR20160138618A (ko) * 2015-05-26 2016-12-06 에스케이하이닉스 주식회사 내부전압 발생 장치
US9478308B1 (en) * 2015-05-26 2016-10-25 Intel IP Corporation Programmable memory device sense amplifier
KR101699528B1 (ko) * 2015-06-30 2017-01-24 삼성전자 주식회사 자기 공명 영상 장치 및 자기 공명 영상의 생성 방법
US9847133B2 (en) 2016-01-19 2017-12-19 Ememory Technology Inc. Memory array capable of performing byte erase operation
US10511742B2 (en) * 2016-02-11 2019-12-17 DISH Technologies L.L.C. Private information management system and methods
CN107306082B (zh) * 2016-04-18 2020-05-22 晶门科技（深圳）有限公司 电荷泵电路
CN105720813A (zh) * 2016-04-22 2016-06-29 中国科学院微电子研究所 一种电荷泵电路
US9917509B2 (en) 2016-05-26 2018-03-13 Himax Technologies Limited Charge pump circuit outputting high voltage without high voltage-endurance electric devices
US9633734B1 (en) * 2016-07-14 2017-04-25 Ememory Technology Inc. Driving circuit for non-volatile memory
KR102643712B1 (ko) * 2016-10-26 2024-03-06 에스케이하이닉스 주식회사 센스 앰프, 이를 포함하는 비휘발성 메모리 장치 및 시스템
CN106782657A (zh) * 2016-12-30 2017-05-31 合肥恒烁半导体有限公司 适用nor闪存芯片的高压瞬时增强电路
US10249346B2 (en) 2017-07-13 2019-04-02 Winbond Electronics Corp. Power supply and power supplying method thereof for data programming operation
US10109620B1 (en) * 2017-07-26 2018-10-23 Globalfoundries Inc. Method for reducing switch on state resistance of switched-capacitor charge pump using self-generated switching back-gate bias voltage
CN109842294B (zh) * 2017-11-24 2020-05-15 力旺电子股份有限公司 四相电荷泵电路
US11063772B2 (en) * 2017-11-24 2021-07-13 Ememory Technology Inc. Multi-cell per bit nonvolatile memory unit
JP6482690B1 (ja) * 2018-01-11 2019-03-13 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
US20190311749A1 (en) * 2018-04-09 2019-10-10 Anaflash Inc. Logic Compatible Embedded Flash Memory
CN108320763B (zh) * 2018-04-12 2019-02-22 武汉新芯集成电路制造有限公司 电荷泵漏电流调节电路
US10355671B1 (en) * 2018-06-04 2019-07-16 Little Dragon IP Holding LLC Low power flip-flop circiut
US10892021B2 (en) * 2018-06-05 2021-01-12 Sandisk Technologies Llc On-die capacitor for a memory device
US10811952B2 (en) * 2018-09-05 2020-10-20 Cypress Semiconductor Corporation Systems, methods, and devices for fast wakeup of DC-DC converters including feedback regulation loops
US10847227B2 (en) * 2018-10-16 2020-11-24 Silicon Storage Technology, Inc. Charge pump for use in non-volatile flash memory devices
CN109286314B (zh) * 2018-10-24 2020-06-19 华南理工大学 一种全n型四相位时钟电荷泵
JP7292872B2 (ja) * 2018-12-25 2023-06-19 キヤノン株式会社 情報処理装置および情報処理装置の制御方法
CN109713892B (zh) * 2018-12-29 2020-10-30 普冉半导体(上海)股份有限公司 一种电荷泵放电电路及其放电方法
CN111798905B (zh) * 2020-07-01 2021-03-16 深圳市芯天下技术有限公司 减少非型闪存编程时间的方法、系统、存储介质和终端
US11308996B2 (en) * 2020-07-14 2022-04-19 Ememory Technology Inc. Sensing circuit and method for multi-level memory cell
US11462900B2 (en) * 2020-12-07 2022-10-04 Amazing Microelectronic Corp. Bus driving device
US11545231B2 (en) * 2021-02-09 2023-01-03 Micron Technology, Inc. Reset read disturb mitigation

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5690483A (en) * 1979-12-19 1981-07-22 Fujitsu Ltd Address buffer circuit
US4490629A (en) 1982-05-10 1984-12-25 American Microsystems, Inc. High voltage circuits in low voltage CMOS process
IT1239781B (it) * 1990-05-08 1993-11-15 Texas Instruments Italia Spa Circuito e metodo per commutare selettivamente tensioni negative in circuiti integrati cmos
JPH0774616A (ja) 1993-07-06 1995-03-17 Seiko Epson Corp 信号電圧レベル変換回路及び出力バッファ回路
JP3662326B2 (ja) * 1996-01-09 2005-06-22 株式会社ルネサステクノロジ レベル変換回路
EP0788111B1 (en) * 1996-02-05 2002-11-13 STMicroelectronics S.r.l. Drive circuit for memory line decoder driver
DE69604702T2 (de) * 1996-02-15 2000-06-15 Advanced Micro Devices Inc Negative ladungspumpe für niedrige versorgungsspannung
JP3094905B2 (ja) * 1996-03-28 2000-10-03 日本電気株式会社 不揮発性半導体記憶装置
US5821800A (en) 1997-02-11 1998-10-13 Advanced Micro Devices, Inc. High-voltage CMOS level shifter
JPH11317656A (ja) * 1998-05-06 1999-11-16 Oki Electric Ind Co Ltd 入力回路
US6452438B1 (en) * 2000-12-28 2002-09-17 Intel Corporation Triple well no body effect negative charge pump
TW465188B (en) * 2001-01-02 2001-11-21 Faraday Tech Corp Clock gate buffer circuit
US6438032B1 (en) * 2001-03-27 2002-08-20 Micron Telecommunications, Inc. Non-volatile memory with peak current noise reduction
TW516267B (en) * 2002-01-16 2003-01-01 Winbond Electronics Corp Dynamic pre-charging current sensing amplifier
US7046568B2 (en) * 2002-09-24 2006-05-16 Sandisk Corporation Memory sensing circuit and method for low voltage operation
US6878981B2 (en) * 2003-03-20 2005-04-12 Tower Semiconductor Ltd. Triple-well charge pump stage with no threshold voltage back-bias effect
ITRM20030338A1 (it) * 2003-07-11 2005-01-12 Micron Technology Inc Circuito di generazione e regolazione di alta tensione
US7145370B2 (en) 2003-09-05 2006-12-05 Impinj, Inc. High-voltage switches in single-well CMOS processes
US7580311B2 (en) 2004-03-30 2009-08-25 Virage Logic Corporation Reduced area high voltage switch for NVM
US7030683B2 (en) * 2004-05-10 2006-04-18 Sandisk Corporation Four phase charge pump operable without phase overlap with improved efficiency
JP2005339658A (ja) * 2004-05-26 2005-12-08 Toshiba Corp 昇圧回路
TWI261407B (en) * 2004-08-03 2006-09-01 Ememory Technology Inc Charge pump circuit
US7301388B2 (en) * 2004-12-22 2007-11-27 Mosel Vitelic Corporation Charge pump with ensured pumping capability
US7595682B2 (en) * 2005-02-24 2009-09-29 Macronix International Co., Ltd. Multi-stage charge pump without threshold drop with frequency modulation between embedded mode operations
SG130050A1 (en) * 2005-08-26 2007-03-20 Bluechips Technology Pte Ltd A high voltage charge pump with wide range of supply voltage
JP2007280505A (ja) * 2006-04-06 2007-10-25 Toshiba Corp 半導体記憶装置
US7626865B2 (en) 2006-06-13 2009-12-01 Micron Technology, Inc. Charge pump operation in a non-volatile memory device
TWI312154B (en) * 2006-07-20 2009-07-11 Ind Tech Res Inst Multiple state sense amplifier for memory architecture
KR100816168B1 (ko) * 2006-09-29 2008-03-21 주식회사 하이닉스반도체 반도체 소자의 고전압 발생 장치
US7443735B2 (en) 2006-12-22 2008-10-28 Sandisk Corporation Method of reducing wordline recovery time
KR100812520B1 (ko) * 2007-02-06 2008-03-11 매그나칩 반도체 유한회사 반도체 메모리 장치
US7542351B2 (en) * 2007-05-31 2009-06-02 Freescale Semiconductor, Inc. Integrated circuit featuring a non-volatile memory with charge/discharge ramp rate control and method therefor
KR100865852B1 (ko) * 2007-08-08 2008-10-29 주식회사 하이닉스반도체 레귤레이터 및 고전압 발생기
CN101364424A (zh) * 2007-08-10 2009-02-11 财团法人工业技术研究院 相变存储器的感测电路及方法
US8254178B2 (en) 2007-08-27 2012-08-28 Infineon Technologies Ag Self-timed integrating differential current
US7642815B2 (en) * 2007-09-14 2010-01-05 Atmel Corporation Sense amplifier
US8218377B2 (en) * 2008-05-19 2012-07-10 Stmicroelectronics Pvt. Ltd. Fail-safe high speed level shifter for wide supply voltage range
US20090296506A1 (en) * 2008-05-28 2009-12-03 Macronix International Co., Ltd. Sense amplifier and data sensing method thereof
JP2009289979A (ja) * 2008-05-29 2009-12-10 Panasonic Corp 昇圧回路
KR101504587B1 (ko) * 2008-08-12 2015-03-23 삼성전자주식회사 음 전원전압 발생회로 및 이를 포함하는 반도체 집적회로
US8125835B2 (en) * 2008-09-22 2012-02-28 Cypress Semiconductor Corporation Memory architecture having two independently controlled voltage pumps
US7944754B2 (en) * 2008-12-31 2011-05-17 Sandisk Corporation Non-volatile memory and method with continuous scanning time-domain sensing
US8193835B1 (en) * 2010-03-03 2012-06-05 Synopsys Inc. Circuit and method for switching voltage
CN102820056B (zh) * 2011-06-07 2015-05-20 中国科学院上海微系统与信息技术研究所 相变存储器的数据读出电路
US9059630B2 (en) * 2011-08-31 2015-06-16 Knowles Electronics, Llc High voltage multiplier for a microphone and method of manufacture
CN103247328B (zh) * 2012-02-09 2016-09-14 北京兆易创新科技股份有限公司 一种存储单元的识别方法及一种灵敏放大器
KR20130093303A (ko) * 2012-02-14 2013-08-22 에스케이하이닉스 주식회사 전하 펌프 장치 및 그 단위 셀
CN103780256B (zh) * 2014-01-07 2017-02-01 上海华虹宏力半导体制造有限公司 电荷泵系统及存储器
CN103812332B (zh) * 2014-03-05 2016-04-13 上海华虹宏力半导体制造有限公司 一种电荷泵电路及存储器

Also Published As

Publication number Publication date
TWI517541B (zh) 2016-01-11
TW201603024A (zh) 2016-01-16
CN105281564A (zh) 2016-01-27
CN105280230B (zh) 2019-04-12
CN105244051A (zh) 2016-01-13
CN105281564B (zh) 2018-05-25
CN105304131B (zh) 2019-04-12
TWI564910B (zh) 2017-01-01
CN105244051B (zh) 2018-05-25
US20160005441A1 (en) 2016-01-07
TW201603461A (zh) 2016-01-16
US9305611B2 (en) 2016-04-05
US20160006348A1 (en) 2016-01-07
US20160005487A1 (en) 2016-01-07
US9224490B1 (en) 2015-12-29
CN105280230A (zh) 2016-01-27
CN105305812A (zh) 2016-02-03
TW201603462A (zh) 2016-01-16
CN105304131A (zh) 2016-02-03
TW201603460A (zh) 2016-01-16
US20160006349A1 (en) 2016-01-07
TW201603043A (zh) 2016-01-16
TWI545573B (zh) 2016-08-11
US20160005486A1 (en) 2016-01-07
US9245596B1 (en) 2016-01-26
TWI542130B (zh) 2016-07-11

Similar Documents

Publication Publication Date Title
TWI531143B (zh) 運用於記憶胞陣列的電荷泵系統及其相關控制方法
KR100877625B1 (ko) 출력전압의 리플을 감소시키기 위한 고전압 발생회로와 그방법
CN105337498B (zh) 电压转换器以及电压转换器的电压转换方法
KR20100111446A (ko) Ｌｄｏ 레귤레이터 및 이를 구비하는 반도체 장치
JP6679402B2 (ja) 昇圧回路
US10355590B2 (en) Boost converter with pre-charge current
US20070090871A1 (en) High voltage generation circuit and semiconductor device having the same
JP2012128860A5 (zh)
US8519779B2 (en) Semiconductor apparatus voltage supply circuit
US8390366B2 (en) Charge pump stage, method for controlling a charge pump stage and memory having a charge pump stage
KR102049713B1 (ko) 충방전 제어 회로를 갖는 전자 기기
CN103956187A (zh) 一种动态预充控制电路和闪存存储系统
CN104464788B (zh) 分压电路、操作电压的控制电路及存储器
JP2005071559A (ja) 高電圧供給回路及び高電圧供給方法
TWI553655B (zh) 動態隨機存取記憶體字元線控制電路、動態隨機存取記憶體模組及動態隨機存取記憶體字元線電壓控制方法
US7187595B2 (en) Replenishment for internal voltage
US8779845B2 (en) Semiconductor apparatus
KR102168185B1 (ko) 비주기적 신호가 입력되는 하베스트 회로를 포함하는 전자 장치
US20170117890A1 (en) Circuit, method of controlling a circuit and device
US20150035590A1 (en) Internal voltage generation circuits
US20150054481A1 (en) Switch circuit
KR102184740B1 (ko) 전자 장치 및 그를 포함하는 전자 시스템
US9134749B2 (en) Internal voltage generator and method of generating internal voltage
CN110189786B (zh) 应用于闪存存储器的升压电路
KR20100013885A (ko) 차지 펌핑 동작을 수행하는 반도체 장치