TWI564910B - 感測放大器 - Google Patents

感測放大器 Download PDF

Info

Publication number
TWI564910B
TWI564910B TW104121682A TW104121682A TWI564910B TW I564910 B TWI564910 B TW I564910B TW 104121682 A TW104121682 A TW 104121682A TW 104121682 A TW104121682 A TW 104121682A TW I564910 B TWI564910 B TW I564910B
Authority
TW
Taiwan
Prior art keywords
voltage
coupled
switch
effect transistor
receiving
Prior art date
Application number
TW104121682A
Other languages
English (en)
Other versions
TW201603043A (zh
Inventor
張哲維
Original Assignee
力旺電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力旺電子股份有限公司 filed Critical 力旺電子股份有限公司
Publication of TW201603043A publication Critical patent/TW201603043A/zh
Application granted granted Critical
Publication of TWI564910B publication Critical patent/TWI564910B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/14—Arrangements for reducing ripples from dc input or output
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Read Only Memory (AREA)
  • Amplifiers (AREA)
  • Dram (AREA)

Description

感測放大器
本發明係有關於一種應用於記憶體單元的感測放大器，特別係有關於一種應用於記憶體單元之快速感測放大器。
判斷儲存於記憶體單元之位元資料的一種常見方法係將記憶體單元的單元電流與參考電流相比較。舉例來說，當記憶體單元的單元電流較參考電流大，即可判斷儲存於記憶體單元中的位元資料為0。若記憶體單元的單元電流較參考電流小，則可判斷儲存於記憶體單元中的位元資料為1。
第1圖為先前技術之感測放大器100的示意圖。感測放大器100包含單元電流產生器110、參考電流產生器120及緩衝輸出單元130。單元電流產生器110耦接於記憶體單元10，且單元電流產生器110係用以根據記憶體單元10所輸出之單元電流產生單元電流Icell 。參考電流產生器120係用以產生參考電流Iref 。緩衝輸出單元130耦接於節點N1。節點N1耦接於單元電流產生器110及參考電流產生器120。當利用感測放大器100來判斷位元資料時，單元電流產生器110所輸出之單元電流Icell 會流入節點N1，而參考電流產生器120所輸出之參考電流Iref 則會流出節點N1。如此一來，當單元電流Icell 大於參考電流Iref 時，節點N1的電壓即會被單元電流產生器110提升至較高的電壓，而當單元電流Icell 小於參考電流Iref 時，節點N1的電壓即會被參考電流產生器120拉低至較低的電壓。
透過感測放大器100，當單元電流Icell 或參考電流Iref 終於將節點N1之電壓提升至高於臨界電壓或低於臨界電壓時，即可判斷出儲存於記憶體單元10的位元資料為何。也就是說，判斷位元資料所需的時間將與單元電流Icell 及參考電流Iref 間之差距有顯著地相關。舉例來說，若單元電流Icell 僅些微地大於參考電流Iref ，則單元電流產生器110會需要較多的時間才能將節點N1的電壓提升到大於臨界值以明確地辨識出位元資料，而這樣判斷位元資料的方式相當沒有效率。因此如何減少判斷位元資料所需的時間，且能穩定判斷位元資料所需的時間即成為一個有待解決的關鍵問題。
本發明之一實施例提供一種感測放大器。感測放大器包含單元電流產生器、參考電流產生器、第一充/放電元件、第二充/放電元件、第一電壓觸發電路、第二電壓觸發電路及資料維持器。單元電流產生器耦接於記憶體單元，用以接收記憶體單元輸出之單元電流，並用以對應地輸出複製單元電流。參考電流產生器用以產生複製參考電流。第一充/放電元件耦接於單元電流產生器，用以接收系統地電壓及系統參考電壓。第一充/放電元件會先被充電或放電至系統參考電壓，再自系統參考電壓，由複製單元電流放電或充電。第二充/放電元件耦接於參考電流產生器，用以接收系統地電壓及系統參考電壓。第二充/放電元件會先被充電或放電至系統參考電壓，再自系統參考電壓，由複製參考電流放電或充電。第一電壓觸發電路具有輸入端及輸出端，第一電壓觸發電路之輸入端耦接於第一充/放電元件，而第一電壓觸發電路之輸出端用以輸出資料訊號。第二電壓觸發電路具有輸入端及輸出端，第二電壓觸發電路之輸入端耦接於第二充/放電元件，而第二電壓觸發電路之輸出端用以輸出維持控制訊號。資料維持器耦接於第一電壓觸發電路之輸出端及第二電壓觸發電路之輸出端，用以當維持控制訊號自第一電壓變為第二電壓時，閂鎖資料訊號之電壓。
本發明之另一實施例提供一種感測放大器，感測放大器包含單元電流產生器、參考電流產生器、第一充/放電元件、第二充/放電元件、第一電壓觸發電路、第二電壓觸發電路及資料維持器。單元電流產生器耦接於記憶體單元，用以接收記憶體單元輸出之單元電流，並用以對應地輸出複製單元電流。參考電流產生器用以產生複製參考電流。第一充/放電元件耦接於單元電流產生器，用以接收系統地電壓及系統參考電壓。於第一時段內，第一充/放電元件會被充電或放電至系統參考電壓，於第二時段內，第一充/放電元件會自系統參考電壓，被複製單元電流放電或充電。第二充/放電元件耦接於參考電流產生器，用以接收系統地電壓及系統參考電壓。於第一時段內，第二充/放電元件會被充電或放電至系統參考電壓，於第二時段內，第二充/放電元件會自系統參考電壓，被複製參考電流放電或充電。第一電壓觸發電路耦接於第一充/放電元件，以於第二時段內被第一充/放電元件之電壓觸發以輸出資料訊號。第二電壓觸發電路耦接於第二充/放電元件，以於第二時段內被第二充/放電元件之電壓觸發以輸出維持控制訊號。資料維持器耦接於第一電壓觸發電路及第二電壓觸發電路，用以根據資料訊號及維持控制訊號輸出輸出訊號以指示儲存於記憶體單元之位元資料。第一充/放電元件實質上與第二充/放電元件具有相同的電容值。
第2圖為本發明一實施例之感測放大器200的示意圖。感測放大器200包含單元電流產生器210、參考電流產生器220、第一電壓觸發電路230、第二電壓觸發電路240、資料維持器250、第一充/放電元件260及第二充/放電元件270。
如第2圖所示，耦接於感測放大器200之記憶體單元20可由P型金氧半場效電晶體組成，而其單元電流會被輸出進入至單元電流產生器210。舉例來說，記憶體單元20包含第一P型金氧半場效電晶體P2A及記憶電晶體M2A。第一P型金氧半場效電晶體P2A具有第一端、第二端及控制端，第一P型金氧半場效電晶體P2A之第一端用以接收系統高電壓VDD，而第一P型金氧半場效電晶體P2A之控制端耦接於字元線WL。記憶電晶體M2A具有第一端、第二端及浮接閘極，記憶電晶體M2A之第一端耦接於第一P型金氧半場效電晶體P2A之第二端，而記憶電晶體M2A之第二端耦接於單元電流產生器210。當欲自記憶電晶體M2A中讀取位元資料時，第一P型金氧半場效電晶體P2A會被字元線WL導通，而記憶體單元20之單元電流Icell 會被輸出並流向單元電流產生器210。然而本發明之感測放大器200並非限定於耦接至記憶體單元20，在其他實施例中，感測放大器200亦可應用於其他種類的記憶體單元。
單元電流產生器210耦接於記憶體單元20。單元電流產生器210可接收記憶體單元20所輸出之單元電流Icell ，並可對應地輸出複製單元電流Icell’ 。在第2圖中，單元電流產生器210可包含放大器212、第一N型金氧半場效電晶體N2A及第二N型金氧半場效電晶體N2B。放大器212具有正端、負端及輸出端，放大器212之正端耦接於記憶體單元20之記憶電晶體M2A的第二端，而放大器212之負端用以接收記憶體單元20之偏壓VDL 。偏壓VDL 為記憶體單元20的參數，可用以調整適當的單元電流大小。第一N型金氧半場效電晶體N2A具有第一端、第二端及控制端，第一N型金氧半場效電晶體N2A之第一端耦接於放大器212之正端，第一N型金氧半場效電晶體N2A之第二端用以接收系統地電壓GND，而第一N型金氧半場效電晶體N2A之控制端耦接於放大器212之輸出端。第二N型金氧半場效電晶體N2B具有第一端、第二端及控制端，第二N型金氧半場效電晶體N2B之第一端耦接於第一電容C1之第一端，第二N型金氧半場效電晶體N2B之第二端用以接收系統地電壓GND，而第二N型金氧半場效電晶體N2B之控制端耦接於第一N型金氧半場效電晶體N2A之控制端。由於第一N型金氧半場效電晶體N2A之控制端及第二N型金氧半場效電晶體N2B之控制端會接收到相同的電壓，且第一N型金氧半場效電晶體N2A之第二端及第二N型金氧半場效電晶體N2B之第二端會接收到相同的電壓，因此單元電流產生器210能夠根據單元電流Icell 產生複製單元電流Icell’ 。
第一充/放電元件260包含第一開關SW2A及第一電容C1。第一開關SW2A具有第一端及第二端，第一開關SW2A之第一端用以接收系統參考電壓，而第一開關SW2A之第二端耦接於單元電流產生器210。在本發明之部分實施例中，系統參考電壓可大於系統地電壓GND。舉例來說，系統參考電壓可為系統高電壓VDD。第一電容C1具有第一端及第二端，第一電容C1之第一端耦接於第一開關SW2A之第二端，而第一電容C1之第二端用以接收系統地電壓GND。在此情況下，當第一開關SW2A被導通時，第一充/放電元件260之第一電容C1會被充電至系統參考電壓，而當第一開關SW2A被截止時，第一充/放電元件260之第一電容C1則會自系統參考電壓，由複製單元電流Icell’ 放電。
第二充/放電元件270包含第二開關SW2B及第二電容C2。第二開關SW2B具有第一端及第二端，第二開關SW2B之第一端用以接收系統參考電壓，而第二開關SW2B之第二端耦接於參考電流產生器220。第二電容C2具有第一端及第二端，第二電容C2之第一端耦接於第二開關SW2B之第二端，而第二電容C2之第二端用以接收系統地電壓GND。因此當第二開關SW2B被導通時，第二充/放電元件270之第二電容C2會被充電至系統參考電壓，而當第二開關SW2B被截止時，第二充/放電元件270之第二電容C2則會自系統參考電壓，由複製參考電流Iref’ 放電。第一電容C1實質上與第二電容C2具有相同的電容值。
參考電流產生器220可用以產生複製參考電流Iref’ 。參考電流產生器220包含第五N型金氧半場效電晶體N2E及第六N型金氧半場效電晶體N2F。第五N型金氧半場效電晶體N2E具有第一端、第二端及控制端，第五N型金氧半場效電晶體N2E之第一端用以接收參考電流Iref ，第五N型金氧半場效電晶體N2E之第二端耦接於系統地電壓GND，而第五N型金氧半場效電晶體N2E之控制端耦接於第五N型金氧半場效電晶體N2E之第一端。第六N型金氧半場效電晶體N2F具有第一端、第二端及控制端，第六N型金氧半場效電晶體N2F之第一端耦接於第二電容C2之第一端以輸出複製參考電流Iref’ ，第六N型金氧半場效電晶體N2F之第二端耦接於系統地電壓GND，而第六N型金氧半場效電晶體N2F之控制端耦接於第五N型金氧半場效電晶體N2E之第一端。由於第五N型金氧半場效電晶體N2E之控制端及第六N型金氧半場效電晶體N2F之控制端會接收到相同的電壓，且第五N型金氧半場效電晶體N2E之第二端及第六N型金氧半場效電晶體N2F之第二端會接收到相同的電壓，因此參考電流產生器220能夠根據參考電流Iref 產生複製參考電流Iref’ 。
在第2圖中，第一電壓觸發電路230包含輸入端IN230 及輸出端OUT230 ，第一電壓觸發電路230之輸入端IN230 耦接於第一充/放電元件260之第一開關SW2A的第二端，而第一電壓觸發電路230之輸出端OUT230 則用以輸出資料訊號Vdata 。第二電壓觸發電路240包含輸入端IN240 及輸出端OUT240 ，第二電壓觸發電路240之輸入端IN240 耦接於第二充/放電元件270之第二開關SW2B的第二端，而第二電壓觸發電路240之輸出端OUT240 則用以輸出維持控制訊號Vhold 。資料維持器250耦接於第一電壓觸發電路230之輸出端OUT230 及第二電壓觸發電路240之輸出端OUT240 。資料維持器250用以當維持控制訊號Vhold 自第一電壓變為第二電壓時，例如當維持資料訊號Vhold 自系統高電壓VDD變為系統地電壓GND時，閂鎖資料訊號Vdata 之電壓。在本發明的部分實施例中，第一電壓觸發電路230包含第三開關SW2C、第二P型金氧半場效電晶體P2B、第三N型金氧半場效電晶體N2C及第一反向器INV1。第三開關SW2C具有第一端及第二端，第三開關SW2C之第一端用以接收系統地電壓GND。第二P型金氧半場效電晶體P2B具有第一端、第二端及控制端，第二P型金氧半場效電晶體P2B之第一端用以接收系統高電壓VDD，第二P型金氧半場效電晶體P2B之第二端耦接於第三開關SW2C之第二端，而第二P型金氧半場效電晶體P2B之控制端耦接於第一電壓觸發電路230之輸入端IN230 。第三N型金氧半場效電晶體N2C具有第一端、第二端及控制端，第三N型金氧半場效電晶體N2C之第一端耦接於第二P型金氧半場效電晶體P2B之控制端，第三N型金氧半場效電晶體N2C之第二端用以接收系統地電壓GND，而第三N型金氧半場效電晶體N2C之控制端耦接於第二P型金氧半場效電晶體P2B之第二端。第一反向器INV1具有輸入端及輸出端，第一反向器INV1之輸入端耦接於第二P型金氧半場效電晶體P2B之第二端，而第一反向器INV1之輸出端耦接於第一電壓觸發電路230之輸出端OUT230 。
在本發明的部分實施例中，第二電壓觸發電路240包含第四開關SW2D、第三P型金氧半場效電晶體P2C、第四N型金氧半場效電晶體N2D及第二反向器INV2。第四開關SW2D具有第一端及第二端，第四開關SW2D之第一端用以接收系統地電壓GND。第三P型金氧半場效電晶體P2C具有第一端、第二端及控制端，第三P型金氧半場效電晶體P2C之第一端用以接收系統高電壓VDD，第三P型金氧半場效電晶體P2C之第二端耦接於第四開關SW2D之第二端，而第三P型金氧半場效電晶體P2C之控制端耦接於第二電壓觸發電路240之輸入端IN240 。第四N型金氧半場效電晶體N2D具有第一端、第二端及控制端，第四N型金氧半場效電晶體N2D之第一端耦接於第三P型金氧半場效電晶體P2C之控制端，第四N型金氧半場效電晶體N2D之第二端用以接收系統地電壓GND，而第四N型金氧半場效電晶體N2D之控制端耦接於第三P型金氧半場效電晶體P2C之第二端。第二反向器INV2具有輸入端及輸出端，第二反向器INV2之輸入端耦接於第三P型金氧半場效電晶體P2C之第二端，而第二反向器INV2之輸出端耦接於第二電壓觸發電路240之輸出端OUT240 。
資料維持器250包含第五開關SW2E、第三反向器INV3及第四反向器INV4。第五開關SW2E具有第一端、第二端及控制端，第五開關SW2E之第一端耦接於第一電壓觸發電路230之輸出端OUT230 ，而第五開關SW2E之控制端耦接於第二電壓觸發電路240之輸出端OUT240 。當第一開關SW2A及第二開關SW2B被導通時，第五開關SW2E也會被導通，而當維持控制訊號Vhold 由第一電壓變為第二電壓時，第五開關SW2E會被截止。舉例來說，當維持控制訊號Vhold 由系統高電壓VDD變為系統地電壓GND時，第五開關SW2E將會被截止。第三反向器INV3具有輸入端及輸出端，第三反向器INV3之輸入端耦接於第五開關SW2E之第二端。第四反向器INV4具有輸入端及輸出端，第四反向器INV4之輸入端耦接於第三反向器INV3之輸出端，而第四反向器INV4之輸出端耦接於第三反向器INV3之輸入端。
此外，第一開關SW2A、第二開關SW2B、第三開關SW2C及第四開關SW2D會同時被導通，並同時被截止。在部分實施例中，第一開關SW2A、第二開關SW2B、第三開關SW2C及第四開關SW2D係由同樣的訊號所控制。第3圖為本發明一實施例之感測放大器200偵測位元資料“0”的操作時序圖。在第3圖中第一開關SW2A、第二開關SW2B、第三開關SW2C及第四開關SW2D皆由訊號Seq 所控制。當訊號Seq 處於高電壓，例如為系統高電壓VDD時，第一開關SW2A、第二開關SW2B、第三開關SW2C及第四開關SW2D會被導通，而當訊號Seq 處於低電壓，例如為系統地電壓GND時，第一開關SW2A、第二開關SW2B、第三開關SW2C及第四開關SW2D會被截止。然而本發明並未限定以訊號Seq 來控制第一開關SW2A、第二開關SW2B、第三開關SW2C及第四開關SW2D。
在第3圖中，於第一時段T1內，訊號Seq 為系統高電壓VDD因此第一開關SW2A、第二開關SW2B、第三開關SW2C及第四開關SW2D皆會被導通。第一電容C1及第二電容C2會被充電，所以第一電容C1之第一端的電壓及第二電容C2之第一端的電壓都會被拉升至系統高電壓VDD。第五開關SW2E在第一時段T1內也會被導通。第二P型金氧半電晶體P2B、第三P型金氧半電晶體P2C、第三N型金氧半電晶體N2C及第四N型金氧半電晶體N2D會皆被截止。資料訊號Vdata 為系統高電壓VDD，而維持控制訊號Vhold 亦為系統高電壓VDD。因此感測放大器200之輸出訊號Vout ，亦即第三反向器INV3之輸出端的電壓，會為系統地電壓GND。
在第二時段T2內，訊號Seq 為系統地電壓GND，因此第一開關SW2A、第二開關SW2B、第三開關SW2C及第四開關SW2D皆會被截止。複製單元電流Icell’ 會對第一電容C1進行放電，而複製參考電流Iref’ 會對第二電容C2進行放電。因此第一電容C1之第一端的電壓及第二電容C2之第一端的電壓會同時開始以不同的速度下降。
由於當感測記憶體單元中之位元資料“0” 時，複製單元電流Icell’ 會大於複製參考電流Iref’ ，因此第一電容C1之第一端的電壓會下降並率先達到第二P型金氧半導體P2B的導通電壓，使得第二P型金氧半導體P2B被導通。被導通的第二P型金氧半導體P2B會很快地將第三N型金氧半導體N2C也導通，使得資料訊號Vdata 立刻變為系統地電壓GND。亦即，當第五開關SW2E被導通時，資料訊號Vdata 會處於系統地電壓GND，使得感測放大器200之輸出訊號Vout 為系統高電壓VDD。
接著，當第二電容C2之第一端的電壓也下降至第三P型金氧半導體P2C的導通電壓時，第三P型金氧半導體P2C會導通。導通的第三P型金氧半導體P2C會很快地將第四N型金氧半導體N2D也導通，使得維持控制訊號Vhold 很快地變為系統地電壓GND。亦即，當第五開關SW2E被截止時，資料維持器250會紀錄處在系統低電壓GDN時的資料訊號Vdata 電壓，使得感測放大器200的輸出訊號Vout 會被閂鎖在系統高電壓VDD。
此外，第二P型金氧半場效電晶體P2B的導通電壓可表示為VDD – VP2B-TH ，其中VP2B-TH 表示第二P型金氧半場效電晶體P2B的臨界電壓，而第三P型金氧半場效電晶體P2C的導通電壓可表示為VDD – VP2C-TH ，其中VP2C-TH 表示第三P型金氧半場效電晶體P2C的臨界電壓。
第4圖為本發明一實施例之感測放大器200偵測位元資料“1”的操作時序圖。在第4圖中，感測放大器200是以相同的方式操作，然而複製單元電流Icell’ 會小於複製參考電流Iref’ ，因此維持控制訊號Vhold 會在資料訊號Vdata 變為系統地電壓GND之前先變為系統地電壓GND。如此一來，資料維持器250會在資料訊號Vdata 變化之前，紀錄資料訊號Vdata 的電壓，亦即系統高電壓VDD，使得感測放大器200的輸出訊號Vout 為系統低電壓GND。
綜上所述，第一開關SW2A及第二開關SW2B可在第一時段內被導通並在第二時段內被截止。也就是說，當第一開關SW2A及第二開關SW2B在第一時段T1內被導通時，第一電容C1及第二電容C2會被充電至系統高電壓VDD。當第一開關SW2A及第二開關SW2B在第二時段T2內被截止時，複製單元電流Icell’ 會對第一電容C1進行放電，而複製參考電流Iref’ 會對第二電容C2進行放電。耦接至第一電容C1之第一電壓觸發電路230會被第一電容C1的電壓觸發以輸出資料訊號Vdata ，而耦接至第二電容C2之第二電壓觸發電路240會被第二電容C2的電壓觸發以輸出維持控制訊號Vhold 。資料維持器250可耦接至第一電壓觸發電路230及第二電壓觸發電路240，並根據資料訊號Vdata 及維持控制訊號Vhold 產生輸出訊號Vout 以判別記憶體單元20中所儲存的位元資料。申言之，根據記憶體單元20所儲存的位元資料，複製單元電流Icell’ 可能會大於或小於複製參考電流Iref’ ，而在第二時段T2內，資料訊號Vdata 則可能會在維持控制訊號Vhold 自第一電壓變為第二電壓之前或之後自第一電壓變為第二電壓。資料維持器250可根據維持控制訊號Vhold 自第一電壓變為第二電壓時所閂鎖住的資料訊號Vdata 輸出其輸出訊號Vout 。如此一來，即可根據輸出訊號Vout 來判斷記憶體單元20的狀態。
藉由觀察感測放大器200之輸出訊號Vout 的電壓，即可得知單元電流Icell 與參考電流Iref 的比較結果，因此記憶體單元20所儲存的位元資料即可根據感測放大器200之輸出訊號Vout 的電壓判斷得知。此外，判斷記憶體單元20之位元資料的時間主要會與複製單元電流Icell’ 將第一電容C1放電至足以導通第一電壓觸發電路230之第二P型金氧半場效電晶體的時間有關，而與單元電流Icell 及參考電流Iref 之間的差值無關。再者，藉由適當地選擇第一電容C1及第二電容C2的電容值，感測放大器200還可具有更快的感測速度。
雖然記憶體單元20係由第一P型金氧半場效電晶體P2A控制，然而本發明之感測放大器並非限定於應用在由P型金氧半場效電晶體控制之記憶體單元。在本發明的其他實施例中，感測放大器也可耦接至由N型金氧半場效電晶體所控制的記憶體單元。
第5圖為本發明一實施例之感測放大器300的示意圖。感測放大器300包含單元電流產生器310、參考電流產生器320、第一電壓觸發電路330、第二電壓觸發電路340、資料維持器350、第一充/放電元件360及第二充/放電元件370。
在第5圖中，耦接至單元電流產生器310的記憶體單元30會由N型金氧半場效電晶體控制，且單元電流會以流出單元電流產生器310的方向流出。記憶體單元30包含第一N型金氧半場效電晶體N3A及記憶電晶體M3A。第一N型金氧半場效電晶體N3A具有第一端、第二端及控制端，第一N型金氧半場效電晶體N3A之第二端用以接收系統地電壓GND，而第一N型金氧半場效電晶體N3A之控制端耦接於字元線WL。記憶電晶體M3A具有第一端、第二端及浮接閘極，記憶電晶體M3A之第一端耦接於單元電流產生器310，而記憶電晶體M3A第二端耦接於第一N型金氧半場效電晶體N3A之第一端。當欲自記憶電晶體M3A讀取位元資料時，第一N型金氧半場效電晶體N3A會被字元線WL導通，並輸出記憶體單元的單元電流Icell 。然而本發明之感測放大器300並非限定於耦接至記憶體單元30，在其他實施例中，感測放大器300亦可應用於其他種類的記憶體單元。
單元電流產生器310耦接於記憶體單元30。單元電流產生器310可接收記憶體單元30所輸出之單元電流Icell ，並可對應地輸出複製單元電流Icell’ 。單元電流產生器310可包含放大器312、第一P型金氧半場效電晶體P3A及第二P型金氧半場效電晶體P3B。放大器312具有正端、負端及輸出端，放大器312之正端耦接於記憶電晶體M3A的第一端，而放大器312之負端用以接收記憶體單元30之偏壓VDL 。第一P型金氧半場效電晶體P3A具有第一端、第二端及控制端，第一P型金氧半場效電晶體P3A之第一端用以接收系統高電壓VDD，第一P型金氧半場效電晶體P3A之第二端耦接於放大器312之正端，而第一P型金氧半場效電晶體P3A之控制端耦接於放大器312之輸出端。第二P型金氧半場效電晶體P3B具有第一端、第二端及控制端，第二P型金氧半場效電晶體P3B之第一端用以接收系統高電壓VDD，第二P型金氧半場效電晶體P3B之第二端耦接於第一電容C’1之第一端，而第二P型金氧半場效電晶體P3B之控制端耦接於第一P型金氧半場效電晶體P3A之控制端。
第一充/放電元件360包含第一開關SW3A及第一電容C’1。第一開關SW3A具有第一端及第二端，第一開關SW3A之第一端用以接收系統參考電壓，而第一開關SW3A之第二端耦接於單元電流產生器310。在本發明之部分實施例中，系統參考電壓可實質上與系統地電壓GND相等。第一電容C’1具有第一端及第二端，第一電容C’1之第一端耦接於第一開關SW3A之第二端，而第一電容C’1之第二端用以接收系統地電壓GND。在此情況下，當第一開關SW3A被導通時，第一充/放電元件360之第一電容C’1會被放電至系統參考電壓，而當第一開關SW3A被截止時，第一充/放電元件360之第一電容C’1則會自系統參考電壓，由複製單元電流Icell’ 充電。
第二充/放電元件370包含第二開關SW3B及第二電容C’2。第二開關SW3B具有第一端及第二端，第二開關SW3B之第一端用以接收系統參考電壓，而第二開關SW3B之第二端耦接於參考電流產生器320。第二電容C’2具有第一端及第二端，第二電容C’2之第一端耦接於第二開關SW3B之第二端，而第二電容C’2之第二端用以接收系統地電壓GND。因此當第二開關SW3B被導通時，第二充/放電元件370之第二電容C’2會被放電至系統參考電壓，而當第二開關SW3B被截止時，第二充/放電元件370之第二電容C’2則會自系統參考電壓，由複製參考電流Iref’ 充電。第一電容C’1實質上與第二電容C’2具有相同的電容值。
參考電流產生器320可用以產生複製參考電流Iref’ 。參考電流產生器320包含第五P型金氧半場效電晶體P3E及第六P型金氧半場效電晶體P3F。第五P型金氧半場效電晶體P3E具有第一端、第二端及控制端，第五P型金氧半場效電晶體P3E之第一端用以接收系統高電壓VDD，第五P型金氧半場效電晶體P3E之第二端用以接收參考電流Iref ，而第五P型金氧半場效電晶體P3E之控制端耦接於第五P型金氧半場效電晶體P3E之第二端。第六P型金氧半場效電晶體P3F具有第一端、第二端及控制端，第六P型金氧半場效電晶體P3F之第一端用以接收系統高電壓VDD， 第六P型金氧半場效電晶體P3F之第二端耦接於第二電容C’2之第一端以輸出複製參考電流Iref’ ，而第六P型金氧半場效電晶體P3F之控制端耦接於第五P型金氧半場效電晶體P3E之控制端。
第一電壓觸發電路330包含第三開關SW3C、第二N型金氧半場效電晶體N3B、第三P型金氧半場效電晶體P3C及第一反向器INV’1。第三開關SW3C具有第一端及第二端，第三開關SW3C之第一端用以接收系統高電壓VDD。第二N型金氧半場效電晶體N3B具有第一端、第二端及控制端，第二N型金氧半場效電晶體N3B之第一端耦接於第三開關SW3C之第二端，第二N型金氧半場效電晶體N3B之第二端用以接收系統地電壓GND，而第二N型金氧半場效電晶體N3B之控制端耦接於第一電壓觸發電路330之輸入端IN330 。第三P型金氧半場效電晶體P3C具有第一端、第二端及控制端，第三P型金氧半場效電晶體P3C之第一端用以接收系統高電壓VDD，第三P型金氧半場效電晶體P3C之第二端耦接於第二N型金氧半場效電晶體N3B之控制端，而第三P型金氧半場效電晶體P3C之控制端耦接於第二N型金氧半場效電晶體N3B之第一端。第一反向器INV’1具有輸入端及輸出端，第一反向器INV’1之輸入端耦接於第二N型金氧半場效電晶體N3B之第一端，而第一反向器INV’1之輸出端耦接於第一電壓觸發電路330之輸出端OUT330 以輸出資料訊號Vdata 。
第一電壓觸發電路340包含第四開關SW3D、第三N型金氧半場效電晶體N3C、第四P型金氧半場效電晶體P3D及第二反向器INV’2。第四開關SW3D具有第一端及第二端，第四開關SW3D之第一端用以接收系統高電壓VDD。第三N型金氧半場效電晶體N3C具有第一端、第二端及控制端，第三N型金氧半場效電晶體N3C之第一端耦接於第三開關SW3C之第二端，第三N型金氧半場效電晶體N3C之第二端用以接收系統地電壓GND，而第三N型金氧半場效電晶體N3C之控制端耦接於第二電壓觸發電路340之輸入端IN340 。第四P型金氧半場效電晶體P3D具有第一端、第二端及控制端，第四P型金氧半場效電晶體P3D之第一端用以接收系統高電壓VDD，第四P型金氧半場效電晶體P3D之第二端耦接於第三N型金氧半場效電晶體N3C之控制端，而第四P型金氧半場效電晶體P3D之控制端耦接於第三N型金氧半場效電晶體N3C之第一端。第二反向器INV’2具有輸入端及輸出端，第二反向器INV’2之輸入端耦接於第三N型金氧半場效電晶體N3C之第一端，而第二反向器INV’2之輸出端耦接於第一電壓觸發電路340之輸出端OUT340 以輸出維持控制訊號Vhold 。
資料維持器350包含第五開關SW3E、第三反向器INV’3及第四反向器INV’4。資料維持器350與資料維持器250可具有相似的結構，且資料維持器350可耦接至第一電壓觸發電路330之輸出端OUT330 以及第二電壓觸發電路340之輸出端OUT340 。資料維持器350可用以當維持控制訊號Vhold 自第一電壓變為第二電壓，例如當維持控制訊號Vhold 自系統地電壓GND變為系統高電壓VDD時，閂鎖住資料訊號Vdata 的電壓。
第6圖為本發明一實施例之感測放大器300偵測位元資料“0”的操作時序圖。在第6圖中第一開關SW3A、第二開關SW3B、第三開關SW3C及第四開關SW3D皆由訊號Seq 所控制。當訊號Seq 處於高電壓，例如為系統高電壓VDD時，第一開關SW3A、第二開關SW3B、第三開關SW3C及第四開關SW3D會被導通，而當訊號Seq 處於低電壓，例如為系統地電壓GND時，第一開關SW3A、第二開關SW3B、第三開關SW3C及第四開關SW3D會被截止。然而本發明並未限定以訊號Seq 來控制第一開關SW3A、第二開關SW3B、第三開關SW3C及第四開關SW3D。
在第6圖中，於第一時段T1內，訊號Seq 為系統高電壓VDD因此第一開關SW3A、第二開關SW3B、第三開關SW3C及第四開關SW3D皆會被導通。第一電容C’1及第二電容C’2會被放電，所以第一電容C1之第一端的電壓及第二電容C2之第一端的電壓都會被拉低至系統地電壓GND。第五開關SW3E在第一時段T1內也會被導通。第二N型金氧半電晶體N3B、第三N型金氧半電晶體N3C、第三P型金氧半電晶體P3C及第四P型金氧半電晶體P3D會皆被截止。資料訊號Vdata 為系統地電壓GND，而維持控制訊號Vhold 亦為系統地電壓GND。因此感測放大器300之輸出訊號Vout ，亦即資料維持器350之第三反向器INV’3之輸出端的電壓，會處於系統高電壓VDD。
在第二時段T2內，訊號Seq 為系統地電壓GND，因此第一開關SW3A、第二開關SW3B、第三開關SW3C及第四開關SW3D皆會被截止。複製單元電流Icell’ 會對第一電容C’1進行充電，而複製參考電流Iref’ 會對第二電容C’2進行充電。因此第一電容C’1之第一端的電壓及第二電容C’2之第一端的電壓會同時開始以不同的速度上升。
在第6圖中，由於複製單元電流Icell’ 會大於複製參考電流Iref’ ，因此第一電容C’1之第一端的電壓會上升並率先達到第二N型金氧半導體N3B的導通電壓，使得第二N型金氧半導體N3B被導通。被導通的第二N型金氧半導體N3B會很快地將第三P型金氧半導體P3C也導通，使得資料訊號Vdata 立刻變為系統高電壓VDD。亦即，當第五開關SW3E被導通時，資料訊號Vdata 會處於系統高電壓VDD，使得感測放大器300之輸出訊號Vout 為系統地電壓GND。
接著，當第二電容C’2之第一端的電壓也上升至第三N型金氧半導體N3C的導通電壓時，第三N型金氧半導體N3C會導通。導通的第三N型金氧半導體N3C會很快地將第四P型金氧半導體P3D也導通，使得維持控制訊號Vhold 很快地變為系統高電壓VDD。亦即，當第五開關SW3E被截止時，資料維持器350會紀錄處在系統高電壓VDD時的資料訊號Vdata 電壓，使得感測放大器300的輸出訊號Vout 會被閂鎖在系統低電壓GND。
此外，第二N型金氧半場效電晶體N3B的導通電壓可表示為VDD – VN3B-TH ，其中VN3B-TH 表示第二N型金氧半場效電晶體N3B的臨界電壓，而第三N型金氧半場效電晶體N3C的導通電壓可表示為VDD – VN3C-TH ，其中VN3C-TH 表示第三N型金氧半場效電晶體N3C的臨界電壓。
第7圖為本發明一實施例之感測放大器300偵測位元資料“1”的操作時序圖。在第7圖中，感測放大器300是以相同的方式操作，然而複製單元電流Icell’ 會小於複製參考電流Iref’ ，因此維持控制訊號Vhold 會在資料訊號Vdata 變為系統高電壓VDD之前先變為系統高電壓VDD。如此一來，資料維持器350會在資料訊號Vdata 變化之前，紀錄資料訊號Vdata 的電壓，亦即系統地電壓GND，使得感測放大器300的輸出訊號Vout 會被閂鎖在系統高電壓VDD。
綜上所述，第一開關SW3A及第二開關SW3B可在第一時段內被導通並在第二時段內被截止。也就是說，當第一開關SW3A及第二開關SW3B在第一時段T1內被導通時，第一電容C’1及第二電容C’2會被放電至系統地電壓GND。當第一開關SW3A及第二開關SW3B在第二時段T2內被截止時，複製單元電流Icell’ 會對第一電容C’1進行充電，而複製參考電流Iref’ 會對第二電容C’2進行充電。耦接至第一電容C’1之第一電壓觸發電路330會被第一電容C’1的電壓觸發以輸出資料訊號Vdata ，而耦接至第二電容C’2之第二電壓觸發電路340會被第二電容C’2的電壓觸發以輸出維持控制訊號Vhold 。資料維持器350可耦接至第一電壓觸發電路330及第二電壓觸發電路340，並根據資料訊號Vdata 及維持控制訊號Vhold 產生輸出訊號Vout 以判別記憶體單元30中所儲存的位元資料。申言之，由於複製單元電流Icell’ 可能會大於或小於複製參考電流Iref’ ，而在第二時段T2內，資料訊號Vdata 則可能會在維持控制訊號Vhold 自第一電壓變為第二電壓之前或之後自第一電壓變為第二電壓。資料維持器350可根據維持控制訊號Vhold 自第一電壓變為第二電壓時所閂鎖住的資料訊號Vdata 輸出其輸出訊號Vout 。如此一來，即可根據輸出訊號Vout 來判斷記憶體單元30的狀態。
因此，藉由觀察感測放大器300之輸出訊號Vout 的電壓，即可判斷儲存於記憶體單元30的位元資料為何。此外，判斷記憶體單元30之位元資料的時間主要會與複製單元電流Icell’ 將第一電容C’1充電至足以導通第一電壓觸發電路330之第二N型金氧半場效電晶體N3B的時間有關，而與單元電流Icell 及參考電流Iref 之間的差值無關。再者，藉由適當地選擇第一電容C’1及第二電容C’2的電容值，感測放大器300還可具有更快的感測速度。
綜上所述，根據本發明之實施例所提供的感測放大器能在不受單元電流及參考電流間之差值的影響下，判斷出位元資料為何。且透過選擇適當的電容，還可在維持正確性的前提下，提高本發明所提出的感測放大器之感測速度。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100、200、300‧‧‧感測放大器
110、210、310‧‧‧單元電流產生器
120、220、320‧‧‧參考電流產生器
130‧‧‧緩衝輸出單元
10、20、30‧‧‧記憶體單元
Icell‧‧‧單元電流
Iref‧‧‧參考電流
Icell’‧‧‧複製單元電流
Iref’‧‧‧複製參考電流
212、312‧‧‧放大器
230、240、330、340‧‧‧電壓觸發電路
250、350‧‧‧資料維持器
260、270、360、370‧‧‧充/放電元件
P2A、P2B、P2C、P3A、P3B、P3C、P3D、P3E、P3F‧‧‧P型金氧半場效電晶體
N2A、N2B、N2C、N2D、N2E、N2F、N3A、N3B、N3C‧‧‧N型金氧半場效電晶體
M2A、M3A‧‧‧記憶電晶體
SW2A、SW2B、SW2C、SW2D、SW2E、SW3A、SW3B、SW3C、SW3D、SW3E‧‧‧開關
C1、C2、C’1、C’2‧‧‧電容
INV1、INV2、INV3、INV4、INV’1、INV’2、INV’3、INV’4‧‧‧反向器
IN230、IN240、IN330、IN340‧‧‧電壓觸發電路之輸入端
OUT230、OUT240、OUT330、OUT340‧‧‧電壓觸發電路之輸出端
VDD‧‧‧系統高電壓
GND‧‧‧系統地電壓
WL‧‧‧字元線
VDL‧‧‧偏壓
Vout‧‧‧輸出訊號
Vdata‧‧‧資料訊號
Vhold‧‧‧維持控制訊號
Seq‧‧‧訊號
T1、T2‧‧‧時段
第1圖為先前技術之感測放大器的示意圖。 第2圖為根據本發明一實施例之感測放大器的示意圖。 第3圖為根據本發明一實施例之第2圖之感測放大器的操作時序圖。 第4圖為根據本發明另一實施例之第2圖之感測放大器的操作時序圖。 第5圖為根據本發明另一實施例之感測放大器的示意圖。 第6圖為根據本發明一實施例之第5圖之感測放大器的操作時序圖。 第7圖為根據本發明另一實施例之第5圖之感測放大器的操作時序圖。
200‧‧‧感測放大器
210‧‧‧單元電流產生器
220‧‧‧參考電流產生器
20‧‧‧記憶體單元
Icell‧‧‧單元電流
Iref‧‧‧參考電流
Icell’‧‧‧複製單元電流
Iref’‧‧‧複製參考電流
212‧‧‧放大器
230、240‧‧‧電壓觸發電路
250‧‧‧資料維持器
260、270‧‧‧充/放電元件
P2A、P2B、P2C‧‧‧P型金氧半場效電晶體
N2A、N2B、N2C、N2D、N2E、N2F‧‧‧N型金氧半場效電晶體
M2A‧‧‧記憶電晶體
SW2A、SW2B、SW2C、SW2D、SW2E‧‧‧開關
C1、C2‧‧‧電容
INV1、INV2、INV3、INV4‧‧‧反向器
IN230、IN240‧‧‧電壓觸發電路之輸入端
OUT230、OUT240‧‧‧電壓觸發電路之輸出端
VDD‧‧‧系統高電壓
GND‧‧‧系統地電壓
WL‧‧‧字元線
VDL‧‧‧偏壓
Vout‧‧‧輸出訊號
Vdata‧‧‧資料訊號
Vhold‧‧‧維持控制訊號

Claims (21)

  1. 一種感測放大器，包含： 一單元電流產生器，耦接於一記憶體單元，用以接收該記憶體單元輸出之一單元電流，並用以對應地輸出一複製單元電流； 一參考電流產生器，用以產生一複製參考電流； 一第一充/放電元件，耦接於該單元電流產生器，用以接收一系統地電壓及一系統參考電壓，該第一充/放電元件被充電或放電至該系統參考電壓，及該第一充/放電元件會自該系統參考電壓，由該複製單元電流放電或充電； 一第二充/放電元件，耦接於該參考電流產生器，用以接收該系統地電壓及該系統參考電壓，該第二充/放電元件被充電或放電至該系統參考電壓，及該第二充/放電元件會自該系統參考電壓，由該複製參考電流放電或充電； 一第一電壓觸發電路，具有一輸入端耦接於該第一充/放電元件，及一輸出端用以輸出一資料訊號； 一第二電壓觸發電路，具有一輸入端耦接於該第二充/放電元件，及一輸出端用以輸出一維持控制訊號；及 一資料維持器，耦接於該第一電壓觸發電路之該輸出端及該第二電壓觸發電路之該輸出端，用以當該維持控制訊號自一第一電壓變為一第二電壓時，閂鎖該資料訊號之一電壓。
  2. 如請求項1所述之感測放大器，其中該記憶體單元包含： 一第一P型金氧半場效電晶體，具有一第一端用以接收一系統高電壓，一第二端，及一控制端耦接於一字元線；及 一記憶電晶體，具有一第一端耦接於該第一P型金氧半場效電晶體之該第二端，一浮接閘極，及一第二端耦接於該單元電流產生器。
  3. 如請求項1所述之感測放大器，其中： 該第一充/放電元件包含： 一第一開關，具有一第一端用以接收該系統參考電壓，及一第二端耦接於該單元電流產生器；及 一第一電容，具有一第一端耦接於該第一開關之該第二端，及一第二端用以接收該系統地電壓； 該第二充/放電元件包含： 一第二開關，具有一第一端用以接收該系統參考電壓，及一第二端耦接於該參考電流產生器；及 一第二電容，具有一第一端耦接於該第二開關之該第二端，及一第二端用以接收該系統地電壓；及 該系統參考電壓係大於該系統地電壓。
  4. 如請求項3所述之感測放大器，其中： 該第一開關及該第二開關會同時導通，並同時截止； 當該第一開關及該第二開關導通時，該第一電容及該第二電容係被充電至該系統參考電壓；及 當該第一開關及該第二開關截止時，該複製單元電流對該第一電容放電，且該複製參考電流對該第二電容放電。
  5. 如請求項3所述之感測放大器，其中該單元電流產生器包含： 一放大器，具有一正端耦接於該記憶體單元之一記憶電晶體，一負端用以接收該記憶體單元之一偏壓，及一輸出端； 一第一N型金氧半場效電晶體，具有一第一端耦接於該放大器之該正端，一第二端用以接收該系統地電壓，及一控制端耦接於該放大器之該輸出端；及 一第二N型金氧半場效電晶體，具有一第一端耦接於該第一電容之該第一端，一第二端用以接收該系統地電壓，及一控制端耦接於該第一N型金氧半場效電晶體之該控制端。
  6. 如請求項3所述之感測放大器，其中該第一電壓觸發電路包含： 一第三開關，具有一第一端用以接收該系統地電壓，及一第二端； 一第二P型金氧半場效電晶體，具有一第一端用以接收一系統高電壓，一第二端耦接於該第三開關之該第二端，及一控制端耦接於該第一電壓觸發電路之該輸入端； 一第三N型金氧半場效電晶體，具有一第一端耦接於該第二P型金氧半場效電晶體之該控制端，一第二端用以接收該系統地電壓，及一控制端耦接於該第二P型金氧半場效電晶體之該第二端；及 一第一反向器，具有一輸入端耦接於該第二P型金氧半場效電晶體之該第二端，及一輸出端耦接於該第一電壓觸發電路之該輸出端； 其中該第一開關、該第二開關及該第三開關會同時導通，並同時截止。
  7. 如請求項3所述之感測放大器，其中該第二電壓觸發電路包含： 一第四開關，具有一第一端用以接收該系統地電壓，及一第二端； 一第三P型金氧半場效電晶體，具有一第一端用以接收一系統高電壓，一第二端耦接於該第四開關之該第二端，及一控制端耦接於該第二電壓觸發電路之該輸入端； 一第四N型金氧半場效電晶體，具有一第一端耦接於該第三P型金氧半場效電晶體之該控制端，一第二端用以接收該系統地電壓，及一控制端耦接於該第三P型金氧半場效電晶體之該第二端；及 一第二反向器，具有一輸入端耦接於該第三P型金氧半場效電晶體之該第二端，及一輸出端耦接於該第二電壓觸發電路之該輸出端； 其中該第一開關、該第二開關及該第四開關會同時導通，並同時截止。
  8. 如請求項3所述之感測放大器，其中該參考電流產生器包含： 一第五N型金氧半場效電晶體，具有一第一端用以接收該記憶體單元之一參考電流，一第二端耦接於該系統地電壓，及一控制端耦接於該第五N型金氧半場效電晶體之該第一端；及 一第六N型金氧半場效電晶體，具有一第一端耦接於該第二電容之該第一端以輸出該複製參考電流，一第二端耦接於該系統地電壓，及一控制端耦接於該第五N型金氧半場效電晶體之該第一端。
  9. 如請求項1所述之感測放大器，其中該記憶體單元包含： 一第一N型金氧半場效電晶體，具有一第一端，一第二端用以接收該系統地電壓，及一控制端耦接於一字元線；及 一記憶電晶體，具有一第一端耦接於該單元電流產生器，一浮接閘極，及一第二端耦接於該第一N型金氧半場效電晶體之該第一端。
  10. 如請求項1所述之感測放大器，其中： 該第一充/放電元件包含： 一第一開關，具有一第一端用以接收該系統參考電壓，及一第二端耦接於該單元電流產生器；及 一第一電容，具有一第一端耦接於該第一開關之該第二端，及一第二端用以接收該系統地電壓； 該第二充/放電元件包含： 一第二開關，具有一第一端用以接收該系統參考電壓，及一第二端耦接於該參考電流產生器；及 一第二電容，具有一第一端耦接於該第二開關之該第二端，及一第二端用以接收該系統地電壓；及 該系統參考電壓實質上與該系統地電壓相等。
  11. 如請求項10所述之感測放大器，其中： 該第一開關及該第二開關會同時導通，並同時截止； 當該第一開關及該第二開關導通時，該第一電容及該第二電容係被放電至該系統參考電壓；及 當該第一開關及該第二開關截止時，該複製單元電流對該第一電容充電，且該複製參考電流對該第二電容充電。
  12. 如請求項10所述之感測放大器，其中該單元電流產生器包含： 一放大器，具有一正端耦接於該記憶體單元之一記憶電晶體，一負端用以接收該記憶體單元之一偏壓，及一輸出端； 一第一P型金氧半場效電晶體，具有一第一端用以接收一系統高電壓，一第二端耦接於該放大器之該正端，及一控制端耦接於該放大器之該輸出端；及 一第二P型金氧半場效電晶體，具有一第一端用以接收該系統高電壓，一第二端耦接於該第一電容之該第一端，及一控制端耦接於該第一P型金氧半場效電晶體之該控制端。
  13. 如請求項10所述之感測放大器，其中該第一電壓觸發電路包含： 一第三開關，具有一第一端用以接收一系統高電壓，及一第二端； 一第二N型金氧半場效電晶體，具有一第一端耦接於該第三開關之該第二端，一第二端用以接收該系統地電壓，及一控制端耦接於該第一電壓觸發電路之該輸入端； 一第三P型金氧半場效電晶體，具有一第一端用以接收該系統高電壓，一第二端耦接於該第二N型金氧半場效電晶體之該控制端，及一控制端耦接於該第二N型金氧半場效電晶體之該第一端；及 一第一反向器，具有一輸入端耦接於該第二N型金氧半場效電晶體之該第一端，及一輸出端耦接於該第一電壓觸發電路之該輸出端； 其中該第一開關、該第二開關及該第三開關會同時導通，並同時截止。
  14. 如請求項10所述之感測放大器，其中該第二電壓觸發電路包含： 一第四開關，具有一第一端用以接收一系統高電壓，及一第二端； 一第三N型金氧半場效電晶體，具有一第一端耦接於該第四開關之該第二端，一第二端用以接收該系統地電壓，及一控制端耦接於該第二電壓觸發電路之該輸入端； 一第四P型金氧半場效電晶體，具有一第一端用以接收該系統高電壓，一第二端耦接於該第三N型金氧半場效電晶體之該控制端，及一控制端耦接於該第三N型金氧半場效電晶體之該第一端；及 一第二反向器，具有一輸入端耦接於該第三N型金氧半場效電晶體之該第一端，及一輸出端耦接於該第二電壓觸發電路之該輸出端； 其中該第一開關、該第二開關及該第四開關會同時導通，並同時截止。
  15. 如請求項10所述之感測放大器，其中該參考電流產生器包含： 一第五P型金氧半場效電晶體，具有一第一端耦接於一系統高電壓，一第二端用以接收該記憶體單元之一參考電流，及一控制端耦接於該第五P型金氧半場效電晶體之該第二端；及 一第六P型金氧半場效電晶體，具有一第一端耦接於該系統高電壓，一第二端耦接於該第二電容之該第一端以輸出該複製參考電流，及一控制端耦接於該第五P型金氧半場效電晶體之該控制端。
  16. 如請求項1所述之感測放大器，其中該資料維持器包含： 一第五開關，具有一第一端耦接於該第一電壓觸發電路之該輸出端，一第二端，及一控制端耦接於該第二電壓觸發電路之該輸出端，其中當該第一充/放電元件及該第二充/放電元件被充電或放電至該系統參考電壓時，該第五開關會被導通，及當該維持控制訊號由該第一電壓變為該第二電壓時，第五開關會被截止； 一第三反向器，具有一輸入端耦接於該第五開關之該第二端，及一輸出端；及 一第四反向器，具有一輸入端耦接於第三反向器之該輸出端，及一輸出端耦接於該第三反向器之該輸入端。
  17. 一種感測放大器，包含： 一單元電流產生器，耦接於一記憶體單元，用以接收該記憶體單元輸出之一單元電流，並用以對應地輸出一複製單元電流； 一參考電流產生器，用以產生一複製參考電流； 一第一充/放電元件，耦接於該單元電流產生器，用以接收一系統地電壓及一系統參考電壓，於一第一時段內，該第一充/放電元件會被充電或放電至該系統參考電壓，及於一第二時段內，該第一充/放電元件會自該系統參考電壓，被該複製單元電流放電或充電； 一第二充/放電元件，耦接於該參考電流產生器，用以接收該系統地電壓及該系統參考電壓，於該第一時段內，該第二充/放電元件會被充電或放電至該系統參考電壓，及於該第二時段內，該第二充/放電元件會自該系統參考電壓，被該複製參考電流放電或充電； 一第一電壓觸發電路，耦接於該第一充/放電元件，以於該第二時段內被該第一充/放電元件之一電壓觸發以輸出一資料訊號； 一第二電壓觸發電路，耦接於該第二充/放電元件，以於該第二時段內被該第二充/放電元件之一電壓觸發以輸出一維持控制訊號；及 一資料維持器，耦接於該第一電壓觸發電路及該第二電壓觸發電路，用以根據該資料訊號及該維持控制訊號輸出一輸出訊號以指示儲存於該記憶體單元之一位元資料； 其中該第一充/放電元件實質上與該第二充/放電元件具有相同的電容值。
  18. 如請求項17所述之感測放大器，其中： 該系統參考電壓係為大於該系統地電壓之一系統高電壓； 於該第一時段內，該第一充/放電元件及該第二充/放電元件係被充電至該系統參考電壓；及 於該第二時段內，該第一充/放電元件係被該複製單元電流放電，且該第二充/放電元件係被該複製參考電流放電。
  19. 如請求項17所述之感測放大器，其中： 該系統參考電壓實質上與該系統地電壓相等； 於該第一時段內，該第一充/放電元件及該第二充/放電元件係被放電至該系統參考電壓；及 於該第二時段內，該第一充/放電元件係被該複製單元電流充電，且該第二充/放電元件係被該複製參考電流充電。
  20. 如請求項17所述之感測放大器，其中在該第二時段內，該資料訊號係在該資料維持控制電壓由一第一電壓變為一第二電壓之後或之前，由該第一電壓變為該第二電壓。
  21. 如請求項20所述之感測放大器，其中在該資料維持器係在該資料維持控制訊號由該第一電壓變為該第二電壓時，根據該資料訊號輸出該輸出訊號以指示儲存於該記憶體單元之該位元資料。
TW104121682A 2014-07-07 2015-07-03 感測放大器 TWI564910B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201462021216P 2014-07-07 2014-07-07

Publications (2)

Publication Number Publication Date
TW201603043A TW201603043A (zh) 2016-01-16
TWI564910B true TWI564910B (zh) 2017-01-01

Family

ID=54932468

Family Applications (5)

Application Number Title Priority Date Filing Date
TW103143019A TWI517541B (zh) 2014-07-07 2014-12-10 四相電荷泵電路
TW103143664A TWI545573B (zh) 2014-07-07 2014-12-15 電壓切換電路
TW104100959A TWI542130B (zh) 2014-07-07 2015-01-12 電荷泵裝置
TW104105590A TWI531143B (zh) 2014-07-07 2015-02-17 運用於記憶胞陣列的電荷泵系統及其相關控制方法
TW104121682A TWI564910B (zh) 2014-07-07 2015-07-03 感測放大器

Family Applications Before (4)

Application Number Title Priority Date Filing Date
TW103143019A TWI517541B (zh) 2014-07-07 2014-12-10 四相電荷泵電路
TW103143664A TWI545573B (zh) 2014-07-07 2014-12-15 電壓切換電路
TW104100959A TWI542130B (zh) 2014-07-07 2015-01-12 電荷泵裝置
TW104105590A TWI531143B (zh) 2014-07-07 2015-02-17 運用於記憶胞陣列的電荷泵系統及其相關控制方法

Country Status (3)

Country Link
US (5) US20160006348A1 (zh)
CN (5) CN105280230B (zh)
TW (5) TWI517541B (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9577626B2 (en) 2014-08-07 2017-02-21 Skyworks Solutions, Inc. Apparatus and methods for controlling radio frequency switches
US9467124B2 (en) 2014-09-30 2016-10-11 Skyworks Solutions, Inc. Voltage generator with charge pump and related methods and apparatus
KR20160138618A (ko) * 2015-05-26 2016-12-06 에스케이하이닉스 주식회사 내부전압 발생 장치
US9478308B1 (en) * 2015-05-26 2016-10-25 Intel IP Corporation Programmable memory device sense amplifier
KR101699528B1 (ko) * 2015-06-30 2017-01-24 삼성전자 주식회사 자기 공명 영상 장치 및 자기 공명 영상의 생성 방법
US9847133B2 (en) 2016-01-19 2017-12-19 Ememory Technology Inc. Memory array capable of performing byte erase operation
US10511742B2 (en) * 2016-02-11 2019-12-17 DISH Technologies L.L.C. Private information management system and methods
CN107306082B (zh) * 2016-04-18 2020-05-22 晶门科技（深圳）有限公司 电荷泵电路
CN105720813A (zh) * 2016-04-22 2016-06-29 中国科学院微电子研究所 一种电荷泵电路
US9917509B2 (en) 2016-05-26 2018-03-13 Himax Technologies Limited Charge pump circuit outputting high voltage without high voltage-endurance electric devices
US9633734B1 (en) * 2016-07-14 2017-04-25 Ememory Technology Inc. Driving circuit for non-volatile memory
KR102643712B1 (ko) * 2016-10-26 2024-03-06 에스케이하이닉스 주식회사 센스 앰프, 이를 포함하는 비휘발성 메모리 장치 및 시스템
CN106782657A (zh) * 2016-12-30 2017-05-31 合肥恒烁半导体有限公司 适用nor闪存芯片的高压瞬时增强电路
US10249346B2 (en) 2017-07-13 2019-04-02 Winbond Electronics Corp. Power supply and power supplying method thereof for data programming operation
US10109620B1 (en) * 2017-07-26 2018-10-23 Globalfoundries Inc. Method for reducing switch on state resistance of switched-capacitor charge pump using self-generated switching back-gate bias voltage
CN109842294B (zh) * 2017-11-24 2020-05-15 力旺电子股份有限公司 四相电荷泵电路
US11063772B2 (en) * 2017-11-24 2021-07-13 Ememory Technology Inc. Multi-cell per bit nonvolatile memory unit
JP6482690B1 (ja) * 2018-01-11 2019-03-13 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
US20190311749A1 (en) * 2018-04-09 2019-10-10 Anaflash Inc. Logic Compatible Embedded Flash Memory
CN108320763B (zh) * 2018-04-12 2019-02-22 武汉新芯集成电路制造有限公司 电荷泵漏电流调节电路
US10355671B1 (en) * 2018-06-04 2019-07-16 Little Dragon IP Holding LLC Low power flip-flop circiut
US10892021B2 (en) * 2018-06-05 2021-01-12 Sandisk Technologies Llc On-die capacitor for a memory device
US10811952B2 (en) * 2018-09-05 2020-10-20 Cypress Semiconductor Corporation Systems, methods, and devices for fast wakeup of DC-DC converters including feedback regulation loops
US10847227B2 (en) * 2018-10-16 2020-11-24 Silicon Storage Technology, Inc. Charge pump for use in non-volatile flash memory devices
CN109286314B (zh) * 2018-10-24 2020-06-19 华南理工大学 一种全n型四相位时钟电荷泵
JP7292872B2 (ja) * 2018-12-25 2023-06-19 キヤノン株式会社 情報処理装置および情報処理装置の制御方法
CN109713892B (zh) * 2018-12-29 2020-10-30 普冉半导体(上海)股份有限公司 一种电荷泵放电电路及其放电方法
CN111798905B (zh) * 2020-07-01 2021-03-16 深圳市芯天下技术有限公司 减少非型闪存编程时间的方法、系统、存储介质和终端
US11308996B2 (en) * 2020-07-14 2022-04-19 Ememory Technology Inc. Sensing circuit and method for multi-level memory cell
US11462900B2 (en) * 2020-12-07 2022-10-04 Amazing Microelectronic Corp. Bus driving device
US11545231B2 (en) * 2021-02-09 2023-01-03 Micron Technology, Inc. Reset read disturb mitigation

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6707717B2 (en) * 2002-01-16 2004-03-16 Winbond Electronics Corp. Current sense amplifier with dynamic pre-charge
TWI312154B (en) * 2006-07-20 2009-07-11 Ind Tech Res Inst Multiple state sense amplifier for memory architecture
TW200937440A (en) * 2007-09-14 2009-09-01 Atmel Corp Improved sense amplifier
TW201013675A (en) * 2008-09-22 2010-04-01 Cypress Semiconductor Corp Memory architecture having two independently controlled voltage pumps
US20100265783A1 (en) * 2007-08-27 2010-10-21 Infineon Technologies Ag Self-Timed Integrating Differential Current
CN102820056A (zh) * 2011-06-07 2012-12-12 中国科学院上海微系统与信息技术研究所 相变存储器的数据读出电路
TWI402853B (zh) * 2004-12-16 2013-07-21 Sandisk Technologies Inc 記憶體感測電路及低電壓操作之方法
TWI417890B (zh) * 2008-12-31 2013-12-01 Sandisk Technologies Inc 非揮發記憶體及具有連續掃描時域感測之方法

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5690483A (en) * 1979-12-19 1981-07-22 Fujitsu Ltd Address buffer circuit
US4490629A (en) 1982-05-10 1984-12-25 American Microsystems, Inc. High voltage circuits in low voltage CMOS process
IT1239781B (it) * 1990-05-08 1993-11-15 Texas Instruments Italia Spa Circuito e metodo per commutare selettivamente tensioni negative in circuiti integrati cmos
JPH0774616A (ja) 1993-07-06 1995-03-17 Seiko Epson Corp 信号電圧レベル変換回路及び出力バッファ回路
JP3662326B2 (ja) * 1996-01-09 2005-06-22 株式会社ルネサステクノロジ レベル変換回路
EP0788111B1 (en) * 1996-02-05 2002-11-13 STMicroelectronics S.r.l. Drive circuit for memory line decoder driver
DE69604702T2 (de) * 1996-02-15 2000-06-15 Advanced Micro Devices Inc Negative ladungspumpe für niedrige versorgungsspannung
JP3094905B2 (ja) * 1996-03-28 2000-10-03 日本電気株式会社 不揮発性半導体記憶装置
US5821800A (en) 1997-02-11 1998-10-13 Advanced Micro Devices, Inc. High-voltage CMOS level shifter
JPH11317656A (ja) * 1998-05-06 1999-11-16 Oki Electric Ind Co Ltd 入力回路
US6452438B1 (en) * 2000-12-28 2002-09-17 Intel Corporation Triple well no body effect negative charge pump
TW465188B (en) * 2001-01-02 2001-11-21 Faraday Tech Corp Clock gate buffer circuit
US6438032B1 (en) * 2001-03-27 2002-08-20 Micron Telecommunications, Inc. Non-volatile memory with peak current noise reduction
US6878981B2 (en) * 2003-03-20 2005-04-12 Tower Semiconductor Ltd. Triple-well charge pump stage with no threshold voltage back-bias effect
ITRM20030338A1 (it) * 2003-07-11 2005-01-12 Micron Technology Inc Circuito di generazione e regolazione di alta tensione
US7145370B2 (en) 2003-09-05 2006-12-05 Impinj, Inc. High-voltage switches in single-well CMOS processes
US7580311B2 (en) 2004-03-30 2009-08-25 Virage Logic Corporation Reduced area high voltage switch for NVM
US7030683B2 (en) * 2004-05-10 2006-04-18 Sandisk Corporation Four phase charge pump operable without phase overlap with improved efficiency
JP2005339658A (ja) * 2004-05-26 2005-12-08 Toshiba Corp 昇圧回路
TWI261407B (en) * 2004-08-03 2006-09-01 Ememory Technology Inc Charge pump circuit
US7301388B2 (en) * 2004-12-22 2007-11-27 Mosel Vitelic Corporation Charge pump with ensured pumping capability
US7595682B2 (en) * 2005-02-24 2009-09-29 Macronix International Co., Ltd. Multi-stage charge pump without threshold drop with frequency modulation between embedded mode operations
SG130050A1 (en) * 2005-08-26 2007-03-20 Bluechips Technology Pte Ltd A high voltage charge pump with wide range of supply voltage
JP2007280505A (ja) * 2006-04-06 2007-10-25 Toshiba Corp 半導体記憶装置
US7626865B2 (en) 2006-06-13 2009-12-01 Micron Technology, Inc. Charge pump operation in a non-volatile memory device
KR100816168B1 (ko) * 2006-09-29 2008-03-21 주식회사 하이닉스반도체 반도체 소자의 고전압 발생 장치
US7443735B2 (en) 2006-12-22 2008-10-28 Sandisk Corporation Method of reducing wordline recovery time
KR100812520B1 (ko) * 2007-02-06 2008-03-11 매그나칩 반도체 유한회사 반도체 메모리 장치
US7542351B2 (en) * 2007-05-31 2009-06-02 Freescale Semiconductor, Inc. Integrated circuit featuring a non-volatile memory with charge/discharge ramp rate control and method therefor
KR100865852B1 (ko) * 2007-08-08 2008-10-29 주식회사 하이닉스반도체 레귤레이터 및 고전압 발생기
CN101364424A (zh) * 2007-08-10 2009-02-11 财团法人工业技术研究院 相变存储器的感测电路及方法
US8218377B2 (en) * 2008-05-19 2012-07-10 Stmicroelectronics Pvt. Ltd. Fail-safe high speed level shifter for wide supply voltage range
US20090296506A1 (en) * 2008-05-28 2009-12-03 Macronix International Co., Ltd. Sense amplifier and data sensing method thereof
JP2009289979A (ja) * 2008-05-29 2009-12-10 Panasonic Corp 昇圧回路
KR101504587B1 (ko) * 2008-08-12 2015-03-23 삼성전자주식회사 음 전원전압 발생회로 및 이를 포함하는 반도체 집적회로
US8193835B1 (en) * 2010-03-03 2012-06-05 Synopsys Inc. Circuit and method for switching voltage
US9059630B2 (en) * 2011-08-31 2015-06-16 Knowles Electronics, Llc High voltage multiplier for a microphone and method of manufacture
CN103247328B (zh) * 2012-02-09 2016-09-14 北京兆易创新科技股份有限公司 一种存储单元的识别方法及一种灵敏放大器
KR20130093303A (ko) * 2012-02-14 2013-08-22 에스케이하이닉스 주식회사 전하 펌프 장치 및 그 단위 셀
CN103780256B (zh) * 2014-01-07 2017-02-01 上海华虹宏力半导体制造有限公司 电荷泵系统及存储器
CN103812332B (zh) * 2014-03-05 2016-04-13 上海华虹宏力半导体制造有限公司 一种电荷泵电路及存储器

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6707717B2 (en) * 2002-01-16 2004-03-16 Winbond Electronics Corp. Current sense amplifier with dynamic pre-charge
TWI402853B (zh) * 2004-12-16 2013-07-21 Sandisk Technologies Inc 記憶體感測電路及低電壓操作之方法
TWI312154B (en) * 2006-07-20 2009-07-11 Ind Tech Res Inst Multiple state sense amplifier for memory architecture
US20100265783A1 (en) * 2007-08-27 2010-10-21 Infineon Technologies Ag Self-Timed Integrating Differential Current
TW200937440A (en) * 2007-09-14 2009-09-01 Atmel Corp Improved sense amplifier
TW201013675A (en) * 2008-09-22 2010-04-01 Cypress Semiconductor Corp Memory architecture having two independently controlled voltage pumps
TWI417890B (zh) * 2008-12-31 2013-12-01 Sandisk Technologies Inc 非揮發記憶體及具有連續掃描時域感測之方法
CN102820056A (zh) * 2011-06-07 2012-12-12 中国科学院上海微系统与信息技术研究所 相变存储器的数据读出电路

Also Published As

Publication number Publication date
TWI517541B (zh) 2016-01-11
TW201603024A (zh) 2016-01-16
CN105281564A (zh) 2016-01-27
CN105280230B (zh) 2019-04-12
CN105244051A (zh) 2016-01-13
CN105281564B (zh) 2018-05-25
CN105304131B (zh) 2019-04-12
CN105244051B (zh) 2018-05-25
US20160005441A1 (en) 2016-01-07
TW201603461A (zh) 2016-01-16
US9305611B2 (en) 2016-04-05
US20160006348A1 (en) 2016-01-07
US20160005487A1 (en) 2016-01-07
US9224490B1 (en) 2015-12-29
CN105280230A (zh) 2016-01-27
CN105305812A (zh) 2016-02-03
TW201603462A (zh) 2016-01-16
CN105304131A (zh) 2016-02-03
TW201603460A (zh) 2016-01-16
TWI531143B (zh) 2016-04-21
US20160006349A1 (en) 2016-01-07
TW201603043A (zh) 2016-01-16
TWI545573B (zh) 2016-08-11
US20160005486A1 (en) 2016-01-07
US9245596B1 (en) 2016-01-26
TWI542130B (zh) 2016-07-11

Similar Documents

Publication Publication Date Title
TWI564910B (zh) 感測放大器
US10475491B2 (en) Random code generator with antifuse differential cell and associated sensing method
US6181605B1 (en) Global erase/program verification apparatus and method
JP5816211B2 (ja) フラッシュメモリのセンスアンプ
TWI508094B (zh) 電流感測放大器及其感測方法
US7352618B2 (en) Multi-level cell memory device and associated read method
JP2010055692A (ja) 読み出し回路及び読み出し方法
EP2912662B1 (en) Low voltage current reference generator for a sensing amplifier
TWI559663B (zh) Boost circuit
CN106935267B (zh) 用于闪速存储器系统的低功率感测放大器
CN105788634B (zh) 电源压降检测电路及其操作方法
JP2010147835A (ja) パワーオンリセット回路
JP2008004204A (ja) 負電位放電回路
TW201742060A (zh) 用於自我參考之匹配線感測的匹配線預充電架構
US9558841B2 (en) Generating stabilized output signals during fuse read operations
CN108389598B (zh) 反相器钳位的灵敏放大器电路
CN114974356A (zh) 感测放大器和电路以及从存储器单元读取数据的方法
JP2007272429A (ja) パワーオンリセット回路
JP6027330B2 (ja) 電圧発生回路、半導体メモリ、及び電圧制御方法
JP2830799B2 (ja) 半導体集積回路装置
JP5976077B2 (ja) 内部電源電圧発生回路、半導体記憶装置及び半導体装置
US20240127884A1 (en) Memory Device Having Variable Impedance Memory Cells and Time-To-Transition Sensing of Data Stored Therein
CN107045885B (zh) 锁存电路以及半导体存储器装置
US8194491B2 (en) Power-up circuit
CN107293327B (zh) 基准电流获取电路、只读存储器及电子设备