CN105280230B - 电压切换电路 - Google Patents

电压切换电路 Download PDF

Info

Publication number
CN105280230B
CN105280230B CN201410794609.0A CN201410794609A CN105280230B CN 105280230 B CN105280230 B CN 105280230B CN 201410794609 A CN201410794609 A CN 201410794609A CN 105280230 B CN105280230 B CN 105280230B
Authority
CN
China
Prior art keywords
transistor
voltage
receives
node
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410794609.0A
Other languages
English (en)
Other versions
CN105280230A (zh
Inventor
柏正豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
eMemory Technology Inc
Original Assignee
eMemory Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by eMemory Technology Inc filed Critical eMemory Technology Inc
Publication of CN105280230A publication Critical patent/CN105280230A/zh
Application granted granted Critical
Publication of CN105280230B publication Critical patent/CN105280230B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/14—Arrangements for reducing ripples from dc input or output
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Read Only Memory (AREA)
  • Amplifiers (AREA)
  • Dram (AREA)

Abstract

一种电压切换电路，包括：多个晶体管、第一控制电路与第二控制电路。第一晶体管的源极连接至一第一电压源，栅极连接至一节点b1。第二晶体管的源极连接至该第一晶体管的漏极，栅极接收一致能信号，漏极连接至一节点b2。第三晶体管的源极连接至该节点b2，栅极连接至一第二电压源，漏极连接至输出端。第一控制电路，连接至该节点b1；而第二控制电路，连接至该输出端。

Description

电压切换电路
技术领域
本发明涉及一种切换电路，且特别涉及一种运用于非易失性存储器的电压切换电路。
背景技术
众所周知，非易失性存储器可在电源消失之后，仍可保存数据，因此非易失性存储器已经广泛的运用于电子产品中。再者，非易失性存储器由多个记忆胞(memory cell)排列而成记忆胞阵列(memory cell array)，而每个记忆胞中皆包含一浮动栅晶体管(floatinggate transistor)。
基本上，在编程模式(program mode)时，记忆胞阵列会接收一高电压(highvoltage)，使得选定记忆胞(selected memory cell)中浮动栅晶体管的浮动栅极(floating gate)被注入(inject)热载子(hot carrier)。
同理，在抹除模式(erase mode)时，记忆胞阵列也会接收高电压(high voltage)，用以退出(eject)选定记忆胞内浮动栅晶体管的浮动栅极所存储的热载子。
由于在编程模式与抹除模式时，选定记忆胞皆需要接收高电压用来控制热载子的注入或者退出。因此，在非易失性存储器中需要有一电压切换电路(voltage switchcircuit)，并于不同的工作模式时提供各种操作电压至记忆胞阵列。
一般来说，上述的高电压(例如18V)远高于一般逻辑电路中5V、3.3V或1.8V的逻辑电平。因此，电压切换电路需要经过特别的设计才能够运用于非易失性存储器。
发明内容
本发明的主要目的提出一种运用于非易失性存储器中的电压切换电路，根据非易失性存储器的工作模式，提供对应的操作电压至记忆胞阵列。
本发明涉及一种电压切换电路，连接至一非易失性存储器的一记忆胞，该电压切换电路包括：一第一晶体管，源极连接至一第一电压源，栅极连接至一节点a1；一第二晶体管，源极连接至该第一电压源，栅极连接至一节点b1；一第三晶体管，源极连接至该第一晶体管的漏极，栅极接收一致能信号，漏极连接至一节点a2；一第四晶体管，源极连接至该第二晶体管的漏极，栅极接收该致能信号，漏极连接至一节点b2；一第五晶体管，源极连接至该节点a2，栅极连接至一第二电压源，漏极连接至一第一输出端；一第六晶体管，源极连接至该节点b2，栅极连接至该第二电压源，漏极连接至一第二输出端；一第一控制电路，连接至该节点a1、该节点b1与该节点a2；以及一第二控制电路，连接至该第一输出端与该第二输出端；其中，在该非易失性存储器的一编程模式以及一抹除模式时，该第一电压源提供一高电压且该第二电压源提供一开启电压；在该非易失性存储器的一读取模式时，该第一电压源与该第二电压源提供一逻辑高电平；以及该高电压大于该开启电压，且该开启电压大于该逻辑高电平。
本发明涉及一种电压切换电路，连接至一非易失性存储器的一记忆胞，该电压切换电路包括：一第一晶体管，源极连接至一第一电压源，栅极连接至一节点b1；一第二晶体管，源极连接至该第一晶体管的漏极，栅极接收一致能信号，漏极连接至一节点b2；一第三晶体管，源极连接至该节点b2，栅极连接至一第二电压源，漏极连接至一输出端；一第一控制电路，连接至该节点b1；以及一第二控制电路，连接至该输出端；其中，在该非易失性存储器的一编程模式以及一抹除模式时，该第一电压源提供一高电压且该第二电压源提供一开启电压；在该非易失性存储器的一读取模式时，该第一电压源与该第二电压源提供一逻辑高电平；以及，该高电压大于该开启电压，且该开启电压大于该逻辑高电平。
为了对本发明的上述及其他方面有更佳的了解，下文特举优选实施例，并配合附图，作详细说明如下：
附图说明
图1A与图1B所绘示为本发明电压切换电路的第一实施例及其相关信号示意图。
图2所绘示为本发明电压切换电路的第二实施例示意图。
图3A与图3B所绘示为本发明电压切换电路的第三实施例及其相关信号示意图。
【符号说明】
100、200、300：电压切换电路
110、210、310：第一控制电路
120、320：第二控制电路
具体实施方式
请参照图1A与图1B，其所绘示为本发明电压切换电路的第一实施例及其相关信号示意图。电压切换电路100的二个输出端CL与EL连接至非易失性存储器的记忆胞。并且，根据非易失性存储器的操作模式，二个输出端CL与EL可供应对应的操作电压至至非易失性存储器的记忆胞。
电压切换电路100中，晶体管Ml1、晶体管Ml2、晶体管Ml3、晶体管Mr1、晶体管Mr2、晶体管Mr3、晶体管Mc1、晶体管Mc2、晶体管Mc3与晶体管Mc4为P型晶体管(p transistor)；晶体管Ml4与晶体管Mr4为轻掺杂N型晶体管(n lightly doped transistor)；晶体管Ml5、晶体管Ml6、晶体管Ml7、晶体管Mr5与晶体管Mr6为N型晶体管(n transistor)。其中，轻掺杂N型晶体管为耐高压的晶体管。
电压切换电路100中，晶体管Ml1源极连接至第一电压源Vpp1、栅极连接至节点a1；晶体管Ml2源极连接至晶体管Ml1漏极、栅极接收致能信号En、漏极连接至节点a2；晶体管Ml3源极连接至节点a2、栅极连接至第二电压源Vpp2、漏极连接至第一输出端CL。
再者，晶体管Mr1源极连接至第一电压源Vpp1、栅极连接至节点b1；晶体管Mr2源极连接至晶体管Mr1漏极、栅极接收致能信号En、漏极连接至节点b2；晶体管Mr3源极连接至节点b2、栅极连接至第二电压源Vpp2、漏极连接至第二输出端EL。
再者，第一控制电路110中，晶体管Mc1源极连接至偏压电压Vbias、栅极接收第一控制信号Vc1、漏极连接至节点a1；晶体管Mc2源极连接至第一电压源Vpp1、栅极接收第二控制信号Vc2、漏极连接至节点a1；晶体管Mc3源极连接至偏压电压Vbias、栅极接收第三控制信号Vc3、漏极连接至节点b1；晶体管Mc4源极连接至节点a2、栅极接收第四控制信号Vc4、漏极连接至节点b1。
再者，第二控制电路120中，晶体管Ml4漏极连接至第一输出端CL、栅极接收逻辑高电平VDD、源极连接至节点a3；晶体管Ml5漏极连接至节点a3、栅极接收反相输入信号Inb、源极接收输入信号In；晶体管Ml6漏极连接至节点a3、栅极接收抹除信号Ers、源极接收反相抹除信号Ersb；晶体管Ml7漏极连接至节点a3、栅极接收读取信号Rd、源极接收读取电压VPR。再者，晶体管Mr4漏极连接至第二输出端EL、栅极接收逻辑高电平VDD、源极连接至节点b3；晶体管Mr5漏极连接至节点b3、栅极接收反相输入信号Inb、源极接收输入信号In；晶体管Mr6漏极连接至节点b3、栅极接收读取信号Rd、源极接收读取电压VPR。
根据本发明的第一实施例，第二控制电路120中的输入信号In、抹除信号Ers、读取信号Rd皆是操作在逻辑高电平以及逻辑低电平之间。例如，逻辑高电平为VDD(例如3.3V)，逻辑低电平为0V。
再者，第一控制电路110中的第一控制信号Vc1、第二控制信号Vc2、第三控制信号Vc3与第四控制信号Vc4操作在第一电平Vh与第二电平Vl之间。且第一电平Vh与第二电平Vl皆非逻辑电平，且第一电平Vh大于第二电平Vl，第二电平Vl大于逻辑高电平VDD。
请参照图1B，其所绘示为本发明第一实施例的相关信号示意图。根据本发明的第一实施例，在编程模式以及抹除模式时，电压切换电路100中的第一电压源Vpp1供应高电压VPP且第二电压源Vpp2供应开启电压Von；在读取模式时，电压切换电路100中的第一电压源Vpp1与第二电压源Vpp2供应逻辑高电平VDD。其中，高电压VPP大于开启电压Von，且开启电压Von大于逻辑高电平VDD。
当非易失性存储器处于编程模式，且电压切换电路100连接至选定记忆胞时，致能信号En为致能电压Ven使得晶体管Ml2与晶体管Mr2开启(turnon)；第二电压源Vpp2提供一开启电压Von使得晶体管Ml3与晶体管Mr3开启(turn on)。其中，致能电压Ven小于高电压VPP。
再者，第一控制电路110中，第一控制信号Vc1为第二电平Vl、第二控制信号Vc2为第一电平Vh、第三控制信号Vc3为第二电平Vl、第四控制信号Vc4为第一电平Vh。因此，晶体管Mc1与晶体管Mc3开启(turn on)，晶体管Mc2与晶体管Mc4不开启(turn off)，使得节点a1与节点b1接收偏压电压Vbias，并使得晶体管Ml1与晶体管Mr1开启(turn on)。其中，第二电平Vl小于第一电平Vh；且第一电平Vh小于等于高电压VPP；且偏压电压Vbias小于高电压VPP。
再者，第二控制电路120中，输入信号In为逻辑高电平VDD、抹除信号Ers为逻辑低电平0V、读取信号Rd为逻辑低电平0V。因此，晶体管Ml5、晶体管Ml6、晶体管Ml7、晶体管Mr5、晶体管Mr6皆不开启(turn off)，使得第二控制电路120不动作(inactivate)。
由以上的说明可知，当非易失性存储器处于编程模式，且电压切换电路100连接至选定记忆胞时，晶体管Ml1、晶体管Ml2、晶体管Ml3、晶体管Mr1、晶体管Mr2、晶体管Mr3开启(turn on)，使得节点a2、节点b2、第一输出端CL、第二输出端EL皆为高电压VPP。因此，选定记忆胞接收第一输出端CL与第二输出端EL的高电压VPP作为操作电压。
当非易失性存储器处于编程模式，且电压切换电路100连接至非选定记忆胞时，致能信号En为禁能电压Vdis使得晶体管Ml2与晶体管Mr2不开启(turn off)；第二电压源Vpp2提供一开启电压Von使得晶体管Ml3与晶体管Mr3开启(turn on)。其中，致能电压Ven小于禁能电压Vdis；且禁能电压Vdis小于等于高电压VPP。
再者，第一控制电路110中，第一控制信号Vc1为第二电平Vl、第二控制信号Vc2为第一电平Vh、第三控制信号Vc3为第二电平Vl、第四控制信号Vc4为第一电平Vh。因此，晶体管Mc1与晶体管Mc3开启(turn on)，晶体管Mc2与晶体管Mc4不开启(turn off)，使得节点a1与节点b1接收偏压电压Vbias，并使得晶体管Ml1与晶体管Mr1开启(turn on)。
再者，第二控制电路120中，输入信号In为逻辑低电平0V、抹除信号Ers为逻辑低电平0V、读取信号Rd为逻辑低电平0V。因此，晶体管Ml5与晶体管Mr5开启(turn on)。
由以上的说明可知，当非易失性存储器处于编程模式，且电压切换电路100连接至非选定记忆胞时，由于晶体管Ml2与晶体管Mr2不开启(turn off)；且晶体管Ml5与晶体管Mr5开启(turn on)。使得节点a2、节点b2、第一输出端CL、第二输出端EL皆为逻辑低电平0V。因此，非选定记忆胞接收第一输出端CL与第二输出端EL的逻辑低电平0V作为操作电压。
当非易失性存储器处于抹除模式，且电压切换电路100连接至选定记忆胞时，致能信号En为致能电压Ven使得晶体管Ml2与晶体管Mr2开启(turn on)；第二电压源Vpp2提供开启电压Von使得晶体管Ml3与晶体管Mr3开启(turn on)。
再者，第一控制电路110中，第一控制信号Vc1为第一电平Vh、第二控制信号Vc2为第二电平Vl、第三控制信号Vc3为第一电平Vh、第四控制信号Vc4为第二电平Vl。因此，晶体管Mc1与晶体管Mc3不开启(turn off)，晶体管Mc2与晶体管Mc4开启(turn on)。由于晶体管Mc2开启(turn on)，使得节点a1接收高电压VPP，并使得晶体管Ml1不开启(turn off)。再者，由于晶体管Mc4开启(turn on)，节点b1连接至节点a1并接收逻辑低电平0V，使得晶体管Mr1开启(turn on)。
再者，第二控制电路120中，输入信号In为逻辑高电平VDD、抹除信号Ers为逻辑高电平VDD、读取信号Rd为逻辑低电平0V。因此，晶体管Ml6开启(turn on)，使得第一输出端CL为逻辑低电平0V。
由以上的说明可知，当非易失性存储器处于抹除模式，且电压切换电路100连接至选定记忆胞时，晶体管Mr1、晶体管Mr2、晶体管Mr3开启(turn on)，使得节点b2与第二输出端EL为高电压VPP。再者，由于晶体管Ml6开启(turn on)，使得节点a2与第一输出端CL为逻辑低电平0V。因此，选定记忆胞接收第一输出端CL的逻辑低电平0V与第二输出端EL的高电压VPP作为操作电压。
当非易失性存储器处于抹除模式，且电压切换电路100连接至非选定记忆胞时，致能信号En为禁能电压Vdis使得晶体管Ml2与晶体管Mr2不开启(turn off)；第二电压源Vpp2提供开启电压Von使得晶体管Ml3与晶体管Mr3开启(turn on)。
再者，第一控制电路110中，第一控制信号Vc1为第一电平Vh、第二控制信号Vc2为第二电平Vl、第三控制信号Vc3为第一电平Vh、第四控制信号Vc4为第二电平Vl。因此，晶体管Mc1与晶体管Mc3不开启(turn off)，晶体管Mc2与晶体管Mc4开启(turn on)。由于晶体管Mc2开启(turn on)，使得节点a1接收高电压VPP，并使得晶体管Ml1不开启(turn off)。再者，由于晶体管Mc4开启(turn on)，节点b1连接至节点a1并接收逻辑低电平0V，使得晶体管Mr1开启(turn on)。
再者，第二控制电路120中，输入信号In为逻辑低电平0V、抹除信号Ers为逻辑高电平VDD、读取信号Rd为逻辑低电平0V。因此，晶体管Ml5、晶体管Ml6与晶体管Mr5开启(turnon)，使得第一输出端CL与第二输出端EL为逻辑低电平0V。
由以上的说明可知，当非易失性存储器处于抹除模式，且电压切换电路100连接至非选定记忆胞时，晶体管Ml5、晶体管Ml6与晶体管Mr5开启(turn on)，使得节点a2、节点b2、第一输出端CL与第二输出端EL皆为逻辑低电平0V。因此，非选定记忆胞接收第一输出端CL与第二输出端EL的逻辑低电平0V作为操作电压。
当非易失性存储器处于读取模式，且电压切换电路100连接至选定记忆胞或者非选定记忆胞时，第一电压源Vpp1、第二电压源Vpp2与致能信号En皆为逻辑高电平VDD使得晶体管Ml2、晶体管Mr2、晶体管Ml3与晶体管Mr3不开启(turn off)。
再者，第一控制电路110中，第一控制信号Vc1、第二控制信号Vc2、第三控制信号Vc3与第四控制信号Vc4皆为浮接(floating，FL)。因此，晶体管Ml1与晶体管Mr1不开启(turn off)。因此，节点a1、节点a2、节点b1、节点b2皆为浮接(floating，FL)。
再者，第二控制电路120中，输入信号In为逻辑高电平VDD、抹除信号Ers为逻辑低电平0V、读取信号Rd为高逻辑准VDD。因此，晶体管Ml7、晶体管Mr6开启(turn on)，使得第一输出端CL与第二输出端EL为读取电压VPR。
由以上的说明可知，当非易失性存储器处于读取模式，且电压切换电路100连接至选定记忆胞或者非选定记忆胞时，第一输出端CL与第二输出端EL皆为读取电压VPR。因此，选定记忆胞与非选定记忆胞接收第一输出端CL与第二输出端EL的读取电压VPR作为操作电压。
请参照图2，其所绘示为本发明电压切换电路的第二实施例示意图。相较于第一实施例，其差异仅在于第一控制电路210中的晶体管Mc2的连接关系，而其他晶体管的连接关系与第一实施例完全相同，不再赘述。亦即，第一控制电路210中，晶体管Mc2源极连接至节点b2、栅极接收第二控制信号Vc2、漏极连接至节点a1。
再者，第二实施例的电压切换电路200，其信号关系也相同于图1B。所以第二电压切换电路200在各种操作模式下的动作原理也不再赘述。
请参照图3A与图3B，其所绘示为本发明电压切换电路的第三实施例及其相关信号示意图。电压切换电路300的输出端EL连接至非易失性存储器的记忆胞。并且，根据非易失性存储器的操作模式，输出端EL可供应对应的操作电压至至非易失性存储器的记忆胞。
电压切换电路300中，晶体管Mr1、晶体管Mr2、晶体管Mr3、晶体管Mc1与晶体管Mc2为P型晶体管(p transistor)；晶体管Mr4为轻掺杂N型晶体管(n lightly dopedtransistor)；晶体管Mr5与晶体管Mr6为N型晶体管(n transistor)。其中，轻掺杂N型晶体管为耐高压的晶体管。
电压切换电路300中，晶体管Mr1源极连接至第一电压源Vpp1、栅极连接至节点b1；晶体管Mr2源极连接至晶体管Mr1漏极、栅极接收致能信号En、漏极连接至节点b2；晶体管Mr3源极连接至节点b2、栅极连接至第二电压源Vpp2、漏极连接至输出端EL。
再者，第一控制电路310中，晶体管Mc1源极连接至偏压电压Vbias、栅极接收第一控制信号Vc1、漏极连接至节点b1；晶体管Mc2源极连接至第一电压源Vpp1、栅极接收第二控制信号Vc2、漏极连接至节点b1。
再者，第二控制电路320中，晶体管Mr4漏极连接至输出端EL、栅极接收逻辑高电平VDD、源极连接至节点b3；晶体管Mr5漏极连接至节点b3、栅极接收反相输入信号Inb、源极接收输入信号In；晶体管Mr6漏极连接至节点b3、栅极接收读取信号Rd、源极接收读取电压VPR。
根据本发明的第三实施例，第二控制电路320中的输入信号In、读取信号Rd皆是操作在逻辑高电平以及逻辑低电平之间。例如，逻辑高电平为VDD(例如3.3V)，逻辑低电平为0V。
再者，第一控制电路310中的第一控制信号Vc1、第二控制信号Vc2操作在第一电平Vh与第二电平Vl之间。且第一电平Vh与第二电平Vl皆非逻辑电平，且第一电平Vh大于第二电平Vl，第二电平Vl大于逻辑高电平VDD。
请参照图3B，其所绘示为本发明第三实施例的相关信号示意图。根据本发明的第三实施例，在编程模式以及抹除模式时，电压切换电路300中的第一电压源Vpp1供应高电压VPP且第二电压源Vpp2供应开启电压Von；在读取模式时，电压切换电路300中的第一电压源Vpp1与第二电压源Vpp2供应逻辑高电平VDD。其中，高电压VPP大于开启电压Von，且开启电压Von大于逻辑高电平VDD。
当非易失性存储器处于编程模式，且电压切换电路300连接至选定记忆胞时，致能信号En为致能电压Ven使得晶体管Mr2开启(turn on)；第二电压源Vpp2提供一开启电压Von使得晶体管Mr3开启(turn on)。其中，致能电压Ven小于高电压VPP。
再者，第一控制电路310中，第一控制信号Vc1为第二电平Vl、第二控制信号Vc2为第一电平Vh。因此，晶体管Mc1开启(turn on)，晶体管Mc2不开启(turn off)，使得节点b1接收偏压电压Vbias，并使得晶体管Mr1开启(turn on)。其中，第二电平Vl小于第一电平Vh；且第一电平Vh小于等于高电压VPP；且偏压电压Vbias小于高电压VPP。
再者，第二控制电路320中，输入信号In为逻辑高电平VDD、读取信号Rd为逻辑低电平0V。因此，晶体管Mr5、晶体管Mr6皆不开启(turn off)，使得第二控制电路320不动作(inactivate)。
由以上的说明可知，当非易失性存储器处于编程模式，且电压切换电路300连接至选定记忆胞时，晶体管Mr1、晶体管Mr2、晶体管Mr3开启(turn on)，使得节点b2与输出端EL皆为高电压VPP。因此，选定记忆胞接收输出端EL的高电压VPP作为操作电压。
当非易失性存储器处于编程模式，且电压切换电路300连接至非选定记忆胞时，致能信号En为禁能电压Vdis使得晶体管Mr2不开启(turn off)；第二电压源Vpp2提供一开启电压Von使得晶体管Mr3开启(turn on)。其中，致能电压Ven小于禁能电压Vdis；且禁能电压Vdis小于等于高电压VPP。
再者，第一控制电路310中，第一控制信号Vc1为第二电平Vl、第二控制信号Vc2为第一电平Vh。因此，晶体管Mc1开启(turn on)，晶体管Mc2不开启(turn off)，使得节点b1接收偏压电压Vbias，并使得晶体管Mr1开启(turn on)。
再者，第二控制电路320中，输入信号In为逻辑低电平0V、读取信号Rd为逻辑低电平0V。因此，晶体管Mr5开启(turn on)。
由以上的说明可知，当非易失性存储器处于编程模式，且电压切换电路300连接至非选定记忆胞时，由于晶体管Mr2不开启(turn off)；且Mr5开启(turn on)。使得节点b2与输出端EL为逻辑低电平0V。因此，非选定记忆胞接收输出端EL的逻辑低电平0V作为操作电压。
当非易失性存储器处于抹除模式，且电压切换电路300连接至选定记忆胞时，电压切换电路300的信号关系相同于编程模式且电压切换电路300连接至选定记忆胞。因此，详细动作原理不再赘述。
因此，当非易失性存储器处于抹除模式，且电压切换电路300连接至选定记忆胞时，晶体管Mr1、晶体管Mr2、晶体管Mr3开启(turn on)，使得节点b2与输出端EL皆为高电压VPP。使得选定记忆胞接收输出端EL的高电压VPP作为操作电压。
当非易失性存储器处于抹除模式，且电压切换电路300连接至非选定记忆胞时，电压切换电路300的信号关系相同于编程模式且电压切换电路300连接至非选定记忆胞。因此，详细动作原理不再赘述。
因此，当非易失性存储器处于抹除模式，且电压切换电路300连接至非选定记忆胞时，晶体管Mr2不开启(turn off)；且Mr5开启(turn on)。使得节点b2与输出端EL为逻辑低电平0V。因此，非选定记忆胞接收输出端EL的逻辑低电平0V作为操作电压。
当非易失性存储器处于读取模式，且电压切换电路300连接至选定记忆胞或者非选定记忆胞时，第一电压源Vpp1、第二电压源Vpp2与致能信号En皆为逻辑高电平VDD使得晶体管Mr2与晶体管Mr3不开启(turn off)。
再者，第一控制电路310中，第一控制信号Vc1、第二控制信号Vc2皆为浮接(floating，FL)。因此，晶体管Mr1不开启(turn off)。因此，节点b1、节点b2皆为浮接(floating，FL)。
再者，第二控制电路320中，输入信号In为逻辑高电平VDD、读取信号Rd为高逻辑准VDD。因此，晶体管Mr6开启(turn on)，使得输出端EL为读取电压VPR。
由以上的说明可知，当非易失性存储器处于读取模式，且电压切换电路300连接至选定记忆胞或者非选定记忆胞时，输出端EL为逻辑高电平VDD。因此，选定记忆胞与非选定记忆胞接收输出端EL的读取电压VPR作为操作电压。
由以上说明可知，本发明的优点提出一种运用于非易失性存储器中的电压切换电路，根据非易失性存储器的工作模式，提供对应的操作电压至记忆胞阵列。
综上所述，虽然本发明已以优选实施例公开如上，然其并非用以限定本发明。本发明所属领域技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视所附权利要求书界定范围为准。

Claims (30)

1.一种电压切换电路，连接至非易失性存储器的记忆胞，该电压切换电路包括：
第一晶体管，源极连接至第一电压源，栅极连接至节点a1；
第二晶体管，源极连接至该第一电压源，栅极连接至节点b1；
第三晶体管，源极连接至该第一晶体管的漏极，栅极接收致能信号，漏极连接至节点a2；
第四晶体管，源极连接至该第二晶体管的漏极，栅极接收该致能信号，漏极连接至节点b2；
一第五晶体管，源极连接至该节点a2，栅极连接至第二电压源，漏极连接至第一输出端；
第六晶体管，源极连接至该节点b2，栅极连接至该第二电压源，漏极连接至第二输出端；
第一控制电路，连接至该节点a1、该节点b1与该节点a2；以及
第二控制电路，连接至该第一输出端与该第二输出端；
其中，在该非易失性存储器的编程模式以及抹除模式时，该第一电压源提供高电压且该第二电压源提供开启电压；在该非易失性存储器的读取模式时，该第一电压源与该第二电压源提供逻辑高电平；以及该高电压大于该开启电压，且该开启电压大于该逻辑高电平。
2.如权利要求1所述的电压切换电路，其中该第一控制电路包括：
第七晶体管，源极连接至偏压电压，栅极接收第一控制信号，漏极连接至该节点a1；
第八晶体管，源极连接至该第一电压源，栅极接收第二控制信号，漏极连接至该节点a1；
第九晶体管，源极连接至该偏压电压，栅极接收第三控制信号，漏极连接至该节点b1；以及
第十晶体管，源极连接至该节点a2，栅极接收第四控制信号，漏极连接至该节点b1；
其中，该高电压大于该偏压电压。
3.如权利要求2所述的电压切换电路，其中于该编程模式且该记忆胞为一选定记忆胞时，该第一晶体管与该第二晶体管接收该偏压电压并开启；该致能信号为致能电压，使得该第三晶体管与该第四晶体管接收该致能电压并开启；该第五晶体管与该第六晶体管接收该开启电压并开启；以及，该第二控制电路不动作，使得该第一输出端与该第二输出端输出该高电压；其中，该致能电压小于该高电压。
4.如权利要求2所述的电压切换电路，其中于该编程模式且该记忆胞为一非选定记忆胞时，该第一晶体管与该第二晶体管接收该偏压电压并开启；该致能信号为禁能电压，使得该第三晶体管与该第四晶体管接收该禁能电压而不开启；该第五晶体管与该第六晶体管接收该开启电压并开启；以及该第二控制电路提供逻辑低电平至该第一输出端与该第二输出端，使得该第一输出端与该第二输出端输出该逻辑低电平；其中，该禁能电压小于等于该高电压。
5.如权利要求2所述的电压切换电路，其中在该抹除模式且该记忆胞为选定记忆胞时，该第一晶体管接收该高电压而不开启；该第二晶体管开启；该致能信号为致能电压，使得该第三晶体管与该第四晶体管接收该致能电压并开启；该第五晶体管与该第六晶体管接收该开启电压并开启，使得该第二输出端输出该高电压；以及，该第二控制电路提供逻辑低电平至该第一输出端，使得该第一输出端输出该逻辑低电平；其中，该致能电压小于该高电压。
6.如权利要求2所述的电压切换电路，其中于该抹除模式且该记忆胞为非选定记忆胞时，该第一晶体管接收该高电压而不开启；该第二晶体管开启；该致能信号为禁能电压，使得该第三晶体管与该第四晶体管接收该禁能电压而不开启；该第五晶体管与该第六晶体管接收该开启电压并开启；以及，该第二控制电路提供逻辑低电平至该第一输出端与该第二输出端，使得该第一输出端与该第二输出端输出该逻辑低电平；其中，该禁能电压小于等于该高电压。
7.如权利要求2所述的电压切换电路，其中于该读取模式时，该第一晶体管与该第二晶体管不开启；该致能信号为该逻辑高电平，使得该第三晶体管与该第四晶体管不开启；该第五晶体管与该第六晶体管接收该逻辑高电平而不开启；以及，该第二控制电路提供读取电压至该第一输出端与该第二输出端，使得该第一输出端与该第二输出端输出该读取电压。
8.如权利要求1所述的电压切换电路，其中该第二控制电路包括：
第十一晶体管，漏极连接至该第一输出端，栅极接收该逻辑高电平，源极连接至节点a3；
第十二晶体管，漏极连接至该第二输出端，栅极接收该逻辑高电平，源极连接至节点b3；
第十三晶体管，漏极连接至该节点a3，源极接收输入信号，栅极接收反相的该输入信号；
第十四晶体管，漏极连接至该节点a3，栅极接收抹除信号，源极接收反相的该抹除信号；
第十五晶体管，漏极连接至该节点a3，栅极接收读取信号，源极接收读取电压；
第十六晶体管，漏极连接至该节点b3，源极接收该输入信号，栅极接收反相的该输入信号；以及
第十七晶体管，漏极连接至该节点b3，栅极接收该读取信号，源极接收该读取电压。
9.如权利要求8所述的电压切换电路，其中在该编程模式且该记忆胞为选定记忆胞时，该输入信号为该逻辑高电平，该抹除信号与该读取信号为逻辑低电平，使得该第十三晶体管、该第十四晶体管、该第十五晶体管、该第十六晶体管与该第十七晶体管皆不开启。
10.如权利要求8所述的电压切换电路，其中在该编程模式且该记忆胞为非选定记忆胞时，该输入信号、该抹除信号与该读取信号为逻辑低电平，使得该第十三晶体管与该第十六晶体管开启，且该第十四晶体管、该第十五晶体管与该第十七晶体管不开启。
11.如权利要求8所述的电压切换电路，其中于该抹除模式且该记忆胞为选定记忆胞时，该输入信号与该抹除信号为该逻辑高电平，该读取信号为逻辑低电平，使得该第十四晶体管开启，该第十三晶体管、该第十五晶体管、该第十六晶体管与该第十七晶体管皆不开启。
12.如权利要求8所述的电压切换电路，其中于该抹除模式且该记忆胞为非选定记忆胞时，该抹除信号为该逻辑高电平，该输入信号与该读取信号为逻辑低电平，使得该第十三晶体管、该第十四晶体管与该第十六晶体管开启，该第十五晶体管与该第十七晶体管不开启。
13.如权利要求8所述的电压切换电路，其中于该读取模式时，该读取信号与该输入信号为该逻辑高电平，该抹除信号为逻辑低电平，使得该第十五晶体管与该第十七晶体管开启，该第十三晶体管、该第十四晶体管与该第十六晶体管不开启。
14.如权利要求1所述的电压切换电路，其中该第一控制电路包括：
第七晶体管，源极连接至偏压电压，栅极接收第一控制信号，漏极连接至该节点a1；
第八晶体管，源极连接至该节点b2，栅极接收第二控制信号，漏极连接至该节点a1；
第九晶体管，源极连接至该偏压电压，栅极接收第三控制信号，漏极连接至该节点b1；以及
第十晶体管，源极连接至该节点a2，栅极接收第四控制信号，漏极连接至该节点b1；
其中，该高电压大于该偏压电压。
15.如权利要求14所述的电压切换电路，其中于该编程模式且该记忆胞为选定记忆胞时，该第一晶体管与该第二晶体管接收该偏压电压并开启；该致能信号为致能电压，使得该第三晶体管与该第四晶体管接收该致能电压并开启；该第五晶体管与该第六晶体管接收该开启电压并开启；以及，该第二控制电路不动作，使得该第一输出端与该第二输出端输出该高电压；其中，该致能电压小于该高电压。
16.如权利要求14所述的电压切换电路，其中于该编程模式且该记忆胞为非选定记忆胞时，该第一晶体管与该第二晶体管接收该偏压电压并开启；该致能信号为禁能电压，使得该第三晶体管与该第四晶体管接收该禁能电压而不开启；该第五晶体管与该第六晶体管接收该开启电压并开启；以及该第二控制电路提供逻辑低电平至该第一输出端与该第二输出端输出该逻辑低电平，使得该第一输出端与该第二输出端输出该逻辑低电平；其中，该禁能电压小于等于该高电压。
17.如权利要求14所述的电压切换电路，其中于该抹除模式且该记忆胞为选定记忆胞时，该第一晶体管接收该高电压而不开启；该第二晶体管开启；该致能信号为致能电压，使得该第三晶体管与该第四晶体管接收该致能电压并开启；该第五晶体管与该第六晶体管接收该开启电压并开启，使得该第二输出端输出该高电压；以及，该第二控制电路提供逻辑低电平至该第一输出端，使得该第一输出端输出该逻辑低电平；其中，该致能电压小于该高电压。
18.如权利要求14所述的电压切换电路，其中于该抹除模式且该记忆胞为非选定记忆胞时，该第一晶体管接收该高电压而不开启；该第二晶体管开启；该致能信号为禁能电压，使得该第三晶体管与该第四晶体管接收该禁能电压而不开启；该第五晶体管与该第六晶体管接收该开启电压并开启；以及，该第二控制电路提供一逻辑低电平至该第一输出端与该第二输出端，使得该第一输出端与该第二输出端输出该逻辑低电平；其中，该禁能电压小于等于该高电压。
19.如权利要求14所述的电压切换电路，其中于该读取模式时，该第一晶体管与该第二晶体管不开启；该致能信号为该逻辑高电平，使得该第三晶体管与该第四晶体管不开启；该第五晶体管与该第六晶体管接收该逻辑高电平而不开启；以及，该第二控制电路提供读取电压至该第一输出端与该第二输出端，使得该第一输出端与该第二输出端输出该读取电压。
20.一种电压切换电路，连接至非易失性存储器的记忆胞，该电压切换电路包括：
第一晶体管，源极连接至第一电压源，栅极连接至节点b1；
第二晶体管，源极连接至该第一晶体管的漏极，栅极接收致能信号，漏极连接至节点b2；
第三晶体管，源极连接至该节点b2，栅极连接至第二电压源，漏极连接至输出端；
第一控制电路，连接至该节点b1；以及
第二控制电路，连接至该输出端；
其中，在该非易失性存储器的编程模式以及抹除模式时，该第一电压源提供高电压且该第二电压源提供一开启电压；在该非易失性存储器的读取模式时，该第一电压源与该第二电压源提供逻辑高电平；以及，该高电压大于该开启电压，且该开启电压大于该逻辑高电平。
21.如权利要求20所述的电压切换电路，其中该第一控制电路包括：
第四晶体管，源极连接至偏压电压，栅极接收第一控制信号，漏极连接至该节点b1；以及
第五晶体管，源极连接至该第一电压源，栅极接收第二控制信号，漏极连接至该节点b1；
其中，该高电压大于该偏压电压。
22.如权利要求21所述的电压切换电路，其中于该编程模式且该记忆胞为选定记忆胞时，该第一晶体管接收该偏压电压并开启；该致能信号为致能电压，使得该第二晶体管接收该致能电压并开启；该第三晶体管接收该开启电压并开启；以及，该第二控制电路不动作，使得该输出端输出该高电压；其中，该致能电压小于该高电压。
23.如权利要求21所述的电压切换电路，其中在该编程模式且该记忆胞为非选定记忆胞时，该第一晶体管接收该偏压电压并开启；该致能信号为禁能电压，使得该第二晶体管接收该禁能电压而不开启；该第三晶体管接收该开启电压并开启；以及该第二控制电路提供逻辑低电平至该输出端，使得该输出端输出该逻辑低电平；其中，该禁能电压小于等于该高电压。
24.如权利要求21所述的电压切换电路，其中于该抹除模式且该记忆胞为一选定记忆胞时，该第一晶体管接收该偏压电压而开启；该致能信号为致能电压，使得该第二晶体管接收该致能电压并开启；该第三晶体管接收该开启电压并开启；以及，该第二控制电路不动作，使得该输出端输出该逻辑高电平；其中，该致能电压小于该高电压。
25.如权利要求21所述的电压切换电路，其中在该抹除模式且该记忆胞为非选定记忆胞时，该第一晶体管接收该偏压电压并开启；该致能信号为禁能电压，使得该第二晶体管接收该禁能电压而不开启；该第三晶体管接收该开启电压并开启；以及，该第二控制电路提供逻辑低电平至该输出端，使得该输出端输出该逻辑低电平；其中，该禁能电压小于等于该高电压。
26.如权利要求21所述的电压切换电路，其中在该读取模式时，该第一晶体管不开启；该致能信号为该逻辑高电平，使得该第二晶体管不开启；该第三晶体管接收该逻辑高电平而不开启；以及，该第二控制电路提供读取电压至该输出端，使得该输出端输出该读取电压。
27.如权利要求20所述的电压切换电路，其中该第二控制电路包括：
第六晶体管，漏极连接至该输出端，栅极接收该逻辑高电平，源极连接至节点b3；
第七晶体管，漏极连接至该节点b3，源极接收一输入信号，栅极接收反相的该输入信号；以及
第八晶体管，漏极连接至该节点b3，栅极接收读取信号，源极接收读取电压。
28.如权利要求27所述的电压切换电路，其中在该编程模式或该抹除模式，且该记忆胞为选定记忆胞时，该输入信号为该逻辑高电平，该读取信号为逻辑低电平，使得该第七晶体管与该第八晶体管皆不开启。
29.如权利要求27所述的电压切换电路，其中在该编程模式或该抹除模式，且该记忆胞为非选定记忆胞时，该输入信号与该读取信号为逻辑低电平，使得该第七晶体管开启，且该第八晶体管不开启。
30.如权利要求27所述的电压切换电路，其中于该读取模式时，该读取信号与该输入信号为该逻辑高电平，使得该第八晶体管开启，且该第七晶体管不开启。
CN201410794609.0A 2014-07-07 2014-12-18 电压切换电路 Active CN105280230B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201462021216P 2014-07-07 2014-07-07
US62/021,216 2014-07-07

Publications (2)

Publication Number Publication Date
CN105280230A CN105280230A (zh) 2016-01-27
CN105280230B true CN105280230B (zh) 2019-04-12

Family

ID=54932468

Family Applications (5)

Application Number Title Priority Date Filing Date
CN201410794609.0A Active CN105280230B (zh) 2014-07-07 2014-12-18 电压切换电路
CN201410808995.4A Active CN105281564B (zh) 2014-07-07 2014-12-23 四相电荷泵电路
CN201510029253.6A Pending CN105305812A (zh) 2014-07-07 2015-01-21 电荷泵装置
CN201510093032.5A Active CN105304131B (zh) 2014-07-07 2015-03-02 运用于记忆胞阵列的电荷泵系统及其相关控制方法
CN201510393525.0A Active CN105244051B (zh) 2014-07-07 2015-07-07 感测放大器

Family Applications After (4)

Application Number Title Priority Date Filing Date
CN201410808995.4A Active CN105281564B (zh) 2014-07-07 2014-12-23 四相电荷泵电路
CN201510029253.6A Pending CN105305812A (zh) 2014-07-07 2015-01-21 电荷泵装置
CN201510093032.5A Active CN105304131B (zh) 2014-07-07 2015-03-02 运用于记忆胞阵列的电荷泵系统及其相关控制方法
CN201510393525.0A Active CN105244051B (zh) 2014-07-07 2015-07-07 感测放大器

Country Status (3)

Country Link
US (5) US20160006348A1 (zh)
CN (5) CN105280230B (zh)
TW (5) TWI517541B (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9577626B2 (en) * 2014-08-07 2017-02-21 Skyworks Solutions, Inc. Apparatus and methods for controlling radio frequency switches
US9467124B2 (en) 2014-09-30 2016-10-11 Skyworks Solutions, Inc. Voltage generator with charge pump and related methods and apparatus
US9478308B1 (en) * 2015-05-26 2016-10-25 Intel IP Corporation Programmable memory device sense amplifier
KR20160138618A (ko) * 2015-05-26 2016-12-06 에스케이하이닉스 주식회사 내부전압 발생 장치
KR101699528B1 (ko) * 2015-06-30 2017-01-24 삼성전자 주식회사 자기 공명 영상 장치 및 자기 공명 영상의 생성 방법
US9847133B2 (en) 2016-01-19 2017-12-19 Ememory Technology Inc. Memory array capable of performing byte erase operation
US10511742B2 (en) * 2016-02-11 2019-12-17 DISH Technologies L.L.C. Private information management system and methods
CN107306082B (zh) * 2016-04-18 2020-05-22 晶门科技（深圳）有限公司 电荷泵电路
CN105720813A (zh) * 2016-04-22 2016-06-29 中国科学院微电子研究所 一种电荷泵电路
US9917509B2 (en) 2016-05-26 2018-03-13 Himax Technologies Limited Charge pump circuit outputting high voltage without high voltage-endurance electric devices
US9633734B1 (en) * 2016-07-14 2017-04-25 Ememory Technology Inc. Driving circuit for non-volatile memory
KR102643712B1 (ko) * 2016-10-26 2024-03-06 에스케이하이닉스 주식회사 센스 앰프, 이를 포함하는 비휘발성 메모리 장치 및 시스템
CN106782657A (zh) * 2016-12-30 2017-05-31 合肥恒烁半导体有限公司 适用nor闪存芯片的高压瞬时增强电路
US10249346B2 (en) * 2017-07-13 2019-04-02 Winbond Electronics Corp. Power supply and power supplying method thereof for data programming operation
US10109620B1 (en) * 2017-07-26 2018-10-23 Globalfoundries Inc. Method for reducing switch on state resistance of switched-capacitor charge pump using self-generated switching back-gate bias voltage
CN109842294B (zh) * 2017-11-24 2020-05-15 力旺电子股份有限公司 四相电荷泵电路
US11063772B2 (en) * 2017-11-24 2021-07-13 Ememory Technology Inc. Multi-cell per bit nonvolatile memory unit
JP6482690B1 (ja) * 2018-01-11 2019-03-13 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
US20190311749A1 (en) * 2018-04-09 2019-10-10 Anaflash Inc. Logic Compatible Embedded Flash Memory
CN108320763B (zh) * 2018-04-12 2019-02-22 武汉新芯集成电路制造有限公司 电荷泵漏电流调节电路
US10355671B1 (en) * 2018-06-04 2019-07-16 Little Dragon IP Holding LLC Low power flip-flop circiut
US10892021B2 (en) * 2018-06-05 2021-01-12 Sandisk Technologies Llc On-die capacitor for a memory device
US10811952B2 (en) * 2018-09-05 2020-10-20 Cypress Semiconductor Corporation Systems, methods, and devices for fast wakeup of DC-DC converters including feedback regulation loops
US10847227B2 (en) * 2018-10-16 2020-11-24 Silicon Storage Technology, Inc. Charge pump for use in non-volatile flash memory devices
CN109286314B (zh) * 2018-10-24 2020-06-19 华南理工大学 一种全n型四相位时钟电荷泵
JP7292872B2 (ja) * 2018-12-25 2023-06-19 キヤノン株式会社 情報処理装置および情報処理装置の制御方法
CN109713892B (zh) * 2018-12-29 2020-10-30 普冉半导体(上海)股份有限公司 一种电荷泵放电电路及其放电方法
CN111798905B (zh) * 2020-07-01 2021-03-16 深圳市芯天下技术有限公司 减少非型闪存编程时间的方法、系统、存储介质和终端
US11308996B2 (en) * 2020-07-14 2022-04-19 Ememory Technology Inc. Sensing circuit and method for multi-level memory cell
US11462900B2 (en) * 2020-12-07 2022-10-04 Amazing Microelectronic Corp. Bus driving device
US11545231B2 (en) * 2021-02-09 2023-01-03 Micron Technology, Inc. Reset read disturb mitigation
CN118117874B (zh) * 2024-04-29 2024-07-09 深圳市爱普特微电子有限公司 用于负压电荷泵的可级联的降压电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09191244A (ja) * 1996-01-09 1997-07-22 Mitsubishi Electric Corp レベル変換回路
CN101241763A (zh) * 2007-02-06 2008-08-13 美格纳半导体有限会社 半导体存储器件
CN102893523A (zh) * 2010-03-03 2013-01-23 新思科技有限公司 高压切换电路

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5690483A (en) * 1979-12-19 1981-07-22 Fujitsu Ltd Address buffer circuit
US4490629A (en) 1982-05-10 1984-12-25 American Microsystems, Inc. High voltage circuits in low voltage CMOS process
IT1239781B (it) * 1990-05-08 1993-11-15 Texas Instruments Italia Spa Circuito e metodo per commutare selettivamente tensioni negative in circuiti integrati cmos
JPH0774616A (ja) 1993-07-06 1995-03-17 Seiko Epson Corp 信号電圧レベル変換回路及び出力バッファ回路
EP0788111B1 (en) * 1996-02-05 2002-11-13 STMicroelectronics S.r.l. Drive circuit for memory line decoder driver
WO1997030455A1 (en) * 1996-02-15 1997-08-21 Advanced Micro Devices, Inc. Low supply voltage negative charge pump
JP3094905B2 (ja) * 1996-03-28 2000-10-03 日本電気株式会社 不揮発性半導体記憶装置
US5821800A (en) 1997-02-11 1998-10-13 Advanced Micro Devices, Inc. High-voltage CMOS level shifter
JPH11317656A (ja) * 1998-05-06 1999-11-16 Oki Electric Ind Co Ltd 入力回路
US6452438B1 (en) * 2000-12-28 2002-09-17 Intel Corporation Triple well no body effect negative charge pump
TW465188B (en) * 2001-01-02 2001-11-21 Faraday Tech Corp Clock gate buffer circuit
US6438032B1 (en) * 2001-03-27 2002-08-20 Micron Telecommunications, Inc. Non-volatile memory with peak current noise reduction
TW516267B (en) * 2002-01-16 2003-01-01 Winbond Electronics Corp Dynamic pre-charging current sensing amplifier
US7046568B2 (en) * 2002-09-24 2006-05-16 Sandisk Corporation Memory sensing circuit and method for low voltage operation
US6878981B2 (en) * 2003-03-20 2005-04-12 Tower Semiconductor Ltd. Triple-well charge pump stage with no threshold voltage back-bias effect
ITRM20030338A1 (it) * 2003-07-11 2005-01-12 Micron Technology Inc Circuito di generazione e regolazione di alta tensione
US7145370B2 (en) 2003-09-05 2006-12-05 Impinj, Inc. High-voltage switches in single-well CMOS processes
US7580311B2 (en) 2004-03-30 2009-08-25 Virage Logic Corporation Reduced area high voltage switch for NVM
US7030683B2 (en) * 2004-05-10 2006-04-18 Sandisk Corporation Four phase charge pump operable without phase overlap with improved efficiency
JP2005339658A (ja) * 2004-05-26 2005-12-08 Toshiba Corp 昇圧回路
TWI261407B (en) * 2004-08-03 2006-09-01 Ememory Technology Inc Charge pump circuit
US7301388B2 (en) * 2004-12-22 2007-11-27 Mosel Vitelic Corporation Charge pump with ensured pumping capability
US7595682B2 (en) * 2005-02-24 2009-09-29 Macronix International Co., Ltd. Multi-stage charge pump without threshold drop with frequency modulation between embedded mode operations
SG130050A1 (en) * 2005-08-26 2007-03-20 Bluechips Technology Pte Ltd A high voltage charge pump with wide range of supply voltage
JP2007280505A (ja) * 2006-04-06 2007-10-25 Toshiba Corp 半導体記憶装置
US7626865B2 (en) 2006-06-13 2009-12-01 Micron Technology, Inc. Charge pump operation in a non-volatile memory device
TWI312154B (en) * 2006-07-20 2009-07-11 Ind Tech Res Inst Multiple state sense amplifier for memory architecture
KR100816168B1 (ko) * 2006-09-29 2008-03-21 주식회사 하이닉스반도체 반도체 소자의 고전압 발생 장치
US7443735B2 (en) 2006-12-22 2008-10-28 Sandisk Corporation Method of reducing wordline recovery time
US7542351B2 (en) * 2007-05-31 2009-06-02 Freescale Semiconductor, Inc. Integrated circuit featuring a non-volatile memory with charge/discharge ramp rate control and method therefor
KR100865852B1 (ko) * 2007-08-08 2008-10-29 주식회사 하이닉스반도체 레귤레이터 및 고전압 발생기
CN101364424A (zh) * 2007-08-10 2009-02-11 财团法人工业技术研究院 相变存储器的感测电路及方法
US8254178B2 (en) 2007-08-27 2012-08-28 Infineon Technologies Ag Self-timed integrating differential current
US7642815B2 (en) * 2007-09-14 2010-01-05 Atmel Corporation Sense amplifier
US8218377B2 (en) * 2008-05-19 2012-07-10 Stmicroelectronics Pvt. Ltd. Fail-safe high speed level shifter for wide supply voltage range
US20090296506A1 (en) * 2008-05-28 2009-12-03 Macronix International Co., Ltd. Sense amplifier and data sensing method thereof
JP2009289979A (ja) * 2008-05-29 2009-12-10 Panasonic Corp 昇圧回路
KR101504587B1 (ko) * 2008-08-12 2015-03-23 삼성전자주식회사 음 전원전압 발생회로 및 이를 포함하는 반도체 집적회로
US8125835B2 (en) * 2008-09-22 2012-02-28 Cypress Semiconductor Corporation Memory architecture having two independently controlled voltage pumps
US7944754B2 (en) * 2008-12-31 2011-05-17 Sandisk Corporation Non-volatile memory and method with continuous scanning time-domain sensing
CN102820056B (zh) * 2011-06-07 2015-05-20 中国科学院上海微系统与信息技术研究所 相变存储器的数据读出电路
US9059630B2 (en) * 2011-08-31 2015-06-16 Knowles Electronics, Llc High voltage multiplier for a microphone and method of manufacture
CN103247328B (zh) * 2012-02-09 2016-09-14 北京兆易创新科技股份有限公司 一种存储单元的识别方法及一种灵敏放大器
KR20130093303A (ko) * 2012-02-14 2013-08-22 에스케이하이닉스 주식회사 전하 펌프 장치 및 그 단위 셀
CN103780256B (zh) * 2014-01-07 2017-02-01 上海华虹宏力半导体制造有限公司 电荷泵系统及存储器
CN103812332B (zh) * 2014-03-05 2016-04-13 上海华虹宏力半导体制造有限公司 一种电荷泵电路及存储器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09191244A (ja) * 1996-01-09 1997-07-22 Mitsubishi Electric Corp レベル変換回路
CN101241763A (zh) * 2007-02-06 2008-08-13 美格纳半导体有限会社 半导体存储器件
CN102893523A (zh) * 2010-03-03 2013-01-23 新思科技有限公司 高压切换电路

Also Published As

Publication number Publication date
TW201603461A (zh) 2016-01-16
US20160005441A1 (en) 2016-01-07
US20160006349A1 (en) 2016-01-07
CN105304131A (zh) 2016-02-03
CN105281564A (zh) 2016-01-27
TWI531143B (zh) 2016-04-21
CN105304131B (zh) 2019-04-12
TWI517541B (zh) 2016-01-11
US20160005487A1 (en) 2016-01-07
CN105281564B (zh) 2018-05-25
US9245596B1 (en) 2016-01-26
TWI564910B (zh) 2017-01-01
CN105280230A (zh) 2016-01-27
TW201603460A (zh) 2016-01-16
TW201603462A (zh) 2016-01-16
CN105244051B (zh) 2018-05-25
TW201603043A (zh) 2016-01-16
US20160006348A1 (en) 2016-01-07
CN105305812A (zh) 2016-02-03
TWI542130B (zh) 2016-07-11
US9305611B2 (en) 2016-04-05
US20160005486A1 (en) 2016-01-07
TWI545573B (zh) 2016-08-11
TW201603024A (zh) 2016-01-16
US9224490B1 (en) 2015-12-29
CN105244051A (zh) 2016-01-13

Similar Documents

Publication Publication Date Title
CN105280230B (zh) 电压切换电路
CN106981311B (zh) 电压切换电路
CN107210056A (zh) 使用互补电压电源的分裂栅闪存系统
CN104285257B (zh) 非易失性存储器装置及其操作方法
EP3109864A1 (en) Resistor switching circuit, storage circuit, and consumable chip
CN103094285B (zh) 非挥发存储单元
KR20180014076A (ko) 플래시 메모리 시스템에 대한 저전력 동작
CN107077891A (zh) 非易失性分裂栅存储器装置及其操作方法
KR101357847B1 (ko) 싱글 폴리 이이피롬 메모리
CN106463159B (zh) 用于嵌入式闪存装置的改进的通电次序
CN101573764A (zh) 双晶体管nor式非挥发性内存单元数组与双晶体管nor式非挥发性内存的数据处理方法
CN103165621A (zh) 电可擦可编程只读存储器
CN102118156A (zh) 一种用于otp外围电路的电平转换电路及转换方法
KR102115639B1 (ko) 전원 스위치 회로
CN104051007A (zh) 一种非挥发性多次可编程存储器
CN106057238B (zh) 闪存单元的操作方法
CN106384605A (zh) 一种低功耗非易失性电子可编程存储器
CN101650971B (zh) 非易失性半导体存储电路
CN103312311B (zh) 一种用于电平转换的集成电路及其方法
KR20130056545A (ko) 싱글 폴리 ｅｅｐｒｏｍ
CN103928053B (zh) 低功耗单栅非挥发性存储器
JPH0268797A (ja) 半導体集積回路
US11817149B2 (en) Non volatile static random access memory device and corresponding control method
CN103680621A (zh) 具有电荷泵的nvm及其方法
CN104851461A (zh) 一次编程存储电路及其操作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant