CN102118156A - 一种用于otp外围电路的电平转换电路及转换方法 - Google Patents

Abstract

本发明涉及电压电平转换电路设计领域，具体涉及一种用于OTP外围电路的电平转换电路，包括字线译码器(201)，第一级缓冲器(BUF1)，CMOS反相器(202)，第一PMOS管(T1)，第二PMOS管(T2)，第一NMOS管(T3)，第二NMOS管(T4)，第二级缓冲器(BUF2)，字线驱动电路(206)。本发明通过PMOS管和NMOS管来对电平进行调节与隔离，能够将从低电源电压工作电路的输出信号电平转换为高电源电压的信号，输入到高电源电压工作电路，解决了OTP存储器外围电路中不同电平电压之间转换与隔离的问题。

Description

一种用于OTP外围电路的电平转换电路及转换方法

技术领域

本发明涉及电压电平转换电路设计领域，具体涉及一种用于OTP外围电路的电平转换电路及转换方法。

背景技术

近年来的半导体集成电路器件中，存储的信息即使掉电也不会消失的非易挥发，OTP存储元件成为不可或缺的单元。OTP存储器广泛应用于DRAM和SRAM大容量存储器作备份，模拟电路作调谐和密钥等代码的存放，以及制造工艺中作存储履历管理信息用的ID芯片等

例如，在存储器备份用处中，作为最廉价的非易挥发存储其，一直使用一种ROM，该ROM采用通过照射激光进行烧断而不可逆地存储信息的激光熔断件。

上述激光熔断ROM中，需要特殊的熔断件烧断装置和使用该装置的烧断工艺，并且花费该部分的测试费用。激光熔断器的最小尺寸取决于使用的激光的波长，因为细微化的步骤和其他电路部分不一致，占用面积的比率逐渐变大。并且，激光熔断件因其编程方法而只能在晶圆状态编程，不能用于封装后高速测试中缺陷补救，装在芯片内的测试电路的内置自修复(Built-inself Repair)等。因此，使用激光熔断件的系统也需要装载可电编程的非挥发性存储器。为了取代这种OTP存储器，我们提出了基于纳米晶的平行栅OTP(一次可编程)存储器，该存储器由电编程，具有工艺简单，编程简单，测试简便的优点。

非挥发性存储器的主要特点是在不加电的情况下也能够长期保持存储的信息。它既有只读存储器(ROM)的特点，又有很高的存取速度，而且易于擦除和重写，功耗较小。随着多媒体应用、移动通信等对大容量、低功耗存储的需要，非挥发性存储器，特别是闪速存储器(Flash)，所占半导体器件的市场份额变得越来越大，也越来越成为一种相当重要的存储器类型。

图1是一个传统OTP存储器单元的剖面图，它由多晶硅浮栅103(Floating Gate)和控制栅101(Control gate)组成的叠栅结构。在P型半导体沉底上，在源极区105注入形成n+结构；在漏极区107注入形成n+结构。浮栅103位于源极区105和漏极区107之间的p型沉底106的上方。同时浮栅103和沉底106之间用绝缘层104隔离。在控制栅101和浮栅103之间用绝缘栅103隔离。这种叠栅结构，从控制栅101看到的存储单元的阈值电压，会随着浮栅103中电子的多少的变化而变化。

图2是NOR型OTP存储器的局部阵列结构图。存储单元的控制栅101接在相应的字线上，存储单元的漏极107接在相应的位线上，一个块中所有的存储单元的漏极105都接在同一根源线VS上。

表1是该OTP存储器在编程，读取时所需的字线，位线，源线上的典型电压。

表1

	栅压	漏管选择管的栅压	漏管选择管的漏端电压	源管选择管的栅压	漏管选择管的漏端电压
						读操作	3.6V	3.6V	0.9V	3.6V	0V
写操作	8.0V	8.0V	4.5V	4.0V	0V

传统采用漏极沟道热电子(ChannelHot Electron)注入来执行写入(Program或者Write)操作。在采用沟道热电子注入进行写入操作的过程中，漏极105加一8V的电压，控制栅101上加一8V的电压，漏极107及沉底106接地。在漏极105和控制栅101电压共同作用下，沟道中产生的热电子可以穿透隧穿氧化层注入到浮栅103中，从而实现写入操作。在读取的操作时，在漏极105加一3.3V的电压，控制栅101上加一0.9V的电压，漏极107及沉底106接地。

由此可见，当对存储器进行不同操作时，需要在存储单元的控制栅，源极，漏极，加上相应的电压。因此在不挥发存储器OTP时，就需要一个能够把输入电压转换为不同操作所需要的正高压转换电路。

在一个芯片里，如果有大小不同的高低压同时存在会引发许多安全性方面的问题。如图3所示，在A节点的两侧，分别由3.3V电压和8V电压的存在。那么对于M10，由于nodeA被8V高压所占据，那么也就是所M10的源端的P+会被耦合到高压，从而P+与下面的N型沉底PN结正相导通，引起非常大的漏电，进而引起拴锁效应，使芯片不能工作。所以，必须要有电路对高低压进行隔离。

发明内容

为了解决OTP存储器外围电路中不同电平电压之间转换与隔离的问题，本发明的目的是提供一种用于OTP外围电路的电平转换电路。

本发明的另一目的在于提供一种用于OTP外围电路的电平转换电路的转换方法。

为了达到上述目的，本发明采用的技术方案是：一种用于OTP外围电路的电平转换电路，包括字线译码器(201)，第一级缓冲器(BUF1)，反相器(202)，转换锁存模块(203)，第二级缓冲器(BUF2)，字线驱动电路(206)；

所述第一级缓冲器(BUF1)，其输入端与字线译码器(201)相连接，输出端与反相器(202)的输入端相连；

所述转换锁存模块(203)，其输入端与第一级缓冲器(BUF1)的输出信号(IN)以及输出信号(IN)通过反相器(202)输出的反向信号相连，其输出端(OUT)与第二级缓冲器(BUF2)的输入端相连；

所述第二级缓冲器(BUF2)，其输入端与转换锁存模块(203)的输出端(OUT)相连接，其输出端连入字线驱动器。

上述方案中，所述转换锁存模块(203)由第一PMOS管(T1)、第二PMOS管(T2)、第一NMOS管(T3)和第二NMOS管(T4)组成；

所述第一PMOS管(T1)，其栅端接入节点B，其漏端与第一NMOS管(T3)的漏端、电平转移电路的输出端(OUT)相连接，其源端与高压电源(VPP)相连接；

所述第二PMOS管(T2)，其栅端接入节点A，其漏端与第二NMOS管T4(207)的漏端相连接，其源端与高压电源(VPP)相连接；

所述第一NMOS管(T3)，其栅端接入反相器(202)的输出端，其源端与低电压电源(VSSH)相连接；

所述第二NMOS管(T4)，其栅端与第一级缓冲器(BUF1)的输出端相连，其源端与低电压电源(VSSH)相连接。

上述方案中，所述第一级输入缓冲器(BUF1)由反相器(INV1)和反相器(INV2)串联组成，所述反相器(INV1)和反相器(INV2)的电压分别与低压电源(VDDL)、地(VSSL)相连接。

上述方案中，所述第二级输入缓冲器(BUF2)由反相器(INV3)和反相器(INV4)串联组成，所述反相器(INV3)和反相器(INV4)的电压分别与高压电源(VPP)、地(VSSH)相连接。

一种用于OTP外围电路的电平转换电路的转换方法，当低电压信号进入该电路，经过输入缓冲以后，经过第一NMOS管(T3)的下拉作用，仍以该低电压信号经过输出缓冲器输出；但当高电压信号进入该电路，其数值为VDDL电源所提供的电压值，经过输入缓冲以后，在第一PMOS管(T1)的上拉作用下，该信号会被上拉到一个更高的信号输出，该数值为VPP电源所提供的电压值，并且由于第一PMOS管(T1)和第二PMOS管(T2)锁存了该信号，会产生稳定的高压信号经过输出缓冲器输出。

与现有技术相比，本发明技术方案产生的有益效果为：

本发明通过PMOS管和NMOS管来对电平进行调节与隔离，能够将从低电源电压工作电路的输出信号电平转换为高电源电压的信号，输入到高电源电压工作电路，解决了OTP存储器外围电路中不同电平电压之间转换与隔离的问题。

附图说明

图1是OTP存储器的截面图；

图2是传统NOR型OTP存储器阵列结构图；

图3是电源转换节点的截面图；

图4是本发明实施例提供的用于OTP外围电路的电平转换电路图；

图5是本发明实施例提供的用于OTP外围电路的电平转换电路的仿真图。

具体实施方式

下面结合附图和实施例对本发明技术方案进行详细说明。

如图4所示，图4为本发明实施例所提出的用于OTP外围电路的电平转换电路，包括字线译码器201，第一级缓冲器BUF1，CMOS反相器202，转换锁存模块203，第二级缓冲器BUF2，字线驱动电路206。第一级缓冲器BUF1，其输入端与字线译码器201相连接，输出端与反相器202的输入端相连。转换锁存模块203，其输入端与第一级缓冲器BUF1的输出信号IN以及输出信号IN通过反相器202输出的反向信号相连，其输出端OUT与第二级缓冲器BUF2的输入端相连。第二级缓冲器BUF2，其输入端与转换锁存模块203的输出端OUT相连接，其输出端连入字线驱动器。

转换锁存模块203由第一PMOS管T1、第二PMOS管T2、第一NMOS管T3和第二NMOS管T4组成。第一PMOS管T1，其栅端接入节点B，其漏端与第一NMOS管T3的漏端、电平转移电路的输出端OUT相连接，其源端与高压电源VPP相连接。第二PMOS管T2，其栅端接入节点A，其漏端与第二NMOS管T4207的漏端相连接，其源端与高压电源VPP相连接。第一NMOS管T3，其栅端接入CMOS反相器202的输出端，其源端与低电压电源VSSH相连接。第二NMOS管T4，其栅端与第一级缓冲器BUF1的输出端相连，其源端与低电压电源VSSH相连接。

第一级输入缓冲器BUF1由反相器INV1和反相器INV2串联组成，所述反相器INV1和反相器INV2的电压分别与低压电源VDDL、地VSSL相连接。第二级输入缓冲器BUF2由反相器INV3和反相器INV4串联组成，反相器INV3和反相器INV4的电压分别与高压电源VPP、地VSSH相连接。

基于上述的电路，本发明实施例还提出的一种用于OTP外围电路的电平转换电路的转换方法。

当第一级缓冲器BUF1输出的输入信号IN从低电平变成高电平时，从第一级缓冲器BUF1的反相器INV1、反相器INV2的输出，分别向第一NMOS管T3、第二NMOS管T4的栅极电压输入与输入信号IN反相和同相的信号。此时，第一NMOS管T3栅极被施加了与输入信号反相的信号，即从高电平变化成低电平的信号的第二NMOS管T4，导通电阻渐渐上升，第二NMOS管T4的漏极栅极间的电压上升。另外，栅极被施加了与输入信号IN同相的信号的第一NMOS管T3导通，其导通电阻渐渐下降，第一NMOS管T3的漏极源极间的电压下降。

伴随于以上第一NMOS管T3、第二NMOS管T4的工作，第二PMOS管T2的栅极电压下降，其漏极电压上升。由此，第一PMOS管T1的栅极电压上升，最后，当输入给第一级缓冲器BUF1的输入信号IN变成高电压时，第一NMOS管T3的漏极源极间完全导通，节点A变成0V。此外，第二NMOS管T4的漏极源极间完全不导通，并且第二PMOS管T2的源极漏极间导通，节点B的电压变得与高压VPP相等。此时，在高电源电压VPP下工作的第二级缓冲器BUF2，伴随于节点B的电压向高电源电压VPP的转变，使从输出信号端子OUT输出的输出信号的电位变成高电源电压VPP，再将该输出信号提供给未图示的高电源电压工作电路。

另一方面，当输入信号端子IN的输入信号从高电平变化成低电平时，从第一级缓冲器BUF1的反相器INV1，反相器INV2的输出，分别向第一NMOS管T3、第二NMOS管T4的栅极输入与输入信号IN反相和同相的信号。此时，栅极被施加了与输入信号反相的信号，即从低电平变化成高电平的信号的第二NMOS管T4导通，导通电阻渐渐下降，其漏极源极间的电压下降。另外，栅极被施加了与输入信号IN同相的信号的第一NMOS管T3，导通电阻渐渐上升，其漏极源极的电压上升。

伴随于以上第一NMOS管T3、第二NMOS管T4的动作，第一PMOS管T1的栅极电压下降，其漏极电压上升。由此，第二PMOS管T2的栅极电压上升。最后，当输入给第一级缓冲器BUF1的输入信号IN编程高电平时，第二NMOS管T4的漏极源极间完全导通，节点B电压变成0V。此时，在高电源电压VPP下工作的第二级缓冲器BUF2，随着节点B的电压向0V转变，使从输出信号端子OUT输出的输出信号的电位变成0V，再将该输出信号提供给未图示的高电源电压工作电路。另一方面，第一NMOS管T3的漏极源极间完全不导通，并且，第一PMOS管T1的漏极源极间导通，节点A的电压变得与高电源电压VPP相等。

这样，能够将从低电源电压工作电路的输出信号电平转换为高电源电压VPP的信号，输入到高电源电压工作电路。

以上电路的电平变化总而言之分为两步，例如在向输入信号端子IN输入的输入信号从高电平变成低电平时，第二NMOS管T4的漏极源极导通，由此，节点B的电位下降需要一步；进而，从该状态开始，第一PMOS管T1的源极漏极导通，节点A的电位从低电平变成高电平又需要一步，即，第一NMOS管T3、第二NMOS管T4和第一PMOS管T1、第二PMOS管T2的各端子的电位状态发生变化。

在本发明中，由于输入信号VDDL要远小于输出信号VPP，高信号VPP会反冲VDDL信号，这时转换锁存模块就起到隔离作用，使输入部分的P结与输出部分的N结不直接相连，而是通过一系列的缓冲和转换才连接到一起，这样就避免了漏电和拴锁效应，使电路可以稳定工作。

下面举一个具体的例子，当输入端为″0″信号时，第一NMOS管T3和第二NMOS管T4分别输入3.3V和0V，这时第一NMOS管T3打开，第二NMOS管T4管关闭，节点A被拉到0V。第一NMOS管T3和第二NMOS管的尺寸比第一PMOS管T1和第二PMOS管T2大，具有更大的驱动能力，所以该电路输出为″0″。当输入端为“1”信号时，第一NMOS管T3和第二NMOS管T4分别输入0V和3.3V，这时第二NMOS管T4打开，第一NMOS管T3关闭，此时节点B由之前的高电平被拉向低电平，当节点B的电平到达第一PMOS管T1的阈值电压时，第一PMOS管T1打开，节点A被拉高，当拉高超过第二PMOS管T2的阈值电压时，第二PMOS管T2被关闭，节点B拉低速度加快，节点A被VPP拉向8V，输出为8V，完成电平转移的过程。以上电路原理可由图5仿真结果看出。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (6)

1.一种用于OTP外围电路的电平转换电路，其特征在于：包括字线译码器(201)，第一级缓冲器(BUF1)，反相器(202)，转换锁存模块(203)，第二级缓冲器(BUF2)，字线驱动电路(206)；

所述第一级缓冲器(BUF1)，其输入端与字线译码器(201)相连接，输出端与反相器(202)的输入端相连；

所述转换锁存模块(203)，其输入端与第一级缓冲器(BUF1)的输出信号(IN)以及输出信号(IN)通过反相器(202)输出的反向信号相连，其输出端(OUT)与第二级缓冲器(BUF2)的输入端相连；

所述第二级缓冲器(BUF2)，其输入端与转换锁存模块(203)的输出端(OUT)相连接，其输出端连入字线驱动器。

2.根据权利要求1所述的用于OTP外围电路的电平转换电路，其特征在于：所述转换锁存模块(203)由第一PMOS管(T1)、第二PMOS管(T2)、第一NMOS管(T3)和第二NMOS管(T4)组成；

所述第一PMOS管(T1)，其栅端接入节点B，其漏端与第一NMOS管(T3)的漏端、电平转移电路的输出端(OUT)相连接，其源端与高压电源(VPP)相连接；

所述第二PMOS管(T2)，其栅端接入节点A，其漏端与第二NMOS管T4(207)的漏端相连接，其源端与高压电源(VPP)相连接；

所述第一NMOS管(T3)，其栅端接入反相器(202)的输出端，其源端与低电压电源(VSSH)相连接；

所述第二NMOS管(T4)，其栅端与第一级缓冲器(BUF1)的输出端相连，其源端与低电压电源(VSSH)相连接。

3.

根据权利要求1所述的用于OTP外围电路的电平转换电路，其特征在于：所述第一级输入缓冲器(BUF1)由反相器(INV1)和反相器(INV2)串联组成，所述反相器(INV1)和反相器(INV2)的电压分别与低压电源(VDDL)、地(VSSL)相连接。

4.根据权利要求1所述的用于OTP外围电路的电平转换电路，其特征在于：所述第二级输入缓冲器(BUF2)由反相器(INV3)和反相器(INV4)串联组成，所述反相器(INV3)和反相器(INV4)的电压分别与高压电源(VPP)、地(VSSH)相连接。

5.一种用于OTP外围电路的电平转换电路的转换方法，其特征在于：当低电压信号进入该电路，经过第一级缓冲器(BUF1)以后，再经转换锁存模块(203)进行仍以所述低电压信号经过第二级缓冲器(BUF2)输出；当高电压信号进入该电路，经过第一级缓冲器(BUF1)以后，再经转换锁存模块(203)进行转换锁存，所述高电压信号会被上拉到一个更高的信号经过第二级缓冲器(BUF2)输出。

6.根据权利要求5所述的用于OTP外围电路的电平转换电路的转换方法，其特征在于：所述转换方法具体步骤包括，当低电压信号进入该电路，经过第一级缓冲器(BUF1)以后，再经第一NMOS管(T3)的下拉作用，仍以所述低电压信号经过第二级缓冲器(BUF2)输出，该低电压信号通过第一PMOS管(T1)和第二PMOS管(T2)进行锁存，通过第二NMOS管(T4)稳压；当高电压信号进入该电路，所述高电压信号数值为VDDL电源所提供的电压值，经过第一级缓冲器(BUF1)以后，在第一PMOS管(T1)的上拉作用下，所述高电压信号会被上拉到一个更高的信号输出，上拉后的电压信号数值为VPP电源所提供的电压值，所述上拉后的电压信号通过第一PMOS管(T1)和第二PMOS管(T2)进行锁存，以稳定的高压信号经过第二级缓冲器(BUF2)输出。

Images