TWI553655B - 動態隨機存取記憶體字元線控制電路、動態隨機存取記憶體模組及動態隨機存取記憶體字元線電壓控制方法 - Google Patents

動態隨機存取記憶體字元線控制電路、動態隨機存取記憶體模組及動態隨機存取記憶體字元線電壓控制方法 Download PDF

Info

Publication number
TWI553655B
TWI553655B TW104106268A TW104106268A TWI553655B TW I553655 B TWI553655 B TW I553655B TW 104106268 A TW104106268 A TW 104106268A TW 104106268 A TW104106268 A TW 104106268A TW I553655 B TWI553655 B TW I553655B
Authority
TW
Taiwan
Prior art keywords
signal
control signal
word line
line voltage
random access
Prior art date
Application number
TW104106268A
Other languages
English (en)
Other versions
TW201624482A (zh
Inventor
許庭碩
陳至仁
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Publication of TW201624482A publication Critical patent/TW201624482A/zh
Application granted granted Critical
Publication of TWI553655B publication Critical patent/TWI553655B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Power Engineering (AREA)

Description

動態隨機存取記憶體字元線控制電路、動態隨機存取記憶體模組及動態隨機存取記憶體字元線電壓控制方法
本發明是關於動態隨機存取記憶體(DRAM)模組，特別是關於一種DRAM字元線控制電路。
藉由低成本及高密度的優勢，DRAM被廣泛地使用於各式電子產品(例如：筆記型電腦、平板電腦及智慧型手機)。然而，為了維持存取其中的資料，DRAM需要頻繁地(每秒數百次)被更新。因此，包含DRAM模組的電子產品將需要額外的功耗。
為了達到行動裝置對低功耗的要求，如何降低DRAM模組的功耗實屬當前重要研發課題之一。
根據本發明之一實施例，本揭露內容係關於一種DRAM字元線電壓控制電路。DRAM字元線電壓控制電路包括感測模組、振盪器以及充電泵。感測模組係用以接收 第一控制信號及對應於字元線電壓信號的回授信號，並根據第一控制信號及對應於字元線電壓信號的回授信號產生第二控制信號。振盪器電性連接至感測模組。振盪器係用以接收第二控制信號，並當第二控制信號被致能時輸出振盪信號。充電泵電性連接至振盪器。充電泵係用以當振盪器輸出振盪信號時增加字元線電壓信號之一電壓。
根據本發明之一實施例，本揭露內容係關於一種DRAM字元線電壓控制方法，包含以下步驟：接收第一控制信號及對應於字元線電壓信號的回授信號；依據第一控制信號及對應於字元線電壓信號的回授信號，產生第二控制信號；接收第二控制信號，並於第二控制信號被致能時輸出振盪信號；以及當振盪器輸出振盪信號時，增加字元線電壓信號的電壓值。
依據本發明之另一實施例，本揭露內容係關於一種DRAM模組。DRAM模組包括感測模組、振盪器及充電泵。感測模組用以接收第一控制信號及對應於字元線電壓信號的回授信號，並依據第一控制信號及對應於字元線電壓信號的回授信號產生第二控制信號。振盪器電性連接至感測模組。振盪器係用以接收第二控制信號並於第二控制信號被致能時輸出一振盪信號。充電泵電性連接至振盪器。充電泵係用以當振盪器輸出振盪信號時增加字元線電壓信號之電壓值。
藉由本發明所揭露之技術，DRAM字元線電壓控制電路的功耗可被降低25.8%。如此一來，DRAM中 IDD6的功耗亦可有效地被降低。
以下將以實施方式對上述之說明作詳細的描述，並對本發明之技術方案提供進一步的解釋。
100、100a‧‧‧DRAM字元線電壓控制電路
105‧‧‧第一控制信號
107‧‧‧回授信號
110‧‧‧感測模組
115‧‧‧第二控制信號
120‧‧‧振盪器
125‧‧‧振盪信號
130‧‧‧充電泵
210‧‧‧控制模組
300‧‧‧字元線電壓
310‧‧‧信號
400‧‧‧字元線電壓
410‧‧‧信號
420‧‧‧第一控制信號
502~508‧‧‧步驟
為了讓本發明之上述和其他目的、特徵、優點與實施例更明顯易懂，所附圖示之說明如下：第1圖係依照本發明一實施例所繪製的DRAM字元線電壓控制電路之示意圖；第2圖係依照本發明一實施例所繪製的DRAM字元線電壓控制電路之示意圖；第3圖係字元線電壓及傳統DRAM字元線電壓控制電路中用以增加字元線電壓之電壓值的振盪器輸出信號之示意圖；第4圖係依照本發明一實施例所繪製的第一控制信號、字元線電壓及用以增加字元線電壓之電壓值的振盪器輸出信號之示意圖；以及第5圖係依照本發明一實施例所繪製的DRAM字元線控制方法之流程圖。
下文係舉實施例配合所附圖式作詳細說明，但所提供之實施例並非用以限制本發明所涵蓋的範圍，而結構操作之描述非用以限制其執行之順序，任何由元件重新組合 之結構，所產生具有均等功效的裝置，皆為本發明所涵蓋的範圍。此外，圖式僅以說明為目的，並未依照原尺寸作圖。為使便於理解，下述說明中相同元件將以相同之符號標示來說明。
關於本文中所使用之『第一』、『第二』、…等，並非特別指稱次序或順位的意思，亦非用以限定本發明，其僅僅是為了區別以相同技術用語描述的元件或操作而已。
另外，關於本文中所使用之『耦接』或『連接』，均可指二或多個元件相互直接作實體或電性接觸，或是相互間接作實體或電性接觸，亦可指二或多個元件相互操作或動作。
請參照第1圖。第1圖係根據本揭露內容一實施例所繪示的DRAM字元線電壓控制電路100之示意圖。在此實施例中，DRAM字元線電壓控制電路100係置於DRAM模組(未繪示)中。DRAM字元線電壓控制電路100包括感測模組110、振盪器120及充電泵130。
感測模組110係用以接收第一控制信號105及對應於字元線電壓信號(未繪示)的回授信號107，並根據第一控制信號105及對應於字元線電壓信號的回授信號107產生第二控制信號115。
振盪器120電性連接至感測模組110。振盪器120用以接收第二控制信號115，並當第二控制信號115被致能時輸出一振盪信號125。振盪信號125可以是週期脈 波，但不以此為限。
充電泵130電性連接至振盪器120。充電泵130用以當振盪器120輸出振盪信號125時增加上述字元線電壓信號之電壓值。
在本揭露內容一實施例中，感測模組110進一步用以當第一控制信號105被致能且對應於字元線電壓信號的回授信號107小於一臨界電壓時，致能第二控制信號115。臨界電壓可以是3.2伏特，但不以此為限。因此，當第一控制信號105被致能，且對應於字元線電壓信號的回授信號107小於臨界電壓時，由振盪器120接收的第二控制信號115被致能。如此一來，振盪器120輸出振盪信號125，且充電泵130增加字元線電壓信號之電壓值。
在本揭露內容一實施例中，第一控制信號於至少一個DRAM更新週期的期間被致能。在本揭露內容另一實施例中，第一控制信號被致能長達至少一個DRAM更新週期中的一段期間。如此一來，倘若於至少一個DRAM更新週期的期間，對應於字元線電壓信號的回授信號107小於臨界電壓，則感測模組110致能第二控制信號115，且充電泵130增加字元線電壓信號之電壓值。
在本揭露內容一實施例中，第一控制信號105於至少一個DRAM自我更新週期的期間被禁能。在本揭露內容另一實施例中，第一控制信號105被禁能長達至少一個DRAM自我更新週期中的一段期間。因此，即使於至少一個DRAM自我更新週期的期間，對應於字元線電壓信號的 回授信號107小於臨界電壓，振盪器120亦不會輸出振盪信號，且充電泵也不會增加字元線電壓信號的電壓值。如此一來，於至少一個DRAM自我更新週期的期間中，增加字元線電壓信號電壓所需的功耗可被節約。
請參照第2圖。第2圖係依照本發明一實施例所繪製的DRAM字元線電壓控制電路110a之示意圖。與繪製於第1圖的DRAM字元線電壓控制電路110相比，DRAM字元線電壓控制電路110a進一步包括控制模組210。
控制模組210電性連接至感測模組110。控制模組210係用以產生第一控制信號105。
在本揭露內容一實施例中，控制模組210進一步用以於至少一個DRAM更新週期的期間致能第一控制信號105。在本揭露內容另一實施例中，控制模組210係用以於至少一個DRAM自我更新週期的期間禁能第一控制信號105。
請參照第3圖。第3圖係繪示字元線電壓300及傳統DRAM字元線電壓控制電路中用以增加字元線電壓300之電壓值的振盪器所輸出的信號310之示意圖。
在第3圖中時間週期5微秒至25微秒區間，振盪器輸出8次振盪信號(第3圖箭頭所指處)，且字元線電壓300的電壓值因而增加8次。
請參照第4圖。第4圖係依照本發明一實施例所繪製的第一控制信號420、字元線電壓400及用以增加字元線電壓400之電壓值的振盪器輸出的信號410之示意圖。
在第4圖中時間週期5微秒至25微秒區間，第1控制信號於時間週期A、B間被致能(時間週期A、B區間可以是DRAM更新週期的期間或DRAM更新週期中的一段時間)。如此一來，振盪器僅輸出2次振盪信號(第4圖箭頭所指處)，且字元線電壓400的電壓值僅因而增加2次。根據實驗結果，DRAM字元線電壓控制電路的功耗可被降低25.8%。
請參照第5圖。第5圖係依照本發明一實施例所繪製的DRAM字元線控制方法之流程圖。DRAM字元線電壓控制方法可以用第1圖的DRAM字元線電壓控制電路100實現，但不以此為限。為了方便及清楚說明起見，在此假設DRAM字元線控制方法係由第1圖的DRAM字元線電壓控制電路100實現。
在步驟502中，感測模組110接收第一控制信號105及對應於字元線電壓信號的回授信號107。在步驟504中，感測模組110根據第一控制信號105及對應於字元線電壓信號的回授信號107產生第二控制信號115。
在步驟506中，振盪器120接收第二控制信號115，並當第二控制信號115被致能時，輸出振盪信號125。在步驟508中，當振盪器120輸出振盪信號125時，充電泵130增加字元線電壓信號之電壓值。
藉由本發明所揭露之技術，DRAM字元線電壓控制電路的功耗可被降低25.8%。如此一來，可有效降低DRAM模組中IDD6的功耗。
儘管本文已參閱附圖詳細描述了本發明之說明 性實施例，但應瞭解，本發明並不限於彼等相同的實施例。在不脫離由所附申請專利範圍定義之本發明之範疇及精神的情況下，熟習此項技術者可對本發明進行各種改變及修改。
100‧‧‧DRAM字元線電壓控制電路
105‧‧‧第一控制信號
107‧‧‧回授信號
115‧‧‧第一控制信號
125‧‧‧第二控制信號
110‧‧‧感測模組
120‧‧‧振盪器
130‧‧‧充電泵

Claims (18)

  1. 一種動態隨機存取記憶體字元線電壓控制電路，包括：一感測模組，用以接收一第一控制信號及對應於一字元線電壓信號之一回授信號，並依據該第一控制信號及對應於該字元線電壓信號的該回授信號產生一第二控制信號；一振盪器，電性連接至該感測模組，該振盪器用以接收該第二控制信號並當該第二控制訊號被致能時輸出一振盪信號；一充電泵，電性連接至該振盪器，該充電泵用以當該振盪器輸出該振盪信號時增加該字元線電壓信號之一電壓值，其中該感測模組更用以於該第一控制信號被致能且對應於該字元線電壓信號的該回授信號小於一臨界電壓時，致能該第二控制信號。
  2. 如請求項1所述的動態隨機存取記憶體字元線電壓控制電路，其中該第一控制信號係於至少一個動態隨機存取記憶體更新週期的期間被致能。
  3. 如請求項1所述的動態隨機存取記憶體字元線電壓控制電路，其中該第一控制信號被致能長達至少一個動態隨機存取記憶體更新週期中的一段時間。
  4. 如請求項1所述的動態隨機存取記憶體字元線電壓控制電路，其中該第一控制信號係於至少一個動態隨機存取記憶體自我更新週期的期間被禁能。
  5. 如請求項1所述的動態隨機存取記憶體字元線電壓控制電路，其中該第一控制信號被禁能長達至少一個動態隨機存取記憶體自我更新週期中的一段時間。
  6. 如請求項1所述的動態隨機存取記憶體字元線電壓控制電路，其進一步包括：一控制模組，電性連接至該感測模組，該控制模組用以產生該第一控制信號。
  7. 如請求項4所述的動態隨機存取記憶體字元線電壓控制電路，其中該控制模組進一步用以於至少一個動態隨機存取記憶體更新週期的期間致能該第一控制信號。
  8. 如請求項7所述的動態隨機存取記憶體字元線電壓控制電路，其中該控制模組係用以於至少一個動態隨機存取記憶體自我更新週期的期間禁能該第一控制信號。
  9. 一種控制動態隨機存取記憶體字元線電壓的方法，包括： 接收一第一控制信號及對應於一字元線電壓信號之一回授信號；依據該第一控制信號及對應於該字元線電壓信號的該回授信號，產生一第二控制信號，更包括：當該第一控制信號被致能且對應於該字元線電壓信號的該回授信號小於一臨界電壓時，致能該第二控制信號；接收該第二控制信號，並當該第二控制信號被致能時，輸出一振盪信號；以及當該振盪器輸出該振盪信號時，增加該字元線電壓信號之一電壓值。
  10. 如請求項9所述的方法，其中該第一控制信號係於至少一個動態隨機存取記憶體更新週期的期間被致能。
  11. 如請求項9所述的方法，其中該第一控制信號係於至少一個動態隨機存取記憶體自我更新週期的期間被禁能。
  12. 一種動態隨機存取記憶體模組，包括：一感測模組，用以接收一第一控制信號及對應於一字元線電壓信號之一回授信號，並依據該第一控制信號及對應於該字元線電壓信號的該回授信號產生一第二控制信號； 一振盪器，電性連接至該感測模組，該振盪器用以接收該第二控制信號，並當該第二控制信號被致能時輸出一振盪信號；以及一充電泵，電性連接至該振盪器，該充電泵用以當該振盪器輸出該振盪信號時增加該字元線電壓信號之一電壓值。
  13. 如請求項12所述的動態隨機存取記憶體模組，其中該感測模組進一步用以當該第一控制信號被致能且對應於該字元線電壓信號的該回授信號小於一臨界電壓時，致能該第二控制信號。
  14. 如請求項13所述的動態隨機存取記憶體模組，其中該第一控制信號係於至少一個動態隨機存取記憶體更新週期的期間被致能。
  15. 如請求項13所述的動態隨機存取記憶體模組，其中該第一控制信號於至少一個動態隨機存取記憶體自我更新週期的期間被禁能。
  16. 如請求項13所述的動態隨機存取記憶體模組，其進一步包括：一控制模組，電性連接至該感測模組，該控制模組用以產生該第一控制信號。
  17. 如請求項16所述的動態隨機存取記憶體模組，其中該控制模組進一步用以於至少一個動態隨機存取記憶體更新週期的期間致能該第一控制信號。
  18. 如請求項16所述的動態隨機存取記憶體模組，其中該控制模組用以於至少一個動態隨機存取記憶體自我更新週期的期間禁能該第一控制信號。
TW104106268A 2014-12-31 2015-02-26 動態隨機存取記憶體字元線控制電路、動態隨機存取記憶體模組及動態隨機存取記憶體字元線電壓控制方法 TWI553655B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/586,995 US9318186B1 (en) 2014-12-31 2014-12-31 DRAM wordline control circuit, DRAM module and method of controlling DRAM wordline voltage

Publications (2)

Publication Number Publication Date
TW201624482A TW201624482A (zh) 2016-07-01
TWI553655B true TWI553655B (zh) 2016-10-11

Family

ID=55700088

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104106268A TWI553655B (zh) 2014-12-31 2015-02-26 動態隨機存取記憶體字元線控制電路、動態隨機存取記憶體模組及動態隨機存取記憶體字元線電壓控制方法

Country Status (3)

Country Link
US (1) US9318186B1 (zh)
CN (1) CN106158002B (zh)
TW (1) TWI553655B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10348194B1 (en) * 2018-06-19 2019-07-09 Nanya Technology Corporation Pump circuit in a dram, and method for controlling an overall pump current
US20200381995A1 (en) * 2019-05-27 2020-12-03 Nanya Technology Corporation Voltage supply device and operation method thereof
US10868467B1 (en) * 2019-09-22 2020-12-15 Nanya Technology Corporation Pump circuit, pump device, and operation method of pump circuit

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5955914A (en) * 1998-03-25 1999-09-21 Integrated Silicon Solution, Inc. Voltage regulator for a voltage pump in a DRAM
US20080137429A1 (en) * 2004-11-30 2008-06-12 Masaaki Terasawa Data processing device
US20110085389A1 (en) * 2009-10-09 2011-04-14 Khellah Muhammad M Method and system to lower the minimum operating voltage of a memory array
US20130070540A1 (en) * 2011-09-19 2013-03-21 Mosaid Technologies Incorporated Voltage regulation for 3d packages and method of manufacturing same
US8797106B2 (en) * 2012-03-28 2014-08-05 Micron Technology, Inc. Circuits, apparatuses, and methods for oscillators

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100680503B1 (ko) * 2004-11-08 2007-02-08 주식회사 하이닉스반도체 반도체 메모리 장치의 내부전압 발생기
WO2012068664A1 (en) * 2010-11-23 2012-05-31 Mosaid Technologies Incorporated Method and apparatus for sharing internal power supplies in integrated circuit devices
JPWO2013128806A1 (ja) * 2012-02-28 2015-07-30 パナソニックＩｐマネジメント株式会社 昇圧回路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5955914A (en) * 1998-03-25 1999-09-21 Integrated Silicon Solution, Inc. Voltage regulator for a voltage pump in a DRAM
US20080137429A1 (en) * 2004-11-30 2008-06-12 Masaaki Terasawa Data processing device
US20110085389A1 (en) * 2009-10-09 2011-04-14 Khellah Muhammad M Method and system to lower the minimum operating voltage of a memory array
US20130070540A1 (en) * 2011-09-19 2013-03-21 Mosaid Technologies Incorporated Voltage regulation for 3d packages and method of manufacturing same
US8797106B2 (en) * 2012-03-28 2014-08-05 Micron Technology, Inc. Circuits, apparatuses, and methods for oscillators

Also Published As

Publication number Publication date
TW201624482A (zh) 2016-07-01
CN106158002A (zh) 2016-11-23
CN106158002B (zh) 2019-01-18
US9318186B1 (en) 2016-04-19

Similar Documents

Publication Publication Date Title
TWI531143B (zh) 運用於記憶胞陣列的電荷泵系統及其相關控制方法
TWI699760B (zh) 半導體裝置
TWI553655B (zh) 動態隨機存取記憶體字元線控制電路、動態隨機存取記憶體模組及動態隨機存取記憶體字元線電壓控制方法
US9007863B1 (en) Semiconductor devices
US20020033725A1 (en) Clock generating circuit
CN104467405A (zh) 电荷泵电路和存储器
CN101923891B (zh) 半导体存储装置的温度检测电路
KR100549345B1 (ko) 고전압 공급 회로 및 고전압 공급 방법
JP2005276408A (ja) 半導体素子における高電圧の発生回路及びその方法
US7764569B2 (en) Wordline driver for DRAM and driving method thereof
US10631248B2 (en) Mid-cycle adjustment of internal clock signal timing
US8779845B2 (en) Semiconductor apparatus
JP2017085256A (ja) 電子回路、電子回路の制御方法及びデバイス
US9460774B1 (en) Self-refresh device and semiconductor device including the self-refresh device
US9543827B2 (en) Internal voltage generation circuits
KR102208637B1 (ko) 휘발성 메모리 디바이스 및 그 셀프 리프레쉬 방법
CN103956179A (zh) 一种灵敏放大器及应用其的存储系统
CN203858866U (zh) 一种灵敏放大器及应用其的存储系统
CN104426508A (zh) 低功率保护电路
TW201322274A (zh) 記憶體裝置及其負位元線信號產生裝置
US10706896B2 (en) Charge pump supply oscillator
CN102270500A (zh) 可实现dram自复位的方法及可自复位的dram
CN107293327B (zh) 基准电流获取电路、只读存储器及电子设备
TW201923763A (zh) 揮發性記憶體裝置及其自刷新方法
JPH01149295A (ja) 半導体記憶装置