CN106158002B - Dram模块、dram字元线电压控制电路及控制方法 - Google Patents

Dram模块、dram字元线电压控制电路及控制方法 Download PDF

Info

Publication number
CN106158002B
CN106158002B CN201510133004.1A CN201510133004A CN106158002B CN 106158002 B CN106158002 B CN 106158002B CN 201510133004 A CN201510133004 A CN 201510133004A CN 106158002 B CN106158002 B CN 106158002B
Authority
CN
China
Prior art keywords
signal
control signal
line voltage
access memory
random access
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510133004.1A
Other languages
English (en)
Other versions
CN106158002A (zh
Inventor
许庭硕
陈至仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN106158002A publication Critical patent/CN106158002A/zh
Application granted granted Critical
Publication of CN106158002B publication Critical patent/CN106158002B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Power Engineering (AREA)

Abstract

本发明公开了一种DRAM模块、DRAM字元线电压控制电路及控制方法，该动态随机存取存储器(DRAM)字元线电压控制电路包括感测模块、振荡器及充电泵。感测模块用于接收第一控制信号及对应于字元线电压信号的回授信号，并根据产生第一控制信号及对应于字元线电压信号的回授信号产生第二控制信号。振荡器电性连接至感测模块，用于接收第二控制信号并当第二控制信号被致能时输出振荡信号。充电泵电性连接至振荡器，用于当振荡器输出振荡信号时增加字元线电压信号电压值。根据本发明，DRAM字元线电压控制电路的功耗可被降低，此外也可降低DRAM中自我刷新电流的功耗。

Description

DRAM模块、DRAM字元线电压控制电路及控制方法
技术领域
本发明涉及一种动态随机存取存储器(DRAM)模块，特别涉及一种DRAM字元线电压控制电路。
背景技术
借由低成本及高密度的优势，DRAM被广泛地使用于各式电子产品(例如：笔记本电脑、平板电脑及智能型手机)。然而，为了维持存取其中的资料，DRAM需要频繁地(每秒数百次)被更新。因此，包含DRAM模块的电子产品将需要额外的功耗。
为了达到移动装置对低功耗的要求，如何降低DRAM模块的功耗实属当前重要研发课题之一。
发明内容
根据本发明提供的动态随机存取存储器字元线电压控制电路、动态随机存取存储器模块及动态随机存取存储器字元线电压控制方法，从而克服现有技术的上述缺陷。
根据本发明的一个实施例，本发明内容公开一种DRAM字元线电压控制电路。DRAM字元线电压控制电路包括感测模块、振荡器以及充电泵。感测模块用于接收第一控制信号及对应于字元线电压信号的回授信号，并根据第一控制信号及对应于字元线电压信号的回授信号产生第二控制信号。振荡器电性连接至感测模块。振荡器用于接收第二控制信号，并当第二控制信号被致能时输出振荡信号。充电泵电性连接至振荡器。充电泵用于当振荡器输出振荡信号时增加字元线电压信号的电压值。
优选地，上述技术方案中，感测模块还用于在第一控制信号被致能且对应于字元线电压信号的回授信号小于临界电压时，致能第二控制信号。
优选地，上述技术方案中，第一控制信号在至少一个动态随机存取存储器更新周期的期间被致能。
优选地，上述技术方案中，第一控制信号被致能长达至少一个动态随机存取存储器更新周期中的一段时间。
优选地，上述技术方案中，第一控制信号在至少一个动态随机存取存储器自我更新周期的期间被禁能。
优选地，上述技术方案中，第一控制信号被禁能长达至少一个动态随机存取存储器自我更新周期中的一段时间。
优选地，上述技术方案中，动态随机存取存储器字元线电压控制电路进一步包括：控制模块，其电性连接至感测模块，控制模块用于产生第一控制信号。
优选地，上述技术方案中，控制模块进一步用于在至少一个动态随机存取存储器更新周期的期间致能第一控制信号。
优选地，上述技术方案中，控制模块用于在至少一个动态随机存取存储器自我更新周期的期间禁能第一控制信号。
根据本发明的一个实施例，本发明内容公开一种DRAM字元线电压控制方法，包含以下步骤：接收第一控制信号及对应于字元线电压信号的回授信号；根据第一控制信号及对应于字元线电压信号的回授信号，产生第二控制信号；接收第二控制信号，并在第二控制信号被致能时输出振荡信号；以及当振荡器输出振荡信号时，增加字元线电压信号的电压值。
优选地，上述技术方案中，根据第一控制信号及对应于字元线电压信号的回授信号产生第二控制信号进一步包括：当第一控制信号被致能且对应于字元线电压信号的回授信号小于临界电压时，致能第二控制信号。
优选地，上述技术方案中，第一控制信号在至少一个动态随机存取存储器更新周期的期间被致能。
优选地，上述技术方案中，第一控制信号在至少一个动态随机存取存储器自我更新周期的期间被禁能。
根据本发明的另一个实施例，本发明内容公开一种DRAM模块。DRAM模块包括感测模块、振荡器及充电泵。感测模块用于接收第一控制信号及对应于字元线电压信号的回授信号，并根据第一控制信号及对应于字元线电压信号的回授信号产生第二控制信号。振荡器电性连接至感测模块。振荡器系用于接收第二控制信号并于第二控制信号被致能时输出振荡信号。充电泵电性连接至振荡器。充电泵系用于当振荡器输出振荡信号时增加字元线电压信号的电压值。
优选地，上述技术方案中，感测模块进一步用于当第一控制信号被致能且对应于字元线电压信号的回授信号小于临界电压时，致能第二控制信号。
优选地，上述技术方案中，第一控制信号在至少一个动态随机存取存储器更新周期的期间被致能。
优选地，上述技术方案中，第一控制信号在至少一个动态随机存取存储器自我更新周期的期间被禁能。
优选地，上述技术方案中，动态随机存取存储器模块进一步包括：控制模块，其电性连接至感测模块，控制模块用于产生第一控制信号。
优选地，上述技术方案中，控制模块进一步用于在至少一个动态随机存取存储器更新周期的期间致能所述第一控制信号。
优选地，上述技术方案中，控制模块用于在至少一个动态随机存取存储器自我更新周期的期间禁能所述第一控制信号。
借由本发明所公开的技术，DRAM字元线电压控制电路的功耗可被降低25.8％。如此一来，DRAM中IDD6的功耗也可有效地被降低。
以下将以实施方式对上述的说明作详细的描述，并对本发明的技术方案提供进一步的解释。
附图说明
为了让本发明的上述和其他目的、特征、优点与实施例更明显易懂，所附附图的说明如下：
图1为根据本发明一个实施例所描述的DRAM字元线电压控制电路的示意图；
图2为根据本发明一个实施例所描述的DRAM字元线电压控制电路的示意图；
图3为字元线电压及传统DRAM字元线电压控制电路中用于增加字元线电压的电压值的振荡器输出信号的示意图；
图4为根据本发明一个实施例所描述的第一控制信号、字元线电压及用于增加字元线电压的电压值的振荡器输出信号的示意图；以及
图5为根据本发明一个实施例所描述的DRAM字元线控制方法的流程图。
具体实施方式
下文举实施例配合所附附图作详细说明，但所提供的实施例并非用于限制本发明所涵盖的范围，而结构操作的描述非用于限制其执行的顺序，任何由元件重新组合的结构，所产生具有均等功效的装置，皆为本发明所涵盖的范围。此外，附图仅以说明为目的，并未根据原尺寸作图。为使便于理解，下述说明中相同元件将以相同的符号标示来说明。
关于本文中所使用的“第一”、“第二”、...等，并非特别指称次序或顺位的意思，也非用于限定本发明，其仅仅是为了区别以相同技术用语描述的元件或操作而已。
另外，关于本文中所使用的“耦接”或“连接”，均可指两个或多个元件相互直接作实体或电性接触，或是相互间接作实体或电性接触，也可指两个或多个元件相互操作或动作。
请参照图1。图1为根据本发明内容一个实施例所描述的DRAM字元线电压控制电路100的示意图。在此实施例中，DRAM字元线电压控制电路100置于DRAM模块(未图示)中。DRAM字元线电压控制电路100包括感测模块110、振荡器120及充电泵130。
感测模块110用于接收第一控制信号105及对应于字元线电压信号(未图示)的回授信号107，并根据第一控制信号105及对应在字元线电压信号的回授信号107产生第二控制信号115。
振荡器120电性连接至感测模块110。振荡器120用于接收第二控制信号115，并当第二控制信号115被致能时输出振荡信号125。振荡信号125可以是周期脉波，但不以此为限。
充电泵130电性连接至振荡器120。充电泵130用于当振荡器120输出振荡信号125时增加上述字元线电压信号的电压值。
在本发明内容一个实施例中，感测模块110进一步用于当第一控制信号105被致能且对应于字元线电压信号的回授信号107小于临界电压时，致能第二控制信号115。临界电压可以是3.2伏特，但不以此为限。因此，当第一控制信号105被致能，且对应于字元线电压信号的回授信号107小于临界电压时，由振荡器120接收的第二控制信号115被致能。如此一来，振荡器120输出振荡信号125，且充电泵130增加字元线电压信号的电压值。
在本发明内容一个实施例中，第一控制信号105在至少一个DRAM更新周期的期间被致能。在本发明内容另一个实施例中，第一控制信号被致能长达至少一个DRAM更新周期中的一段期间。如此一来，倘若在至少一个DRAM更新周期的期间，对应于字元线电压信号的回授信号107小于临界电压，则感测模块110致能第二控制信号115，且充电泵130增加字元线电压信号的电压值。
在本发明内容一个实施例中，第一控制信号105在至少一个DRAM自我更新周期的期间被禁能。在本发明内容另一个实施例中，第一控制信号105被禁能长达至少一个DRAM自我更新周期中的一段期间。因此，即使在至少一个DRAM自我更新周期的期间，对应于字元线电压信号的回授信号107小于临界电压，振荡器120也不会输出振荡信号，且充电泵也不会增加字元线电压信号的电压值。如此一来，在至少一个DRAM自我更新周期的期间中，增加字元线电压信号电压所需的功耗可被节约。
请参照图2。图2为根据本发明一个实施例所描述的DRAM字元线电压控制电路110a的示意图。与描述于图1的DRAM字元线电压控制电路110相比，DRAM字元线电压控制电路110a进一步包括控制模块210。
控制模块210电性连接至感测模块110。控制模块210用于产生第一控制信号105。
在本发明内容一个实施例中，控制模块210进一步用于在至少一个DRAM更新周期的期间致能第一控制信号105。在本发明内容另一个实施例中，控制模块210用于在至少一个DRAM自我更新周期的期间禁能第一控制信号105。
请参照图3。图3为描述字元线电压300及传统DRAM字元线电压控制电路中用于增加字元线电压300的电压值的振荡器所输出的信号310的示意图。
在图3中时间周期5微秒至25微秒区间，振荡器输出8次振荡信号(图3箭头所指处)，且字元线电压300的电压值因而增加8次。
请参照图4。图4为根据本发明一个实施例所描述的第一控制信号420、字元线电压400及用于增加字元线电压400的电压值的振荡器输出的信号410的示意图。
在图4中时间周期5微秒至25微秒区间，第一控制信号在时间周期A、B间被致能(时间周期A、B区间可以是DRAM更新周期的期间或DRAM更新周期中的一段时间)。如此一来，振荡器仅输出2次振荡信号(图4箭头所指处)，且字元线电压400的电压值仅因而增加2次。根据实验结果，DRAM字元线电压控制电路的功耗可被降低25.8％。
请参照图5。图5为根据本发明一个实施例所描述的DRAM字元线控制方法的流程图。DRAM字元线电压控制方法可以用图1的DRAM字元线电压控制电路100实现，但不以此为限。为了方便及清楚说明起见，在此假设DRAM字元线控制方法由图1的DRAM字元线电压控制电路100实现。
在步骤502中，感测模块110接收第一控制信号105及对应于字元线电压信号的回授信号107。在步骤504中，感测模块110根据第一控制信号105及对应于字元线电压信号的回授信号107产生第二控制信号115。
在步骤506中，振荡器120接收第二控制信号115，并当第二控制信号115被致能时，输出振荡信号125。在步骤508中，当振荡器120输出振荡信号125时，充电泵130增加字元线电压信号的电压值。
借由本发明所公开的技术，DRAM字元线电压控制电路的功耗可被降低25.8％。如此一来，可有效降低DRAM模块中自我刷新电流(self-refresh current,IDD6)的功耗。
尽管本文已参阅附图详细描述了本发明的说明性实施例，但应了解，本发明并不限于彼等相同的实施例。在不脱离由所附申请专利范围定义的本发明的范畴及精神的情况下，本领域技术人员可对本发明进行各种改变及修改。

Claims (14)

1.一种动态随机存取存储器字元线电压控制电路，其特征在于，所述动态随机存取存储器字元线电压控制电路包括：
感测模块，其用于接收第一控制信号及对应于字元线电压信号的回授信号，并根据所述第一控制信号及对应于所述字元线电压信号的所述回授信号产生第二控制信号；
振荡器，其电性连接至所述感测模块，所述振荡器用于接收所述第二控制信号并当所述第二控制信号被致能时输出振荡信号；
充电泵，其电性连接至所述振荡器，所述充电泵用于当所述振荡器输出所述振荡信号时增加所述字元线电压信号的电压值；
其中，所述感测模块还用于在所述第一控制信号被致能且对应于所述字元线电压信号的所述回授信号小于临界电压时，致能所述第二控制信号，所述第一控制信号在至少一个动态随机存取存储器自我更新周期的期间被禁能。
2.如权利要求1所述的动态随机存取存储器字元线电压控制电路，其特征在于，所述第一控制信号在至少一个动态随机存取存储器更新周期的期间被致能。
3.如权利要求1所述的动态随机存取存储器字元线电压控制电路，其特征在于，所述第一控制信号被致能长达至少一个动态随机存取存储器更新周期中的一段时间。
4.如权利要求1所述的动态随机存取存储器字元线电压控制电路，其特征在于，所述第一控制信号被禁能长达至少一个动态随机存取存储器自我更新周期中的一段时间。
5.如权利要求1所述的动态随机存取存储器字元线电压控制电路，其特征在于，所述动态随机存取存储器字元线电压控制电路进一步包括：
控制模块，其电性连接至所述感测模块，所述控制模块用于产生所述第一控制信号。
6.如权利要求5所述的动态随机存取存储器字元线电压控制电路，其特征在于，所述控制模块进一步用于在至少一个动态随机存取存储器更新周期的期间致能所述第一控制信号。
7.如权利要求5所述的动态随机存取存储器字元线电压控制电路，其特征在于，所述控制模块用于在至少一个动态随机存取存储器自我更新周期的期间禁能所述第一控制信号。
8.一种控制动态随机存取存储器字元线电压的方法，其特征在于，所述方法包括：
接收第一控制信号及对应于字元线电压信号的回授信号；
根据所述第一控制信号及对应于所述字元线电压信号的所述回授信号，产生第二控制信号；
接收所述第二控制信号，并当所述第二控制信号被致能时，输出振荡信号；以及
当所述振荡信号被输出时，增加所述字元线电压信号的电压值；
其中，根据所述第一控制信号及对应于所述字元线电压信号的所述回授信号产生所述第二控制信号进一步包括：
当所述第一控制信号被致能且对应于所述字元线电压信号的所述回授信号小于临界电压时，致能所述第二控制信号，所述第一控制信号在至少一个动态随机存取存储器自我更新周期的期间被禁能。
9.如权利要求8所述的方法，其特征在于，所述第一控制信号在至少一个动态随机存取存储器更新周期的期间被致能。
10.一种动态随机存取存储器模块，其特征在于，所述动态随机存取存储器模块包括：
感测模块，其用于接收第一控制信号及对应于字元线电压信号的回授信号，并根据所述第一控制信号及对应于所述字元线电压信号的所述回授信号产生第二控制信号；
振荡器，其电性连接至所述感测模块，所述振荡器用于接收所述第二控制信号，并当所述第二控制信号被致能时输出振荡信号；以及
充电泵，其电性连接至所述振荡器，所述充电泵用于当所述振荡器输出所述振荡信号时增加所述字元线电压信号的电压值,
其中,所述感测模块进一步用于当所述第一控制信号被致能且对应于所述字元线电压信号的所述回授信号小于临界电压时，致能所述第二控制信号，所述第一控制信号在至少一个动态随机存取存储器自我更新周期的期间被禁能。
11.如权利要求10所述的动态随机存取存储器模块，其特征在于，所述第一控制信号在至少一个动态随机存取存储器更新周期的期间被致能。
12.如权利要求10所述的动态随机存取存储器模块，其特征在于，所述动态随机存取存储器模块进一步包括：
控制模块，其电性连接至所述感测模块，所述控制模块用于产生所述第一控制信号。
13.如权利要求12所述的动态随机存取存储器模块，其特征在于，所述控制模块进一步用于在至少一个动态随机存取存储器更新周期的期间致能所述第一控制信号。
14.如权利要求12所述的动态随机存取存储器模块，其特征在于，所述控制模块用于在至少一个动态随机存取存储器自我更新周期的期间禁能所述第一控制信号。
CN201510133004.1A 2014-12-31 2015-03-25 Dram模块、dram字元线电压控制电路及控制方法 Active CN106158002B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/586,995 2014-12-31
US14/586,995 US9318186B1 (en) 2014-12-31 2014-12-31 DRAM wordline control circuit, DRAM module and method of controlling DRAM wordline voltage

Publications (2)

Publication Number Publication Date
CN106158002A CN106158002A (zh) 2016-11-23
CN106158002B true CN106158002B (zh) 2019-01-18

Family

ID=55700088

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510133004.1A Active CN106158002B (zh) 2014-12-31 2015-03-25 Dram模块、dram字元线电压控制电路及控制方法

Country Status (3)

Country Link
US (1) US9318186B1 (zh)
CN (1) CN106158002B (zh)
TW (1) TWI553655B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10348194B1 (en) * 2018-06-19 2019-07-09 Nanya Technology Corporation Pump circuit in a dram, and method for controlling an overall pump current
US20200381995A1 (en) * 2019-05-27 2020-12-03 Nanya Technology Corporation Voltage supply device and operation method thereof
US10868467B1 (en) * 2019-09-22 2020-12-15 Nanya Technology Corporation Pump circuit, pump device, and operation method of pump circuit

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5955914A (en) * 1998-03-25 1999-09-21 Integrated Silicon Solution, Inc. Voltage regulator for a voltage pump in a DRAM
CN1773627A (zh) * 2004-11-08 2006-05-17 海力士半导体有限公司 半导体存储装置的内部电压产生器
CN103814628A (zh) * 2011-09-19 2014-05-21 莫塞德技术公司 用于3d封装的电压调节以及制造其的方法
CN104137405A (zh) * 2012-02-28 2014-11-05 松下电器产业株式会社 升压电路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4662437B2 (ja) * 2004-11-30 2011-03-30 ルネサスエレクトロニクス株式会社 半導体集積回路
US8094505B2 (en) * 2009-10-09 2012-01-10 Intel Corporation Method and system to lower the minimum operating voltage of a memory array
CN103229240B (zh) * 2010-11-23 2015-05-20 考文森智财管理公司 用于共享集成电路装置中的内部电源的方法和设备
US8797106B2 (en) * 2012-03-28 2014-08-05 Micron Technology, Inc. Circuits, apparatuses, and methods for oscillators

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5955914A (en) * 1998-03-25 1999-09-21 Integrated Silicon Solution, Inc. Voltage regulator for a voltage pump in a DRAM
CN1773627A (zh) * 2004-11-08 2006-05-17 海力士半导体有限公司 半导体存储装置的内部电压产生器
CN103814628A (zh) * 2011-09-19 2014-05-21 莫塞德技术公司 用于3d封装的电压调节以及制造其的方法
CN104137405A (zh) * 2012-02-28 2014-11-05 松下电器产业株式会社 升压电路

Also Published As

Publication number Publication date
TWI553655B (zh) 2016-10-11
TW201624482A (zh) 2016-07-01
CN106158002A (zh) 2016-11-23
US9318186B1 (en) 2016-04-19

Similar Documents

Publication Publication Date Title
CN105304131B (zh) 运用于记忆胞阵列的电荷泵系统及其相关控制方法
CN106158002B (zh) Dram模块、dram字元线电压控制电路及控制方法
CN103745696B (zh) 栅极驱动电路
CN106683696A (zh) 半导体器件
CN104052460A (zh) 工作周期校正器
CN103281068B (zh) 一种脉冲开关输入的接口电路
CN103812333A (zh) 电荷泵的控制电路和电荷泵电路
CN103036411A (zh) 电荷泵电路
CN102594299B (zh) 一种方波发生器电路
CN104467405A (zh) 电荷泵电路和存储器
CN101923891B (zh) 半导体存储装置的温度检测电路
CN104282329B (zh) 电熔丝的启动方法、半导体器件以及包括其的半导体系统
CN102446480A (zh) 一种电压转换电路
CN104503532A (zh) 一种电荷泵参考电压的产生电路
CN103544987A (zh) 具有自我更新时序电路的半导体存储器元件
CN204732166U (zh) 一种存储器
CN204256730U (zh) 具有掉电保护功能的fpga配置电路
CN104979011B (zh) 资料存储型闪存中优化读数据电路
CN104242901A (zh) 单io口同时实现输入输出功能的装置及其实现方法
CN104426508B (zh) 低功率保护电路
CN203180937U (zh) 用于密码芯片的抗功耗分析攻击的稳压器、密码芯片
CN103413567A (zh) 参考电压提供电路
CN102157193B (zh) 存储器的电压调整器
US20150071017A1 (en) Electronic device and control method for electronic device
CN103956179A (zh) 一种灵敏放大器及应用其的存储系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant