CN106683696A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN106683696A
CN106683696A CN201610445608.4A CN201610445608A CN106683696A CN 106683696 A CN106683696 A CN 106683696A CN 201610445608 A CN201610445608 A CN 201610445608A CN 106683696 A CN106683696 A CN 106683696A
Authority
CN
China
Prior art keywords
signal
pulse
semiconductor device
refresh
response
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610445608.4A
Other languages
English (en)
Other versions
CN106683696B (zh
Inventor
郑喆文
黄美显
姜峦根
李相权
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN106683696A publication Critical patent/CN106683696A/zh
Application granted granted Critical
Publication of CN106683696B publication Critical patent/CN106683696B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

一种半导体器件，包括：解码信号发生电路，适用于在刷新区段期间响应于振荡信号而执行计数操作以产生解码信号；刷新脉冲发生电路，适用于响应于解码信号和温度码而产生用于执行刷新操作的刷新脉冲；以及重置脉冲发生电路，适用于响应于刷新脉冲而产生初始化解码信号的重置脉冲。

Description

半导体器件
相关申请的交叉引用
本申请要求2015年11月10日提交的申请号为10-2015-0157217的韩国专利申请的优先权，其通过引用整体合并于此。
技术领域
本公开的实施例涉及半导体器件，更具体地，涉及一种被配置成产生用于执行刷新操作的刷新脉冲的半导体器件。
背景技术
与静态随机存取存储(SRAM)器件和快闪存储器件不同的是，半导体器件中的动态随机存取存储(DRAM)器件即便其电源电压得到供应也可能随着时间的流逝而丢失其储存的数据。这可能是由于与单元晶体管一起组成DRAM器件的存储单元的单元电容器的漏电流引起的。因此，必须周期性地对DRAM器件的单元电容器重新充电以保持或刷新其储存的数据。此操作可以被称作刷新操作。刷新操作可以通过在存储单元的数据保持时间之内激活字线至少一次以放大存储单元中储存的数据来执行。数据保持时间可以对应于在无刷新操作的情况下单元电容器可以保持展现正确逻辑数据所需的最小电荷的最大时间。
刷新操作可以分为自动刷新操作或自刷新操作。自动刷新操作可以通过从控制DRAM器件的控制器输出的刷新命令来执行，而在省电模式中自刷新操作可以通过DRAM器件中包含的计数器来执行。
同时，可能有必要根据半导体器件的内部温度变化来控制半导体器件中的电路模块的操作条件。诸如数字温度传感器调节器(DTSR)、模拟温度传感器调节器(ATSR)或数字温度补偿自刷新(DTCSR)的温度传感器已经广泛用于根据半导体器件内部温度变化来控制诸如DRAM器件的半导体器件的操作条件。
发明内容
各种实施例针对半导体器件，所述半导体器件响应于被产生用来执行刷新操作的刷新脉冲来重置计数器的操作。
根据一个实施例，一种半导体器件包括：解码信号发生电路，适用于在刷新区段期间响应于振荡信号而执行计数操作以产生解码信号；刷新脉冲发生电路，适用于响应于解码信号和温度码而产生用于执行刷新操作的刷新脉冲；以及重置脉冲发生电路，适用于响应于刷新脉冲而产生初始化解码信号的重置脉冲。
根据另一实施例，一种半导体器件包括振荡电路和刷新脉冲发生电路。振荡电路响应于刷新区段信号而产生振荡信号。刷新脉冲发生电路响应于振荡信号而将解码信号与温度码进行比较以产生用于执行刷新操作的刷新脉冲。解码信号响应于刷新脉冲而被初始化。
根据另一实施例，一种半导体器件包括：计数器，适用于在刷新区段期间响应于振荡信号而执行计数操作以产生计数信号；刷新脉冲发生电路，适用于响应于计数信号和温度码而产生用于执行刷新操作的刷新脉冲；以及重置脉冲发生电路，适用于响应于刷新脉冲而产生初始化计数信号的重置脉冲。
附图说明
基于附图和所附详细描述，本公开的各种实施例将变得更加明显，在附图中：
图1是图示根据一个实施例的半导体器件的配置的框图；
图2是图示图1的半导体器件中包括的振荡电路的配置的框图；
图3是图示图2中所示的振荡电路的操作的时序图；
图4是图示图1的半导体器件中包括的解码信号发生电路的配置的框图；
图5是图示图1的半导体器件中包括的温度码选择电路的配置的电路图；
图6是图示图1至图5中所示的半导体器件的操作的逻辑表；
图7和图8是图示图1至图5中所示的半导体器件的操作的时序图；
图9是图示根据另一实施例的半导体器件的配置的框图；
图10是图示根据又一实施例的半导体器件的配置的框图；
图11是图示图10中所示的半导体器件的操作的逻辑表；以及
图12是图示包括图1、图9和图10中所示的半导体器件中的至少一种的电子系统的配置的框图。
具体实施方式
在下文中将参照附图来描述本公开的各种实施例。然而，本文中描述的实施例仅用于说明的目的，而非意在限制本公开的范围。
如图1中所示，根据一个实施例的半导体器件可以包括振荡电路1、重置脉冲发生电路2、解码信号发生电路3、刷新脉冲发生电路4和温度码选择电路5。
振荡电路1可以响应于刷新区段信号SREF而产生振荡信号OSCP和延迟振荡信号OSCPD。更具体地，振荡电路1可以在刷新区段信号SREF被使能时产生振荡信号OSCP，以及可以将振荡信号OSCP延迟预定延迟时间而产生延迟振荡信号OSCPD。刷新区段信号SREF可以被设置成在刷新区段期间被使能。刷新区段可以被设置成从刷新模式开始的时间开始延伸直到刷新模式终止的时间的时间段。振荡信号OSCP可以包括在刷新区段期间周期性创建的脉冲。振荡信号OSCP被延迟以产生延迟振荡信号OSCPD的预定延迟时间可以根据实施例而设置为不同。在刷新模式中执行的刷新操作可以包括自刷新操作和自动刷新操作。
重置脉冲发生电路2可以响应于接收刷新脉冲SREFP而产生重置脉冲RSTP。更具体地，如果刷新脉冲SREFP创建，则重置脉冲发生电路2可以产生用于将解码信号DS<4:1>初始化的重置脉冲RSTP。刷新脉冲SREFP可以被产生以用于执行刷新操作。
在刷新区段期间，解码信号发生电路3可以响应于延迟振荡信号OSCPD而产生解码信号DS<4:1>。更具体地，解码信号发生电路3可以同步于延迟振荡信号OSCPD中包括的每个脉冲而执行计数操作，以及可以执行解码操作以产生解码信号DS<4:1>。
刷新脉冲发生电路4可以响应于振荡信号OSCP而将解码信号DS<4:1>与温度码TC<4:1>进行比较以产生刷新脉冲SREFP。更具体地，每当振荡信号OSCP的脉冲被输入至刷新脉冲发生电路4时，刷新脉冲发生电路4可以基于解码信号DS<4:1>是否与温度码TC<4:1>相对应来判断以产生刷新脉冲SREFP。例如，如果解码信号DS<4:1>的逻辑电平与温度码TC<4:1>的逻辑电平相对应，则刷新脉冲发生电路4可以产生刷新脉冲SREFP。用于产生刷新脉冲SREFP的解码信号DS<4:1>和温度码TC<4:1>的逻辑电平可以根据实施例来不同地设置。
温度码选择电路5可以响应于刷新脉冲SREFP而从温度感测信号TS<4:1>产生温度码TC<4:1>。更具体地，如果刷新脉冲SREFP被创建，则温度码选择电路5可以输出温度感测信号TS<4:1>作为温度码TC<4:1>。温度码TC<4:1>可以具有与半导体器件的内部温度相对应的逻辑电平组合。可以从半导体器件中包括的温度传感器6来产生温度感测信号TS<4:1>。
参见图2，振荡电路1可以包括脉冲发生器11、周期信号发生器12、周期脉冲发生器13、脉冲合成器14和延迟单元15。在此处所使用的，单元可以指电路，如此延迟单元15也可以被称作延迟电路。这对于本文中叙述的任何其他单元也是成立的。
脉冲发生器11可以响应于刷新区段信号SREF而产生初始脉冲PUL_INT。更具体地，脉冲发生器11可以同步于在刷新模式中刷新区段信号SREF被使能的时间而产生初始脉冲PUL_INT。
周期信号发生器12可以响应于刷新区段信号SREF而产生周期信号PDS。更具体地，周期信号发生器12可以在刷新区段信号SREF被使能的刷新区段期间产生周期信号PDS。周期信号PDS的周期可以具有预定周期，所述预定周期可以被设置为根据实施例而不同。
周期脉冲发生器13可以响应于周期信号PDS而产生周期脉冲信号PUL_PD。更具体地，周期脉冲发生器13可以产生包括同步于周期信号PDS的下降沿(对应于表示逻辑“高”电平变成逻辑“低”电平的电平转变点)而创建的多个脉冲的周期脉冲信号PUL_PD。然而，在一些实施例中，周期脉冲发生器13可以产生包括同步于周期信号PDS的上升沿(对应于表示逻辑“低”电平变成逻辑“高”电平的电平转变点)而创建的多个脉冲的周期脉冲信号PUL_PD。
脉冲合成器14可以将初始脉冲PUL_INT与周期脉冲信号PUL_PD合成以产生振荡信号OSCP。振荡信号OSCP可以被产生为包括初始脉冲PUL_INT和周期脉冲信号PUL_PD的多个脉冲。
延迟单元15可以将振荡信号OSCP延迟预定延迟时间以产生延迟振荡信号OSCPD。振荡信号OSCP被延迟以产生延迟振荡信号OSCPD的预定时间可以被设置为根据实施例而不同。
在下文中将参照图3来更充分地描述振荡电路1的操作。
如果刷新区段信号SREF被使能为具有逻辑“高”电平而使半导体器件处于刷新模式中，则可以同步于刷新区段信号SREF的上升沿而产生初始脉冲PUL_INT和周期信号PDS。周期脉冲信号PUL_PD可以从周期信号PDS中产生，且可以被产生为包括同步于周期信号PDS的下降沿而创建的脉冲。
可以将初始脉冲PUL_INT与周期脉冲信号PUL_PD合成以产生振荡信号OSCP。振荡信号OSCP可以包括初始脉冲PUL_INT和周期脉冲信号PUL_PD的脉冲。可以将振荡信号OSCP延迟预定延迟时间以产生延迟振荡信号OSCPD。
参见图4，解码信号发生电路3可以包括计数器31和解码器32。
计数器31可以响应于延迟振荡信号OSCPD和重置脉冲RSTP而产生顺序计数的计数信号CNT<4:1>。更具体地，计数器31可以输出每当延迟振荡信号OSCPD的脉冲输入至计数器31时就计数的计数信号CNT<4:1>。在本实施例中，计数器31可以被配置成：每当延迟振荡信号OSCPD中包括的脉冲被输入至计数器31时，从初始逻辑电平组合“0000”顺序地对计数信号CNT<4:1>逐位递增计数。例如，如果延迟振荡信号OSCPD的第一脉冲被输入至计数器31，则可以将计数信号CNT<4:1>递增计数为具有逻辑电平组合“0001”，如果延迟振荡信号OSCPD的第二脉冲被输入至计数器31，则可以将计数信号CNT<4:1>递增计数为具有逻辑电平组合“0010”，以及如果延迟振荡信号OSCPD的第三脉冲被输入至计数器31，则可以将计数信号CNT<4:1>递增计数为具有逻辑电平组合“0011”。因为将计数信号CNT<4:1>递增计数为具有逻辑电平组合“0010”，所以意味着计数信号CNT<4:1>中仅第二位CNT<2>具有逻辑“高”电平，而剩余位CNT<4>、CNT<3>和CNT<1>全都具有逻辑“低”电平。在一些实施例中，计数器31可以被配置成：每当延迟振荡信号OSCPD的脉冲被输入至计数器31时，从初始逻辑电平组合“1111”开始顺序地对计数信号CNT<4:1>逐位递减计数。
解码器32可以对计数信号CNT<4:1>进行解码以产生解码信号DS<4:1>。如果计数信号CNT<4:1>具有逻辑电平组合“0001”，则在解码信号DS<4:1>的四个位之中仅第一位DS<1>可以具有逻辑“高”电平，如果计数信号CNT<4:1>具有逻辑电平组合“0011”，则在解码信号DS<4:1>的四个位之中仅第二位DS<2>可以具有逻辑“高”电平，如果计数信号CNT<4:1>具有逻辑电平组合“0111”，则在解码信号DS<4:1>的四个位之中仅第三位DS<3>可以具有逻辑“高”电平，以及如果计数信号CNT<4:1>具有逻辑电平组合“1111”，则在解码信号DS<4:1>的四个位之中仅第四位DS<4>可以具有逻辑“高”电平。根据计数信号CNT<4:1>的逻辑电平组合而产生的解码信号DS<4:1>的逻辑电平组合可以被设置为根据实施例而不同。
参见图5，温度码选择电路5可以包括缓冲器51和锁存单元52。
缓冲器51可以包括反相器IV51。如果刷新脉冲SREFP产生，则缓冲器51可以反相地缓冲温度感测信号TS<4:1>以输出反相缓冲的信号。温度感测信号TS<4:1>可以具有与半导体器件的内部温度相对应的逻辑电平组合。温度感测信号TS<4:1>可以从半导体器件中包括的温度传感器6来产生。
锁存单元52可以包括反相器IV52和IV53。锁存单元52可以反相地缓冲节点nd51(缓冲器51的输出信号被输入至节点nd51)的信号，以及锁存单元52可以经由节点nd52输出反相缓冲的信号作为温度码TC<4:1>。如果刷新脉冲SREFP未产生，则锁存单元52可以反相地缓冲节点nd52的信号以将反相缓冲的信号输出给节点nd51。
在下文中将参照图6、图7和图8来描述具有前述配置的半导体器件的操作。
如果刷新区段信号SREF被使能以使半导体器件处于刷新模式中，则可以产生振荡信号OSCP和延迟振荡信号OSCPD。可以通过同步于延迟振荡信号OSCPD而执行的计数操作来产生计数信号CNT<4:1>，以及可以通过对计数信号CNT<4:1>进行解码来产生解码信号DS<4:1>。可以同步于振荡信号OSCP而将解码信号DS<4:1>与温度码TC<4:1>进行比较，以及可以通过该比较操作来产生刷新脉冲SREFP。
参见图6，在表中列出了同步于延迟振荡信号OSCPD而顺序计数的计数信号CNT<4:1>的各种逻辑电平组合。在表中还列出了与计数信号CNT<4:1>的逻辑电平组合相对应的解码信号DS<4:1>和温度码TC<4:1>的各种逻辑电平组合。
如果在计数操作之后计数信号CNT<4:1>具有逻辑电平组合“0001”，则解码信号DS<4:1>可以被产生为具有逻辑电平组合“0001”，而解码信号DS<4:1>的逻辑电平组合可以对应于与半导体器件具有90摄氏度的内部温度的情况相对应的温度码TC<4:1>的逻辑电平组合。因此，当半导体器件的内部温度是90摄氏度时，如果计数信号CNT<4:1>具有逻辑电平组合“0001”，则刷新脉冲SREFP可以被创建。计数信号CNT<4:1>可以通过同步于刷新脉冲SREFP产生的重置脉冲RSTP而被初始化为具有初始逻辑电平组合“0000”。
如果在计数操作之后计数信号CNT<4:1>具有逻辑电平组合“0011”，则解码信号DS<4:1>可以被产生为具有逻辑电平组合“0010”，以及解码信号DS<4:1>的逻辑电平组合可以对应于与半导体器件具有60摄氏度的内部温度的情况相对应的温度码TC<4:1>的逻辑电平组合。因此，当半导体器件的内部温度是60摄氏度时，如果计数信号CNT<4:1>具有逻辑电平组合“0011”，则刷新脉冲SREFP可以被创建。计数信号CNT<4:1>可以通过同步于刷新脉冲SREFP产生的重置脉冲RSTP而被初始化为具有初始逻辑电平组合“0000”。
如果在计数操作之后计数信号CNT<4:1>具有逻辑电平组合“0111”，则解码信号DS<4:1>可以被产生为具有逻辑电平组合“0100”，以及解码信号DS<4:1>的逻辑电平可以对应于与半导体器件具有40摄氏度的内部温度的情况相对应的温度码TC<4:1>的逻辑电平组合。因此，当半导体器件的内部温度是40摄氏度时，如果计数信号CNT<4:1>具有逻辑电平组合“0111”，则刷新脉冲SREFP可以被创建。计数信号CNT<4:1>可以通过同步于刷新脉冲SREFP产生的重置脉冲RSTP而被初始化为具有初始逻辑电平组合“0000”。
如果在计数操作之后计数信号CNT<4:1>具有逻辑电平组合“1111”，则解码信号DS<4:1>可以被产生为具有逻辑电平组合“1000”，以及解码信号DS<4:1>的逻辑电平组合可以对应于与半导体器件具有30摄氏度的内部温度的情况相对应的温度码TC<4:1>的逻辑电平组合。因此，当半导体器件的内部温度是30摄氏度时，如果计数信号CNT<4:1>具有逻辑电平组合“1111”，则刷新脉冲SREFP可以被创建。计数信号CNT<4:1>可以通过同步于刷新脉冲SREFP产生的重置脉冲RSTP而被初始化为具有初始逻辑电平组合“0000”。
参见图7，可以根据半导体器件的各种内部温度而通过重置脉冲RSTP来初始化计数信号CNT<4:1>。
当半导体器件的内部温度是60摄氏度时，温度码TC<4:1>可以具有逻辑电平组合“0010”。因此，由于解码信号DS<2:1>的逻辑电平组合和温度码TC<2:1>的逻辑电平组合与逻辑电平组合“10”相对应，因此在计数操作之后计数信号CNT<4:1>具有逻辑电平组合“0011”的时间“T11”处可以执行刷新操作。刷新脉冲RSTP可以在时间“T12”处被创建。在时间“T12”处，温度码TC<4:1>可以通过重置脉冲RSTP而被初始化为具有初始逻辑电平组合“0000”。
当半导体器件的内部温度是90摄氏度时，温度码TC<4:1>可以具有逻辑电平组合“0001”。因此，由于解码信号DS<2:1>和温度码TC<2:1>的逻辑电平组合与逻辑电平组合“01”相对应，因此在计数操作之后计数信号CNT<4:1>具有逻辑电平组合“0001”的时间“T13”处可以执行刷新操作。重置脉冲RSTP可以在时间“T14”处被创建。在时间“T14”处，温度码TC<4:1>可以通过重置脉冲RSTP而被初始化为具有初始逻辑电平“0000”。
参见图8，如果刷新模式的进入和退出频繁出现，则可以执行刷新操作。
如果半导体器件在时间“T21”处进入刷新模式，则可以从初始逻辑电平组合开始对计数信号CNT<4:1>顺序计数直到产生解码信号DS<4:1>为止，其中，解码信号DS<4:1>具有与对应于半导体器件的内部温度的温度码TC<4:1>相同的逻辑电平组合。如果通过对计数信号CNT<4:1>进行解码而产生的解码信号DS<4:1>在从时间点“T21”开始经过时间段“t1”的时间处具有与温度码TC<4:1>相同的逻辑电平组合，则刷新脉冲SREFP可以被创建来执行刷新操作。如果刷新脉冲SREFP创建，则重置脉冲RSTP可以被创建来初始化计数信号CNT<4:1>。可以从刷新操作执行之后的时间“T22”延伸直到刷新模式终止的时间“T23”的时间段“t2”期间，顺序地对计数信号CNT<4:1>计数。从刷新模式终止的时间“T23”开始可以结束计数信号CNT<4:1>的计数操作。
如果半导体器件在时间“T24”处再次进入刷新模式，则可以再次对计数信号CNT<4:1>计数。如果通过对计数信号CNT<4:1>进行解码而产生的解码信号DS<4:1>在从时间“T24”开始经过时间段“t3”的时间处具有与温度码TC<4:1>相同的逻辑电平组合，则刷新脉冲SREFP可以被创建来执行刷新操作。当半导体器件再次进入刷新模式时，可以从通过在先前刷新模式中执行的计数操作来设置的最后逻辑电平组合开始对计数信号CNT<4:1>计数。因此，时间段“t2”与时间段“t3”的总和可以等于时间段“t1”。
如上所述，即使半导体器件退出刷新模式，计数信号CNT<4:1>也可能不被初始化而具有最后逻辑电平组合。因此，如果半导体器件再次进入下一刷新模式，则可以从先前刷新模式中设置的最后逻辑电平组合开始来再次对计数信号CNT<4:1>计数。即，可能没必要每当半导体器件进入刷新模式就从初始逻辑电平组合开始对计数信号CNT<4:1>计数。因此，即使半导体器件频繁地进入和退出刷新模式，也可以降低半导体器件的功耗。
如图9中所示，根据另一实施例的半导体器件可以包括振荡电路61、重置脉冲发生电路62、解码信号发生电路63、刷新脉冲发生电路64和温度码选择电路65。
振荡电路61可以响应于刷新区段信号SREF而产生振荡信号OSCP。更具体地，振荡电路61可以在刷新区段信号SREF被使能时产生振荡信号OSCP。刷新区段信号SREF可以被设置为在刷新区段期间被使能。振荡信号OSCP可以包括在刷新区段期间(即，在刷新模式中)周期性创建的脉冲。在刷新模式中执行的刷新操作可以包括自刷新操作和自动刷新操作。
重置脉冲发生电路62可以响应于刷新脉冲SREFP而产生重置脉冲RSTP。更具体地，如果刷新脉冲SREFP创建，则重置脉冲发生电路62可以产生重置脉冲RSTP。刷新脉冲SREFP可以被产生来执行刷新操作。
解码信号发生电路63可以响应于振荡信号OSCP而产生解码信号DS<4:1>。更具体地，解码信号发生电路63可以同步于振荡信号OSCP中包括的每个脉冲而执行计数操作，以及可以执行解码操作以产生解码信号DS<4:1>。
刷新脉冲发生电路64可以响应于振荡信号OSCP而将解码信号DS<4:1>与温度码TC<4:1>进行比较以产生刷新脉冲SREFP。更具体地，每当振荡信号OSCP的脉冲被输入至刷新脉冲发生电路64时，刷新脉冲发生电路64可以判断解码信号DS<4:1>的逻辑电平组合是否与温度码TC<4:1>的逻辑电平组合相对应以产生刷新脉冲SREFP。例如，如果解码信号DS<4:1>与温度码TC<4:1>相对应，则刷新脉冲发生电路64可以产生刷新脉冲SREFP。用于产生刷新脉冲SREFP的解码信号DS<4:1>和温度码TC<4:1>的逻辑电平可以被设置为根据实施例而不同。
温度码选择电路65可以响应于刷新脉冲SREFP而从温度感测信号TS<4:1>产生温度码TC<4:1>。更具体地，如果刷新脉冲SREFP创建，则温度码选择电路65可以输出温度感测信号TS<4:1>作为温度码TC<4:1>。温度码TC<4:1>可以具有与半导体器件的内部温度相对应的逻辑电平组合。可以从半导体器件中包括的温度传感器66来产生温度感测信号TS<4:1>。
如图10中所示，根据又一实施例的半导体器件可以包括振荡电路71、重置脉冲发生电路72、计数器73、刷新脉冲发生电路74和温度码选择电路75。
振荡电路71可以响应于刷新区段信号SREF而产生振荡信号OSCP和延迟振荡信号OSCPD。更具体地，振荡电路71可以在刷新区段信号SREF被使能时产生振荡信号OSCP，以及振荡电路71可以将振荡信号OSCP延迟预定延迟时间以产生延迟振荡信号OSCPD。刷新区段信号SREF可以被设置为在刷新区段期间被使能。振荡信号OSCP可以包括在刷新区段期间(即，在刷新模式中)周期性创建的脉冲。振荡信号OSCP被延迟以产生延迟振荡信号OSCPD的预定延迟时间可以根据实施例来不同地设置。在刷新模式中执行的刷新操作可以包括自刷新操作和自动刷新操作。
重置脉冲发生电路72可以响应于刷新脉冲SREFP而产生重置脉冲RSTP。更具体地，如果刷新脉冲SREFP创建，则重置脉冲发生电路72可以产生重置脉冲RSTP。刷新脉冲SREFP可以被产生来执行刷新操作。
计数器73可以在刷新区段期间响应于延迟振荡信号OSCPD而产生计数信号CNT<4:1>。更具体地，计数器73可以同步于延迟振荡信号OSCPD中包括的脉冲而输出顺序计数的计数信号CNT<4:1>。
刷新脉冲发生电路74可以响应于振荡信号OSCP而将计数信号CNT<4:1>与温度码TC<4:1>进行比较以产生刷新脉冲SREFP。更具体地，每当振荡信号OSCP的脉冲被输入至刷新脉冲发生电路74时，刷新脉冲发生电路74可以判断计数信号CNT<4:1>是否与温度码TC<4:1>相对应以产生刷新脉冲SREFP。例如，如果计数信号CNT<4:1>与温度码TC<4:1>相对应，则刷新脉冲发生电路74可以产生刷新脉冲SREFP。用于产生刷新脉冲SREFP的计数信号CNT<4:1>和温度码TC<4:1>的逻辑电平可以根据实施例来不同地设置。
温度码选择电路75可以响应于刷新脉冲SREFP而从温度感测信号TS<4:1>来产生温度码TC<4:1>。更具体地，如果刷新脉冲SREFP创建，则温度码选择电路75可以输出温度感测信号TS<4:1>作为温度码TC<4:1>。温度码TC<1:4>可以具有与半导体器件的内部温度相对应的逻辑电平组合。可以从半导体器件中包括的温度传感器76来产生温度感测信号TS<4:1>。
参见图11，列出了同步于延迟振荡信号OSCPD而顺序计数的计数信号CNT<4:1>的各种逻辑电平组合，并且还列出了与计数信号CNT<4:1>的逻辑电平组合相对应的温度码TC<4:1>的各种逻辑电平组合。在本实施例中，计数器73可以被配置成：每当延迟振荡信号OSCPD中包括的脉冲被输入至计数器73时，从初始逻辑电平组合“0000”开始顺序地对计数信号CNT<4:1>逐位递增计数。在一些实施例中，计数器73可以被配置成：每当延迟振荡信号OSCPD的脉冲被输入至计数器73时，从初始逻辑电平组合“1111”开始顺序地对计数信号CNT<4:1>逐位递减计数。
如果在计数操作之后计数信号CNT<4:1>具有逻辑电平组合“0001”，则温度码TC<4:1>可以具有与半导体器件具有90摄氏度的内部温度的情况相对应的逻辑电平组合“0001”。因此，当半导体器件的内部温度是90摄氏度时，如果计数信号CNT<4:1>具有逻辑电平组合“0001”，则刷新脉冲SREFP可以被创建。这是因为具有逻辑电平组合“0001”的计数信号CNT<4:1>对应于具有逻辑电平组合“0001”的温度码TC<4:1>。计数信号CNT<4:1>可以通过同步于刷新脉冲SREFP产生的重置脉冲RSTP而被初始化为具有初始逻辑电平组合“0000”。
如果在计数操作之后计数信号CNT<4:1>具有逻辑电平组合“0011”，则温度码TC<4:1>可以具有与半导体器件具有60摄氏度的内部温度的情况相对应的逻辑电平组合“0010”。因此，当半导体器件的内部温度是60摄氏度时，如果计数信号CNT<4:1>具有逻辑电平组合“0011”，则刷新脉冲SREFP可以被创建。这是因为具有逻辑电平组合“0011”的计数信号CNT<4:1>与具有逻辑电平组合“0010”的温度码TC<4:1>相对应。计数信号CNT<4:1>可以通过同步于刷新脉冲SREFP产生的重置脉冲RSTP而被初始化为具有初始逻辑电平组合“0000”。
如果在计数操作之后计数信号CNT<4:1>具有逻辑电平组合“0111”，则温度码TC<4:1>可以具有与半导体器件具有40摄氏度的内部温度的情况相对应的逻辑电平组合“0100”。因此，当半导体器件的内部温度是40摄氏度时，如果计数信号CNT<4:1>具有逻辑电平组合“0111”，则刷新脉冲SREFP可以被创建。这是因为具有逻辑电平组合“0111”的计数信号CNT<4:1>与具有逻辑电平组合“0100”的温度码TC<4:1>相对应。计数信号CNT<4:1>可以通过同步于刷新脉冲SREFP产生的重置脉冲RSTP而被初始化为具有初始逻辑电平组合“0000”。
如果在计数操作之后计数信号CNT<4:1>具有逻辑电平组合“1111”，则温度码TC<4:1>可以具有与半导体器件具有30摄氏度的内部温度的情况相对应的逻辑电平组合“1000”。因此，当半导体器件的内部温度是30摄氏度时，如果计数信号CNT<4:1>具有逻辑电平组合“1111”，则刷新脉冲SREFP可以被创建。这是因为具有逻辑电平组合“1111”的计数信号CNT<4:1>与具有逻辑电平组合“1000”的温度码TC<4:1>相对应。计数信号CNT<4:1>可以通过同步于刷新脉冲SREFP产生的重置脉冲RSTP而被初始化为具有初始逻辑电平组合“0000”。
可以将参照图1至图11而描述的半导体器件中的至少一种应用于包括存储系统、图形系统、计算系统或移动系统等的电子系统。例如，如图12中所示，根据一个实施例的电子系统1000可以包括数据储存单元1001、存储器控制器1002、缓冲存储器1003和输入/输出(I/O)接口1004。
根据从存储器控制器1002产生的控制信号，数据储存单元1001可以储存从存储器控制器1002输出的数据或者可以读取储存的数据并输出给存储器控制器1002。数据储存单元1001可以包括图1、图9或图10中所示的半导体器件。同时，数据储存单元1001可以包括即使当其电源中断时仍能保持储存的数据的非易失性存储器。非易失性存储器可以为快闪存储器(诸如NOR型快闪存储器或NAND型快闪存储器)、相变随机存取存储器(PRAM)、电阻式随机存取存储器(RRAM)、自旋转移矩随机存取存储器(STTRAM)或磁性随机存取存储器(MRAM)等。
存储器控制器1002可以经由I/O接口1004接收从外部设备(例如，主机设备)输出的命令，以及可以对从主机设备输出的命令进行解码以控制用于将数据输入至数据储存单元1001或缓冲存储器1003中的操作或者用于将储存在数据储存单元1001或缓冲存储器1003中的数据输出的操作。虽然图12用单个模块图示了存储器控制器1002，但是存储器控制器1002可以包括用于控制由非易失性存储器组成的数据储存单元1001的一个控制器和用于控制由非易失性存储器组成的缓冲存储器1003的另一个控制器。
缓冲存储器1003可以暂时地储存由存储器控制器1002处理的数据。即，缓冲存储器1003可以暂时地储存从数据储存单元1001输出的数据或要输入至数据储存单元1001的数据。缓冲存储器1003可以根据控制信号来储存从存储器控制器1002输出的数据。缓冲存储器1003可以读取储存的数据并输出给存储器控制器1002。缓冲存储器1003可以包括诸如动态随机存取存储器(DRAM)、移动DRAM或静态随机存取存储器(SRAM)的易失性存储器。
I/O接口1004可以将存储器控制器1002物理地且电气地连接至外部设备(即，主机)。因此，存储器控制器1002可以经由I/O接口1004接收从外部设备(即，主机)供应的控制信号和数据，以及可以经由I/O接口1004来将从存储器控制器1002产生的数据输出给外部设备(即，主机)。即，电子系统1000可以经由I/O接口1004来与主机通信。I/O接口1004可以包括各种接口协议(诸如通用串行总线(USB)、多媒体卡(MMC)、外围组件互连快速(PCI-E)、串行连接SCSI(SAS)、串行AT附件(SATA)、并行AT附件(PATA)、小型计算机系统接口(SCSI)、增强型小设备接口(ESDI)和集成驱动电路(IDE))中的任意一种。
电子系统1000可以用作主机的辅助储存设备或外部储存设备。电子系统1000可以包括固态盘(SSD)、USB存储器、安全数字(SD)卡、迷你安全数字(mSD)卡、微型安全数字(微型SD)卡、安全数字大容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式多媒体卡(eMMC)或紧凑式闪存(CF)卡等。

Claims (20)

1.一种半导体器件，包括：
解码信号发生电路，适用于在刷新区段期间响应于振荡信号而执行计数操作以产生解码信号；
刷新脉冲发生电路，适用于响应于解码信号和温度码而产生用于执行刷新操作的刷新脉冲；以及
重置脉冲发生电路，适用于响应于刷新脉冲而产生初始化解码信号的重置脉冲。
2.如权利要求1所述的半导体器件，
其中，解码信号发生电路包括计数器，所述计数器适用于响应于振荡信号而产生顺序计数的计数信号；以及
其中，计数信号响应于重置脉冲而被初始化。
3.如权利要求2所述的半导体器件，其中，每当通过将振荡信号延迟而产生的延迟振荡信号中包括的脉冲被输入至计数器时，所述计数器执行计数操作，所述计数操作从初始逻辑电平组合开始顺序地对计数信号逐位递增计数或递减计数。
4.如权利要求2所述的半导体器件，其中，解码信号发生电路还包括解码器，所述解码器适用于对计数信号进行解码以产生解码信号。
5.如权利要求1所述的半导体器件，其中，如果解码信号具有与温度码的逻辑电平组合相对应的逻辑电平组合，则刷新脉冲发生电路产生刷新脉冲。
6.如权利要求1所述的半导体器件，还包括温度码选择电路，所述温度码选择电路响应于刷新脉冲而输出温度感测信号作为温度码。
7.如权利要求6所述的半导体器件，其中，温度感测信号从温度传感器产生以具有与半导体器件的内部温度相对应的逻辑电平组合。
8.如权利要求1所述的半导体器件，还包括：
脉冲发生器，适用于响应于在刷新区段期间被使能的刷新区段信号而产生初始脉冲；
周期信号发生器，适用于在刷新区段期间产生具有预定周期的周期信号；
周期脉冲发生器，适用于响应于周期信号而创建周期脉冲信号；以及
脉冲合成器，适用于将初始脉冲与周期脉冲信号合成以产生振荡信号。
9.如权利要求8所述的半导体器件，还包括延迟单元，所述延迟单元适用于将振荡信号延迟以产生延迟振荡信号。
10.一种半导体器件，包括：
振荡电路，适用于响应于刷新区段信号而产生振荡信号；以及
刷新脉冲发生电路，适用于响应于振荡信号而将解码信号与温度码进行比较以产生用于执行刷新操作的刷新脉冲，
其中，解码信号响应于刷新脉冲而被初始化。
11.如权利要求10所述的半导体器件，其中，刷新区段信号在刷新区段期间被使能。
12.如权利要求10所述的半导体器件，其中，振荡电路包括：
脉冲发生器，适用于响应于刷新区段信号而产生初始脉冲；
周期信号发生器，适用于响应于刷新区段信号而产生具有预定周期的周期信号；
周期脉冲发生器，适用于响应于周期信号而创建周期脉冲信号；以及
脉冲合成器，适用于将初始脉冲与周期脉冲信号合成以产生振荡信号。
13.如权利要求12所述的半导体器件，其中，振荡电路还包括延迟单元，所述延迟单元适用于将振荡信号延迟以产生延迟振荡信号。
14.如权利要求10所述的半导体器件，其中，如果解码信号具有与温度码的逻辑电平组合相对应的逻辑电平组合，则刷新脉冲发生电路产生刷新脉冲。
15.如权利要求10所述的半导体器件，还包括温度码选择电路，所述温度码选择电路适用于响应于刷新脉冲而将从温度传感器产生的温度感测信号输出作为温度码，使得温度码具有与内部温度相对应的逻辑电平组合。
16.如权利要求10所述的半导体器件，还包括计数器，所述计数器适用于响应于振荡信号而产生顺序计数的计数信号，
其中，计数信号响应于重置脉冲而被初始化。
17.如权利要求16所述的半导体器件，其中，每当通过将振荡信号延迟而产生的延迟振荡信号中包括的脉冲被输入至计数器时，所述计数器执行计数操作，所述计数操作从初始逻辑电平组合开始顺序地对计数信号逐位递增计数或递减计数。
18.如权利要求16所述的半导体器件，还包括解码器，所述解码器适用于对计数信号进行解码以产生解码信号。
19.一种半导体器件，包括：
计数器，适用于在刷新区段期间响应于振荡信号而执行计数操作以产生计数信号；
刷新脉冲发生电路，适用于响应于计数信号和温度码而产生用于执行刷新操作的刷新脉冲；以及
重置脉冲发生电路，适用于响应于刷新脉冲而产生初始化计数信号的重置脉冲。
20.如权利要求19所述的半导体器件，其中，每当通过将振荡信号延迟而产生的延迟振荡信号中包括的脉冲被输入至计数器时，所述计数器执行计数操作，所述计数操作从初始逻辑电平组合开始顺序地对计数信号逐位递增计数或递减计数。
CN201610445608.4A 2015-11-10 2016-06-20 半导体器件 Active CN106683696B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150157217A KR102393426B1 (ko) 2015-11-10 2015-11-10 반도체장치
KR10-2015-0157217 2015-11-10

Publications (2)

Publication Number Publication Date
CN106683696A true CN106683696A (zh) 2017-05-17
CN106683696B CN106683696B (zh) 2020-07-10

Family

ID=58663746

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610445608.4A Active CN106683696B (zh) 2015-11-10 2016-06-20 半导体器件

Country Status (4)

Country Link
US (1) US9672893B2 (zh)
KR (1) KR102393426B1 (zh)
CN (1) CN106683696B (zh)
TW (1) TWI699760B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110415745A (zh) * 2018-04-30 2019-11-05 南亚科技股份有限公司 Dram的泵浦电路及泵浦电流产生方法
CN113764013A (zh) * 2020-06-04 2021-12-07 爱思开海力士有限公司 调节在刷新操作中供应的激活电压的电平的设备

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9194754B2 (en) * 2014-03-28 2015-11-24 Darryl G. Walker Power up of semiconductor device having a temperature circuit and method therefor
US9875785B2 (en) * 2015-10-01 2018-01-23 Qualcomm Incorporated Refresh timer synchronization between memory controller and memory
KR102443275B1 (ko) * 2018-04-09 2022-09-15 에스케이하이닉스 주식회사 메모리 장치 및 메모리 장치의 오토-리프레시 제어방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1662996A (zh) * 2002-06-25 2005-08-31 富士通株式会社 半导体存储器
TWM494409U (zh) * 2014-10-08 2015-01-21 Ud Electronic Corp 一種用於ｒｊ４５整合型連接器的防突波保護結構
CN104700883A (zh) * 2013-12-10 2015-06-10 爱思开海力士有限公司 半导体器件
CN105280216A (zh) * 2014-06-18 2016-01-27 爱思开海力士有限公司 半导体存储器件及其操作方法
CN105390481A (zh) * 2014-08-27 2016-03-09 瑞萨电子株式会社 半导体器件
CN105468053A (zh) * 2014-09-25 2016-04-06 爱思开海力士有限公司 半导体器件

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100363103B1 (ko) * 1998-10-20 2003-02-19 주식회사 하이닉스반도체 셀프 리프레쉬 발진기
KR100521375B1 (ko) * 2003-02-13 2005-10-12 삼성전자주식회사 동작 모드에 따라 데이터 재저장 시간을 가변시킬 수 있는반도체 메모리 장치
JP2006146992A (ja) * 2004-11-16 2006-06-08 Elpida Memory Inc 半導体メモリ装置
KR100652445B1 (ko) * 2005-11-30 2006-12-01 삼성전자주식회사 온도 센서의 온도 트립 포인트에서 안정적인 리프레쉬 제어회로 및 리프레쉬 제어 방법
KR101132798B1 (ko) 2010-03-31 2012-04-02 주식회사 하이닉스반도체 셀프리프레시회로
JP2012038399A (ja) * 2010-08-11 2012-02-23 Elpida Memory Inc 半導体装置
JP2013030247A (ja) * 2011-07-28 2013-02-07 Elpida Memory Inc 情報処理システム
KR102170333B1 (ko) * 2013-10-14 2020-10-28 에스케이하이닉스 주식회사 반도체 장치
KR102285772B1 (ko) * 2015-02-02 2021-08-05 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1662996A (zh) * 2002-06-25 2005-08-31 富士通株式会社 半导体存储器
CN104700883A (zh) * 2013-12-10 2015-06-10 爱思开海力士有限公司 半导体器件
CN105280216A (zh) * 2014-06-18 2016-01-27 爱思开海力士有限公司 半导体存储器件及其操作方法
CN105390481A (zh) * 2014-08-27 2016-03-09 瑞萨电子株式会社 半导体器件
CN105468053A (zh) * 2014-09-25 2016-04-06 爱思开海力士有限公司 半导体器件
TWM494409U (zh) * 2014-10-08 2015-01-21 Ud Electronic Corp 一種用於ｒｊ４５整合型連接器的防突波保護結構

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110415745A (zh) * 2018-04-30 2019-11-05 南亚科技股份有限公司 Dram的泵浦电路及泵浦电流产生方法
CN110415745B (zh) * 2018-04-30 2021-05-04 南亚科技股份有限公司 Dram的泵浦电路及泵浦电流产生方法
CN113764013A (zh) * 2020-06-04 2021-12-07 爱思开海力士有限公司 调节在刷新操作中供应的激活电压的电平的设备
CN113764013B (zh) * 2020-06-04 2024-02-13 爱思开海力士有限公司 调节在刷新操作中供应的激活电压的电平的设备

Also Published As

Publication number Publication date
US20170133086A1 (en) 2017-05-11
KR20170055045A (ko) 2017-05-19
KR102393426B1 (ko) 2022-05-04
US9672893B2 (en) 2017-06-06
TWI699760B (zh) 2020-07-21
CN106683696B (zh) 2020-07-10
TW201730882A (zh) 2017-09-01

Similar Documents

Publication Publication Date Title
US11074957B2 (en) Semiconductor device
CN106683696A (zh) 半导体器件
CN107093459B (zh) 非易失性存储器设备及其读取方法和存储器系统
US9858972B1 (en) Semiconductor devices
US9520169B2 (en) Semiconductor device
CN108231111A (zh) 半导体器件
CN104681086B (zh) 半导体装置的缓冲电路
US10734042B2 (en) Semiconductor devices
CN110060714A (zh) 半导体器件以及包括其的半导体系统
US10068632B2 (en) Semiconductor device and semiconductor system
CN108877857A (zh) 半导体装置
CN109524036A (zh) 半导体器件
CN106560894A (zh) 半导体器件
US11189328B1 (en) Semiconductor devices and semiconductor systems
TWI553655B (zh) 動態隨機存取記憶體字元線控制電路、動態隨機存取記憶體模組及動態隨機存取記憶體字元線電壓控制方法
US11646072B2 (en) Electronic device for adjusting refresh operation period
KR20180091731A (ko) 반도체 기억장치 및 데이터 세팅 방법
JP2016514338A (ja) 記憶デバイス読み出し装置及び方法
CN103258567A (zh) 激活信号生成电路和半导体存储器装置
KR102298776B1 (ko) 반도체장치
KR20190118292A (ko) 반도체시스템
US11004496B2 (en) Semiconductor devices
CN110459251B (zh) 半导体器件
US20220020408A1 (en) Electronic devices configured to execute a burst operation
US10976955B2 (en) Semiconductor device for improving code processing speed using faster clock signal

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant