CN105280216A - 半导体存储器件及其操作方法 - Google Patents

半导体存储器件及其操作方法 Download PDF

Info

Publication number
CN105280216A
CN105280216A CN201410838040.3A CN201410838040A CN105280216A CN 105280216 A CN105280216 A CN 105280216A CN 201410838040 A CN201410838040 A CN 201410838040A CN 105280216 A CN105280216 A CN 105280216A
Authority
CN
China
Prior art keywords
semiconductor storage
storage unit
function
temperature
periodic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410838040.3A
Other languages
English (en)
Other versions
CN105280216B (zh
Inventor
李蓥旭
金胜灿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN105280216A publication Critical patent/CN105280216A/zh
Application granted granted Critical
Publication of CN105280216B publication Critical patent/CN105280216B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects

Abstract

一种半导体存储器件包括：振荡信号发生部，其适于产生以通过预定的温度-周期函数限定的周期振荡的振荡信号；周期控制部，其适于响应于刷新特性信息，根据彼此不同的两个或更多个预定的温度-周期函数的组合来控制振荡信号的周期；以及存储器单元阵列，其适于响应于振荡信号来执行刷新操作。

Description

半导体存储器件及其操作方法
相关申请的交叉引用
本申请要求2014年6月18日提交的申请号为10-2014-0074174的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本发明的各种示例性实施例涉及一种半导体设计技术，且更具体而言，涉及一种能根据温度来操作刷新操作的半导体存储器件。
背景技术
通常，诸如双数据速率同步动态随机存取存储器(DDRSDRAM)的半导体存储器件包括用于储存数据的多个存储体，并且多个存储体中的每个具有大于千万个存储器单元。存储器单元中的每个包括单元电容器和单元晶体管，以及半导体存储器件通过对单元电容器充电和放电来储存数据。
理想地，假设储存在单元电容器中的电荷量保持相同。然而，事实上，储存在单元电容器中的电荷量由于外围电路之间的电压差而变化。即，可能存在电荷从充电的单元电容器的流出，或者当单元电容器放电时可能存在电荷的流入。电荷量的变化与储存在单元电容器中的数据变化相关，且因此电荷损耗可以导致数据丢失。半导体存储器件执行刷新操作以防止由于单元电容器电荷中意外变化引起的数据丢失。
图1是图示现有的半导体存储器件的框图。
参见图1，半导体存储器件包括：振荡信号发生部110、刷新信号发生部120、字线控制部130和存储器单元阵列140。
振荡信号发生部110响应于刷新命令信号CMD_REF来产生具有预定周期的振荡信号OSC。刷新信号发生部120接收振荡信号OSC，并且产生以振荡信号OSC的预定周期被使能的刷新信号INN_REF。字线控制部130响应于刷新信号INN_REF来经由字线信号WL控制多个字线的使能。存储器单元阵列140响应于字线信号WL来执行刷新操作。
半导体存储器件基于它使用的时间多长和它接受了多少使用而恶化。即，半导体存储器件由于它们被写入、读取而退化，并且它们由于时间流逝的原因也容易退化。最终它们会被丢弃。由于半导体存储器件恶化，所以刷新操作很可能发生故障。刷新操作的故障可以是储存的数据可靠性降低的直接原因。因此，有必要使刷新操作适应半导体存储器件的可能恶化的条件。
发明内容
本发明的各种实施例针对一种能根据半导体存储器件的状态来执行刷新操作的半导体存储器件。
根据本发明的一个实施例，一种半导体存储器件包括：振荡信号发生部，其适于产生以通过预定的温度-周期函数限定的周期振荡的振荡信号；周期控制部，其适于响应于刷新特性信息，根据彼此不同的两个或更多个预定的温度-周期函数的组合来控制振荡信号的周期；以及存储器单元阵列，其适于响应于振荡信号来执行刷新操作。
刷新特性信息可以与存储器单元的刷新操作的特性相对应。
振荡信号发生部可以经由充电操作和放电操作来产生振荡信号，以及周期控制部可以包括用于放电操作的多个放电单元。
多个放电单元中的每个可以具有预定的温度-电流特性，以及周期控制部可以响应于刷新特性信息来控制用于预定的温度-周期函数的组合的多个放电单元的预定的温度-电流特性。
周期控制部可以响应于刷新特性信息来选择性地将多个放电单元使能。
预定的温度-周期函数中的每个可以是连续函数。
根据本发明的一个实施例，一种半导体存储器件的操作方法包括：根据刷新特性信息设定一个或更多个函数转变点；参照函数转变点来组合彼此不同的两个或更多个温度-周期函数；根据组合的温度-周期函数设定刷新操作的周期；以及利用设定的周期对存储器单元阵列执行刷新操作。
刷新特性信息可以与存储器单元的刷新操作的特性相对应。
组合的温度-周期函数可以具有通过函数转变点限定的两个或更多个温度部分，以及组合的温度-周期函数可以在温度部分的每个中具有两个或更多个温度-周期函数，两个或更多个温度-周期函数彼此不同。
根据本发明的一个实施例，一种半导体存储系统包括：控制器，其适于控制多个半导体存储器件；以及多个半导体存储器件，多个半导体存储器件中的每个响应于关于控制器与半导体存储器件之间的设置关系的信息来设定一个或更多个函数转变点，以及根据参照函数转变点彼此不同的两个或更多个预定的温度-周期函数的组合来设定刷新操作的周期。
控制器和多个半导体存储器件中的每个可以分开设置，以及多个半导体存储器件的函数转变点可以彼此不同。
多个半导体存储器件中的每个可以包括：特性信息发生部分，其适于响应于关于控制器与半导体存储器件之间的设置关系的信息来产生刷新特性信息；以及刷新操作部分，其适于响应于刷新特性信息来执行刷新操作。
刷新操作部分可以包括：振荡信号发生部，其适于产生以通过预定的温度-周期函数限定的周期振荡的振荡信号；周期控制部，其适于响应于刷新特性信息，根据彼此不同的两个或更多个预定的温度-周期函数的组合来控制振荡信号的周期；以及存储器单元阵列，其适于响应于振荡信号来执行刷新操作。
多个半导体存储器件可以包括第一半导体存储器件和第二半导体存储器件，以及第一半导体存储器件被设置成相对于控制器具有第一间隔；以及第二半导体存储器件被设置成相对于控制器具有第二间隔，其中，当第二间隔比第一间隔大时，第一半导体存储器件的函数转变点中的一个被设定成第一温度，而第二半导体存储器件的函数转变点中的一个被设定成比第一温度高的第二温度。
组合的温度-周期函数可以具有通过函数转变点限定的两个或更多个温度部分，以及组合的温度-周期函数可以在温度部分的每个中具有两个或更多个温度-周期函数中的每个，两个或更多个温度-周期函数彼此不同。
根据本发明的一个实施例，一种半导体存储器件包括：检测部分，其适于检测对半导体存储器件的存取次数；特性信息发生部分，其适于响应于检测部分的输出信号来产生刷新特性信息；以及刷新操作部分，其适于响应于刷新特性信息来设定一个或更多个函数转变点，以及根据参照函数转变点彼此不同的两个或更多个预定的温度-周期函数的组合来执行刷新操作。
检测部分可以经由半导体存储器件的温度来检测存取次数。
检测部分可以经由命令信号输入至半导体存储器件的输入次数来检测存取次数。
刷新操作部分可以包括：振荡信号发生部，其适于产生以通过预定的温度-周期函数限定的周期振荡的振荡信号；周期控制部，其适于响应于刷新特性信息，根据彼此不同的两个或更多个预定的温度-周期函数的组合来控制振荡信号的周期；以及存储器单元阵列，其适于响应于振荡信号来执行刷新操作。
组合的温度-周期函数可以具有通过函数转变点限定的两个或更多个温度部分，以及组合的温度-周期函数可以在温度部分的每个中具有两个或更多个温度-周期函数中的每个，两个或更多个温度-周期函数彼此不同。
根据本发明的实施例，半导体存储器件可以通过根据其状态执行刷新操作来稳定地保持储存在其中的数据。
附图说明
图1是图示现有的半导体存储器件的框图。
图2是图示根据本发明的一个示例性实施例的半导体存储器件的框图。
图3是图示图2中所示的振荡信号发生部和周期控制部的电路图。
图4是图示图3中所示的振荡信号发生部和周期控制部的第一温度-电流特性和第二温度-电流特性的曲线图。
图5是图示根据第一刷新特性和第二刷新特性的电路操作的曲线图。
图6是图示根据本发明的一个示例性实施例的半导体存储系统的框图。
图7是图示图6中所示的多个半导体存储器件的刷新操作的特性的曲线图。
图8是图示图6中所示的多个半导体存储器件的刷新操作的特性的曲线图。
图9是图示根据本发明的一个示例性实施例的半导体存储器件的框图。
图10是图示根据本发明的一个示例性实施例的半导体存储器件的框图。
具体实施方式
下面将参照附图更详细地描述各种实施例。然而，本发明可以用不同的方式来实施，而不应解释为限制于本文中所列的实施例。确切地说，提供了这些实施例使得本公开充分与完整，并向本领域的技术人员充分地传达本发明的范围。附图未必按比例绘制，并且在一些情况下，可以对比例做夸大处理以清楚地图示实施例的特征。在本公开中，附图标记在本发明的各种附图和实施例中直接对应于相同的部分。也应当注意，在本说明书中，“连接/耦接”不仅表示一个部件与另一个部件直接耦接，还表示经由中间部件与另一个部件间接耦接。另外，只要在句子中未具体提及，单数形式可以包括复数形式。应当容易理解的是，在本公开中“在…上”和“在…之上”的含义应当采用最广义的方式来解释，使得“在…上”不仅意味着“直接在…上”，还意味着在它们之间具有(多个)中间特征或(多个)层的情况的“在…上”，以及“在…之上”不仅意味着直接在顶部上，还意味着在它们之间具有(多个)中间特征或(多个)层的情况的顶部上。当第一层被称为在第二层“上”或者在衬底“上”时，它不仅表示第一层直接形成在第二层或衬底上的情况，还表示在第一层和第二层之间或者第一层和衬底之间存在第三层的情况。
图2是图示根据本发明的一个示例性实施例的半导体存储器件的框图。
参见图2，半导体存储器件可以包括：振荡信号发生部210、周期控制部220、刷新信号发生部230、字线控制部240和存储器单元阵列250。
振荡信号发生部210可以响应于刷新命令信号CMD_REF来产生以预定周期振荡的振荡信号OSC。刷新命令信号CMD_REF可以来自外部控制器或者内部电路，并且可以表示执行刷新操作的命令。
周期控制部220可以响应于刷新特性信息INF_REF来产生周期控制信号CTR。刷新特性信息INF_REF可以表示存储器单元阵列250的刷新操作的特性。存储器单元阵列250的刷新操作的周期可以根据刷新特性信息INF_REF来确定。刷新操作的特性可以由随后将详细描述的各种因素来确定。
振荡信号发生部210可以根据通过周期控制信号CTR限定的温度-周期函数来控制振荡信号OSC的周期。周期控制信号CTR可以经由将参照图5描述的各种温度-周期函数来控制振荡信号OSC的周期。刷新信号发生部230可以接收振荡信号OSC，并且通过调整振荡信号OSC的脉冲持续时间来产生刷新信号INN_REF。振荡信号OSC和刷新新号INN_REF可以具有相同的周期。
字线控制部240可以响应于刷新信号INN_REF,经由字线信号WL来控制多个字线的使能。存储器单元阵列250可以对通过字线信号WL使能的多个字线中的每个执行刷新操作。
根据本发明的示例性实施例，半导体存储器件可以根据刷新特性信息INF_REF来产生具有通过各种温度-周期函数限定的各种周期的刷新信号INN_REF，并且可以响应于刷新信号INN_REF来执行刷新操作。
图3是图示图2中所示的振荡信号发生部210和周期控制部220的电路图。
参见图3，振荡信号发生部210可以根据通过周期控制信号CTR控制的温度-周期函数来控制振荡信号OSC的周期。振荡信号发生部210可以包括：比较单元310A，其响应于刷新命令信号CMD_REF而使能；反相单元320A，其缓冲并输出比较单元310A的输出信号以作为振荡信号OSC；电源单元330A，其响应于振荡信号OSC来对充电单元340A充电；以及充电单元340A，其储存由电源单元330A提供的电荷。
周期控制部220可以响应于刷新特性信息INF_REF来产生周期控制信号CTR。刷新特性信息INF_REF可以包括第一刷新特性信息INF_REF1和第二刷新特性信息INF_REF2。周期控制部220可以包括：第一放电单元350B，其响应于第一刷新特性信息INF_REF1来将振荡信号OSC的周期限定为第一温度-周期函数；第二放电单元360B，其响应于第二刷新特性信息INF_REF2来将振荡信号OSC的周期限定为第二温度-周期函数。将参照图4来描述第一温度-周期函数和第二温度-周期函数。
供作参考，振荡信号发生部210可以利用经由充电和放电操作产生振荡信号OSC的电路来示例性地实施。此外，周期控制部220可以利用用于放电操作的电路来示例性地实施。因此，从周期控制部220输出的周期控制信号CTR可以与用于放电操作的灌电流相对应。即，周期控制信号CTR可以是吸入至节点XX的电流。
在下文中，将描述第一放电单元350B和第二放电单元360B。
第一放电单元350B可以包括第一二极管D1，其具有第一温度-电流特性；以及第一晶体管TR1，其用于响应于第一刷新特性信息INF_REF1来将第一二极管D1和节点XX电耦接。第一温度-电流特性可以指示将参照图4描述的第一二极管D1根据第一二极管D1的温度吸入的电流。
第二放电单元350B可以包括：第二二极管D2，其具有第二温度-电流特性；以及第二晶体管TR2，其用于响应于第二刷新特性信息INF_REF2来将第二二极管D2与节点XX电耦接。第二温度-电流特性可以指示第二二极管D2根据第二二极管D2的温度吸入的电流。第一温度-电流特性和第二温度-电流特性可以彼此相同或不同。
供作参考，当第一温度-电流特性和第二温度-电流特性彼此相同时，周期控制部220的温度-电流特性可以通过调整放电单元350B和360B中被使能的放电单元的数目来变化。另一方面，当第一温度-电流特性和第二温度-电流特性彼此不同时，周期控制部220的温度-电流特性可以通过将多个放电单元350B和360B中的每个使能来变化。
在下文中，将描述第一温度-电流特性和第二温度-电流特性彼此不同的一个实例。
根据本发明的一个示例性实施例，半导体存储器件可以响应于第一刷新特性信息INF_REF1和第二刷新特性信息INF_REF2来改变温度-电流特性。温度-电流特性的变化可以意味着振荡信号OSC的周期根据温度的变化，且因而可以意味着刷新信号INN_REF的周期根据温度的变化。根据本发明的一个示例性实施例，半导体存储器件可以根据第一刷新特性信息INF_REF1和第二刷新特性信息INF_REF2来改变刷新信号INN_REF的周期。
供作参考，至节点XX的大量灌电流可以指示节点XX要完全放电的短时间，且因此可以意味着振荡信号OSC的短周期。另一方面，至节点XX的少量灌电流可以指示节点XX要完全放电的大量时间，且因此可以意味着振荡信号OSC的长周期。即，温度-电流特性可以被转换成温度-周期函数。在下文中，将描述第一温度-电流特性和第二温度-电流特性以及对应的温度-周期函数。
图4是图示图3中所示的振荡信号发生部210和周期控制部220的第一温度-电流特性和第二温度-电流特性的曲线图。X轴可以表示温度T，以及Y轴可以表示振荡信号OSC的周期P，即刷新信号INN_REF的周期P。
图4示出了与第一温度-电流特性相对应的第一函数“1”，以及与第二温度-电流特性相对应的第二函数“2”。如图4中所示，在第一函数“1”和第二函数“2”中，刷新信号INN_REF的周期P可以随着温度T变得更低而变得更长，以及刷新信号INN_REF的周期P可以随着温度T变得更高而变得更短。具体地，第一函数“1”的斜率在温度T的点KK之前比第二函数“2”的斜率大，而第一函数“1”的斜率在温度T的点KK之后比第二函数“2”的斜率小。第一函数“1”和第二函数“2”的斜率可以根据以上参照图3所述的第一二极管D1和第二二极管D2的特性来限定。
图5是图示根据第一刷新特性INF_REF1和第二刷新特性INF_REF2的电路操作的曲线图。X轴可以表示温度T，以及Y轴可以表示振荡信号OSC的周期P，即刷新信号INN_REF的周期P。
图5示出了第一刷新特性信息INF_REF1在温度T的点KK之前被使能，而第二刷新特性信息INF_REF2在温度T的点KK之后被使能的一个实例。在这种情况下，周期控制部220的温度-周期函数可以是第三函数“3”。即，第三函数“3”可以是连续函数，其在温度T的点KK之前对应于第一函数“1”,而在温度T的点KK之后对应于第二函数“2”。由于第三函数“3”参照温度T的点KK通过第一函数“1”和第二函数“2”来限定，所以温度T的点KK可以称为函数转变点。振荡信号OSC的周期，即，刷新信号INN_REF的周期可以是第三函数“3”，其是参照函数转变点KK的不同函数(第一函数“1”和第二函数“2”)的组合。
根据本发明的一个示例性实施例，半导体存储器件可以通过对由第一刷新特性信息INF_REF1和第二刷新特性信息INF_REF2指示的不同函数(第一函数“1”和第二函数“2”)进行组合来控制刷新信号INN_REF的周期。
图6是图示根据本发明的一个示例性实施例的半导体存储系统的框图。
参见图6，半导体存储系统可以包括控制器610和多个半导体存储器件620。多个半导体存储器件620可以是双列直插式存储器模块(DIMM)。
控制器610可以提供命令信号CMD和地址信号ADD，以及可以根据命令信号CMD经由读取和写入操作来接收数据DAT。
多个半导体存储器件620可以在控制器610的控制下执行读取和写入操作，并且可以包括第一半导体存储器件620_1至第八半导体存储器件620_8。尽管控制器610以及第一半导体存储器件620_1至第八半导体存储器件620_8的设置可以根据设计而不同，但是假设第一半导体存储器件620_1被设置成比第八半导体存储器件620_8更靠近控制器610。即，当第一半导体存储器件620_1被设置成相对于控制器610具有第一间隔，以及第八半导体存储器件620_8被设置成相对于控制器610具有第二间隔时，对应于第八半导体存储器件620_8的第二间隔可以比对应于第一半导体存储器件620_1的第一间隔大。
第一半导体存储器件620_1至第八半导体存储器件620_8中的每个可以包括特性信息发生部分621_1和刷新操作部分621_2。
特性信息发生部分621_1可以接收与第一半导体存储器件620_1至第八半导体存储器件620_8中的每个的间隔相对应的位置信息INF_LCT，并且可以产生刷新特性信息INF_REF。如上所述，刷新特性信息INF_REF可以控制对应的半导体存储器件的函数转变点(在图4和图5中示例性地表示为“KK”)，且因此可以确定对应的存储器单元阵列的刷新操作的周期。
刷新操作部分621_2可以用刷新特性信息INF_REF的周期来执行刷新操作，并且可以具有上面参照图2描述的各部。即，刷新操作部分621_2可以包括：振荡信号发生部210、周期控制部220、刷新信号发生部230、字线控制部240和存储器单元阵列250。特别地，周期控制部220可以根据刷新特性信息INF_REF来设定函数转变点，并且根据从参照函数转变点不同限定的温度-周期函数组合得到的组合的温度-周期函数来设定刷新操作的周期。刷新操作的设定的周期可以用于控制存储器单元阵列250的刷新操作。
包括控制器610以及第一半导体存储器件620_1至第八半导体存储器件620_8的半导体存储系统的温度当半导体存储系统操作时升高至至少70℃，甚至达到120℃。当控制器610的温度升高时，温度可以对设置在控制器610周围的第一半导体存储器件620_1至第八半导体存储器件620_8产生影响。即，控制器610的高温可以提高第一半导体存储器件620_1至第八半导体存储器件620_8的温度。当半导体存储器件的温度意外地升高时，它可以促使恶化增加。
控制器610的高温对第一半导体存储器件620_1至第八半导体存储器件620_8的影响可以根据控制器610与第一半导体存储器件620_1至第八半导体存储器件620_8中的每个之间的间隔变化。半导体存储器件被设置得离控制器610越近，控制器610的温度对半导体存储器件产生的影响会越大，则半导体存储器件会严重地恶化。第一半导体存储器件620_1可以是这种情况的一个实例。控制器610离半导体存储器件越远，控制器610的温度产生的影响会越小，则半导体存储器件会比位于更靠近控制器610的那些半导体存储器件恶化得少。第八半导体存储器件620_8可以是这种情况的一个实例。
根据本发明的一个示例性实施例，半导体存储系统可以根据控制器610与第一半导体存储器件620_1至第八半导体存储器件620_8之间的设置关系来控制函数转变点，以及可以允许第一半导体存储器件620_1至第八半导体存储器件620_8中的每个根据函数转变点来设定刷新操作的周期。
图7和图8是图示图6中所示的多个半导体存储器件620_1至620_8的刷新操作的特性的曲线图。
图7图示了第一半导体存储器件620_1的刷新操作的特性。图8图示了第八半导体存储器件620_8的刷新操作的特性。如上所述，设置成相对更靠近控制器610的第一半导体存储器件620_1比设置成相对更远离控制器610的第八半导体存储器件620_8恶化得相对更严重。因此，第一半导体存储器件620_1的函数转变点可以被设定成80℃，而第八半导体存储器件620_8的函数转变点可以被设定成比第一半导体存储器件620_1的函数转变点高的100℃。
当第一半导体存储器件620_1的函数转变点被设定成比80℃高时，第一半导体存储器件620_1可能由于控制器610的高温而恶化，这意味着第一半导体存储器件620_1需要更短的刷新操作周期以便防止存储器单元阵列的恶化，但是第一半导体存储器件620_1不能用具有高于80℃的函数转变点的更短周期来执行刷新操作，这可能意味着储存在存储器单元阵列中的数据丢失。
供作参考，参照图3描述了参照函数转变点来组合不同函数的电路和方法可以通过放电操作来控制。此外，函数转变点和函数可以通过改变以上参照图3所述的二极管的值来限定。因此，将省略与图7和图8相关的函数的函数转变点和控制操作。尽管图7和图8示出了针对第一半导体存储器件620_1和第八半导体存储器件620_8中的每个来设定80℃和100℃的一个函数转变点，但是可以根据设计来设定针对半导体存储器件中的每个的两个或更多个函数转变点。在这种情况下，针对半导体存储器件中的每个的多个函数转变点可以通过控制以上参照图3所述的并联二极管的数目、或者以上参照图3所述的二极管的尺寸来设定。
本发明的示例性实施例集中在半导体存储器件当它们的温度升高时恶化的事实上。然而，半导体存储器件可以由于各种原因而恶化。在下文中，将描述这样的示例性实施例:可以通过检测恶化因素来设定函数转变点，以及可以根据设定的函数转变点来操作刷新操作。例如，半导体存储器件可以当半导体存储器件被大量存取时恶化。图9和图10示出了能够检测大量存取、控制刷新操作的周期以及因此执行刷新操作的半导体存储器件。
图9和图10是图示根据本发明的一个示例性实施例的半导体存储器件的框图。
参见图9，半导体存储器件910可以包括：温度检测部分911、特性信息发生部分912和刷新操作部分913。
温度检测部分911可以通过检测半导体存储器件910的温度来产生温度信息INF_TMP。特性信息发生部分912可以响应于温度信息INF_TMP来产生刷新特性信息INF_REF。刷新操作部分913可以响应于刷新特性信息INF_REF来设定半导体存储器件910的函数转变点，以及可以根据从参照设定的函数转变点不同地限定的温度-周期函数组合得到的组合的温度-周期函数来执行刷新操作。刷新操作部分913可以具有以上参照图2描述的各部。即，刷新操作部分621_2可以包括：振荡信号发生部210、周期控制部220、刷新信号发生部230、字线控制部240和存储器单元阵列250。特别地，周期控制部220可以根据刷新特性信息INF_REF来设定函数转变点，以及根据从参照函数转变点不同地限定的温度-周期函数组合得到的组合的温度-周期函数来设定刷新操作的周期。刷新操作的设定的周期可以用于控制存储器单元阵列250的刷新操作。
图9中所示的半导体存储器件可以检测温度，并且产生温度信息INF_TMP。半导体存储器件的温度可以当半导体存储器件被大量存取时而变得更高。图9中所示的半导体存储器件910可以经由其温度来确定存取量。即，半导体存储器件的高温可以指示对半导体存储器件的大量存取，且因此可以指示半导体存储器件的恶化。在这种情况下，函数转变点可以设定成如以上参照图7所述的更低的温度。
参见图10，半导体存储器件1010可以包括：计数部分1011、特性信息发生部分1012和刷新操作部分1013。
计数部分1011可以通过对命令信号CMD的输入次数进行计数来产生计数值信息INF_CEA。特性信息发生部分1012可以响应于计数值信息INF_CEA来产生刷新特性信息INF_REF。刷新操作部分1013可以响应于刷新特性信息INF_REF来设定半导体存储器件1010的函数转变点，以及可以根据从参照设定的函数转变点不同地限定的温度-周期函数组合得到的组合的温度-周期函数来执行刷新操作。刷新操作部分1013可以具有以上参照图2描述的各部。即，刷新操作部分621_2可以包括：振荡信号发生部210、周期控制部220、刷新信号发生部230、字线控制部240和存储器单元阵列250。特别地，周期控制部220可以根据刷新特性信息INF_REF来设定函数转变点，以及根据从参照函数转变点不同地限定的温度-周期函数组合得到的组合的温度-周期函数来设定刷新操作的周期。刷新操作的设定的周期可以用于控制存储器单元阵列250的刷新操作。
图10中所示的半导体存储器件1010可以对命令信号CMD的输入次数进行计数，并且产生计数值信息INF_CEA。虽然图9中所示的半导体存储器件910可以经由其温度来确定其恶化，但是图10中所示的半导体存储器件1010可以经由命令信号CMD的输入次数来确定其恶化。即，图10中所示的半导体存储器件1010可以经由命令信号CMD的输入次数来确定存取量。换言之，命令信号CMD的大输入次数可以意味着对半导体存储器件的大量存取，且因此可以指示半导体存储器件的恶化。在这种情况下，函数转变点可以被设定成如参照图7所述的更低的温度。
根据本发明的一个示例性实施例，半导体存储器件可以通过检测其温度或者命令信号的输入次数来确定对其的存取量，可以根据确定结果来设定函数转变点，以及可以根据从参照设定的函数转变点不同地限定的温度-周期函数组合得到的组合的温度-周期函数来执行刷新操作。
如上所述，根据本发明的一个示例性实施例，半导体存储器件可以通过根据存储器单元阵列的刷新特性对函数进行调整来执行刷新操作。
储存在半导体存储器件中的数据的可靠性可以通过稳定地执行刷新操作得以提高。
虽然已经相对于具体实施例描述了本发明，但是对本领域技术人员而言显而易见的是，在不脱离所附权利要求所限定的本发明的精神和范围的情况下，可以进行各种变化和修改。
通过本发明的实施例可以看出，本发明提供了下面技术方案:
技术方案1.一种半导体存储器件，包括：
振荡信号发生部，其适于产生以通过预定的温度-周期函数限定的周期振荡的振荡信号；
周期控制部，其适于响应于刷新特性信息，根据彼此不同的两个或更多个预定的温度-周期函数的组合来控制所述振荡信号的周期；以及
存储器单元阵列，其适于响应于所述振荡信号来执行刷新操作。
技术方案2.如技术方案1所述的半导体存储器件，其中，所述刷新特性信息对应于存储器单元的刷新操作的特性。
技术方案3.如技术方案1所述的半导体存储器件，
其中，所述振荡信号发生部经由充电操作和放电操作来产生所述振荡信号，以及
其中，所述周期控制部包括用于所述放电操作的多个放电单元。
技术方案4.如技术方案3所述的半导体存储器件，
其中，所述多个放电单元中的每个具有预定的温度-电流特性，以及
其中，所述周期控制部响应于所述刷新特性信息，控制用于所述预定的温度-周期函数的组合的所述多个放电单元的所述预定的温度-电流特性。
技术方案5.如技术方案3所述的半导体存储器件，其中，所述周期控制部响应于所述刷新特性信息来选择性地将所述多个放电单元使能。
技术方案6.如技术方案1所述的半导体存储器件，其中，所述预定的温度-周期函数中的每个是连续函数。
技术方案7.一种半导体存储器件的操作方法，包括：
根据刷新特性信息设定一个或更多个函数转变点；
参照所述函数转变点组合彼此不同的两个或更多个温度-周期函数；
根据组合的温度-周期函数来设定刷新操作的周期；以及
利用设定的周期对存储器单元阵列执行所述刷新操作。
技术方案8.如技术方案7所述的半导体存储器件的操作方法，其中，所述刷新特性信息与存储器单元的刷新操作的特性相对应。
技术方案9.如技术方案7所述的半导体存储器件的操作方法，
其中，所述组合的温度-周期函数具有通过所述函数转变点限定的两个或更多个温度部分，以及
其中，所述组合的温度-周期函数在所述温度部分的每个中具有两个或更多个温度-周期函数中的每个，所述两个或更多个温度-周期函数彼此不同。
技术方案10.一种半导体存储系统，包括：
控制器，其适于控制多个半导体存储器件；以及
多个半导体存储器件，所述多个半导体存储器件中的每个响应于关于所述控制器与所述半导体存储器件之间的设置关系的信息来设定一个或更多个函数转变点，以及根据参照所述函数转变点彼此不同的两个或更多个预定的温度-周期函数的组合来设定刷新操作的周期。
技术方案11.如技术方案10所述的半导体存储系统，
其中，所述控制器和所述多个半导体存储器件中的每个分开设置，以及
其中，所述多个半导体存储器件的函数转变点彼此不同。
技术方案12.如技术方案10所述的半导体存储系统，其中，所述多个半导体存储器件中的每个包括：
特性信息发生部分，其适于响应于关于所述控制器与所述半导体存储器件之间的设置关系的信息来产生刷新特性信息；以及
刷新操作部分，其适于响应于所述刷新特性信息来执行所述刷新操作。
技术方案13.如技术方案12所述的半导体存储系统，其中，所述刷新操作部分包括：
振荡信号发生部，其适于产生以通过预定的温度-周期函数限定的周期振荡的振荡信号；
周期控制部，其适于响应于所述刷新特性信息，根据彼此不同的两个或更多个预定的温度-周期函数的组合来控制所述振荡信号的周期；以及
存储器单元阵列，其适于响应于所述振荡信号来执行所述刷新操作。
技术方案14.如技术方案12所述的半导体存储系统，
其中，所述多个半导体存储器件包括第一半导体存储器件和第二半导体存储器件，以及所述第一半导体存储器件被设置成相对于所述控制器具有第一间隔，以及所述第二半导体存储器件被设置成相对于所述控制器具有第二间隔，
其中，当所述第二间隔比所述第一间隔大时，
所述第一半导体存储器件的函数转变点中的一个被设定成第一温度，以及
所述第二半导体存储器件的函数转变点中的一个被设定成比所述第一温度高的第二温度。
技术方案15.如技术方案10所述的半导体存储系统，
其中，所述组合的温度-周期函数具有通过所述函数转变点限定的两个或更多个温度部分，以及
其中，所述组合的温度-周期函数在所述温度部分的每个中具有两个或更多个温度-周期函数中的每个，所述两个或更多个温度周期函数彼此不同。
技术方案16.一种半导体存储器件，包括：
检测部分，其适于检测对所述半导体存储器件的存取次数；
特性信息发生部分，其适于响应于所述检测部分的输出信号来产生刷新特性信息；以及
刷新操作部分，其适于响应于所述刷新特性信息来设定一个或更多个函数转变点，以及根据参照所述函数转变点彼此不同的两个或更多个预定的温度-周期函数的组合来执行刷新操作。
技术方案17.如技术方案16所述的半导体存储器件，其中，所述检测部分经由所述半导体存储器件的温度来检测存取次数。
技术方案18.如技术方案16所述的半导体存储器件，其中，所述检测部分经由命令信号输入至所述半导体存储器件的输入次数来检测存取次数。
技术方案19.如技术方案16所述的半导体存储器件，其中，所述刷新操作部分包括：
振荡信号发生部，其适于产生以通过预定的温度-周期函数限定的周期振荡的振荡信号；
周期控制部，其适于响应于所述刷新特性信息，根据彼此不同的两个或更多个预定的温度-周期函数的组合来控制所述振荡信号的周期；以及
存储器单元阵列，其适于响应于所述振荡信号来执行所述刷新操作。
技术方案20.如技术方案16所述的半导体存储器件，
其中，所述组合的温度-周期函数具有通过所述函数转变点限定的两个或更多个温度部分，以及
其中，所述组合的温度-周期函数在所述温度部分的每个中具有两个或更多个温度-周期函数中的每个，所述两个或更多个温度-周期函数彼此不同。

Claims (10)

1.一种半导体存储器件，包括：
振荡信号发生部，其适于产生以通过预定的温度-周期函数限定的周期振荡的振荡信号；
周期控制部，其适于响应于刷新特性信息，根据彼此不同的两个或更多个预定的温度-周期函数的组合来控制所述振荡信号的周期；以及
存储器单元阵列，其适于响应于所述振荡信号来执行刷新操作。
2.如权利要求1所述的半导体存储器件，其中，所述刷新特性信息对应于存储器单元的刷新操作的特性。
3.如权利要求1所述的半导体存储器件，
其中，所述振荡信号发生部经由充电操作和放电操作来产生所述振荡信号，以及
其中，所述周期控制部包括用于所述放电操作的多个放电单元。
4.如权利要求3所述的半导体存储器件，
其中，所述多个放电单元中的每个具有预定的温度-电流特性，以及
其中，所述周期控制部响应于所述刷新特性信息，控制用于所述预定的温度-周期函数的组合的所述多个放电单元的所述预定的温度-电流特性。
5.如权利要求3所述的半导体存储器件，其中，所述周期控制部响应于所述刷新特性信息来选择性地将所述多个放电单元使能。
6.如权利要求1所述的半导体存储器件，其中，所述预定的温度-周期函数中的每个是连续函数。
7.一种半导体存储器件的操作方法，包括：
根据刷新特性信息设定一个或更多个函数转变点；
参照所述函数转变点组合彼此不同的两个或更多个温度-周期函数；
根据组合的温度-周期函数来设定刷新操作的周期；以及
利用设定的周期对存储器单元阵列执行所述刷新操作。
8.如权利要求7所述的半导体存储器件的操作方法，其中，所述刷新特性信息与存储器单元的刷新操作的特性相对应。
9.一种半导体存储系统，包括：
控制器，其适于控制多个半导体存储器件；以及
多个半导体存储器件，所述多个半导体存储器件中的每个响应于关于所述控制器与所述半导体存储器件之间的设置关系的信息来设定一个或更多个函数转变点，以及根据参照所述函数转变点彼此不同的两个或更多个预定的温度-周期函数的组合来设定刷新操作的周期。
10.一种半导体存储器件，包括：
检测部分，其适于检测对所述半导体存储器件的存取次数；
特性信息发生部分，其适于响应于所述检测部分的输出信号来产生刷新特性信息；以及
刷新操作部分，其适于响应于所述刷新特性信息来设定一个或更多个函数转变点，以及根据参照所述函数转变点彼此不同的两个或更多个预定的温度-周期函数的组合来执行刷新操作。
CN201410838040.3A 2014-06-18 2014-12-29 半导体存储器件及其操作方法 Active CN105280216B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2014-0074174 2014-06-18
KR1020140074174A KR102276249B1 (ko) 2014-06-18 2014-06-18 반도체 메모리 장치 및 그 동작 방법

Publications (2)

Publication Number Publication Date
CN105280216A true CN105280216A (zh) 2016-01-27
CN105280216B CN105280216B (zh) 2020-09-29

Family

ID=54870240

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410838040.3A Active CN105280216B (zh) 2014-06-18 2014-12-29 半导体存储器件及其操作方法

Country Status (3)

Country Link
US (1) US9691469B2 (zh)
KR (1) KR102276249B1 (zh)
CN (1) CN105280216B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106683696A (zh) * 2015-11-10 2017-05-17 爱思开海力士有限公司 半导体器件
CN112750481A (zh) * 2019-10-30 2021-05-04 三星电子株式会社 存储器装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160138616A (ko) * 2015-05-26 2016-12-06 에스케이하이닉스 주식회사 셀프 리프레쉬 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030081486A1 (en) * 2001-10-29 2003-05-01 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
US7583553B2 (en) * 2006-05-19 2009-09-01 Fujitsu Microelectronics Limited Semiconductor memory and refresh cycle control method
CN103426468A (zh) * 2012-05-17 2013-12-04 三星电子株式会社 半导体存储器件及其操作方法、存储器系统

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7042786B2 (en) * 2004-04-26 2006-05-09 Infineon Technologies Ag Memory with adjustable access time
US7623401B2 (en) * 2006-10-06 2009-11-24 Qimonda North America Corp. Semiconductor device including multi-bit memory cells and a temperature budget sensor
KR20080066249A (ko) 2007-01-11 2008-07-16 삼성전자주식회사 반도체 메모리 장치의 리프레시 주파수 제어회로
US8161241B2 (en) * 2010-01-12 2012-04-17 International Business Machines Corporation Temperature-aware buffered caching for solid state storage
KR20130132186A (ko) * 2012-05-25 2013-12-04 에스케이하이닉스 주식회사 주기신호생성회로
US8804418B1 (en) * 2012-08-31 2014-08-12 Cadence Design Systems, Inc. Low overhead read disturbance protection method for NAND flash device
JP2015032325A (ja) * 2013-07-31 2015-02-16 マイクロン テクノロジー， インク． 半導体装置
US9378802B2 (en) * 2014-06-18 2016-06-28 SK Hynix Inc. Oscillator and memory device including the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030081486A1 (en) * 2001-10-29 2003-05-01 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
US7583553B2 (en) * 2006-05-19 2009-09-01 Fujitsu Microelectronics Limited Semiconductor memory and refresh cycle control method
CN103426468A (zh) * 2012-05-17 2013-12-04 三星电子株式会社 半导体存储器件及其操作方法、存储器系统

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106683696A (zh) * 2015-11-10 2017-05-17 爱思开海力士有限公司 半导体器件
CN106683696B (zh) * 2015-11-10 2020-07-10 爱思开海力士有限公司 半导体器件
CN112750481A (zh) * 2019-10-30 2021-05-04 三星电子株式会社 存储器装置

Also Published As

Publication number Publication date
KR20150144998A (ko) 2015-12-29
KR102276249B1 (ko) 2021-07-12
US9691469B2 (en) 2017-06-27
CN105280216B (zh) 2020-09-29
US20150371700A1 (en) 2015-12-24

Similar Documents

Publication Publication Date Title
CN104733035A (zh) 存储器和包括存储器的存储系统
KR102097027B1 (ko) 반도체 시스템
US20150155025A1 (en) Semiconductor memory device, refresh control system, and refresh control method
CN101470454B (zh) 降压电路、半导体器件以及降压电路控制方法
US9406351B2 (en) Memory with local-/global bit line architecture and additional capacitance for global bit line discharge in reading
KR20160000626A (ko) 메모리 장치
US9361954B2 (en) Memory device, memory system and operating method thereof
KR20150024417A (ko) 복수의 전하 펌프 회로를 이용하는 부스트 전압 생성 장치 및 방법
US9412431B2 (en) Semiconductor memory device and memory system including the same
KR102389259B1 (ko) 메모리 장치 및 메모리 장치의 동작 방법
KR100655288B1 (ko) 셀프-리프레쉬 동작을 제어하는 로직 엠베디드 메모리 및그것을 포함하는 메모리 시스템
CN105378841A (zh) 高速和低功率读出放大器
US20110038215A1 (en) Non-volatile memory device and operating method of the same
CN105280216A (zh) 半导体存储器件及其操作方法
KR101950322B1 (ko) 전압 생성회로
CN103456369B (zh) 修复控制电路和使用修复控制电路的半导体集成电路
US20220101907A1 (en) Power control circuit, semiconductor apparatus including the same and power control method of semiconductor apparatus
US20150098281A1 (en) Semiconductor chip and semiconductor integrated circuit including the same
KR20100114241A (ko) 라이트 전압을 생성하는 비휘발성 반도체 메모리 회로
CN103426464A (zh) 周期信号发生电路
JP2007220233A (ja) 半導体記憶装置、半導体装置及び電子装置
KR101416878B1 (ko) 파워 공급 회로 및 이를 구비하는 상 변화 메모리 장치
KR20140019538A (ko) 불휘발성 메모리 장치 및 그것의 동작 방법
CN205645281U (zh) 一种信号建立时间控制电路及基于该电路的动态存储器
US20070285961A1 (en) Semiconductor memory apparatus and method of driving the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant