CN103426468A - 半导体存储器件及其操作方法、存储器系统 - Google Patents

半导体存储器件及其操作方法、存储器系统 Download PDF

Info

Publication number
CN103426468A
CN103426468A CN2013101846681A CN201310184668A CN103426468A CN 103426468 A CN103426468 A CN 103426468A CN 2013101846681 A CN2013101846681 A CN 2013101846681A CN 201310184668 A CN201310184668 A CN 201310184668A CN 103426468 A CN103426468 A CN 103426468A
Authority
CN
China
Prior art keywords
refresh
storage unit
cycle
control signal
semiconductor storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013101846681A
Other languages
English (en)
Other versions
CN103426468B (zh
Inventor
郑仁喆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Priority to CN201710915750.5A priority Critical patent/CN107578792B/zh
Publication of CN103426468A publication Critical patent/CN103426468A/zh
Application granted granted Critical
Publication of CN103426468B publication Critical patent/CN103426468B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622—Partial refresh of memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

一种半导体存储器件、存储器系统、以及一种操作半导体存储器件的方法，该半导体存储器件包括：存储单元阵列、刷新控制电路、地址计数器和地址转换器。存储单元阵列包括多个存储单元。刷新控制电路被配置为接收刷新命令并在一个刷新周期期间输出m个刷新控制信号以便刷新该半导体存储器件的所有存储单元。地址计数器被配置为响应于m个刷新控制信号产生用于刷新存储单元的计数信号。地址转换器被配置为接收计数信号并且通过响应于周期选择信号转换计数信号来输出刷新地址。地址转换器被配置为输出刷新地址，使得在一个刷新周期期间的m个刷新控制信号的数量是可变的。

Description

半导体存储器件及其操作方法、存储器系统
对相关申请的交叉引用
本申请要求2012年5月17日向韩国知识产权局提交的韩国专利申请No.10-2012-0052593的优先权，通过引用将其全部内容并入于此。
技术领域
各个示例实施例涉及一种半导体存储器件，并且更具体地涉及一种控制刷新周期的半导体存储器件、存储器系统、以及一种操作半导体存储器件的方法。
背景技术
广泛用于高性能电子系统中的半导体器件的容量和速度持续增加。动态随机存取存储器（DRAM）（即，半导体器件的示例）是易失性存储器，其中通过电容器中存储的电荷来表示数据。由于电容器中存储的电荷随着时间泄漏，因此DRAM存储单元具有有限数据保持特性。
周期性地执行刷新操作以便维持在DRAM的存储单元中存储的数据。通常基于设计规范来确定刷新周期的定时，其中对于所有存储单元应用具有统一值的刷新周期。然而，由于工艺技术的难度级别根据连续DRAM工艺规模而增加，DRAM器件上处理的统一性劣化，这可能造成制造产量劣化。
发明内容
本公开提供了一种半导体存储器件、存储器系统、以及操作半导体存储器件的方法，其中通过执行适于存储单元的数据保持特性的刷新操作来降低产量劣化。
本公开还提供了一种半导体存储器件、存储器系统、以及操作半导体存储器件的方法，其中可以降低根据刷新操作的功率消耗，并且可以通过根据存储单元的数据保持特性来调节刷新周期而稳定地维持数据。
根据一个实施例，提供了一种半导体存储器件，包括：存储单元阵列、刷新控制电路、地址计数器和地址转换器。存储单元阵列包括多个存储单元。刷新控制电路被配置为接收刷新命令并在一个刷新周期期间输出m个刷新控制信号以便刷新该半导体存储器件的所有存储单元。地址计数器被配置为响应于m个刷新控制信号而产生用于刷新存储单元的计数信号。地址转换器被配置为接收计数信号并且通过响应于周期选择信号而转换计数信号来输出刷新地址。地址转换器被配置为输出刷新地址，使得在一个刷新周期期间的m个刷新控制信号的数量是可变的。
根据一个实施例，提供了一种包括存储单元阵列的半导体存储器件的方法。该方法包括：响应于外部刷新命令进入刷新模式；对于存储单元阵列的所有存储单元，在一个刷新周期期间响应于m个刷新控制信号来产生刷新地址；并且在一个刷新周期期间响应于刷新地址来周期性地刷新存储单元阵列的第一数量的存储单元。在一个刷新周期期间要刷新的存储单元的第一数量是可变的。
根据一个实施例，提供了一种包括存储单元阵列、命令译码器和刷新控制电路的半导体存储器件。该存储单元阵列包括多个存储单元。该命令译码器被配置为基于外部命令产生内部刷新命令。该刷新控制电路被配置为接收该内部刷新命令并在一个刷新周期期间输出m个刷新控制信号，以便刷新半导体存储器件的所有存储单元。一个刷新控制信号要刷新的存储单元的数量是可变的。
附图说明
在下面结合附图的具体描述中，示例实施例将变得更容易被理解，在附图中：
图1是根据一些实施例的半导体存储器件的框图；
图2A到图2C是根据实施例的每个描述一个刷新控制信号所刷新的存储单元的数量的图；
图3是根据实施例的图1的地址转换器的框图；
图4是根据实施例的图3的地址转换器的框图；
图5是描述根据实施例的在一个刷新周期中刷新的存储单元的顺序的框图；
图6是图示根据实施例的操作半导体存储器件的方法的流程图；
图7A和图7B是根据实施例的图1的周期信息存储电路的框图；
图8是描述根据实施例的使用半导体存储器件的温度信息的地址转换操作的框图；
图9A和图9B是描述根据实施例的半导体存储器件的框图；
图10是根据实施例的半导体存储器件的框图；
图11是根据实施例的存储器模块和存储器系统的框图；
图12是根据实施例的向其安装了半导体存储器件的计算系统的框图；以及
图13是根据实施例的半导体存储器件的结构图。
具体实施方式
下文中，将参考附图具体描述示例实施例，参考附图以便获得对示例实施例的充分理解。如这里使用的，术语“和/或”包括关联列出项目中一个或多个的任何和所有组合。
将理解，尽管这里可以使用术语“第一”、“第二”等来描述各种元素、组件、区域、层和/或部分，但是这些元素、组件、区域、层和/或部分不应受到这些术语的限制。除非另有指示，否则这些术语仅仅被用来将一个元素、组件、区域、层或部分与另一元素、组件、区域、层或部分区分开。因此，下面讨论的第一元素、组件、区域、层或部分可以被称为第二元素、组件、区域、层或部分，而没有偏离本公开的教导。
这里使用的术语仅仅用于描述特定实施例，而不意图作为对本公开的限制。如这里所使用的，单数形式“一”、“一个”和“该”同样意图包括复数形式，除非上下文清楚地指示不包括复数形式。还将理解，当在该说明书中使用术语“包括”和/或“包含”时，这样的术语规定出现所叙述的特征、整数、步骤、操作、元素、组件和/或其编组，但是不排除出现或增加一个或多个其它特征、整数、步骤、操作、元素、组件和/或其编组。
除非另有定义，否则这里使用的所有术语（包括技术术语和科学术语）具有与本发明所属技术领域的技术人员通常理解的含义相同的含义。还将理解，诸如在公用字典中定义的那些术语应当被解释为具有与其在相关领域和该说明书的背景下的含义相同的含义，并且将不被解释为理想化的或过于形式的含义，除非在这里明确地定义应被这样解释。
除非这里按照特定顺序明确定义，否则在本公开中描述的各个步骤可以按照其它顺序执行。也就是说，可以按照特定顺序、基本上同时、或者按照相反顺序执行各个步骤。
下文中，将参考附图具体描述示例实施例。
使用刷新系统，以便将数据维持在动态随机存取存储器（DRAM）中。刷新操作的示例包括响应于接收到外部刷新命令或外部刷新地址而执行的常规刷新操作、以及内部地产生刷新地址的自动刷新或自刷新操作。
图1是根据一些实施例的半导体存储器件1000的框图。如图1所示，半导体存储器件1000可以包括：包括多个存储单元的存储单元阵列1110、驱动存储单元阵列1110的行（例如，字线WL）的行译码器1120、驱动存储单元阵列1110的列（例如列选择线CSL）的列译码器1130、以及读出并放大数据的读出放大器1140。而且，半导体存储器件1000可以包括命令译码器1200、刷新控制电路1300、地址计数器1400和地址选择器1600作为外围电路，以访问存储单元阵列1110和/或执行刷新操作。半导体存储器件1000可以是单片集成电路，诸如半导体芯片。替换地，半导体存储器件1000可以包括半导体封装中的一组芯片，诸如一堆半导体存储器芯片。在该替换例中，每个芯片可以形成存储单元阵列1110的一部分。主半导体芯片可以包括这里描述的在图1所示的半导体存储器件1000外部的、用于访问和/或刷新存储单元阵列1110的一些电路或所有电路。
半导体存储器件1000的电路还可以包括：地址转换器1500，用于接收地址计数器1400所产生的计数信号Add_cnt，并且通过转换计数信号Add_cnt的至少一个比特来输出刷新地址Add_Ref；周期信息存储电路1700，用于根据与刷新周期（refresh cycle）相关的输入INPUT来存储刷新周期信息；以及周期选择器1800，用于响应于存储在周期信息存储电路1700中的刷新周期信息来输出周期选择信号Ctrl。
命令译码器1200通过译码从半导体存储器件1000外部接收的外部命令来产生内部命令。当外部命令是刷新命令CMD时，命令译码器1200译码该刷新命令CMD以产生内部刷新命令Int_CMD并将该内部刷新命令Int_CMD提供给刷新控制电路1300。刷新控制电路1300接收该内部刷新命令Int_CMD，并且响应于该内部刷新命令Int_CMD产生刷新控制信号C_Ref。例如，为了刷新在存储单元阵列1110中包括的所有存储单元，可以在一个刷新周期中从半导体存储器件1000外部提供多个刷新命令CMD，并且可以为每个刷新命令CMD产生内部刷新命令Int_CMD和刷新控制信号C_Ref。替换地，半导体存储器件1000可以接收用于指令半导体存储器件1000进入自刷新模式的外部命令。在自刷新模式中，刷新控制电路1300可以响应于内部时钟信号（例如，利用半导体存储器件1000中的振荡器（未示出）周期性地产生的内部时钟信号）来产生刷新控制信号C_Ref。自刷新模式可以连续，使得依序执行多个刷新周期（直至退出自刷新模式为止），其中每个刷新周期包括针对有效的存储单元阵列1110的多个行或全部行的刷新操作。
地址计数器1400通过响应于刷新控制信号C_Ref执行计数操作，来产生计数信号Add_cnt。为了对存储单元阵列1110执行刷新操作，计数信号Add_cnt包括与用于驱动行的地址相关的信息。存储单元阵列1110包括多个区域，并且计数信号Add_cnt包括至少一个地址比特。上述的存储单元阵列1110的区域可以是以通过一个行地址选择的页为单位，其中根据计数信号Add_cnt的比特值选择至少一页，并且包括在所选择的页中的存储单元被刷新。
地址转换器1500通过转换计数信号Add_cnt的至少一个比特来产生刷新地址Add_Ref，并且当所产生的刷新地址Add_Ref被提供给行译码器1120时，选择存储单元阵列1110的要刷新的区域。通过根据地址转换器1500的地址转换操作的一个内部刷新命令Int_CMD，来调节要刷新的存储单元的数量（或页的数量）。替换地，可以通过一个刷新命令CMD或一个刷新控制信号C_Ref来调节要刷新的存储单元的数量（或页的数量）。
地址转换器1500的地址转换操作可以包括不关心处理（don’t careprocess）计数信号Add_cnt的至少一个比特或关心处理计数信号Add_cnt的至少一个比特的操作。通过不关心处理计数信号Add_cnt的至少一个比特，可以增加要通过一个刷新控制信号C_Ref刷新的存储单元的数量；或者通过关心处理计数信号Add_cnt的至少一个比特，可以减少要通过一个刷新控制信号C_Ref刷新的存储单元的数量。
地址选择器1600接收刷新地址Add_Ref连同从半导体存储器件1000外部提供的地址Add。来自半导体存储器件1000外部的地址Add可以被提供用于半导体存储器件1000的常规操作，其中地址选择器1600根据半导体存储器件1000的操作模式，选择性地输出刷新地址Add_Ref或地址Add。地址Add可以包括提供给行译码器1120的行地址和提供给列译码器1130的列地址，并且刷新地址Add_Ref可以具有用于选择存储单元阵列1110的至少一页的地址值。
周期信息存储电路1700根据与刷新周期相关的输入INPUT，以非易失性方式存储半导体存储器件1000的刷新周期信息。周期信息存储电路1700是用于存储信息的器件，并且可以包括诸如寄存器或熔丝（包括常规熔丝或反熔丝）的存储器件，或者可以通过用于通过金属线固定地存储信息的单元来实现。例如，周期信息存储电路1700可以以包括熔丝（包括常规熔丝或反熔丝）的阵列、或以存储半导体存储器件1000的操作模式的模式寄存器组（MRS）来实现。
当周期信息存储电路1700以金属线或激光熔丝（其在通过激光束切断熔丝时存储信息）实现时，半导体存储器件1000的刷新周期信息可以具有固定值。另一方面，当周期信息存储电路1700以包括多个寄存器的MRS、或者电熔丝（其通过电信号（或电压信号）存储信息）实现时，半导体存储器件1000的刷新周期信息可以由用户任意设置，并且根据由用户设置的刷新周期来执行刷新操作。
周期选择器1800从周期信息存储电路1700接收刷新周期信息，并且响应于该刷新周期信息而产生用于控制地址转换操作的周期选择信号Ctrl。地址转换器1500的地址转换操作可以由来自周期选择器1800的周期选择信号Ctrl控制，其中，每个刷新控制信号C_Ref刷新的存储单元的数量根据地址转换操作而变化。因此，可以根据来自周期选择器1800的周期选择信号Ctrl来控制刷新周期（或者刷新存储单元阵列1110的所有存储单元所花费的时间）。周期选择信号Ctrl可以包括用于控制计数信号Add_cnt的至少一个比特的转换的至少一个控制信号。根据刷新控制信号C_Ref的产生，至少一个控制信号可以具有不同的值，并且因此可以将刷新控制信号C_Ref提供给周期选择器1800。
在图1中，周期信息存储电路1700和周期选择器1800被图示为不同的功能块，但本公开实施例不限于此。例如，周期信息存储电路1700和周期选择器1800可以被实现为相同的功能块，其中，可以根据所存储的刷新周期信息来产生周期选择信号Ctrl，并将其提供给地址转换器1500。
存储单元阵列1110包括多个区域，例如n个区域。而且，可以响应于刷新命令CMD或内部时钟信号（未示出）来产生刷新控制信号C_Ref，并且当通过一个刷新控制信号C_Ref来刷新在存储单元阵列1110的一个区域中包括的存储单元时，可以通过n个刷新控制信号C_Ref来刷新存储单元阵列1110的所有区域中的存储单元。替换地，可以通过一个刷新控制信号C_Ref来刷新在两个区域中包括的存储单元，此时刷新周期减半。
根据实施例，基于周期选择器1800的周期选择操作和地址转换器1500的地址转换操作，被刷新的存储单元的数量可以根据刷新命令CMD的输入（或者刷新控制信号C_Ref或内部刷新命令Int_CMD的产生）而变化。因此，在一个刷新周期中被刷新控制信号C_Ref刷新的存储单元的平均数量可能按照预定参考数量（例如a）的整数倍增加或减少，并且按照预定参考数量的正实数倍（例如1.25*a）增加或减少。换句话说，半导体存储器件1000的刷新周期可以按照预定参考周期（例如64ms）的整数倍增加或减少，并且按照预定参考周期的正实数倍增加或减少。
根据这里公开的实施例，由于根据存储单元的数据保持特性，刷新周期可以按照精确间隔增加或减少，因此可以设置最优于存储单元的特性的刷新周期，并且可以防止由于存储单元的刷新特性偏离规范而产生的产量劣化。而且，如果根据存储单元的特性，刷新周期需要短，则可以以参考周期的小数倍为单位来调节刷新周期，而不是以参考周期的整数倍为单位（例如，参考周期的两倍）来调节刷新周期，因此可以防止由于频繁刷新而引起的功率消耗增加。
图2A到图2C是每个描述根据实施例的一个刷新控制信号所刷新的存储单元的数量的图。在图2A到图2C中，横轴表示时间t，纵轴表示存储单元的数量（单元数目）。横轴上示出的数字可以表示依序产生的n个刷新控制信号（下文中，称为第一到第n刷新控制信号）。现在将参考图1和图2A到图2C来描述根据实施例的半导体存储器件的操作。
图2A的图示出了每个刷新控制信号C_Ref刷新相同数量的存储单元的示例。在图2A的图中，一个刷新控制信号C_Ref要刷新的存储单元的数量与预定参考数量（例如a）的小数倍（例如，整数值或非整数的小数值）对应。例如，预定参考数量可以指示当半导体存储器件1000的总刷新周期为64ms时一个刷新控制信号C_Ref要刷新的存储单元的数量。替换地，可以将刷新控制信号C_Ref基于另一刷新周期要刷新的存储单元的数量确定为预定参考数量。根据实施例，根据一个刷新控制信号C_Ref，取代参考数量的整数倍，可以刷新与小数倍（例如，1.25*a）对应数量的存储单元。
在一个实施例中，半导体存储器件1000可以具有分别由四个刷新控制信号（C_Ref A到D）控制的四个存储体（A到D）。例如，响应于每个控制信号（例如逻辑电平“H”）在一个刷新周期期间要刷新的每个存储体的存储单元的数量为“a”，而响应于每个控制信号（例如逻辑电平“L”）在一个刷新周期期间要刷新的每个存储体的存储单元的数量为“2*a”。当控制信号C_RefA为L,H,H,H,L,H,H,H...、控制信号C_Ref B为H,L,H,H,H,L,H,H...、控制信号C_Ref C为H,H,L,H,H,H,L,H...、以及控制信号C_Ref D为H,H,H,L,H,H,H,L…时，相应的刷新控制信号要刷新的半导体存储器件1000的存储单元的平均数量为1.25*a。
在一个实施例中，存储单元阵列1110可以包括多个存储体（例如，4个存储体）。每个存储体包括多个区域，并且按照刷新地址Add_Ref来刷新每个存储体的区域中的存储单元。可以对多个存储体同时执行刷新操作，其中在每个存储器中刷新的存储单元的数量可以由地址转换器1500的地址转换操作不同地控制。
例如，为了指定任一个存储体（例如，第一存储体）中要刷新的区域，对计数信号Add_cnt的至少一个比特进行不关心处理，使得刷新地址Add_Ref是至少一个比特处于不关心状态。因此，第一存储体的至少两个区域中的存储单元被同时刷新。另一方面，不对其余存储体的刷新地址Add_Ref进行不关心处理，因此每个存储体的一个区域中的存储单元被刷新。
然后，用于指定响应于接下来的刷新控制信号C_Ref要刷新的另一存储体（例如，第二存储体）的区域的刷新地址的至少一个比特被返回到不关心状态，而其余存储体的刷新地址未被返回到不关心状态。通过对所有存储体这样依序执行刷新操作，在一个刷新周期中根据每个刷新控制信号C_Ref要刷新的存储单元的平均数量可以具有与预定参考数量“a”的小数倍对应的值（例如，1.25*a）。
图2B的图示出了根据每个刷新控制信号C_Ref刷新不同数量的存储单元的示例。在图2B的图中，将一个存储体（例如第一存储体）描述为示例，而可以以与第一存储体相同或相似的方式来刷新其它存储体。
根据第一刷新控制信号C_Ref，将用于指定第一存储体的要刷新的区域的刷新地址Add_Ref的至少一个比特返回到不关心状态，因此选择了第一存储体的多个区域（例如两个区域）中的存储单元。因此，刷新与参考数量的两倍（2*a）对应数量的存储单元。
然后，根据第二刷新控制信号C_Ref，刷新地址Add_Ref未处于不关心状态，因此选择并刷新与第一存储体的一个区域对应的存储单元（1*a）。然后，根据接下来的刷新控制信号C_Ref，可以交替执行以上操作。在此情况下，在一个刷新周期中根据每个刷新控制信号C_Ref刷新的存储单元的平均数量可以与参考数量的小数倍对应。例如，在图2B的图的实施例中，根据每个刷新控制信号C_Ref刷新的存储单元的平均数量可以为1.5*a。由于增加了根据每个刷新控制信号C_Ref刷新的存储单元的平均数量，因此减小了用于刷新存储单元阵列1110的所有存储单元的刷新周期。
替换地，根据相应的刷新控制信号C_Ref，将用于指定第一存储体的要刷新的区域的刷新地址Add_Ref的至少一个比特返回到不关心状态，因此选择第一存储体的多个区域（例如两个区域）中的存储单元。因此，刷新与参考数量的两倍（2*a）对应数量的存储单元。在此情况下，在一个刷新周期中根据每个刷新控制信号C_Ref刷新的存储单元的平均数量可以与参考数量的整数倍对应。例如，根据每个刷新控制信号C_Ref刷新的存储单元的平均数量可以为2*a。
图2C的图示出了根据每个刷新控制信号C_Ref刷新不同数量的存储单元的示例，具体地是更精确地控制刷新周期的示例。在图2C的图中，一个存储体（例如第一存储体）被描述为示例，可以以与第一存储体相同或相似的方式刷新其它存储体。与图2B的图的示例不同，不关心处理刷新地址的至少一个比特的时间间隔被设置得较大，例如，每三个刷新控制信号C_Ref执行一次不关心转换。例如，在图2C的图的示例中，根据每个刷新控制信号C_Ref要刷新的存储单元的平均数量可以为1.33*a。这里，与图2B的图的示例相比，可以进一步降低根据每个刷新控制信号C_Ref要刷新的存储单元的平均数量。
图3是根据实施例的图1的地址转换器1500的框图。为了便于描述，除了地址转换器1500外，图3还图示了周期信息存储电路1700和周期选择器1800。
周期信息存储电路1700可以被实现为以非易失性方式存储信息的各种电路中的任何一种。例如，如图3所示，周期信息存储电路1700可以包括MRS或熔丝单元（例如常规熔丝或反熔丝）。可以将用户可编程的电熔丝用作熔丝单元，或者替换地，当周期信息存储电路1700被实现为MRS时，可以根据用户的输入来设置并转换周期信息。
周期选择器1800响应于来自周期信息存储电路1700的刷新周期信息，产生周期选择信号Ctrl。周期选择信号Ctrl包括至少一个控制信号，并且例如，当在计数信号Add_cnt中包括的两个比特控制是否执行不关心处理时，周期选择信号Ctrl可以包括第一和第二控制信号Ctrl1和Ctrl2。当计数信号Add_cnt中其它数量的比特控制是否执行不关心处理时，周期选择信号Ctrl可以包括其它数量的控制信号。
地址转换器1500包括至少一个比特转换器，并且例如，当计数信号Add_cnt包括m个比特时，地址转换器1500可以包括第一到第m比特转换器1500_1到1500_m。第一到第m比特转换器1500_1到1500_m分别接收计数信号Add_cnt的m个比特。第一比特转换器1500_1可以接收作为计数信号Add_cnt的最高有效比特的第m比特AC[m]，且第m比特转换器1500_m可以接收作为计数信号Add_cnt的最低有效比特的第一比特AC[1]。
在转换计数信号Add_cnt的至少一个比特时，可以使用来自周期选择器1800的控制信号（例如，第一和第二控制信号Ctrl1和Ctrl2）。在比特转换操作期间，计数信号Add_cnt的至少一个比特可以被不关心处理或可以不被不关心处理。当控制对计数信号Add_cnt的两个最高有效比特进行不关心处理时，第一比特转换器1500_1接收第m比特AC[m]并响应于第一控制信号Ctrl1来控制是否对第m比特AC[m]进行不关心处理。例如，当第一控制信号Ctrl1处于第一逻辑状态时，第一比特转换器1500_1对第m比特AC[m]进行不关心处理，并且当第一控制信号Ctrl1处于第二逻辑状态时，第一比特转换器1500_1不对第m比特AC[m]进行不关心处理。当第m比特AC[m]被不关心处理时，与第m比特AC[m]对应的互补输出AR[m]和ARB[m]处于相同状态。另一方面，当第m比特AC[m]未被不关心处理时，与第m比特AC[m]对应的互补输出AR[m]和ARB[m]处于不同状态。互补输出AR[m]和ARB[m]包括与刷新地址Add_Ref的任一比特对应的信息。
类似地，第二比特转换器1500_2接收第m-1比特AC[m-1]并响应于第二控制信号Ctrl2来控制是否对第m-1比特AC[m-1]进行不关心处理。当第m-1比特AC[m-1]被不关心处理时，与第m-1比特AC[m-1]对应的互补输出AR[m-1]和ARB[m-1]处于相同状态。另一方面，当第m-1比特AC[m-1]未被不关心处理时，互补输出AR[m-1]和ARB[m-1]处于不同状态。
例如，当刷新地址Add_Ref包括与6比特对应的信息并且仅仅控制计数信号Add_cnt的第m比特AC[m]的不关心状态时，根据第m比特AC[m]的不关心状态改变由刷新地址Add_Ref指定的存储单元阵列1110的区域。换句话说，当第m比特AC[m]未被不关心处理时，可以基于刷新地址Add_Ref的6比特信息来刷新64个区域中任一区域中的存储单元。另一方面，当第m比特AC[m]被不关心处理时，仅仅基于刷新地址Add_Ref中的其余比特的信息来选择区域，而与第m比特AC[m]无关，因此可以刷新64个区域中两个区域中的存储单元。换句话说，通过控制是否对刷新地址Add_Ref的至少一个比特进行不关心处理，可以通过一个刷新控制信号来控制要刷新的存储单元的数量。
图4是根据实施例的图3的地址转换器1500的电路图。如图4所示，地址转换器1500可以包括第一到第m比特转换器1500_1到1500_m。而且，第一到第m比特转换器1500_1到1500_m中的每个可以包括至少一个逻辑元件。例如，当第一比特转换器1500_1响应于来自周期选择器1800的周期选择信号Ctrl执行用于控制是否进行不关心处理的转换操作时，第一比特转换器1500_1除了包括反相器外，还可以包括接收第一控制信号Ctrl1的至少一个逻辑元件（例如NAND门）。另一方面，第m比特转换器1500_m可以包括一个或多个反相器，用于通过使用计数信号Add_cnt的对应比特来产生互补输出（AR[1]和ARB[1]），而无需控制是否对该对应比特进行不关心处理。地址转换器1500的互补输出AR[1]和ARB[1]到AR[m]和ARB[m]被提供为刷新地址Add_Ref。
现在将参考第一比特转换器1500_1来描述根据第一和第二控制信号Ctrl1和Ctrl2的地址转换操作。
当第一控制信号Ctrl1处于第一逻辑状态（例如逻辑低）时，第一比特转换器1500_1产生处于相同状态（例如逻辑高）的互补输出AR[m]和ARB[m]，而与计数信号Add_cnt的第m比特AC[m]的逻辑状态无关。第一比特转换器1500_1的互补输出AR[m]和ARB[m]是关于刷新地址Add_Ref的第m比特的信息，并且被提供给图1的行译码器1120。由于刷新地址Add_Ref的第m比特被不关心处理，因此至少两个区域中的存储单元被刷新。
另一方面，当第一控制信号Ctrl1处于第二逻辑状态（例如逻辑高）时，第一比特转换器1500_1产生与计数信号Add_cnt的第m比特AC[m]的逻辑状态对应的互补输出AR[m]和ARB[m]。例如，当计数信号Add_cnt的第m比特AC[m]处于逻辑高时，互补输出的一个输出AR[m]处于逻辑高，而互补输出的另一输出ARB[m]处于逻辑低。处于不同状态的互补输出AR[m]和ARB[m]被提供给行译码器1120，并且刷新与互补输出AR[m]和ARB[m]的状态对应的任一区域中的存储单元。
图5是描述根据实施例的在一个刷新周期中刷新的存储单元的顺序的框图。为了便于描述，图5图示了一个存储块包括8页的示例。然而，可以在存储块中包括更多页，并且显然基于图5的示例可以以相同或类似方式刷新包括多个存储块的存储体。
如果计数信号Add_cnt具有3个比特，则当一个刷新周期开始时，响应于外部命令（或内部时钟信号）产生第一内部刷新命令Int_CMD1。根据与第一内部刷新命令Int_CMD1对应的第一刷新控制信号来产生计数信号Add_cnt。
计数信号Add_cnt可以首先具有值“000”，并且根据地址转换操作，计数信号Add_cnt的最高有效比特被不关心处理。因此，选择与地址“x00”对应的页，并且例如刷新第一页（页[1]）和第五页（页[5]）中的存储单元。
然后，响应于接下来的命令产生第二内部刷新命令Int_CMD2，并产生具有值“001”的计数信号Add_cnt。而且，在地址转换操作期间，计数信号Add_cnt的最高有效比特未被不关心处理，因此选择与地址“001”对应的页，并且例如刷新第二页（页[2]）中的存储单元。
然后，响应于接下来的命令产生第三内部刷新命令Int_CMD3，并且通过对与最高有效比特对应的比特进行计数来产生具有值“101”的计数信号Add_cnt。而且，在地址转换操作期间，计数信号Add_cnt的最高有效比特未被不关心处理，因此选择与地址“101”对应的页，并且例如刷新第六页（页[6]）中的存储单元。
同时，响应于接下来的命令产生第四内部刷新命令Int_CMD4，并且可以通过对最低有效比特和最高有效比特执行计数操作来产生具有值“010”的计数信号Add_cnt。而且，在地址转换操作期间，计数信号Add_cnt的最高有效比特被不关心处理。因此，选择与地址“x10”对应的页，并且例如刷新第三页和第七页（页[3]和页[7]）中的存储单元。
接下来，响应于接下来的命令依序产生第五和第六内部刷新命令Int_CMD5和Int_CMD6。通过根据第五内部刷新命令Int_CMD5产生的刷新控制信号来执行计数操作，并且在没有对所产生的计数信号Add_cnt产生不关心比特的情况下刷新第四页（页[4]）中的存储单元。而且，通过根据第六内部刷新命令Int_CMD6产生的刷新控制信号，刷新第八页（页[8]）中的存储单元。
根据图5所示的实施例，在刷新存储单元阵列中的多个区域时，可以以小数倍而非整数倍来增加或减少每个刷新控制信号要刷新的存储单元的数量。例如，在刷新图5中8页的所有存储单元时，通过6个而非8个（×1倍）刷新控制信号（或内部刷新命令）或4个（×2倍）刷新控制信号，来刷新全部存储单元。换句话说，当通过8个（×1倍）刷新控制信号刷新全部存储单元时，其刷新周期被定义为64ms（参考周期），根据图5的实施例，刷新周期可以被控制为参考周期的小数倍而非参考周期的整数倍（诸如64ms、32ms、128ms）。
换句话说，当存储单元阵列包括2*n个区域，并且在其中通过2*n个刷新控制信号刷新该存储单元阵列中的全部存储单元的刷新周期被定义为参考周期，根据本发明构思实施例，可以通过少于2*n个刷新控制信号来刷新存储单元阵列的全部存储单元。
替换地，在一个刷新周期中每个刷新控制信号要刷新的存储单元的平均数量方面，可以如下地描述本公开实施例。当假设在参考刷新周期中通过未处于不关心状态的一个刷新地址来选择存储单元阵列中的存储单元时，根据实施例，在一个刷新周期中每个刷新控制信号要刷新的存储单元的平均数量可以具有a的整数倍之外的值。换句话说，如上所述，在控制刷新周期的同时，除了a的整数倍（诸如2*a或3*a）之外，还可以将每个刷新控制信号要刷新的存储单元的平均数量控制为a的小数倍（诸如1.25*a或1.5*a）。
在图5的实施例中，控制对计数信号Add_cnt的最高有效比特的不关心处理，其中可以控制对计数信号Add_cnt的其它比特的不关心处理。换句话说，通过不同地设置计数操作或用于控制计数信号Add_cnt的不关心处理的操作，可以改变一个存储块中刷新的页的顺序。
图6是图示根据实施例的操作半导体存储器件的方法的流程图。
如图6所示，在操作S11中，设置并在半导体存储器件中的存储电路中存储刷新周期信息。可以通过使用金属线或激光熔丝固定地存储信息的单元、或者通过使用电熔丝或寄存器组能够由用户设置并改变信息的单元，来存储刷新周期信息。
在操作S12中，半导体存储器件响应于外部刷新命令的接收而进入刷新模式。通过进入刷新模式，通过在半导体存储器件中包括的计数器产生用于指派要刷新的区域的计数信号。可以响应于外部刷新命令、或者由产生时钟信号的电路（诸如半导体存储器件中的振荡器）来执行计数操作。在操作S13中，根据该计数操作执行第k地址计数并且由此产生计数信号。
以与上述方式相同或类似的方式对该计数信号执行地址转换操作，并且地址转换操作可以包括用于控制是否对该计数信号的至少一个比特进行不关心处理的操作。在操作S14中，对根据第k地址计数的计数信号的至少一个比特进行不关心处理，响应于其中至少一个比特被不关心处理的刷新地址来选择存储单元阵列的一些区域，并且刷新在所选择的区域中包括的A数量的存储单元。
然后，响应于接下来的刷新命令（或接下来的时钟信号）执行计数操作。在操作S15中，根据该计数操作，执行第k+1地址计数并且因此产生计数信号。不对根据第k+1地址计数的计数信号执行用于产生不关心比特的地址转换操作，并且因此响应于未处于不关心状态的刷新地址来选择存储单元阵列中的一些其它区域。因此，在操作S16中刷新B数量的存储单元，其中A和B具有不同值。
图7A和图7B是根据实施例的图1的周期信息存储电路1700的框图。
在图7A的图中，周期信息存储电路1700被实现为熔丝阵列或反熔丝阵列1700A。熔丝阵列或反熔丝阵列1700A可以包括以矩阵形式布置的多个熔丝或反熔丝。如上所示，当通过激光束对熔丝或反熔丝编程时，可以以非易失性方式存储刷新周期信息。替换地，当通过电信号（例如高电压信号）对熔丝或反熔丝编程时，可以根据用户输入以非易失性方式存储刷新周期信息。
在熔丝阵列或反熔丝阵列1700A中存储的刷新周期信息以熔丝数据形式被提供给周期选择器1800。周期选择器1800响应于包括刷新周期信息的熔丝数据，产生包括至少一个控制信号的周期选择信号Ctrl。
同时，在图7B的图中，周期信息存储电路1700被实现为MRS1700B。MRS1700B可以是在半导体存储器件中包括的用于存储操作模式信息的MRS。根据实施例，MRS1700B除了存储操作模式信息之外，还存储刷新周期信息，并且刷新周期信息可以根据用户输入的设置信息而被存储在MRS1700B中。在半导体存储器件的初始操作期间，刷新周期信息以来自MRS1700B的MRS码的形式被提供给周期选择器1800。周期选择器1800响应于包括刷新周期信息的MRS码，产生包括至少一个控制信号的周期选择信号Ctrl。
图8是描述根据实施例的使用图1的半导体存储器件1000的温度信息的地址转换操作的框图。
如图8所示，根据实施例的半导体存储器件1000除了包括上述的周期信息存储电路1700、周期选择器1800和地址转换器1500之外，还包括温度传感器1900。可以与各种操作的控制（诸如改变半导体存储器件1000的操作电压）相关地使用从温度传感器1900输出的温度信息（Temp Info）。根据实施例，温度信息Temp Info被提供给周期选择器1800，以便根据温度信息TempInfo来改变刷新周期。
周期信息存储电路1700以非易失性方式存储用于刷新半导体存储器件1000的刷新周期信息，并且例如可以存储可由用户设置并改变的信息。周期选择器1800通过将来自温度传感器1900的温度信息Temp Info和用户设置的周期信息（用户信息，User Info）用作刷新周期信息，产生周期选择信号Ctrl。如上所述，周期选择信号Ctrl可以包括至少一个控制信号。
通过在周期选择信号Ctrl中包括的至少一个控制信号来控制对计数信号Add_cnt的至少一个比特的不关心处理，并且响应于一个刷新控制信号来控制要刷新的存储单元的数量。根据温度信息Temp Info产生周期选择信号Ctrl，因此可以根据测量半导体存储器件1000内部的温度的结果来设置优化的刷新周期。
例如，当半导体存储器件1000内部的温度升高时，存储单元可以被更频繁地刷新，并且因此当半导体存储器件1000内部的温度升高时刷新周期可以被设置得较短。根据温度信息Temp Info输出具有不同值的周期选择信号Ctrl，因此计数信号Add_cnt中被不关心处理的一个或多个比特的数量增加。在此情况下，由于在一个刷新周期中每个刷新控制信号要刷新的存储单元的平均数量可以增加并且刷新全部存储单元所花费的时间可以减少，因此可以将刷新周期设置得较短。
另一方面，当半导体存储器件1000内部的温度降低时，可以将刷新周期设置得较长。周期选择器1800根据温度信息Temp Info产生周期选择信号Ctrl，并将该周期选择信号Ctrl提供给地址转换器1500。由于半导体存储器件1000内部的温度降低，因此计数信号Add_cnt中被不关心处理的一个或多个比特的数量降低，因此在一个刷新周期中每个刷新控制信号要刷新的存储单元的平均数量可以降低。刷新周期可以根据每个刷新控制信号要刷新的存储单元的平均数量的降低率而增加。
图9A和图9B是描述根据一个实施例的半导体存储器件2000的框图。在图9A中，第一到第四存储体2110到2140被包括在半导体存储器件2000中作为多个存储体。
如图9A所示，半导体存储器件2000包括：存储单元阵列，其包括第一到第四存储体2110到2140；以及用于驱动该存储单元阵列的外围电路区域。为了驱动存储单元阵列，可以在半导体存储器件2000中包括第一和第二行译码器2210和2220、以及第一和第二列译码器2310和2320，并且为了控制对存储单元阵列的刷新操作，可以在半导体存储器件2000中包括周期选择器2400和地址转换器2500。现在将参考第一和第二存储体2110和2120来描述刷新操作。
地址转换器2500通过基于来自周期选择器2400的周期选择信号Ctrl对计数信号（未示出）的至少一个比特执行地址转换操作，来产生刷新地址Add_Ref。刷新地址Add_Ref可以被共同地提供给用于驱动第一存储体2110的第一行译码器2210、以及用于驱动第二存储体2120的第二行译码器2220。
根据实施例，可以响应于任一刷新控制信号或任一刷新地址Add_Ref，刷新第一和第二存储体2110和2120中不同数量的存储单元。例如，响应于被共同地提供给第一和第二存储体2110和2120的刷新地址Add_Ref，可以刷新在第一存储体2110的一页中包括的存储单元，而可以刷新在第二存储体2120的两页中包括的存储单元。
第一和第二行译码器2210和2220中的每个接收并译码刷新地址Add_Ref以选择要刷新的区域。刷新地址Add_Ref中的每个比特具有互补输出，并且根据地址转换操作的结果，刷新地址Add_Ref的至少一个比特可以处于不关心状态。第一行译码器2210和/或第二行译码器2220可以包括用于改变互补输出的至少一个值的逻辑元件（未示出），并且可以通过在刷新操作期间选择性地驱动该逻辑元件来控制在每个存储体中要刷新的存储单元的数量。
图9B图示了刷新第一和第二存储体2110和2120的存储单元的示例。如图9B所示，在第一存储体2110中，同时刷新两页中的存储单元，这是由于当产生第二和第三内部刷新命令Int_CMD2和Int_CMD3或刷新控制信号Ctrl2和Ctrl3时应用了不关心状态；然而在第二存储体2120中，同时刷新两页中的存储单元，这是由于当产生第一和第四内部刷新命令Int_CMD1和Int_CMD4或刷新控制信号Ctrl1和Ctrl4时应用了不关心状态。
图10是根据一个实施例的半导体存储器件3000的框图。在图10中，在半导体存储器件3000中包括多个第一和第二周期选择器3410和3420、以及多个第一和第二地址转换器3510和3520，以便驱动每个存储体。
如图10所示，半导体存储器件3000包括：存储单元阵列，其包括第一到第四存储体3110到3140；以及用于驱动该存储单元阵列的第一和第二行译码器3210和3220以及第一和第二列译码器3310和3320。第一行译码器3210可以驱动至少一个存储体，例如第一和第三存储体3110到3130。而且，第二行译码器3220可以驱动至少一个存储体，例如第二和第四存储体3120和3140。
为了针对一个刷新控制信号根据存储体刷新不同数量的存储单元，可以在半导体存储器件3000中包括至少两个周期选择器和地址转换器。例如，可以在半导体存储器件3000中包括第一和第二周期选择器3410和3420以及第一和第二地址转换器3510和3520。可以将刷新周期信息（Cycle Info）提供给第一和第二周期选择器3410和3420中的每一个，并且第一和第二周期选择器3410和3420可以响应于该刷新周期信息Cycle Info而产生不同的周期控制信号Ctrl a和Ctrl b。
第一地址转换器3510响应于来自第一周期选择器3410的周期控制信号Ctrl a，产生第一刷新地址Add_Ref1，且第二地址转换器3520响应于来自第二周期选择器3420的周期控制信号Ctrl b，产生第二刷新地址Add_Ref2。参考第一和第二存储体3110和3120，即使刷新周期相同，通过不同地设置应用不关心状态的定时，每个刷新控制信号也可以刷新第一和第二存储体3110和3120中不同数量的存储单元。
同时，根据当前实施例，可以在每个存储器中根据不同的刷新周期来执行刷新操作。例如，可以将具有不同值的刷新周期信息Cycle Info提供给第一和第二周期选择器3410和3420，并且第一和第二周期选择器3410和3420根据对应的刷新周期信息Cycle Info来产生周期控制信号Ctrl a和Ctrl b。例如，当第一存储体3110的刷新周期小于第二存储体3120的刷新周期时，第一刷新地址Add_Ref1的至少一个比特可以频繁地处于不关心状态，使得在一个刷新周期中每个刷新控制信号要刷新的第一存储体3110中的存储单元的平均数量高于在一个刷新周期中每个刷新控制信号要刷新的第二存储体3120中的存储单元的平均数量。
图11是根据实施例的存储器模块4200和存储器系统4000的框图。如图11所示，根据实施例，存储器系统4000包括存储器控制器4100和存储器模块4200。而且，存储器模块4200包括在模块板上提供的一个或多个半导体存储器件4210，其中半导体存储器件4210可以是动态随机存取存储器（DRAM）芯片。而且，用于管理半导体存储器件4210的存储器操作的存储器管理芯片4220也可以被提供在模块板上。
存储器控制器4100提供用于控制在存储器模块4200中包括的半导体存储器件4210的各种信号，例如命令/地址CMD/ADD和时钟信号CLK，并且通过与存储器模块4200通信而向或从半导体存储器件4210提供或接收数据信号DQ。存储器管理芯片4220管理半导体存储器件4210的存储器操作，并且还管理根据本发明构思的实施例的刷新操作。为了管理刷新操作，存储器管理芯片4220可以包括芯片信息存储单元4221和刷新调度器4222。
芯片信息存储单元4221以非易失性方式存储存储器特性信息，并且如上所述可以以使用熔丝或反熔丝的熔丝阵列来实现。芯片信息存储单元4221可以将半导体存储器件4210的刷新周期信息存储为各种存储器特性信息中的一种。如上所述，刷新周期信息可以被固定地存储在芯片信息存储单元4221中，或者可以由用户设置地或可改变地存储。
刷新调度器4222管理半导体存储器件4210的刷新操作。例如，刷新调度器4222响应于外部刷新命令或在自刷新模式期间产生的内部时钟信号来产生计数信号，并且以与上述方式相同或相似的方式基于刷新周期信息来转换该计数信号的至少一个比特。因此，根据半导体存储器件4210产生刷新地址Add_Ref#1-n，并且将其提供给对应的半导体存储器件4210。如上所述，可以控制每个半导体存储器件4210的刷新周期。替换地，根据半导体存储器件4210，每个刷新控制信号可以刷新不同数量的存储单元，或者对于每个半导体存储器件4210，可以根据不同的刷新周期来执行刷新操作。
同时，在图11的实施例中，通过导线在存储器控制器4100和存储器模块4200之间、以及在存储器模块4200中的半导体存储器件4210和存储器管理芯片4220之间传递信号，但是本发明构思的实施例不限于此。例如，可以通过光学输入/输出（IO）连接在存储器控制器4100和存储器模块4200之间、在半导体存储器件4210和存储器管理芯片4220之间、或者在多个半导体存储器件4210之间传递信号。例如，可以通过使用利用射频（RF）波或超声波的辐射方法、利用磁感应的感应耦合方法、或者利用磁谐振的非辐射方法来传递信号。
辐射方法是通过使用天线（诸如单极或平面倒-F天线（planar inverted-Fantenna PIFA））无线地传递信号的方法。当根据时间而改变的电场或磁场彼此影响时产生辐射，并且当存在具有相同频率的天线时根据入射波的极化特性可以接收信号。
感应耦合方法是通过将线圈缠绕多次来沿一个方向产生强磁场并且通过使在相似频率处谐振的线圈彼此接近来产生耦合的方法。
非辐射方法是使用衰逝波耦合通过短距电磁场在相同频率处谐振的两个介质之间移动电磁波的方法。
图12是根据实施例的向其安装了半导体存储器件的计算系统的框图。根据实施例的半导体存储器件可以作为随机存取存储器（RAM）5200被安装到信息处理系统，诸如移动设备或桌上型计算机。被作为RAM5200安装的半导体存储器件可以是根据上述实施例中的任一个实施例。例如，RAM5200可以是根据以上实施例的半导体存储器件或存储器模块。替换地，图12的RAM5200可以具有包括半导体存储器件和存储器控制器的存储器系统的构思。
根据实施例的计算系统5000包括中央处理单元（CPU）5100、RAM520、用户接口5300、以及非易失性存储器5400，其中CPU5100、RAM520、用户接口5300、以及非易失性存储器5400中的每个电连接到总线5500。非易失性存储器5400可以是大容量存储单元，诸如固态驱动器（SSD）或硬盘驱动器（HDD）。
在计算系统5000中，RAM5200可以包括包含DRAM单元的DRAM芯片，作为用于存储数据的半导体存储器件，如在以上实施例中描述的。数据可以被临时存储在RAM5200中以操作计算系统5000，且RAM5200可以周期性地执行刷新操作以维持在RAM5200中存储的数据。当执行刷新操作时，可以在考虑RAM5200的存储器特性（例如数据保持特性）的同时控制刷新周期，其中，可以通过控制每个刷新控制信号要刷新的存储单元的数量来控制刷新周期。
图13是根据一个实施例的半导体存储器件6000的结构图。如图13所示，半导体存储器件6000可以包括多个半导体层LA1到LAn。半导体层LA1到LAn中的每一层可以是包括DRAM单元的存储器芯片，或者半导体层LA1到LAn中的一些层可以是与外部控制器形成接口的主芯片，而其余层可以是存储数据的从芯片。在图13中，假设位于底部的半导体层LA1是主芯片，而其它半导体层LA2到LAn是从芯片。
半导体层LA1到LAn通过基板通孔（例如硅通孔）或TSV相对于彼此发送和接收信号，并且作为主芯片的半导体层LA1通过在半导体存储器件6000的外表面上形成的导电单元（未示出）与外部存储器控制器（未示出）通信。现在，将基于作为主芯片的第一半导体层LA1和作为从芯片的第n半导体层LAn来描述半导体存储器件6000的结构和操作。
第一半导体层LA1包括用于驱动从芯片中包括的单元阵列6210的各个电路。例如，第一半导体层LA1可以包括用于驱动单元阵列6210的字线的行驱动器6110、用于驱动单元阵列6210的位线的列译码器6120、用于控制数据的输入和输出的数据输入/输出单元6130、用于从半导体存储器件6000外部接收刷新命令CMD的命令缓存器6140、以及用于缓存从半导体存储器件6000外部接收的地址的地址缓存器6150。
而且，第一半导体层LA1还可以包括用于管理从芯片的存储器操作的DRAM管理单元6160。DRAM管理单元6160可以如上所述地控制每个刷新控制信号要刷新的单元的数量，并且因此DRAM管理单元6160可以包括周期选择器6161和地址转换器6162。
同时，第n半导体层LAn可以包括单元阵列6210和外围电路区域6220，在该外围电路区域6220中布置用于驱动单元阵列6210的其它外围电路，诸如用于选择单元阵列6210的行和列的行/列选择器（未示出）以及位线读出放大器（未示出）。
根据上述的半导体存储器件、存储器系统、以及操作半导体存储器期间的方法，可以与工艺难度级别无关地提高产量，这是因为可以根据存储单元的数据保持特性而精确地控制刷新周期并且可以执行优化的刷新操作。
而且，根据半导体存储器件、存储器系统、以及操作半导体存储器期间的方法，通过根据存储单元的数据保持特性来控制刷新周期，可以降低刷新操作期间的功率消耗并且可以稳定地维持数据。
尽管已经参考本公开的示例实施例具体示出并描述了本公开，但将理解可以在其中做出形式和细节上的各种改变，而没有偏离由所附权利要求书限定的精神和范围。

Claims (27)

1.一种半导体存储器件，包括：
存储单元阵列，包括多个存储单元；
刷新控制电路，被配置为接收刷新命令并在一个刷新周期期间输出m个刷新控制信号以便刷新该半导体存储器件的所有存储单元，m为大于1的自然数；
地址计数器，被配置为响应于m个刷新控制信号产生用于刷新存储单元的计数信号；以及
地址转换器，被配置为接收计数信号并且通过响应于周期选择信号转换计数信号来输出刷新地址，
其中，地址转换器被配置为输出刷新地址，使得在一个刷新周期期间的m个刷新控制信号的数量是可变的。
2.如权利要求1所述的半导体存储器件，其中，第一刷新控制信号要刷新的存储单元的数量大于第二刷新控制信号要刷新的存储单元的数量的2n倍，n为大于0的整数。
3.如权利要求1所述的半导体存储器件，其中，在一个刷新周期期间要刷新的存储单元的平均数量为n×a，其中，a是要刷新的存储单元的预定参考数量，且n能被调节为非整数的小数值。
4.如权利要求3所述的半导体存储器件，其中，n能被调节为整数值。
5.如权利要求1所述的半导体存储器件，还包括：
命令译码器，被配置为通过译码至少一个外部命令来产生刷新命令。
6.如权利要求1所述的半导体存储器件，还包括：
周期信息存储电路，被配置为存储刷新周期信息；以及
周期选择器，被配置为基于在周期信息存储电路中存储的刷新周期信息来产生周期选择信号。
7.如权利要求6所述的半导体存储器件，其中，周期信息存储电路包括熔丝电路和反熔丝电路中的至少一种。
8.如权利要求6所述的半导体存储器件，其中，周期信息存储电路包括被配置为将模式寄存器组（MRS）码输出为刷新周期信息的MRS。
9.如权利要求6所述的半导体存储器件，其中，周期选择器被配置为控制地址转换器以忽略计数信号的比特的逻辑值。
10.如权利要求9所述的半导体存储器件，其中，存储单元阵列包括第一存储体和第二存储体，
其中，周期选择器被配置为控制地址转换器，使得在一个刷新周期期间相应刷新控制信号要刷新的第一存储体的存储单元的平均数量与在一个刷新周期期间相应刷新控制信号要刷新的第二存储体的存储单元的平均数量不同。
11.如权利要求10所述的半导体存储器件，其中，所述要刷新的第一存储体的存储单元的平均数量是所述要刷新的第二存储体的存储单元的平均数量的n倍，其中n能被调节为非整数的小数值。
12.如权利要求11所述的半导体存储器件，其中，n能被调节为整数值。
13.一种操作包括存储单元阵列的半导体存储器件的方法，该方法包括：
响应于外部刷新命令而进入刷新模式；
对于存储单元阵列的所有存储单元，在一个刷新周期期间响应于m个刷新控制信号来产生刷新地址；以及
在一个刷新周期期间响应于刷新地址来周期性地刷新存储单元阵列的第一数量的存储单元，
其中，在一个刷新周期期间要刷新的存储单元的第一数量是可变的。
14.如权利要求13所述的方法，其中，第一刷新控制信号要刷新的存储单元的数量大于第二刷新控制信号要刷新的存储单元的数量的2n倍，n为大于0的整数。
15.如权利要求13所述的方法，其中，第一数量为n×a，其中，a是要刷新的存储单元的预定参考数量，且n能被调节为非整数的小数值。
16.如权利要求15所述的方法，其中，n能被调节为整数值。
17.如权利要求13所述的方法，还包括：
设置刷新周期信息，并且基于刷新周期信息来产生至少一个刷新周期信号，
其中，在一个刷新周期期间相应刷新控制信号要刷新的存储单元的平均数量取决于该刷新周期信号。
18.如权利要求13所述的方法，还包括：
响应于该刷新控制信号，基于计数操作来产生计数信号，
其中，通过对计数信号的至少一个比特进行不关心处理来产生至少一个刷新地址。
19.一种半导体存储器件，包括：
半导体单元阵列，包括多个存储单元；
命令译码器，被配置为基于外部命令来产生内部刷新命令；
刷新控制电路，被配置为接收该内部刷新命令并在一个刷新周期期间输出m个刷新控制信号，以用于刷新半导体存储器件的所有存储单元，m是大于1的自然数，
其中，一个刷新控制信号要刷新的存储单元的数量是可变的。
20.如权利要求19所述的半导体存储器件，其中，第一刷新控制信号要刷新的存储单元的数量大于第二刷新控制信号要刷新的存储单元的数量的2n倍，n为大于0的整数。
21.如权利要求19所述的半导体存储器件，其中，在一个刷新周期期间相应刷新控制信号要刷新的存储单元的平均数量为n×a，其中，a是要刷新的存储单元的预定参考数量，且n能被调节为非整数的小数值。
22.如权利要求21所述的半导体存储器件，其中，n能被调节为整数值。
23.如权利要求19所述的半导体存储器件，还包括：
地址计数器，被配置为响应于m个刷新控制信号产生用于刷新存储单元的计数信号；以及
地址转换器，被配置为接收计数信号并且通过响应于周期选择信号转换计数信号来输出刷新地址。
24.如权利要求19所述的半导体存储器件，其中，地址转换器能被配置为响应于周期选择信号而忽略计数信号的所接收比特中至少一个比特的逻辑值。
25.如权利要求24所述的半导体存储器件，其中，存储单元阵列包括第一存储体和第二存储体，并且
其中，一个刷新周期期间相应刷新控制信号要刷新的第一存储体的存储单元的平均数量与在一个刷新周期期间相应刷新控制信号要刷新的第二存储体的存储单元的平均数量不同。
26.如权利要求25所述的半导体存储器件，其中，所述要刷新的第一存储体的存储单元的平均数量是所述要刷新的第二存储体的存储单元的平均数量的n倍，其中n能被调节为非整数的小数值。
27.如权利要求26所述的半导体存储器件，其中，n能被调节为整数值。
CN201310184668.1A 2012-05-17 2013-05-17 半导体存储器件及其操作方法、存储器系统 Active CN103426468B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710915750.5A CN107578792B (zh) 2012-05-17 2013-05-17 半导体存储器件的操作方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2012-0052593 2012-05-17
KR1020120052593A KR101975029B1 (ko) 2012-05-17 2012-05-17 리프레쉬 주기를 조절하는 반도체 메모리 장치, 메모리 시스템 및 그 동작방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201710915750.5A Division CN107578792B (zh) 2012-05-17 2013-05-17 半导体存储器件的操作方法

Publications (2)

Publication Number Publication Date
CN103426468A true CN103426468A (zh) 2013-12-04
CN103426468B CN103426468B (zh) 2017-11-03

Family

ID=49581204

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201710915750.5A Active CN107578792B (zh) 2012-05-17 2013-05-17 半导体存储器件的操作方法
CN201310184668.1A Active CN103426468B (zh) 2012-05-17 2013-05-17 半导体存储器件及其操作方法、存储器系统

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201710915750.5A Active CN107578792B (zh) 2012-05-17 2013-05-17 半导体存储器件的操作方法

Country Status (4)

Country Link
US (3) US9030905B2 (zh)
JP (1) JP6043680B2 (zh)
KR (1) KR101975029B1 (zh)
CN (2) CN107578792B (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105280216A (zh) * 2014-06-18 2016-01-27 爱思开海力士有限公司 半导体存储器件及其操作方法
CN105814639A (zh) * 2013-12-09 2016-07-27 高通股份有限公司 用于具有下一比特表的存储器单元的刷新方案
CN105989870A (zh) * 2014-08-22 2016-10-05 爱思开海力士有限公司 存储器件和包括存储器件的存储系统
CN109871184A (zh) * 2017-12-05 2019-06-11 瑞萨电子株式会社 半导体存储器设备以及半导体存储器设备的刷新方法
CN110162491A (zh) * 2018-02-12 2019-08-23 三星电子株式会社 存储器控制器及其操作方法、应用处理器和数据处理系统
CN110364201A (zh) * 2018-04-09 2019-10-22 爱思开海力士有限公司 存储器件和控制存储器件的自动刷新操作的方法
CN110827882A (zh) * 2018-08-09 2020-02-21 爱思开海力士有限公司 半导体存储装置以及该半导体存储装置的刷新方法
CN111258495A (zh) * 2018-12-03 2020-06-09 三星电子株式会社 半导体存储器设备和操作该半导体存储器设备的方法
CN112037830A (zh) * 2014-09-05 2020-12-04 爱思开海力士有限公司 刷新控制电路以及使用该刷新控制电路的半导体器件
CN112750481A (zh) * 2019-10-30 2021-05-04 三星电子株式会社 存储器装置
CN112786098A (zh) * 2019-11-07 2021-05-11 爱思开海力士有限公司 存储器控制器、具有存储器控制器的存储器系统以及操作存储器控制器的方法

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014132836A1 (ja) * 2013-02-28 2014-09-04 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
JP2015032325A (ja) * 2013-07-31 2015-02-16 マイクロン テクノロジー， インク． 半導体装置
KR102135426B1 (ko) * 2013-12-10 2020-07-17 에스케이하이닉스 주식회사 반도체 장치의 동작 모드 설정 회로 및 이를 이용한 데이터 처리 시스템
CN104766624B (zh) * 2014-01-06 2017-11-28 晶豪科技股份有限公司 自动更新存储器单元的方法及使用其的半导体存储装置
KR102315277B1 (ko) 2014-11-03 2021-10-20 삼성전자 주식회사 리프레쉬 특성이 개선된 반도체 메모리 장치
KR101578171B1 (ko) * 2015-01-20 2015-12-16 성균관대학교산학협력단 적층형 메모리 장치 및 그 동작 방법
KR101578168B1 (ko) * 2015-01-20 2015-12-16 성균관대학교산학협력단 적층형 메모리 장치 및 그 동작 방법
KR102299352B1 (ko) * 2015-02-02 2021-09-08 에스케이하이닉스 주식회사 반도체 장치 및 그의 구동방법
US9812185B2 (en) * 2015-10-21 2017-11-07 Invensas Corporation DRAM adjacent row disturb mitigation
KR102550685B1 (ko) * 2016-07-25 2023-07-04 에스케이하이닉스 주식회사 반도체장치
US10490251B2 (en) 2017-01-30 2019-11-26 Micron Technology, Inc. Apparatuses and methods for distributing row hammer refresh events across a memory device
US10109339B1 (en) * 2017-07-28 2018-10-23 Micron Technology, Inc. Memory devices with selective page-based refresh
US11017833B2 (en) 2018-05-24 2021-05-25 Micron Technology, Inc. Apparatuses and methods for pure-time, self adopt sampling for row hammer refresh sampling
US11163487B2 (en) * 2018-06-04 2021-11-02 Micron Technology, Inc. Methods for generating notifications for updated information from mode registers of a memory device to a host and memory devices and systems employing the same
US11152050B2 (en) 2018-06-19 2021-10-19 Micron Technology, Inc. Apparatuses and methods for multiple row hammer refresh address sequences
US10573370B2 (en) 2018-07-02 2020-02-25 Micron Technology, Inc. Apparatus and methods for triggering row hammer address sampling
US10672452B2 (en) * 2018-09-21 2020-06-02 Micron Technology, Inc. Temperature informed memory refresh
US10685696B2 (en) 2018-10-31 2020-06-16 Micron Technology, Inc. Apparatuses and methods for access based refresh timing
US11017834B2 (en) * 2018-11-30 2021-05-25 Micron Technology, Inc. Refresh command management
CN113168861B (zh) 2018-12-03 2024-05-14 美光科技公司 执行行锤刷新操作的半导体装置
CN111354393B (zh) 2018-12-21 2023-10-20 美光科技公司 用于目标刷新操作的时序交错的设备和方法
US10957377B2 (en) 2018-12-26 2021-03-23 Micron Technology, Inc. Apparatuses and methods for distributed targeted refresh operations
US10770127B2 (en) 2019-02-06 2020-09-08 Micron Technology, Inc. Apparatuses and methods for managing row access counts
US11615831B2 (en) * 2019-02-26 2023-03-28 Micron Technology, Inc. Apparatuses and methods for memory mat refresh sequencing
US11043254B2 (en) 2019-03-19 2021-06-22 Micron Technology, Inc. Semiconductor device having cam that stores address signals
US11227649B2 (en) 2019-04-04 2022-01-18 Micron Technology, Inc. Apparatuses and methods for staggered timing of targeted refresh operations
US11264096B2 (en) 2019-05-14 2022-03-01 Micron Technology, Inc. Apparatuses, systems, and methods for a content addressable memory cell with latch and comparator circuits
US11158364B2 (en) 2019-05-31 2021-10-26 Micron Technology, Inc. Apparatuses and methods for tracking victim rows
US11069393B2 (en) 2019-06-04 2021-07-20 Micron Technology, Inc. Apparatuses and methods for controlling steal rates
US10978132B2 (en) 2019-06-05 2021-04-13 Micron Technology, Inc. Apparatuses and methods for staggered timing of skipped refresh operations
US11158373B2 (en) 2019-06-11 2021-10-26 Micron Technology, Inc. Apparatuses, systems, and methods for determining extremum numerical values
US10832792B1 (en) 2019-07-01 2020-11-10 Micron Technology, Inc. Apparatuses and methods for adjusting victim data
US11139015B2 (en) 2019-07-01 2021-10-05 Micron Technology, Inc. Apparatuses and methods for monitoring word line accesses
US11386946B2 (en) 2019-07-16 2022-07-12 Micron Technology, Inc. Apparatuses and methods for tracking row accesses
US10943636B1 (en) 2019-08-20 2021-03-09 Micron Technology, Inc. Apparatuses and methods for analog row access tracking
US10964378B2 (en) 2019-08-22 2021-03-30 Micron Technology, Inc. Apparatus and method including analog accumulator for determining row access rate and target row address used for refresh operation
US11302374B2 (en) 2019-08-23 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic refresh allocation
US11200942B2 (en) 2019-08-23 2021-12-14 Micron Technology, Inc. Apparatuses and methods for lossy row access counting
US11302377B2 (en) 2019-10-16 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic targeted refresh steals
US10878881B1 (en) * 2019-11-26 2020-12-29 Nanya Technology Corporation Memory apparatus and refresh method thereof
US11309010B2 (en) 2020-08-14 2022-04-19 Micron Technology, Inc. Apparatuses, systems, and methods for memory directed access pause
US11348631B2 (en) 2020-08-19 2022-05-31 Micron Technology, Inc. Apparatuses, systems, and methods for identifying victim rows in a memory device which cannot be simultaneously refreshed
US11380382B2 (en) 2020-08-19 2022-07-05 Micron Technology, Inc. Refresh logic circuit layout having aggressor detector circuit sampling circuit and row hammer refresh control circuit
US11222682B1 (en) 2020-08-31 2022-01-11 Micron Technology, Inc. Apparatuses and methods for providing refresh addresses
US11557331B2 (en) 2020-09-23 2023-01-17 Micron Technology, Inc. Apparatuses and methods for controlling refresh operations
US11222686B1 (en) 2020-11-12 2022-01-11 Micron Technology, Inc. Apparatuses and methods for controlling refresh timing
US11462291B2 (en) 2020-11-23 2022-10-04 Micron Technology, Inc. Apparatuses and methods for tracking word line accesses
US11264079B1 (en) 2020-12-18 2022-03-01 Micron Technology, Inc. Apparatuses and methods for row hammer based cache lockdown
US11482275B2 (en) 2021-01-20 2022-10-25 Micron Technology, Inc. Apparatuses and methods for dynamically allocated aggressor detection
KR20220106571A (ko) 2021-01-22 2022-07-29 에스케이하이닉스 주식회사 모드커맨드를 생성하는 장치
EP4198981A4 (en) 2021-01-29 2024-08-14 Changxin Memory Tech Inc REFRESH CIRCUIT AND MEMORY
EP4060668A4 (en) * 2021-01-29 2023-01-04 Changxin Memory Technologies, Inc. REFRESH CIRCUIT AND MEMORY
CN114822632B (zh) * 2021-01-29 2024-07-05 长鑫存储技术有限公司 刷新电路及存储器
US11600314B2 (en) 2021-03-15 2023-03-07 Micron Technology, Inc. Apparatuses and methods for sketch circuits for refresh binning
US11664063B2 (en) 2021-08-12 2023-05-30 Micron Technology, Inc. Apparatuses and methods for countering memory attacks
US11688451B2 (en) 2021-11-29 2023-06-27 Micron Technology, Inc. Apparatuses, systems, and methods for main sketch and slim sketch circuit for row address tracking

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060010414A1 (en) * 2004-07-12 2006-01-12 Chang Gung University Method and apparatus for rapidly selecting types of buffers which are inserted into the clock tree for high-speed very-large-scale-integration
CN1879173A (zh) * 2003-11-07 2006-12-13 英飞凌科技股份公司 用于具有弱保持的动态单元的刷新
CN1992075A (zh) * 2005-12-29 2007-07-04 三星电子株式会社 地址转换器半导体器件和具有它的半导体存储器件
US20100232246A1 (en) * 2009-03-13 2010-09-16 Hynix Semiconductor Inc. Refresh control circuit and method for semiconductor memory apparatus

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4056173B2 (ja) 1999-04-14 2008-03-05 富士通株式会社 半導体記憶装置および該半導体記憶装置のリフレッシュ方法
JP2002063787A (ja) * 2000-08-21 2002-02-28 Mitsubishi Electric Corp 半導体集積装置およびそのリフレッシュ方法
US6529433B2 (en) 2001-04-03 2003-03-04 Hynix Semiconductor, Inc. Refresh mechanism in dynamic memories
JP2003187578A (ja) 2001-12-19 2003-07-04 Elpida Memory Inc 半導体記憶装置およびリフレッシュ制御方法
KR100535071B1 (ko) 2002-11-07 2005-12-07 주식회사 하이닉스반도체 셀프 리프레쉬 장치
US20050108460A1 (en) * 2003-11-14 2005-05-19 Intel Corporation Partial bank DRAM refresh
KR100618858B1 (ko) 2004-08-31 2006-08-31 삼성전자주식회사 리프레쉬 수행 시 리프레쉬 할 뱅크의 개수를 가변할 수있는 반도체 메모리 장치 및 그 리프레쉬 방법
JP2006146992A (ja) * 2004-11-16 2006-06-08 Elpida Memory Inc 半導体メモリ装置
JP4524645B2 (ja) 2005-06-01 2010-08-18 エルピーダメモリ株式会社 半導体装置
US7313047B2 (en) * 2006-02-23 2007-12-25 Hynix Semiconductor Inc. Dynamic semiconductor memory with improved refresh mechanism
JP4117323B2 (ja) * 2006-04-18 2008-07-16 エルピーダメモリ株式会社 半導体記憶装置
JP4470185B2 (ja) 2006-11-28 2010-06-02 エルピーダメモリ株式会社 半導体記憶装置
JP4470186B2 (ja) * 2006-12-12 2010-06-02 エルピーダメモリ株式会社 半導体記憶装置
JP5018074B2 (ja) * 2006-12-22 2012-09-05 富士通セミコンダクター株式会社 メモリ装置，メモリコントローラ及びメモリシステム
KR20110030779A (ko) * 2009-09-18 2011-03-24 삼성전자주식회사 메모리 장치, 이를 구비하는 메모리 시스템 및 이의 제어 방법
JP2012022751A (ja) * 2010-07-15 2012-02-02 Elpida Memory Inc 半導体装置
JP2012038399A (ja) 2010-08-11 2012-02-23 Elpida Memory Inc 半導体装置
US8705302B2 (en) * 2010-09-24 2014-04-22 Samsung Electronics Co., Ltd. Semiconductor memory devices having self-refresh capability
US8799566B2 (en) * 2010-12-09 2014-08-05 International Business Machines Corporation Memory system with a programmable refresh cycle
KR20130117198A (ko) * 2012-04-18 2013-10-25 삼성전자주식회사 메모리 셀의 리프레쉬 방법 및 이를 이용한 반도체 메모리 장치
KR102050473B1 (ko) * 2012-09-24 2019-11-29 삼성전자주식회사 리프레쉬 주기를 조절하는 반도체 메모리 장치 및 메모리 시스템
KR101956373B1 (ko) 2012-11-12 2019-03-08 한국전자통신연구원 요약 정보 생성 방법, 장치 및 서버
WO2014132836A1 (ja) * 2013-02-28 2014-09-04 ピーエスフォー ルクスコ エスエイアールエル 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1879173A (zh) * 2003-11-07 2006-12-13 英飞凌科技股份公司 用于具有弱保持的动态单元的刷新
US20060010414A1 (en) * 2004-07-12 2006-01-12 Chang Gung University Method and apparatus for rapidly selecting types of buffers which are inserted into the clock tree for high-speed very-large-scale-integration
CN1992075A (zh) * 2005-12-29 2007-07-04 三星电子株式会社 地址转换器半导体器件和具有它的半导体存储器件
US20100232246A1 (en) * 2009-03-13 2010-09-16 Hynix Semiconductor Inc. Refresh control circuit and method for semiconductor memory apparatus

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105814639A (zh) * 2013-12-09 2016-07-27 高通股份有限公司 用于具有下一比特表的存储器单元的刷新方案
CN105280216B (zh) * 2014-06-18 2020-09-29 爱思开海力士有限公司 半导体存储器件及其操作方法
CN105280216A (zh) * 2014-06-18 2016-01-27 爱思开海力士有限公司 半导体存储器件及其操作方法
CN105989870B (zh) * 2014-08-22 2021-08-10 爱思开海力士有限公司 存储器件和包括存储器件的存储系统
CN105989870A (zh) * 2014-08-22 2016-10-05 爱思开海力士有限公司 存储器件和包括存储器件的存储系统
CN112037830A (zh) * 2014-09-05 2020-12-04 爱思开海力士有限公司 刷新控制电路以及使用该刷新控制电路的半导体器件
CN112037830B (zh) * 2014-09-05 2024-01-02 爱思开海力士有限公司 刷新控制电路以及使用该刷新控制电路的半导体器件
CN109871184A (zh) * 2017-12-05 2019-06-11 瑞萨电子株式会社 半导体存储器设备以及半导体存储器设备的刷新方法
CN110162491A (zh) * 2018-02-12 2019-08-23 三星电子株式会社 存储器控制器及其操作方法、应用处理器和数据处理系统
CN110162491B (zh) * 2018-02-12 2023-08-04 三星电子株式会社 存储器控制器及其操作方法、应用处理器和数据处理系统
CN110364201A (zh) * 2018-04-09 2019-10-22 爱思开海力士有限公司 存储器件和控制存储器件的自动刷新操作的方法
CN110364201B (zh) * 2018-04-09 2023-08-25 爱思开海力士有限公司 存储器件和控制存储器件的自动刷新操作的方法
CN110827882B (zh) * 2018-08-09 2023-08-18 爱思开海力士有限公司 半导体存储装置以及该半导体存储装置的刷新方法
CN110827882A (zh) * 2018-08-09 2020-02-21 爱思开海力士有限公司 半导体存储装置以及该半导体存储装置的刷新方法
CN111258495A (zh) * 2018-12-03 2020-06-09 三星电子株式会社 半导体存储器设备和操作该半导体存储器设备的方法
CN112750481A (zh) * 2019-10-30 2021-05-04 三星电子株式会社 存储器装置
CN112750481B (zh) * 2019-10-30 2024-08-06 三星电子株式会社 存储器装置
CN112786098A (zh) * 2019-11-07 2021-05-11 爱思开海力士有限公司 存储器控制器、具有存储器控制器的存储器系统以及操作存储器控制器的方法

Also Published As

Publication number Publication date
JP6043680B2 (ja) 2016-12-14
KR20130128687A (ko) 2013-11-27
CN107578792B (zh) 2020-08-18
CN107578792A (zh) 2018-01-12
US20130308405A1 (en) 2013-11-21
US20160180921A1 (en) 2016-06-23
US9030905B2 (en) 2015-05-12
US9490004B2 (en) 2016-11-08
KR101975029B1 (ko) 2019-08-23
US20150221362A1 (en) 2015-08-06
JP2013242958A (ja) 2013-12-05
US9311987B2 (en) 2016-04-12
CN103426468B (zh) 2017-11-03

Similar Documents

Publication Publication Date Title
CN103426468A (zh) 半导体存储器件及其操作方法、存储器系统
KR101977665B1 (ko) 리프레쉬 주기를 조절하는 반도체 메모리 장치, 메모리 시스템 및 그 동작방법
KR102050473B1 (ko) 리프레쉬 주기를 조절하는 반도체 메모리 장치 및 메모리 시스템
KR101932663B1 (ko) 리프레쉬 주기 정보를 저장하는 반도체 메모리 장치 및 그 동작방법
US8743643B2 (en) Dynamic random access memory with fully independent partial array refresh function
US7929369B2 (en) Semiconductor memory device having refresh circuit and word line activating method therefor
KR20170045795A (ko) 메모리 장치 및 이를 포함하는 메모리 시스템
US11783884B2 (en) Semiconductor memory device and memory system including the same
CN104517635A (zh) 阻变存储装置、其操作方法以及具有其的系统
KR102457630B1 (ko) 반도체 장치 및 이를 포함하는 메모리 모듈
US11651812B2 (en) Semiconductor memory device for performing target refresh operation and hidden refresh operation in response to normal refresh command and determining row hammer risk level
JP2011233190A (ja) 半導体装置及び選択方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant