CN109871184A - 半导体存储器设备以及半导体存储器设备的刷新方法 - Google Patents

Abstract

半导体存储器设备包括存储器阵列、地址分配信息存储单元、块选择电路和刷新控制电路，存储器阵列包括多个存储器块，地址分配信息存储单元存储地址分配信息，块选择电路基于地址分配信息选择对应于所输入的输入地址一个存储器块，刷新控制电路控制刷新操作。存储器块中的一个存储器块被指派为剩余存储器块。刷新控制电路将存储在作为刷新对象的一个存储器块中的数据传输到剩余存储器块，然后将作为刷新对象的存储器块的地址信息分配给数据被传输所至的剩余存储器块，以及将作为刷新对象的存储器块重新指派为剩余存储器块。

Description

半导体存储器设备以及半导体存储器设备的刷新方法

相关申请的交叉引用

于2017年12月5日提交的日本专利申请号2017-233135的公开内容(包括说明书、附图和摘要)以其整体通过引用并入本文。

技术领域

本发明涉及半导体存储器设备和半导体存储器设备的刷新方法，并且涉及例如能够执行刷新操作的半导体存储器设备以及半导体存储器设备的刷新方法。

背景技术

非易失性半导体存储器设备具有这种优点：即使当电源中断时也不擦除数据。然而，能够将数据保持高达产品寿命的时间是必要的。数据保持特性是非易失性半导体存储器设备的重要性能之一，并且存在刷新操作作为用于实现数据保持特性的技术之一。

在日本未经审查的专利申请公开号Hei 9(1997)-50698中公开了涉及闪速存储器的刷新操作的技术。在日本未经审查的专利申请公开号Hei 9(1997)-50698中公开的技术中，通过以下来执行刷新操作：对在闪速存储器的预定区域中保持的数据执行向随机存取存储器(RAM)的数据传输以临时保存数据，随后擦除在该预定区域内的数据，然后将所保存的数据传输到闪速存储器的预定区域，以及将数据再次写入预定区域中。

发明内容

如上所述，在日本未经审查的专利申请公开号Hei 9(1997)-50698中公开的技术中，在刷新操作时，在闪速存储器的预定区域中保持的数据被临时保存在设置在闪速存储器外的RAM中。然而，在临时将数据保存在设置在闪速存储器外的RAM中的情况中，需要将数据传输到闪速存储器外，因此存在刷新操作复杂的这种问题。

根据对本说明书和附图的描述，其它主题和新颖特征将变得明显。

根据一个实施例，多个存储器块中的一个存储器块被指派为剩余存储器块，并且在刷新操作时，被存储在作为刷新对象的一个存储器块中的数据被传输到剩余存储器块。然后，在完成向剩余存储器块的数据传输之后，将作为刷新对象的存储器块的地址信息分配给数据被传输所至的剩余存储器。附加地，作为刷新对象的存储器块被重新指派为剩余存储器块。

根据上述一个实施例，可以提供使得可以简化刷新操作的半导体存储器设备以及半导体存储器设备的刷新方法。

附图说明

图1是图示与相关领域有关的半导体存储器设备的一个示例的框图。

图2是图示根据一个实施例的半导体存储器设备的一个示例的框图。

图3是图示根据实施例的半导体存储器设备所包括的解码器的一个配置示例的电路图。

图4是图示存储在地址分配信息存储单元中的地址分配信息的一个示例的表格。

图5是图示根据实施例的半导体存储器设备所包括的地址分配信息存储单元的一个配置示例的框图。

图6是图示根据实施例的半导体存储器设备所包括的块选择电路的一个配置示例的框图。

图7是图示根据实施例的半导体存储器设备的操作的一个示例的时序图。

图8是图示根据实施例的半导体存储器设备所包括的存储器阵列的扣留配置的一个示例的框图。

图9是图示根据实施例的半导体存储器设备的操作的一个示例的流程图。

图10是图示存储在地址分配信息存储单元中的地址分配信息的另一示例的表格。

具体实施方式

<相关领域>

首先，将描述相关领域。图1是图示与相关领域有关的半导体存储器设备的一个示例的框图。如图1所示，与相关领域有关的半导体存储器设备(闪速存储器)101包括存储器阵列110和解码器111。随机存取存储器(RAM)119设置在半导体存储器设备101外。

存储器阵列110包括多个存储器块115_0到115_3。解码器111解码被输入到半导体存储器设备101中的输入地址(外部地址)，并从多个存储器块115_0到115_3中选择对应于输入地址的一个存储器块。

存储器阵列110所包括的多个存储器块115_0到115_3中的每个存储器块对应于闪速存储器的擦除单元。例如，当数据将要被写入存储器块115_0中时，首先，作为擦除单元的存储器块115_0的所有存储器单元被设置为“1s”。随后，在存储器块115_0的存储器单元中的期望写入“0”的一个存储器单元上执行写。类似地，还在其它存储器块115_1到115_3上执行写处理。

附带地，在图1中图示的并且与相关领域有关的半导体存储器设备(闪速存储器)101具有这种优点：即使当电源中断时也不擦除数据，并且将数据保持高达产品寿命的时间是必要的。这样，数据保持特性是对半导体存储器设备101重要的性能之一。存在刷新操作作为用于改进这种数据保持特性的技术之一。

例如，在图1所示的半导体存储器设备101的存储器块115_0上执行刷新操作的情况中，首先，被存储在存储器块115_0中的数据被传输到RAM 119并被保存在RAM 119中，RAM119设置在半导体存储器设备101外。然后，在存储器块115_0上执行区块擦除，随后保存在RAM 119中的数据被传输到存储器115_0，并且再次被写入存储器块115_0中。

这样，在刷新操作时，与相关领域有关的半导体存储器设备101将在半导体存储器设备101的存储器块115_0到115_3中保持的数据保存在设置在半导体存储器设备101外的RAM 119中。然而，在数据被临时保存在设置在半导体存储器设备101外的RAM 119中的情况中，需要将数据传输到半导体存储器设备101外，并且存在刷新操作复杂的这种问题。

在下面将描述的一个实施例中，将描述能够解决这种问题的半导体存储器设备以及半导体存储器设备的刷新方法。

<实施例>

接下来，将描述根据实施例的半导体存储器设备。图2是图示根据实施例的半导体存储器设备的一个示例的框图。如图2所示，根据本实施例的半导体存储器设备1包括存储器阵列10、解码器11、地址分配信息存储单元12、块选择单元13和刷新控制电路17。

存储器阵列10包括多个存储器块BLK_0到BLK_4(15_0到15_4)。多个存储器块BLK_0到BLK_4中的每个存储器块对应于闪速存储器的刷新单元。此外，该单元具有比擦除单元的大小更大(n倍)的大小。附带地，尽管在图2中图示了包括五个存储器块BLK_0到BLK_4的配置，但是可以可选地确定存储器阵列10所包括的存储器块的数目。

例如，当数据要被写入存储器块BLK_0中时，首先，作为擦除单元的存储器块BLK_0的所有存储器单元被设置为“1s”。随后，在存储器块BLK_0的存储器单元中的期望写入“0”的一个存储器单元上执行写。类似地，还在其它存储器块BLK_1到BLK_4上执行写处理。

附加地，在根据本实施例的半导体存储器设备1中，多个存储器块BLK_0到BLK_4中一个存储器块被指派为剩余存储器块，在普通时间时没有数据被存储到该剩余存储器块中。例如，在存储器块BLK_4被指派为剩余存储器块的情况中，在普通时间时，尽管数据被存储在存储器块BLK_0到BLK_3中，但是没有数据被存储到存储器块BLK_4中。

如后面将会描述的，在根据本实施例的半导体存储器设备1中，在刷新操作时数据被写入剩余存储器块中，并且每次执行刷新操作时，剩余存储器块都被改变。在本实施例中，“普通时间”指示半导体存储器设备1被用作闪存存储器的情况，并且指示除了“刷新操作的时间”以外的时间。

解码器11解码被输入到半导体存储器设备1的输入地址(Add_0、Add_1)，并输出用于访问与块选择电路13的输入地址(Add_0、Add_1)对应的存储器块的存取地址信号BLK_<0:3>。这里，输入地址(Add_0、Add_1)是用于选择存储器块的地址。用于稍后将描述的存储器单元选择的地址被单独输入。

附带地，在本实施例中，通过示例的方式说明了输入地址是2位地址信息的情况。即，由于输入地址Add_0和Add_1中的每个输入地址能够取“L(低电平)”或“H(高电平)”的值，因此可以通过使用输入地址Add_0和输入地址Add_1(即，两个输入地址)来表示四个值。

图3是图示根据实施例的半导体存储器设备1所包括的解码器11的一个配置示例的电路图。如图3所示，通过使用多个逻辑电路21到24来配置解码器11。输入地址Add_0被提供给相应逻辑电路21到24的一个输入端子，并且输入地址Add_1被提供给其中的其它输入端子。通过将NOR逻辑NOR1到NOR4与反相器INV1到INV4分别组合起来，来配置相应的逻辑电路21到24。具体地，通过使用NOR逻辑NOR1来配置逻辑电路21。通过使用NOR逻辑NOR2和反相器INV1来配置逻辑电路22，反相器INV1被耦合到NOR逻辑NOR2的一个输入端子。通过使用NOR逻辑NOR3和反相器INV2来配置逻辑电路23，反相器INV2被耦合到NOR逻辑NOR3的另一输入端子。通过使用NOR逻辑NOR4和反相器INV3和INV4来配置逻辑电路24，反相器INV3和INV4被耦合到NOR逻辑NOR4的两个输入端子。

在输入地址Add_0和地址Add_1两者都处于低电平的情况中，逻辑电路21将高电平信号输出为存取地址信号BLK_<0>，并且逻辑电路22到24将低电平信号输出为存取地址信号BLK_<1>到BLK_<3>。在该情况中，解码器11将BLK_<0:3>＝(H,L,L,L)输出到块选择电路13作为存取地址信号BLK_<0:3>。附带地，存取地址信号BLK_<0:3>的记号指示四个存取地址信号BLK_<0>、BLK_<1>、BLK_<2>和BLK_<3>，并且在本说明书的一些情况中还被描述为存取地址信号BLK_<0>到BLK_<3>。附加地，BLK_<0:3>＝(H,L,L,L)的记号指示BLK_<0>输出“H”信号，BLK_<1>输出“L”信号，BLK_<2>输出“L”信号以及BLK_<3>输出“L”信号。在下文中同样适用。

附加地，假设在输入地址Add_0处于高电平并且输入地址Add_1处于低电平的情况中，逻辑电路22将高电平信号输出为存取地址信号BLK_<1>，并且逻辑电路21、23和24将低电平信号输出为存取地址信号BLK_<0>、BLK_<2>和BLK_<3>。在该情况中，解码器11将存取地址信号BLK_<0:3>＝(L,H,L,L)输出到块选择电路13。

附加地，假设在输入地址Add_0处于低电平并且输入地址Add_1处于高电平的情况中，逻辑电路23将高电平信号输出为存取地址信号BLK_<2>，并且逻辑电路21、22和24将低电平信号输出为存取地址信号BLK_<0>、BLK_<1>和BLK_<3>。在该情况中，解码器11将存取地址信号BLK_<0:3>＝(L,L,H,L)输出到块选择电路13。

附加地，假设在输入地址Add_0和输入地址Add_1两者都处于高电平的情况中，逻辑电路24将高电平信号输出为存取地址信号BLK_<3>，并且逻辑电路21、22和23将低电平信号输出为存取地址信号BLK_<0>到BLK_<2>。在该情况中，解码器11将存取地址信号BLK_<0:3>＝(L,L,L,H)输出到块选择电路13。

地址分配信息被存储在图2中所图示的地址分配信息存储单元12中。这里，地址分配信息是被分配给存储器块BLK_0到BLK_4(15_0到15_4)中的每个存储器块的地址信息。换言之，地址分配信息是使被输入到半导体存储器设备1中的输入地址对应于作为访问目的地的存储器块BLK_0到BLK_4的信息。

图4是图示存储在地址分配信息存储单元12中的地址分配信息的一个示例的表格。如图4所示，存储器块BLK_0到BLK_4中的一个存储器块被分配给地址分配信息BLK0F到BLK3F中的每个片段。具体地，存储器块BLK_0被分配给地址分配信息BLK0F(在图4中由“H”(高电平)指示)。附加地，存储器块BLK_1被分配给地址分配信息BLK1F，存储器块BLK_2被分配给地址分配信息BLK2F，并且存储器块BLK_3被分配给地址分配信息BLK3F。

附带地，存储器块BLK_4没有被分配给地址分配信息BLK0F到BLK3F中的任何片段。这意味着可以通过使用输入地址来从外部访问存储器块BLK_4。即，存储器块BLK_4被指派为在普通时间时没有数据被存储到其中的存储器块。在本发明中，该存储器块被称为剩余存储器块。

图5是图示地址分配信息存储单元12的一个配置示例的框图。如图5所示，例如，可以通过使用闪速存储器41和锁存电路42来配置地址分配信息存储单元12。如图4中所示的地址分配信息BLK0F到BLK3F中的这种片段被存储在闪速存储器41中。附加地，锁存电路42从闪速存储器41读出地址分配信息BLK0F到BLK3F的片段，并将其锁存。

当从地址分配信息存储单元12读出地址分配信息BLK0F到BLK3F的片段时，块选择电路13(参见图2)读取被锁存在锁存电路42(参见图5)中的地址分配信息BLK0F到BLK3F的片段。这里，从锁存电路42读出地址分配信息BLK0F到BLK3F的片段比从闪速存储器41读出更快。相应地，块选择电路13能够以高速从锁存电路42读出地址分配信息BLK0F到BLK3F的片段。

例如，当半导体存储器设备1被通电时，锁存电路42从闪速存储器读出地址分配信息BLK0F到BLK3F的片段，并将其锁存。附加地，当通过稍后将描述的刷新操作来重写被存储在闪速存储器41中的地址分配信息之后，锁存电路42从闪速存储器41读出所重写的地址分配信息BLK0F到BLK3F的片段，并将其锁存。

附带地，当要重写地址分配信息BLK0F到BLK3F的片段时，地址分配信息BLK0F到BLK3F的新片段可以被直接写入闪速存储器41中。在该情况中，在重写存储在闪速存储器41中的地址分配信息之后，锁存电路12从闪速存储器41读出所重写的地址分配信息BLK0F到BLK3F的片段，并将其锁存。

附加地，通过使用地址分配信息BLK0F到BLK3F的新片段来在锁存电路12中重写信息的操作以及将地址分配信息BLK0F到BLK3F的新片段写入闪速存储器41中的操作可以同时互相并行执行。在该情况中，可以以高速在锁存电路42中重写信息。

图2中图示的块选择电路13基于地址分配信息选择对应于所输入的输入地址的一个存储器块。即，基于从解码器11提供的存取地址信号BLK_<0:3>以及从地址分配信息存储单元12提供的地址分配信息BLK0F到BLK3F的片段，块选择电路13选择作为访问目的地的存储器块。

图6是图示块选择电路13的一个配置示例的框图。如图6所示，块选择电路13包括选择器SEL_0到SEL_3(31_0到31_3)。地址分配信息BLK0F到BLK3F的每个片段被提供到选择器SEL_0到SEL_3中的每个选择器的输入。被提供到选择器SEL_0到SEL_3中的每个选择器的地址分配信息BLK0F到BLK3F对应于图4的表格中所指示的地址分配信息BLK0F到BLK3F。附加地，存取地址信号BLK_<0>到BLK_<3>中的每个存取地址信号被提供到选择器SEL_0到SEL_3中的每个选择器。

当提供高电平存取地址信号BLK_<0>到BLK_<3>时，相应的选择器SEL_0到SEL_3被配置为输出地址分配信息BLK0F到BLK3F的片段。作为输出的地址分配信息BLK0F到BLK3F的片段被提供给相应的存储器块BLK_0到BLK_4，作为选择地址信息BLKS_<0>到BLKS_<4>的片段。

在本实施例中，进行配置使得存取地址信号BLK_<0>到BLK_<3>中的一个存取地址信号变为高电平。因此，当高电平存取地址信号BLK_<0>到BLK_<3>被提供给块选择电路13时，从块选择电路13输出地址分配信息BLK0F到BLK3F的一个片段。这里，它们分别被分配给地址分配信息BLK0F到BLK3F的相应的片段，使得存储器块BLK_0到BLK_4中的一个存储器块变为高电平。相应地，存储器块BLK_0到BLK_4中的一个存储器块被选择。

接下来，将通过使用图7中所示的时序图来描述在输入地址(Add_0、Add_1)进入半导体存储器设备1之后直到存储器块BLK_0到BLK_4中的一个存储器块被选择所执行的操作。

当在图7中的时间t1处将输入地址(Add_0＝“L”，Add_1＝“L”)输入到半导体存储器设备1时，解码器11解码输入地址(Add_0、Add_1)。更具体地，解码器11解码输入地址(Add_0、Add_1)，并生成存取地址信号BLK<0:3>，存取地址信号BLK<0:3>用于访问对应于输入地址(Add_0、Add_1)的存储器块。生成的存取地址信号BLK<0:3>被输出到块选择电路13(时间t2)。

由于在图7中所示的情况中，输入地址Add_0、Add_1两者都处于低电平，因此解码器11向块选择电路13提供存取地址信号BLK_<0:3>＝(H,L,L,L)。

当从解码器11提供存取地址信号BLK_<0:3>＝(H,L,L,L)时，高电平信号作为存取地址信号BLK_<0>被提供给块选择电路13的选择器SEL_0(参见图6)。附加地，低电平信号作为存取地址信号BLK_<1>到BLK_<3>分别被提供给选择器SEL_1到SEL_3。在该情况中，由于高电平存取地址信号BLK_<0>被提供给选择器SEL_0，因此选择器SEL_0将地址分配信息BLK0F输出为选择地址信息BLKS_<0:4>(时间t3)。

如图4所示，存储器块BLK_0被分配给地址分配信息BLK0F。因此，选择地址信息BLKS_<0:4>变为BLKS_<0:4>＝(H,L,L,L)。相应地，在该情况中，由于从块选择电路13输出的选择地址信息BLKS_<0>变为高电平，并且选择地址信息BLKS_<1>到BLKS_<4>的其它片段变为低电平，因此存储器块BLK_0被选择。

在根据本实施例的半导体存储器设备1中，可以通过改变要分配给地址分配信息BLK0F到BLK3F的片段的存储器块BLK_0到BLK_4，来改变待选择的存储器块。

例如，在存储器块BLK_1被分配给地址分配信息BLK0F的情况中，选择地址信息BLKS_<0:4>变为BLKS_<0:4>＝(L,H,L,L)。在该情况中，从块选择电路13输出的选择地址信息BLKS_<1>变为高电平，并且选择地址信息BLKS_<0>、BLKS_<2>到BLKS_<4>的其它片段变为低电平。相应地，存储器块BLK_1被选择。

接下来，将利用图8来描述存储器阵列10的详细配置。如图8所示，为存储器块BLK_0到BLK_4的每个存储器块提供m+1个字线WL_0到WL_m(m是包括零的正整数)。字线WL_0到WL_m中的每个字线被耦合到存储器块BLK_0到BLK_4的每个存储器块所包括的存储器单元(未示出)。字线WL_0到WL_m中的每个字线被耦合到字线驱动器(未示出)。当要将数据写入存储器单元时以及当要将数据从存储器单元读出时，字线驱动器(未示出)使字线进入有效状态(例如，高电平)。

附加地，为存储器块BLK_0到BLK_4的每个存储器块提供n+1个位线BL_0到BL_n(n是包括零的正整数)。位线BL_0到BL_n中的每个位线被耦合到存储器块BLK_0到BLK_4的每个存储器块所包括的存储器单元(未示出)。附加地，在存储器块BLK_0到BLK_4的每个存储器块之上提供位线BL_0到BL_n中的每个位线。

位线BL_0到BL_n中的每个位线被耦合到写数据锁存电路WD_0到WD_n(51_0到51_n)中的每个写数据锁存电路。写数据锁存电路WD_0到WD_n中的每个写数据锁存电路是被适配为临时锁存要被写入存储器块BLK_0到BLK_4的每个存储器块中的数据的电路。附加地，位线BL_0到BL_n中的每个位线被耦合感测放大器SA(52)。当要从存储器块BLK_0到BLK_4的每个存储器块的存储器单元读出数据时，感测放大器SA(52)放大位线BL_0到BL_n上的信号。

切换电路53切换从外部到存储器阵列10中的数据输入以及从存储器阵列10到外部的数据输出。

例如，在要将数据写入存储器块BLK_0到BLK_4中的情况中，切换电路53经由数据输入线Din将从外部提供的写数据提供给写数据锁存电路WD_0到WD_n。写数据锁存电路WD_0到WD_n临时锁存所提供的写数据。因此，当提供写脉冲时，锁存在写数据锁存电路WD_0到WD_n中的数据经由位线BL_0到BL_n被提供给预定存储器块的存储器单元。附加地，对应于向其中写入数据的存储器单元的字线WL_0到WL_m变为有效状态，并且数据被写入预定存储器块的存储器单元中。

在从存储器块BLK_0到BLK_4读出数据的情况中，通过利用感测放大器52来放大字线WL_0到WL_m以及位线BL_0到BL_n上的信号，字线WL_0到WL_m对应于要从其中读出数据的存储器单元。通过利用感测放大器52读出的数据经由数据输出线Dout被提供给切换电路53。然后，切换电路53将读出数据输出到存储器阵列10的外部。

接下来，将描述根据本实施例的半导体存储器设备1的刷新操作。通过利用图2中图示的刷新控制电路17来执行刷新操作。具体地，当提供刷新命令时，刷新控制电路17在存储器阵列10的预定存储器块上执行刷新操作。

在根据本实施例的半导体存储器设备1中，多个存储器块BLK_0到BLK_4中的一个存储器块被指派为剩余存储器块，在普通时间时没有数据被存储到该剩余存储器块中。例如，在存储器块BLK_4被指派为剩余存储器块的情况中，在普通时间时，尽管数据被存储到存储器块BLK_0到BLK_3中，但是没有数据被存储到存储器块BLK_4中。在根据本实施例的半导体存储器设备1中，通过将数据从作为刷新对象的一个存储器块传输到剩余存储器块来执行刷新操作。

在下文中，将通过利用图9中所图示的流程图来描述根据本实施例的半导体存储器设备1的刷新操作。附带地，尽管在下文中，将通过示例的方式来描述存储器块BLK_0被设置为作为刷新对象的存储器块并且存储器块BLK_4被设置为剩余存储器块的情况，但是作为刷新对象的存储器块与剩余存储器块的组合不限于此。

如图9所示，首先，刷新控制电路17擦除区块中的存储器块BLK_4中的数据(步骤S1)。即，刷新控制电路17在将数据传输到作为剩余存储器块的存储器块BLK_4之前擦除存储器块BLK_4中的数据。

接下来，刷新控制电路17将在多个存储器块BLK_0到BLK_4中作为刷新对象的存储器块BLK_0中存储的数据传输到剩余存储器块BLK_4中。

此时，刷新控制电路17将从作为刷新对象的存储器块BLK_0读出的数据临时锁存在写数据锁存电路WD_0到WD_n(参见图8)中，随后将锁存数据写入剩余存储器块BLK_4中。从作为刷新对象的存储器块BLK_0向剩余存储器块BLK_4的数据传输是在字线WL_0到WL_m为单位执行的。这是因为普通操作的写单元是字线单元，并且刷新单元是一个块(即，以WL_0到WL_m为单位)，因此通过示例的方式图示了以这种单位执行数据传输的情况。

具体地，图8中图示的存储器块BLK_0的字线WL_0进入有效状态，并且经由n+1个位线BL_0到BL_n读出与存储器块BLK_0的字线WL_0对应的数据的n+1个片段。此时，感测放大器52通过放大位线BL_0到BL_n上的信号来读出数据的片段。通过利用感测放大器52读出的数据的片段经由数据输出线Dout被提供给切换电路53。切换电路53经由数据输入线Din将读出数据的片段提供给写数据锁存电路WD_0到WD_n。从存储器块BLK_0读出的数据的片段被锁存在写数据锁存电路WD_0到WD_n中(图9中步骤S2)。

随后，图8中图示的剩余存储器块BLK_4的字线WL_0进入有效状态，并且通过这种操作经由n+1个位线BL_0到BL_n将锁存在写数据锁存电路WD_0到WD_n中的数据的n+1个片段写入剩余存储器块BLK_4中(图9中步骤S3)。

可以通过这种操作将对应于存储器块BLK_0的字线WL_0的存储器单元中的数据的片段传输到对应于剩余存储器块BLK_4的字线WL_0的存储器单元。

这里，由于字线WL_a的初始值为a＝0，在字线的数目大于1的情况中，不满足a＝m(m对应于“字线的数目-1”)(图9中步骤S4：否)。在该情况中，a的值在步骤S5中增加1(即a＝a+1)，并且再次执行步骤S2和步骤S3中的操作。也即，字线WL_a的a为a＝0至m，并且在每个字线WL_0到WL_m，执行步骤S2和步骤S3中的操作。

此后，重复步骤S2到步骤S5中的操作，直到在步骤S4中满足“a＝m”的条件。然后，当在所有字线WL_0到WL_m上执行步骤S2和步骤S3中的操作时，从存储器块BLK_0到剩余存储器块BLK_4的数据传输完成。

当满足步骤S4中的“a＝m”的条件(步骤S4：是)时，刷新控制电路17重写存储在地址分配信息存储单元12中的地址分配信息(参见图4)(步骤S6)。具体地，作为刷新对象的存储器块的地址分配信息被分配给数据被传输所至的剩余存储器块BLK_4，并且作为刷新对象的存储器块BLK_0被重新指派为剩余存储器块。

图10是图示重写之后所获得的地址分配信息的一个示例的表格。在图10中图示的地址分配信息中，当与图4中图示的地址分配信息进行比较时，地址分配信息BLK0F被重写。即，要被分配给地址分配信息BLK0F的存储器块从存储器块BLK_0改变到存储器块BLK_4。由此，在作为输入的输入地址(外部地址)Add_0、Add_1两者都处于低电平的情况中所选择的存储器块从存储器块BLK_0改变到存储器块BLK_4。

即，在输入地址(外部地址)Add_0、Add_1两者都处于低电平的情况中，存取地址信号BLK_<0>处于高电平，因此图6中图示的块选择电路13将地址分配信息BLK0F输出为选择地址信息BLKS_<0:4>。这里，由于如图10所示重写了地址分配信息BLK0F，因此要选择的存储器块从存储器块BLK_0改变到存储器块BLK_4。即，可以通过使用相同的输入地址(外部地址)来访问如此改变的存储器块BLK_4。

附加地，如图10所示，作为刷新对象的存储器块BLK_0没有被分配给地址分配信息BLK0F到BLK3F的片段的任何一个片段。这意味着，不可以通过利用输入地址来从外部访问存储器块BLK_0。即，存储器块BLK_0被指派为剩余存储器块。

在根据本实施例的半导体存储器设备1中，通过在存储器阵列10中提供剩余存储器块以及通过该方式将数据从作为刷新对象的存储器块传输到剩余存储器块，执行刷新操作。每次执行刷新操作时，剩余存储器块都被改变。例如，剩余存储器块可以在每次刷新操作时以存储器块BLK_4、BLK_0、BLK_1、BLK_2、BLK_3的顺序改变，或者可以在每次刷新操作时随机改变。即，对于要刷新的块的顺序没有限制。

附加地，在图9所示的流程图中图示了刷新控制电路17在刷新操作(步骤S1)开始以后立即擦除区块中的存储器块BLK_4中的数据(步骤S1)的情况。然而，在本实施例中，刷新控制电路17还可以被配置为在作为刷新对象的存储器块中的数据被传输到剩余存储器块之后擦除区块中作为刷新对象的存储器块中的数据。

即，通过在区块中擦除在图9的步骤S6中被重新指派为剩余存储器块的存储器块中的数据，可以在下一刷新操作时省略在剩余块上执行的块擦除操作(步骤S1)。

如上所述，在根据本实施例的半导体存储器设备中，多个存储器块中的一个存储器块被指派为剩余存储器块，并且在刷新操作时，被存储在作为刷新对象的存储器块中的数据被传输到剩余存储器块。然后，在完成向剩余存储器块的数据传输之后，将作为刷新对象的存储器块的地址信息分配给数据被传输所至的剩余存储器块，从而使得可以通过利用外部地址访问完成数据传输的剩余存储器块。换言之，剩余存储器块被改变到普通存储器块。附加地，作为刷新对象的存储器块被重新指派为剩余存储器块。

在根据本实施例的半导体存储器设备中，由于刷新操作是通过利用剩余存储器块以该方式执行的，因此不需要将数据临时保存在如相关领域中在半导体存储器设备外部提供的RAM中。换言之，在本实施例中，可以在半导体存储器设备中完成刷新操作。因此，可以抑制刷新操作的复杂性。相应地，可以简化半导体存储器设备的刷新操作。

附加地，由于在相关领域中，需要提供在半导体存储器设备外部的RAM并且还需要提供控制器等用于向RAM的数据传输，因此存在设备配置复杂的这种问题。另一方面，在根据本实施例的半导体存储器设备中，可以通过在半导体存储器设备中提供一个剩余存储器块来实现刷新操作，从而可以抑制设备配置的复杂性。

附加地，在根据本实施例的半导体存储器设备中，当将数据从一个存储器块传输到剩余存储器块时，数据被临时锁存在设置在存储器块BLK_0到BLK_4附近的写数据锁存电路WD_0到WD_n(51_0到51_n)中，并且数据以字线为单位从存储器块被传输到剩余存储器块。相应地，可以简化用于从存储器块到剩余存储器块的数据传输的电路。即，数据锁存电路是用于普通写操作所必需的电路，因此不导致电路的增加。

尽管基于上述实施例具体描述了由目前发明人实现的本发明，但是不用说本发明不限于上述实施例，并且可以在不偏离本发明的要点的范围中以各种方式来修改或改变。

Claims (11)

1.一种半导体存储器设备，包括：

存储器阵列，其包括多个存储器块；

地址分配信息存储单元，其存储地址分配信息，所述地址分配信息是被分配给所述存储器块的地址信息；

块选择电路，其基于所述地址分配信息选择对应于所输入的输入地址的一个存储器块；以及

刷新控制电路，其控制所述存储器阵列的刷新操作，

其中所述存储器块中的一个存储器块被指派为剩余存储器块，以及

其中当提供刷新命令时，所述刷新控制电路执行以下操作：

将存储在所述存储器块中作为刷新对象的一个存储器块中的数据传输到所述剩余存储器块，以及

在完成向所述剩余存储器块的数据传输之后，将作为所述刷新对象的所述存储器块的所述地址信息分配给所述数据被传输所至的所述剩余存储器块，以及将作为所述刷新对象的所述存储器块重新指派为所述剩余存储器块。

2.根据权利要求1所述的半导体存储器设备，

其中所述刷新控制电路在将所述数据传输到所述剩余存储器块之前擦除区块中所述剩余存储器块中的数据。

3.根据权利要求1所述的半导体存储器设备，

其中所述刷新控制电路将作为所述刷新对象的所述存储器块中的所述数据传输到所述剩余存储器块，随后擦除所述区块中作为所述刷新对象的所述存储器块中的所述数据。

4.根据权利要求1所述的半导体存储器设备，进一步包括：

写数据锁存电路，其临时锁存要写入所述存储器块中的数据，

其中所述刷新控制电路将从作为所述刷新对象的所述存储器块中读出的所述数据临时锁存在所述写数据锁存电路中，随后将锁存的数据写入所述剩余存储器块中。

5.根据权利要求4所述的半导体存储器设备，

其中所述写数据锁存电路被耦合到跨所述存储器块提供的位线。

6.根据权利要求5所述的半导体存储器设备，

其中从作为所述刷新对象的所述存储器块到所述剩余存储器块的数据传输以字线为单位执行。

7.根据权利要求6所述的半导体存储器设备，

其中所述刷新控制电路执行以下操作：

使作为所述刷新对象的所述存储器块的字线WL_a进入有效状态，经由n+1(n是包括零的正整数)个位线读取与作为所述刷新对象的所述存储器块的所述字线WL_a对应的数据的n+1个片段，以及将数据的所述n+1个片段锁存在所述写数据锁存电路中，随后

使所述剩余存储器块的所述字线WL_a进入有效状态，以及针对每个字线WL_a(这里，a＝0至m，并且a、m是包括零的正整数)、经由n+1个位线将被锁存在所述写数据锁存电路中的数据的所述n+1个片段写入所述剩余存储器块中。

8.根据权利要求1所述的半导体存储器设备，

其中所述地址分配信息存储单元包括：

闪速存储器，其存储所述地址分配信息，以及

锁存电路，其从所述闪速存储器读出所述地址分配信息，并锁存读出的所述地址分配信息，以及

其中所述块选择电路读取被锁存在所述锁存电路中的所述地址分配信息。

9.根据权利要求8所述的半导体存储器设备，

其中当所述半导体存储器设备被通电时，所述锁存电路从所述闪速存储器读出所述地址分配信息，并锁存读出的所述地址分配信息。

10.根据权利要求8所述的半导体存储器设备，

其中当被存储在所述闪速存储器中的所述地址分配信息被重写时，所述锁存电路从所述闪速存储器读出在重写之后获得的所述地址分配信息，以及锁存读出的所述地址分配信息。

11.一种半导体存储器设备的刷新方法，

其中所述半导体存储器设备包括：

存储器阵列，其包括多个存储器块；

地址分配信息存储单元，其存储地址分配信息，所述地址分配信息是被分配给所述存储器块的地址信息；以及

块选择电路，其基于所述地址分配信息选择对应于所输入的输入地址的一个存储器块；以及

将所述存储器块中的一个存储器块指派为剩余块，

当提供刷新命令时，

将存储在所述存储器块中作为刷新对象的一个存储器块中的数据传输到所述剩余存储器块，以及

在完成向所述剩余存储器块的数据传输之后，将作为所述刷新对象的所述存储器块的所述地址信息分配给所述数据被传输所至的所述剩余存储器块，以及将作为所述刷新对象的所述存储器块重新指派为所述剩余存储器块。