JP2011233190A - 半導体装置及び選択方法 - Google Patents

Abstract

【課題】アクセスロスや電力損失を増加させることなく、半導体装置に記憶されたデータの消失を回避する。
【解決手段】複数のメモリセルのそれぞれに対応する複数のワード線を有し、オートリフレッシュの実行を指示する外部リフレッシュコマンドが外部から発行される度に、複数のワード線を所定の本数ずつ順次選択し、選択されたワード線に対応するメモリセルをリフレッシュする半導体装置であって、温度を検出する温度検出部と、検出された温度が所定の温度以下である場合、外部リフレッシュコマンドが発行される度に、複数のワード線を所定の本数ずつ順次選択し、検出された温度が所定の温度よりも高い場合、外部リフレッシュコマンドが発行される度に、複数のワード線を、所定の本数よりも多い本数ずつ順次選択するワード線選択制御部と、を有する。
【選択図】図１

Description

本発明は、記憶されたデータの消失を回避するためのオートリフレッシュを実行する半導体装置及び選択方法に関する。

近年、半導体装置であるＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）メモリは、高速化の一途を辿っている。例えば、電池や小型バッテリーで動作させる製品に搭載され、低消費電力が求められるモバイル用途向けのＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）でさえも、４００Ｍｂｐｓ（ｂｉｔ ｐｅｒ ｓｅｃｏｎｄ）、６６７Ｍｂｐｓ、８００Ｍｂｐｓというような高速な転送データレートを要求されるようになってきている。なお、電池や小型バッテリーで動作させる製品とは例えば、携帯電話やデジタルスチルカメラ等である。

このような要求に応えるため、モバイル用途向けのＤＲＡＭは、転送データレートが１３３ＭｂｐｓまでのモバイルＳＤＲ（Ｓｉｎｇｌｅ Ｄａｔａ Ｒａｔｅ）、同４００ＭｂｐｓまでのモバイルＤＤＲ（Ｄｏｕｂｌｅ Ｄａｔａ Ｒａｔｅ）というように転送データレートの高速化が進んできた。そして、転送データレートが４００Ｍｂｐｓ以上のものとして、低消費電力かつ高速化に対応したＬＰＤＤＲ２(Ｌｏｗ−Ｐｏｗｅｒ ＤＤＲ２)がＪＥＤＥＣにて規格化されている。

ＬＰＤＤＲ２の規格は、実用環境における温度も考慮された規格となっている。具体的には、ＬＰＤＤＲ２の規格には、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｃｅｓｓｉｎｇ Ｕｎｉｔ）等のコントローラパッケージの上にＬＳＩメモリパッケージを直接実装するＰｏＰ(Ｐａｃｋａｇｅ ｏｎ Ｐａｃｋａｇｅ)において、外部コントローラからの熱の煽りや、ＬＳＩメモリの自己発熱によって高温になりやすいことへの対策が盛り込まれている。

ＤＲＡＭの場合、温度が高ければ高いほど、記憶されたデータを保持できる時間が短くなっていく。つまり、温度が高ければ高いほど、リフレッシュの周期を短くする必要がある。特に、８５℃よりも高い温度では、さらに短い周期でリフレッシュする必要がある。

なお、「リフレッシュ」には２つの種類がある。１つは、外部コントローラからの指示に応じてリフレッシュする「オートリフレッシュ」である。オートリフレッシュは、外部コントローラが発行する外部リフレッシュコマンドに応じて実行される。もう１つは、ＬＳＩメモリの内部タイマーの周期に応じてリフレッシュする「セルフリフレッシュ」である。

ＬＰＤＤＲ２の規格は、温度を検出する機能を有する温度センサが搭載されていることが前提となっており、その温度センサにて検出された温度が外部コントローラへ通知される。具体的には、外部コントローラから所定のコマンド（ＭＲ４コマンド）がＬＰＤＤＲ２へ発行されると、ＬＰＤＤＲ２は、温度センサにて検出された温度を外部コントローラへ通知する。

そして、ＬＰＤＤＲ２から通知された温度が所定の温度（例えば８５℃）よりも高い場合、外部コントローラは、外部リフレッシュコマンドの発行間隔を短くする。

これにより、ＬＰＤＤＲ２の温度が所定の温度よりも高い場合でも、ＬＰＤＤＲ２に記憶されたデータの消失を回避することが可能となる。今後は、ＭＲ４コマンドに未対応の外部コントローラを用いると、ＬＳＩメモリを使用する上での制限事項が多くなり、ビジネスの機会を失う可能性がある。

なお、半導体メモリ装置において、上述したセルフリフレッシュの周期を温度に応じて制御するための技術が例えば、特許文献１に開示されている。

特開２００５−２３５３６２号公報

ここで、メモリセルからのデータの読み出し中、または、メモリセルへのデータの書き込み中に、オートリフレッシュを実行する場合、メモリセルへのアクセスが一旦中断される。

メモリセルからのデータの読み出し中、または、メモリセルへのデータの書き込み中に、オートリフレッシュを実行する場合、コマンドの推移は、プリチャージ（Ｐｒｅｃｈａｒｇｅ）→オートリフレッシュ（Ａｕｔｏ Ｒｅｆｒｅｓｈ）→アクティベート（Ａｃｔｉｖａｔｅ）→読み出し（Ｒｅａｄ）または書き込み（Ｗｒｉｔｅ）となる。これにより、1回の外部リフレッシュコマンドの発行で、約２００ｎｓｅｃのアクセスロス(損失)が生じる。

特に、１Ｇｂｉｔのような高容量のＬＰＤＤＲ２では、リフレッシュを７８００ｎｓｅｃ間隔で実行する必要があり、２００ｎｓｅｃのアクセスロスが生じたとすると、２.５６％もののアクセスロスとなる。

また、ＬＰＤＤＲ２の温度が所定の温度（例えば８５℃）よりも高い場合には、さらに短い間隔、例えば所定の温度以下の場合と比べて１／４の間隔でリフレッシュをする必要がある。この場合、アクセスロスがさらに７.６８％増加し、１０.２４％ものアクセスロスとなってしまう。

このようなＬＳＩメモリを搭載したシステムは、高温時にはソフトウェアの処理速度が遅くなり、アクセスパフォーマンスが低下する。従って、ユーザにとって取り扱いにくいシステムとなる。

そこで、１回の外部リフレッシュコマンドの発行で選択されるワード線の本数を多くするようにＬＳＩメモリを設計すれば、アクセスロスを増加させることなく、オートリフレッシュを実行することも可能ではある。

しかし、１回の外部リフレッシュコマンドの発行で選択されるワード線の数を常時多くするように設計すると、ＬＳＩメモリの温度が高くない場合にも多くのワード線を選択することになり、電力損失が増加してしまう。

このようなＬＳＩメモリを搭載したシステムも、ユーザにとって取り扱いにくいシステムとなる。

本発明の半導体装置は、複数のメモリセルのそれぞれに対応する複数のワード線を有し、オートリフレッシュの実行を指示する外部リフレッシュコマンドが外部から発行される度に、前記複数のワード線を所定の本数ずつ順次選択し、該選択されたワード線に対応するメモリセルをリフレッシュする半導体装置であって、
温度を検出する温度検出部と、
前記検出された温度が所定の温度以下である場合、前記外部リフレッシュコマンドが発行される度に、前記複数のワード線を前記所定の本数ずつ順次選択し、前記検出された温度が前記所定の温度よりも高い場合、前記外部リフレッシュコマンドが発行される度に、前記複数のワード線を、前記所定の本数よりも多い本数ずつ順次選択するワード線選択制御部と、を有する。

また、本発明の選択方法は、複数のメモリセルのそれぞれに対応する複数のワード線を有し、オートリフレッシュの実行を指示する外部リフレッシュコマンドが外部から発行される度に、前記複数のワード線を所定の本数ずつ順次選択し、該選択されたワード線に対応するメモリセルをリフレッシュする半導体装置における選択方法であって、
当該半導体装置の温度を検出する処理と、
前記検出された温度が所定の温度以下である場合、前記外部リフレッシュコマンドが発行される度に、前記複数のワード線を前記所定の本数ずつ順次選択し、前記検出された温度が前記所定の温度よりも高い場合、前記外部リフレッシュコマンドが発行される度に、前記複数のワード線を、前記所定の本数よりも多い本数ずつ順次選択する選択制御処理と、を有する。

本発明によれば、半導体装置の温度が検出され、検出された温度が所定の温度以下である場合、外部リフレッシュコマンドが発行される度に、複数のワード線が所定の本数ずつ順次選択される。一方、検出された温度が所定の温度よりも高い場合には、外部リフレッシュコマンドが発行される度に、複数のワード線が、所定の本数よりも多い本数ずつ順次選択される。

これにより、半導体装置の温度が所定の温度よりも高い場合でも、外部リフレッシュコマンドの発行間隔を短くする必要がない。また、１回の外部リフレッシュコマンドの発行に対し、半導体装置の温度が所定の温度よりも高い場合にだけ、それ以外の場合よりも多くのワード線を選択することが可能となる。

従って、アクセスロスや電力損失を増加させることなく、半導体装置に記憶されたデータの消失を回避することができる。

本発明の半導体装置の実施の一形態の構成を示すブロック図である。 ＬＰＤＤＲ２において、温度識別信号が示すレベルと、温度通知信号の出力値との対応関係の一例を示す図である。 ＬＰＤＤＲ２のＭＲ４コマンド（ＭＲＲ）による出力値とリフレッシュコマンドの割付との一例を示す図であり、（ａ）はＭＲＲとリフレッシュコマンドに対するＣＡ０〜９の割付を示す図であり、（ｂ）はＭＲ４のＯＰ０〜７の割付を示す図である。 ＬＰＤＤＲ２が備えるメモリアレイの構成の一例を示す図である。 図４に示したメモリアレイにおいてオートリフレッシュ時に選択されるワード線を説明するための図である。 図１に示したメモリアレイの構成の一例を示す図である。 図６に示したメモリアレイにおいてオートリフレッシュ時に選択されるワード線を説明するための図である。 図１に示したアドレスカウンタの動作原理を説明するための回路図である。 図８に示したアドレスカウンタ回路の詳細を説明するための図であり、（ａ）はアドレスカウンタ回路として用いることが可能なマスタースレーブＪＫフリップフロップ回路を示す図、（ｂ）は（ａ）に示したマスタースレーブＪＫフリップフロップ回路の等価ブロックを示す図、（ｃ）は（ａ）に示すＮｏｄｅ１の初期条件ごとの各信号状態の初期条件を示す図、（ｄ）は（ｂ）に示す等価ブロックを利用した２ⁿ進数カウンタを示す図、（ｅ）は（ｄ）に示す２ⁿ進数カウンタのタイミングチャートである。 図９に示したマスタースレーブＪＫフリップフロップ回路をアドレスカウンタ回路として構成したアドレスカウンタの一例を示す回路図である。 図１に示したワード線選択部の動作原理を説明するための回路図である。 図１に示した半導体装置において温度識別信号がＬｏｗレベルを示す場合のタイミングチャートである。 図１に示した半導体装置において温度識別信号がＨｉｇｈレベルを示す場合のタイミングチャートである。

以下に、本発明の実施の形態について図面を参照して説明する。

図１は、本発明の半導体装置の実施の一形態の構成を示すブロック図である。

本実施形態の半導体装置１は図１に示すように、コマンドレジスタ及びモードレジスタを有するレジスタ回路１１と、ワード線選択制御部を構成するアドレスカウンタ１２と、リフレッシュ動作発生回路１３と、温度検出部である温度センサ１４とを備えている。また、半導体装置１は、温度センサ１５，１６と、アドレスラッチ回路１８と、メモリ部１９と、リードアンプ２３と、ライトアンプ２４と、データラッチ回路２５と、入出力バッファ回路２６と、入出力回路２７とを備えている。なお、メモリ部１９は、複数のメモリセルが設けられたメモリアレイ２０と、ワード線選択制御部を構成するワード線選択部２１と、Ｙスイッチ２２とを備えている。

レジスタ回路１１は、外部コントローラ（不図示）から出力されたコマンド信号（ＣＫ、ＣＫＥ、ＣＳ＃等）や、コマンドアドレス信号（ＣＡ０〜ＣＡ９）を受け付け、半導体装置１の内部の状態を決定する回路である。レジスタ回路１１のコマンドレジスタは、外部コントローラから発行された外部リフレッシュコマンドに応じ、オートリフレッシュコマンド信号（ＲＥＦ）を出力する。また、レジスタ回路１１のコマンドレジスタは、セルフリフレッシュの実行を指示するセルフリフレッシュコマンド信号も発生させる。また、レジスタ回路１１のモードレジスタは、半導体装置１の動作モード状態を決定する機能を有し、外部コントローラから発行されたＭＲ４コマンドに応じ、状態信号（ＭＲ４）を出力する。

リフレッシュ動作発生回路１３は、レジスタ回路１１から出力されたオートリフレッシュコマンド信号（ＲＥＦ）を受け付け、ワード線選択部２１、Ｙスイッチ２２等を動作させるためのリフレッシュ動作信号（ＲｅｆＯＰＧＥＮ）を出力する回路である。

アドレスカウンタ１２は、リフレッシュ動作発生回路１３から出力されたリフレッシュ動作信号（ＲｅｆＯＰＧＥＮ）を受け付けると、所定の桁数のビット値をカウントアップする。このカウントアップは、アドレスカウンタ回路（不図示）を用いて行われる。そして、アドレスカウンタ１２は、アドレスカウンタ回路からの出力値であり、オートリフレッシュ時に選択されるワード線のアドレスを示すリフレッシュアドレス信号(ＲｅｆＸａｄｄ（ｋ）：ｋ＝０，１，２，・・・，Ｌ−１，Ｌ)を出力する。アドレスカウンタ１２は、温度センサ１４から出力された温度識別信号（ＴＳＥＮ１）を受け付け、受け付けた温度識別信号（ＴＳＥＮ１）が示すレベルに応じ、上述した所定の桁数の桁のうちカウントアップの際に最下位となる桁を決定する。なお、アドレスカウンタ１２がカウントアップの際に最下位となる桁を決定する動作の詳細については後述する。

温度センサ１４は、温度を検出し、検出した温度に応じ、第１のレベルであるＬｏｗレベル、または、第２のレベルであるＨｉｇｈレベルを示す温度識別信号（ＴＳＥＮ１）を出力する回路である。なお、本実施形態では、検出された温度が８５℃以下である場合、温度識別信号（ＴＳＥＮ１）はＬｏｗレベルを示し、検出された温度が８５℃よりも高い場合、温度識別信号（ＴＳＥＮ１）はＨｉｇｈレベルを示すものとする。

アドレスラッチ回路１８は、外部コマンドアドレス信号（ＣＡ０〜ＣＡ９）を受け付け、半導体装置１の内部へアドレス情報を出力する回路である。

メモリ部１９は、メモリアレイ２０上のメモリセルへのデータの書込み（ＷＲＴ）と、メモリアレイ２０上のメモリセルからのデータの読出し（ＲＥＤ）とを行う。

ワード線選択部２１は、アドレスラッチ回路１８から出力されたアドレス情報とは別に、リフレッシュ動作信号（ＲｅｆＯＰＧＥＮ）と、リフレッシュアドレス信号(ＲｅｆＸａｄｄ（ｋ）)と、温度識別信号（ＴＳＥＮ１）とを受け付け、これらの信号が示すレベルに応じてワード線を選択する。なお、ワード線選択部２１がワード線を選択する動作の詳細については後述する。

リードアンプ２３は、ＳＷ１を経由してデータラッチ回路２５へリードデータを出力する回路である。

ライトアンプ２４は、メモリ部１９へライトデータを出力する回路である。

ここで、本実施形態の半導体装置１は、ＬＰＤＤＲ２と同様に、温度センサにて検出された温度を外部コントローラへ通知する機能を有しており、温度センサ１４〜１６はそれぞれ、温度識別信号（ＴＳＥＮ１〜３）を温度範囲レジスタ１７へ出力する。

そして、温度範囲レジスタ１７は、温度センサ１４〜１６にて検出された温度を外部コントローラへ通知するための温度通知信号（ＴＳＥＮＯＵＴ）を出力する。

図２は、ＬＰＤＤＲ２において、温度識別信号（ＴＳＥＮ１〜３）が示すレベルと、温度通知信号（ＴＳＥＮＯＵＴ）の出力値との対応関係の一例を示す図である。なお、図中“Ｈ”はＨｉｇｈレベルを示し、“Ｌ”はＬｏｗレベルを示している。

外部コントローラからＭＲ４コマンドが発行されると、レジスタ回路１１のモードレジスタから状態信号（ＭＲ４）が出力される。そして、温度範囲レジスタ１７は、モードレジスタから出力された状態信号（ＭＲ４）を受け付ける。

温度範囲レジスタ１７は、例えば図２に示した対応関係を用い、温度識別信号（ＴＳＥＮ１〜３）が示すレベルに応じた温度通知信号（ＴＳＥＮＯＵＴ）を出力する。

状態信号（ＭＲ４）が出力された場合、図１に示したＳＷ１がＳＷ１ａ側に切り替わる。そのため、温度通知信号（ＴＳＥＮＯＵＴ）は、ＳＷ１、データラッチ回路２５、入出力バッファ回路２６を経由し、入出力回路２７(ＤＱ０〜ＤＱｚ，z：自然数)及びパッドから外部コントローラへ出力される。

図３は、ＬＰＤＤＲ２のＭＲ４コマンド（ＭＲＲ）による出力値とリフレッシュコマンドの割付との一例を示す図であり、（ａ）はＭＲＲとリフレッシュコマンドに対するＣＡ０〜９の割付を示す図であり、（ｂ）はＭＲ４のＯＰ０〜７の割付を示す図である。

図３（ｂ）に示す"ｔＲＥＦＩ"は、外部リフレッシュコマンドの基本発行間隔である。外部リフレッシュコマンドの発行間隔は、図２に示した温度通知信号（ＴＳＥＮＯＵＴ）の出力値に応じて決められる。例えば、８５℃よりも高い温度では、ｔＲＥＦＩの１／４の間隔で外部リフレッシュコマンドが発行される。但し、本実施形態において外部コントローラは、温度通知信号（ＴＳＥＮＯＵＴ）の出力値に関わらず、常にｔＲＥＦＩで外部リフレッシュコマンドを発行する。これの詳細については後述する。

次に、ＬＰＤＤＲ２におけるオートリフレッシュ時の動作について説明する。

図４は、ＬＰＤＤＲ２が備えるメモリアレイの構成の一例を示す図である。

図４に示すメモリアレイは、行方向に区切られた８つのＢａｎｋから構成されている。ここで、オートリフレッシュ時にセンスアンプ（ＳＡ）が互いに干渉しない単位をＳｅｇｍｅｎｔとすると、８つのＳｅｇｍｅｎｔで１つのＢａｎｋが構成されている。なお、ここでは、８つのＳｅｇｍｅｎｔのそれぞれが１０２４本のワード線(ＷＲＤ)を有しており、それぞれのワード線が複数のメモリセルのそれぞれに対応している。また、それぞれのＢａｎｋ内において行方向の破線は、ビット線を表している。

図４においては、８つのＳｅｇｍｅｎｔのそれぞれをＳｅｇｍｅｎｔ−ｓ(ｓ＝０，１，２，・・・，７)と表記している。同様に、８つのＢａｎｋのそれぞれをＢａｎｋ−ｔ（ｔ＝０，１，２，・・・，７)と表記している。

また、図４においては、８つのＳｅｇｍｅｎｔ−ｓをＢａｎｋ−ｔに応じて分割し、Ｂａｎｋ−ｔ及びＳｅｇｍｅｎｔ−ｓにあたるＳｅｇｍｅｎｔを“ＢｋｔＳｇｓ”と表記している。

そして、複数の“ＢｋｔＳｇｓ”を４つずつグルーピングする。具体的には図４に示すように、Ｂｋ０Ｓｇ０〜Ｂｋ０Ｓｇ３を“ａ１"とし、Ｂｋ０Ｓｇ４〜〜Ｂｋ０Ｓｇ７を“ａ２"とし、Ｂｋ１Ｓｇ０〜Ｂｋ１Ｓｇ３を“ｂ１"とし、Ｂｋ１Ｓｇ４〜Ｂｋ１Ｓｇ７を“ｂ２"としている。以下同様に、複数の“ＢｋｔＳｇｓ”を４つずつ“ｃ１“〜”ｈ２“にグルーピングする。

図５は、図４に示したメモリアレイにおいてオートリフレッシュ時に選択されるワード線を説明するための図である。なお、図５においては上述した“ａ１”における場合を一例として説明するが、“ａ２”〜“ｈ２”の場合でも同様である。また、“ａ１”において複数のワード線のそれぞれを識別するアドレスを（ｘｍ（ｋ）：ｍ＝０〜３）と表記する。

上述したように、８つのＳｅｇｍｅｎｔのそれぞれは、１０２４本のワード線を有している。従って、“ａ１”においては、４０９６本のワード線が存在することとなる。なお、１回のリフレッシュの実行で４０９６本のワード線のうち１本のワード線が選択され、４０９６回のリフレッシュによって全てのワード線が選択されるように構成されていることをリフレッシュ周期が４０９６Ｃｙｃｌｅであるという。

図５に示す“ａ１”において、オートリフレッシュ時にワード線が選択される順番は、外部リフレッシュコマンドが発行される度に、Ｂｋ０Ｓｇ０内のｘ０（ｋ）→Ｂｋ０Ｓｇ１内のｘ１（ｋ）→Ｂｋ０Ｓｇ２内のｘ２（ｋ）→Ｂｋ０Ｓｇ３内のｘ３（ｋ）→Ｂｋ０Ｓｇ０内のｘ０（ｋ＋１）→Ｂｋ０Ｓｇ１内のｘ１（ｋ＋１）→Ｂｋ０Ｓｇ２内のｘ２（ｋ＋１）→Ｂｋ０Ｓｇ３内のｘ３（ｋ＋１）となる。このように、１回の外部リフレッシュコマンドの発行により、１本のワード線が選択され、リフレッシュアドレスがカウントアップされていく。

すなわち、Ｒｅｆ１→Ｒｅｆ２→Ｒｅｆ３→Ｒｅｆ４→Ｒｅｆ５→Ｒｅｆ６→Ｒｅｆ７→Ｒｅｆ８と、外部リフレッシュコマンドが８回発行されることにより、８本のワード線が選択され、選択されたワード線に対応するメモリセルがリフレッシュされることとなる。

これと同様に、“ａ２”〜“ｈ２”においても、外部リフレッシュコマンドが発行される度に、４０９６本のワード線の中から１本のワード線が順次に選択される。

従って、図４に示したメモリアレイ全体として見ると、１回の外部リフレッシュコマンドの発行により、図４の図中太線で示した１６本のワード線が選択される。

この場合、例えば３２ｍｓ以内に全てのメモリセルのオートリフレッシュを実行しなくてはならないとすると、オートリフレッシュを４０９６回実行する必要があるため、外部リフレッシュコマンドが約７.８１μｓ間隔で発行されることとなる。

ここで、例えば半導体装置１の温度が所定の温度（例えば８５℃）よりも高い場合には、所定の温度以下である場合と比べて短い時間内に、全てのメモリセルのオートリフレッシュを実行しなくてはならない。例えば８ｍｓ以内に全てのメモリセルのオートリフレッシュを実行しなくてはならないとすると、外部リフレッシコマンドが約１.９５μｓ間隔で発行されることとなる。

以上説明したように、ＬＰＤＤＲ２では、外部リフレッシュコマンドの発行間隔を短くすることができるが、外部リフレッシコマンドの発行間隔を短くすると、アクセスロスが増加する。

本実施形態の半導体装置１では、外部リフレッシュコマンドの発行間隔を短くすることなく、外部リフレッシュコマンドの発行間隔を短くするのと同等の制御を行うことができる。

以下に、図１に示した半導体装置１におけるオートリフレッシュ時の動作について説明する。

図６は、図１に示したメモリアレイ２０の構成の一例を示す図である。図６に示すメモリアレイ２０のＳｅｇｍｅｎｔやＢａｎｋの構成は、図４に示したメモリアレイのものと全く同じである。

図７は、図６に示したメモリアレイ２０においてオートリフレッシュ時に選択されるワード線を説明するための図である。なお、図７においては上述した“ａ１”の場合を一例として説明するが、“ａ２”〜“ｈ２”の場合でも同様である。

上述したように、アドレスカウンタ１２及びワード線選択部２１は、温度センサ１４から出力された温度識別信号（ＴＳＥＮ１）を受け付ける。

そして、アドレスカウンタ１２及びワード線選択部２１の動作により、温度識別信号（ＴＳＥＮ１）がＬｏｗレベルを示す場合とＨｉｇｈレベルを示す場合とで、１回の外部リフレッシコマンド信号の発行で選択されるワード線の本数を異なる本数にすることができる。

具体的には、温度識別信号（ＴＳＥＮ１）がＬｏｗレベルを示す場合、図５に示した場合と同様に、Ｒｅｆ１→Ｒｅｆ２→Ｒｅｆ３→Ｒｅｆ４→Ｒｅｆ５→Ｒｅｆ６→Ｒｅｆ７→Ｒｅｆ８と、外部リフレッシコマンドが８回発行されることにより、８本のワード線が選択される。

従って、３２ｍｓ以内に全てのメモリセルのオートリフレッシュを実行するためには、図５を用いて説明した場合と同様に、外部リフレッシュコマンドが約７.８１μｓ間隔で発行される。

一方、温度識別信号（ＴＳＥＮ１）がＨｉｇｈレベルを示す場合には、Ｒｅｆ１で、ｘ０（ｋ）、ｘ１（ｋ）、ｘ２（ｋ）、ｘ３（ｋ）のアドレスで識別される４本のワード線が選択され、Ｒｅｆ２で、ｘ０（ｋ＋１）、ｘ１（ｋ＋１）、ｘ２（ｋ＋１）、ｘ３（ｋ＋１）のアドレスで識別される４本のワード線が選択されるように論理を追加する。なお、この論理の詳細については後述する。

つまり、温度識別信号（ＴＳＥＮ１）がＨｉｇｈレベルを示す場合、１回の外部リフレッシュコマンドの発行に対し、温度識別信号（ＴＳＥＮ１）がＬｏｗレベルを示す場合と比べて４倍のワード線が選択される。

従って、図６に示したメモリアレイ２０全体として見ると、１回の外部リフレッシュコマンドの発行で、図６の図中、太線と太い破線とで示した６４本のワード線が選択される。

この場合、外部リフレッシュコマンドを約７.８１μｓ間隔で発行すれば、８ｍｓ以内で全てのメモリセルのオートリフレッシュを実行することができる。

このように、温度識別信号（ＴＳＥＮ１）がＨｉｇｈレベルを示す場合、１回の外部リフレッシュコマンドで選択されるワード線の本数を、温度識別信号（ＴＳＥＮ１）がＬｏｗレベルを示す場合に比べて増やすことができる。これは、温度識別信号（ＴＳＥＮ１）を受け付け、受け付けた温度識別信号（ＴＳＥＮ１）が示すレベルに応じて動作するアドレスカウンタ１２及びワード線選択部２１の動作によって実現される。

そこで、次に、図１に示したアドレスカウンタ１２及びワード線選択部２１の動作の詳細について説明する。

まず、図１に示したアドレスカウンタ１２の動作の詳細について説明する。

図８は、図１に示したアドレスカウンタ１２の動作原理を説明するための回路図である。

図８に示すように、アドレスカウンタ１２は１２個のアドレスカウンタ回路（ＲＡＣ００〜１１）を備えている。

１２個のアドレスカウンタ回路（ＲＡＣ００〜１１）のそれぞれは、１２桁のビット値のそれぞれと対応している。つまり、ここでは、上述した所定の桁数が１２桁であるものとする。

そして、ＲＡＣ００〜１１からの出力値ＲＡ００〜１１がリフレッシュアドレス信号(ＲｅｆＸａｄｄ（ｋ）)としてワード線選択部２１へ出力される。

図８に示すアドレスカウンタ１２においては、アドレスカウンタ１２が受け付けた温度識別信号（ＴＳＥＮ１）が示すレベルに応じ、リフレッシュ動作信号（ＲｅｆＯＰＧＥＮ）が通過するパスが切り替えられる。このパスの切り替えは、スイッチ１２−１，１２−２によって行われる。

受け付けた温度識別信号（ＴＳＥＮ１）がＬｏｗレベルを示す場合、スイッチ１２−１，１２−２は、図８の図中下側に切り替えられる。そのため、リフレッシュ動作信号（ＲｅｆＯＰＧＥＮ）は、ＲＡＣ００及びＲＡＣ０１を通過する。従って、１２桁のビット値は、ＲＡＣ００に対応する第１の桁である最下位桁を最下位としてカウントアップされる。以降、ＲＡＣ００及びＲＡＣ０１を通過するパスのことをパスＡという。

一方、受け付けた温度識別信号（ＴＳＥＮ１）がＨｉｇｈレベルを示す場合には、スイッチ１２−１，１２−２は、図８の図中上側に切り替えられる。そのため、リフレッシュ動作信号（ＲｅｆＯＰＧＥＮ）は、ＲＡＣ００及びＲＡＣ０１を通過しない。従って、１２桁のビット値は、最下位桁よりも上位の第２の桁であるＲＡＣ０２に対応する桁を最下位としてカウントアップされる。以降、ＲＡＣ００及びＲＡＣ０１を通過しないパスのことをパスＢという。

ここで例えば、ＲＡＣ００〜１１からの出力値が、ＲＡ１１＝１、ＲＡ１０＝０、ＲＡ０９＝０、ＲＡ０８＝１、ＲＡ０７＝０、ＲＡ０６＝１、ＲＡ０５＝１、ＲＡ０４＝０、ＲＡ０３＝１、ＲＡ０２＝１、ＲＡ０１＝０、ＲＡ００＝０である場合、リフレッシュアドレス信号(ＲｅｆＸａｄｄ（ｋ）)は、１００１０１１０１１００ｂ（１６進数表記で９６Ｃ）となる。

このとき、受け付けた温度識別信号（ＴＳＥＮ１）がＬｏｗレベルを示す場合、リフレッシュ動作信号（ＲｅｆＯＰＧＥＮ）は、パスＡを通過する。従って、上述した１００１０１１０１１００ｂ（１６進数表記で９６Ｃ）の次のリフレッシュアドレス信号(ＲｅｆＸａｄｄ（ｋ）)は、１００１０１１０１１０１ｂ（１６進数表記で９６Ｄ）となる。

一方、受け付けた温度識別信号（ＴＳＥＮ１）がＨｉｇｈレベルである場合には、リフレッシュ動作信号（ＲｅｆＯＰＧＥＮ）は、パスＢを通過する。従って、上述した１００１０１１０１１００ｂ（１６進数表記で９６Ｃ）の次のリフレッシュアドレス信号(ＲｅｆＸａｄｄ（ｋ）)は、１００１０１１１００００ｂ（１６進数表記で９７０）となる。

次に、図８に示したアドレスカウンタ回路（ＲＡＣ００〜ＲＡＣ１１）について詳細に説明する。

図９は、図８に示したアドレスカウンタ回路の詳細を説明するための図であり、（ａ）はアドレスカウンタ回路として用いることが可能なマスタースレーブＪＫフリップフロップ回路を示す図、（ｂ）は（ａ）に示したマスタースレーブＪＫフリップフロップ回路の等価ブロックを示す図、（ｃ）は（ａ）に示すＮｏｄｅ１の初期条件ごとの各信号状態の初期条件を示す図、（ｄ）は（ｂ）に示す等価ブロックを利用した２ⁿ進数カウンタを示す図、（ｅ）は（ｄ）に示す２ⁿ進数カウンタのタイミングチャートである。

図９（ａ）に示すマスタースレーブＪＫフリップフロップ回路は、Ｊ₀、ＰＬＳ、Ｋ₀を入力とし、Ｑ₀、/Ｑ₀を出力としている。以降、このマスタースレーブＪＫフリップフロップ回路をＭＴＳＬ−ＪＫ−ＦＦ０と表記する。

Ｑ₀と/Ｑ₀とは、補完信号となっており、常に互いに逆の論理データを出力している。さらに、初期値を安定させるためにＩＮＩＴＦＦ１のインバータを２つ使用したフリップフロップをＮｏｄｅ１とＮｏｄｅ２との間に接続している。

図９（ｄ）に示すように、３つのマスタースレーブＪＫフリップフロップ回路（ＭＴＳＬ−ＪＫ−ＦＦ０〜２）を接続し、ＭＴＳＬ−ＪＫ−ＦＦ１のＰＬＳ信号入力部にはＱ₀を入力し、ＭＴＳＬ−ＪＫ−ＦＦ２のＰＬＳ信号入力部にはＱ₁を入力する。

この場合、ＰＬＳ信号の立ち上がり度に、すなわち１回のＰＬＳ信号が終わる度に、それぞれのＱ₀、Ｑ₁、Ｑ₂信号が２進数で1つずつカウントアップされる。具体的には図９（ｅ）に示すように、(Ｑ₂，Ｑ₁，Ｑ₀)=(０,０,０)→(０,０,１)→(０,１,０)→(０,１,１)→(１,０,０)のように変化していく。

これを利用し、１２個のアドレスカウンタ回路（ＲＡＣ００〜ＲＡＣ１１）を接続することにより、アドレスカウンタ１２が構成される。

図１０は、図９に示したマスタースレーブＪＫフリップフロップ回路をアドレスカウンタ回路として構成したアドレスカウンタ１２の一例を示す回路図である。

上述したように、アドレスカウンタ１２は、ＲＡＣ００に対応する最下位桁を最下位として１２桁のビット値をカウントアップするのか、ＲＡＣ０２に対応する桁を最下位として１２桁のビット値をカウントアップするのかを決定する。

これを実現するためには、上述したように、温度識別信号（ＴＳＥＮ１）が示すレベルに応じ、リフレッシュ動作信号（ＲｅｆＯＰＧＥＮ）を通過させるパスを、図８に示したパスＡ，Ｂのいずれかに切り替える必要がある。

アドレスカウンタ１２においては図１０に示すように、ＲＡＣ００の入力前段にスイッチ１２−１が接続され、ＲＡＣ０１の出力後段にスイッチ１２−２が接続されている。そして、温度識別信号（ＴＳＥＮ１）が示すレベルに応じ、スイッチ１２−１とスイッチ１２−２のトランスファーゲートを操作することにより、パスＡとパスＢとを切り替えることができるようになっている。

なお、リフレッシュ動作信号（ＲｅｆＯＰＧＥＮ）は、リフレッシュ時以外には常にＬｏｗレベルを示す。そのため、ＲＡＣ０１の出力信号Ｑ₁がＨｉｇｈレベルを示す場合には誤動作を起こしてしまう。これを防止するために、温度識別信号（ＴＳＥＮ１）は、直接トランスファーゲートに入力されず、ＡＮＤ素子ＡＤ９０によって/Ｑ₁信号と論理が取られる。

次に、図１に示したワード線選択部２１の動作の詳細について説明する。

図１１は、図１に示したワード線選択部２１の動作原理を説明するための回路図である。

図１に示したワード線選択部２１は図１１に示すように、リフレッシュ用のアドレスデコーダ回路であり、図中に示すアドレスｘ０（ｋ）〜ｘ３（ｋ）及びｘ０（ｋ＋１）〜ｘ３（ｋ＋１）によって識別されるワード線が選択可能となるように構成されている。なお、アドレスｘ０（ｋ）〜ｘ３（ｋ）及びｘ０（ｋ＋１）〜ｘ３（ｋ＋１）は、図７を参照しながら説明したアドレスと同じである。

上述したように、ワード線選択部２１は、アドレスカウンタ１２から出力されたリフレッシュアドレス信号（ＲｅｆＸａｄｄ（ｋ））を受け付ける。

そして、図１１に示すように、受け付けたリフレッシュアドレス信号（ＲｅｆＸａｄｄ（ｋ））のうちＲＡ００，Ｒ０１は、ＡＮＤ素子ＡＤ７０〜７７に入力される。また、ＲＡ０２は、ＡＮＤ素子ＡＤ７８〜７Ｆに入力される。

そして、ＡＮＤ素子ＡＤ７０〜７７の出力は、ＯＲ素子Ａ(Ａ＝０〜７)に入力され、ＯＲ素子Ａの出力は、上述したＡＮＤ素子ＡＤ７８〜７Ｆに入力される。

また、上述したように、ワード線選択部２１は、温度識別信号（ＴＳＥＮ１）及びリフレッシュ動作信号（ＲｅｆＯＰＧＥＮ）を受け付ける。受け付けた温度識別信号（ＴＳＥＮ１）及びリフレッシュ動作信号（ＲｅｆＯＰＧＥＮ）は、ＡＮＤ素子Ｂに入力される。

従って、ＡＮＤ素子Ｂの出力は、オートリフレッシュ時には、受け付けた温度識別信号（ＴＳＥＮ１）がＨｉｇｈレベルを示す場合、Ｈｉｇｈレベルとなる。一方、ＡＮＤ素子Ｂの出力は、受け付けた温度識別信号（ＴＳＥＮ１）がＬｏｗレベルを示す場合には、Ｌｏｗレベルとなる。このＡＮＤ素子Ｂの出力が、上述したＯＲ素子Ａに入力される。

このように構成することにより、温度識別信号（ＴＳＥＮ１）がＬｏｗレベルを示す場合、図１１に示すように、Ｒｅｆ１，Ｒｅｆ２，・・・,Ｒｅｆ８と、外部リフレッシュコマンドが８回発行されることにより、図中に示すアドレスによって識別される全てのワード線が選択される。

一方、温度識別信号（ＴＳＥＮ１）がＨｉｇｈレベルを示す場合には、オートリフレッシュ時には、ＯＲ素子Ａの出力が常にＨｉｇｈレベルとなり、ＲＡ０２の論理に応じて選択されるワード線のアドレスが決まる。

従って、Ｒｅｆ１で、ｘ０（ｋ）〜ｘ３（ｋ）のアドレスによって識別されるワード線が選択される。また、Ｒｅｆ２で、ｘ０（ｋ＋１）〜ｘ３（ｋ＋１）のアドレスによって識別されるワード線が選択される。つまり、外部リフレッシュコマンドが２回発行されることにより、図中に示すアドレスによって識別される全てのワード線が選択される。

以上の説明を踏まえ、温度識別信号（ＴＳＥＮ１）が示すレベルに応じて半導体装置１内で入出力される信号について説明する。

まず、温度識別信号（ＴＳＥＮ１）がＬｏｗレベルを示す場合について説明する。

図１２は、図１に示した半導体装置１において温度識別信号（ＴＳＥＮ１）がＬｏｗレベルを示す場合のタイミングチャートである。

外部のクロック信号“外部ＣＬＫ”ｔｃｌにて１回目のオートリフレッシュコマンド信号（ＲＥＦ）が発行されるとＲｅｆ１パルスが発生する。このＲｅｆ１パルスの立ち上がりエッジ"Ｅ１Ｌ１"を受け、リフレッシュ動作信号（ＲｅｆＯＰＧＥＮ）が発生する。

そして、リフレッシュ動作信号（ＲｅｆＯＰＧＥＮ）の立ち上がりエッジ"Ｅ２Ｌ１"と、温度識別信号（ＴＳＥＮ１）が示すレベル"ＳＴＬ"と、ＲＡＣから出力された信号のレベルＳＴＬ１（１６進数表記で００）との論理を取る。これにより、"ｘ０（ｋ）"のアドレスによって識別されるワード線が選択される。なお、図１２では、ＲＡＣ０５〜１１の記載を省略している。

リフレッシュ動作信号（ＲｅｆＯＰＧＥＮ）は、リフレッシュ時間を過ぎると、リフレッシュを終了する合図として立ち下がりエッジ"Ｅ３Ｌ１"を発生させる。この立下りエッジＥ３Ｌ１で、１２桁のビット値がカウントアップされる。

Ｒｅｆ２パルスの発生により、上述したのと同様のことが繰り返され、Ｒｅｆ２パルスでｘ１（ｋ）のアドレスによって識別されるワード線が選択され、Ｒｅｆ３パルスでｘ２（ｋ）のアドレスによって識別されるワード線が選択される。そして、Ｒｅｆ４パルスでｘ３（ｋ）のアドレスによって識別されるワード線が選択され、Ｒｅｆ５パルスでｘ０（ｋ＋１）のアドレスによって識別されるワード線が選択される。

このように、ＲＡＣ００に対応する最下位桁を最下位として１２桁のビット値がカウントアップされるため、ワード線が１本ずつ選択される。

次に、温度識別信号（ＴＳＥＮ１）がＨｉｇｈレベルを示す場合について説明する。

図１３は、図１に示した半導体装置１において温度識別信号（ＴＳＥＮ１）がＨｉｇｈレベルを示す場合のタイミングチャートである。

外部のクロック信号“外部ＣＬＫ”ｔｃｌにて１回目のオートリフレッシュコマンド信号（ＲＥＦ）が発行されるとＲｅｆ１パルスが発生する。図１２に示した場合と同様に、このＲｅｆ１パルスの立ち上がりエッジ"Ｅ１Ｈ１"を受け、リフレッシュ動作信号（ＲｅｆＯＰＧＥＮ）が発生する。

そして、リフレッシュ動作信号（ＲｅｆＯＰＧＥＮ）の立ち上がりエッジ"Ｅ２Ｈ１"と、温度識別信号（ＴＳＥＮ１）が示すレベル"ＳＴＨ"と、ＲＡＣから出力された信号のレベルＳＴＨ１(１６進数表記で００)との論理を取る。これにより、選択するワード線のアドレスが決定される。なお、図１３では、図１２と同様にＲＡＣ０５〜１１の記載を省略している。

ここで、図８を参照しながら説明したように、温度識別信号（ＴＳＥＮ１）がＨｉｇｈレベルである場合に、強制的に選択するＯＲ素子Ａが接続されている。そのため、ＲＡＣ０２〜１１に対応する桁のビット値が一致するアドレス、すなわち、ｘ０（ｋ）〜ｘ３（ｋ）のアドレスによって識別される４本のワード線が選択される。

図１２を参照しながら説明した場合と異なるのは、選択されるワード線が４倍になったところだけである。従って、後は同様に、リフレッシュ動作信号（ＲｅｆＯＰＧＥＮ）の立下りエッジＥ３Ｈ１で、上述したパスＢを通過したリフレッシュ動作信号（ＲｅｆＯＰＧＥＮ）がＲＡＣ０２に入力され、１２桁のビット値がカウントアップされる。

そして、Ｒｅｆ２で、ｘ０（ｋ＋１）〜ｘ３（ｋ＋１）のアドレスによって識別される４本のワード線が選択される。

ここで、ｘ０（ｋ＋１）は、温度識別信号（ＴＳＥＮ１）がＬｏｗレベルを示す場合であれば、５回目（Ｒｅｆ５）にて選択されるアドレスである。つまり、温度識別信号（ＴＳＥＮ１）がＨｉｇｈレベルである場合には、１／４の周期でオートリフレッシュを実行することを要求されても、外部リフレッシュコマンドを４倍の間隔で発行する必要がない。

その後も、図１３に示すように、Ｒｅｆ３〜Ｒｅｆ５でワード線が４本ずつ順次選択される。

このように本実施形態においては、半導体装置１の温度が検出され、検出された温度が所定の温度以下である場合、外部リフレッシュコマンドが発行される度に、複数のワード線が所定の本数ずつ順次選択される。一方、検出された温度が所定の温度よりも高い場合には、外部リフレッシュコマンドが発行される度に、複数のワード線が、所定の本数よりも多い本数ずつ順次選択される。

これにより、半導体装置１の温度が所定の温度よりも高い場合でも、外部リフレッシュコマンドの発行間隔を短くする必要がない。また、１回の外部リフレッシュコマンドの発行に対し、半導体装置１の温度が所定の温度よりも高い場合にだけ、それ以外の場合よりも多くのワード線を選択することが可能となる。

従って、アクセスロスや電力損失を増加させることなく、半導体装置１に記憶されたデータの消失を回避することができる。

また、本実施形態において外部コントローラは、半導体装置１の温度を監視する必要がない。これにより、半導体装置１をシステムに搭載した場合に、そのシステムの負荷を軽減するこが可能となり、システムパフォーマンスの向上が実現できる。

なお、本実施形態においては、温度センサ１４にて検出された温度が所定の温度よりも高い場合に、所定の温度以下である場合と比べて４分の１の時間内に、全てのメモリセルがリフレッシュされる場合について説明した。しかし、本発明は、所定の温度以下である場合と比べて４分の１の時間内に全てのメモリセルがリフレッシュされる場合に限定されることはない。温度センサ１４にて検出された温度が所定の温度よりも高い場合に、選択されるワード線の本数を増やすことにより、所定の温度以下である場合と比べてｎ分の１（ｎ：実数）の時間内に、全てのメモリセルがリフレッシュされるようにすることが可能である。

また、本実施形態においては、クロックを用いた同期型インターフェースのＬＳＩメモリの場合を想定して図１２及び図１３のタイミングチャートを説明したが、本発明は、非同期型インターフェースのＬＳＩメモリにも適用することができる。

１ 半導体装置
１１ レジスタ回路
１２ アドレスカウンタ
１２−１，１２−２ スイッチ
１３ リフレッシュ動作発生回路
１４〜１６ 温度センサ
１７ 温度範囲レジスタ
１８ アドレスラッチ回路
１９ メモリ部
２０ メモリアレイ
２１ ワード線選択部
２２ Ｙスイッチ
２３ リードアンプ
２４ ライトアンプ
２５ データラッチ回路
２６ 入出力バッファ回路
２７ 入出力回路

Claims (4)

1. 複数のメモリセルのそれぞれに対応する複数のワード線を有し、オートリフレッシュの実行を指示する外部リフレッシュコマンドが外部から発行される度に、前記複数のワード線を所定の本数ずつ順次選択し、該選択されたワード線に対応するメモリセルをリフレッシュする半導体装置であって、
   温度を検出する温度検出部と、
   前記検出された温度が所定の温度以下である場合、前記外部リフレッシュコマンドが発行される度に、前記複数のワード線を前記所定の本数ずつ順次選択し、前記検出された温度が前記所定の温度よりも高い場合、前記外部リフレッシュコマンドが発行される度に、前記複数のワード線を、前記所定の本数よりも多い本数ずつ順次選択するワード線選択制御部と、を有する半導体装置。
2. 請求項１に記載の半導体装置において、
   前記複数のワード線のそれぞれは、所定の桁数のビット値で表されたアドレスによって識別され、
   前記温度検出部は、前記検出された温度が前記所定の温度以下である場合、第１のレベルを示し、前記検出された温度が前記所定の温度よりも高い場合、第２のレベルを示す信号を出力し、
   前記ワード線選択制御部は、
   前記外部リフレッシュコマンドが発行される度に、前記所定の桁数のビット値をカウントアップしてリフレッシュアドレスとして出力するアドレスカウンタと、
   前記アドレスカウンタから出力されたリフレッシュアドレスを受け付け、該受け付けたリフレッシュアドレスに応じて前記ワード線を選択するワード線選択部と、から構成され、
   前記アドレスカウンタは、前記温度検出部から出力された信号を受け付け、該受け付けた信号が前記第１のレベルを示す場合、前記所定の桁数のビット値を、第１の桁を最下位としてカウントアップし、前記受け付けた信号が前記第２のレベルを示す場合、前記所定の桁数のビット値を、前記第１の桁よりも上位の第２の桁を最下位としてカウントアップし、
   前記ワード線選択部は、前記温度検出部から出力された信号を受け付け、該受け付けた信号が前記第１のレベルを示す場合、前記複数のワード線のうち、前記アドレスの前記第１の桁以上の桁のビット値が、前記受け付けたリフレッシュアドレスの前記第１の桁以上の桁のビット値と一致するワード線を選択し、前記受け付けた信号が前記第２のレベルを示す場合、前記複数のワード線のうち、前記アドレスの前記第２の桁以上の桁のビット値が、前記受け付けたリフレッシュアドレスの前記第２の桁以上の桁のビット値と一致するワード線を選択する半導体装置。
3. 複数のメモリセルのそれぞれに対応する複数のワード線を有し、オートリフレッシュの実行を指示する外部リフレッシュコマンドが外部から発行される度に、前記複数のワード線を所定の本数ずつ順次選択し、該選択されたワード線に対応するメモリセルをリフレッシュする半導体装置における選択方法であって、
   当該半導体装置の温度を検出する処理と、
   前記検出された温度が所定の温度以下である場合、前記外部リフレッシュコマンドが発行される度に、前記複数のワード線を前記所定の本数ずつ順次選択し、前記検出された温度が前記所定の温度よりも高い場合、前記外部リフレッシュコマンドが発行される度に、前記複数のワード線を、前記所定の本数よりも多い本数ずつ順次選択する選択制御処理と、を有する選択方法。
4. 請求項３に記載の選択方法において、
   前記複数のワード線のそれぞれは、所定の桁数のビット値で表されたアドレスによって識別され、
   前記選択制御処理は、
   前記検出された温度が前記所定の温度以下である場合、前記外部リフレッシュコマンドが発行される度に、前記所定の桁数のビット値を、第１の桁を最下位としてカウントアップしてリフレッシュアドレスとし、前記検出された温度が前記所定の温度よりも高い場合、前記外部リフレッシュコマンドが発行される度に、前記所定の桁数のビット値を、前記第１の桁よりも上位の第２の桁を最下位としてカウントアップして前記リフレッシュアドレスとする処理と、
   前記検出された温度が前記所定の温度以下である場合、前記複数のワード線のうち、前記アドレスの前記第１の桁以上の桁のビット値が、前記リフレッシュアドレスの前記第１の桁以上の桁のビット値と一致するワード線を選択し、前記検出された温度が前記所定の温度よりも高い場合、前記複数のワード線のうち、前記アドレスの前記第２の桁以上の桁のビット値が、前記リフレッシュアドレスの前記第２の桁以上の桁のビット値と一致するワード線を選択する処理と、を含む選択方法。

Images