CN112750481B - 存储器装置 - Google Patents

存储器装置 Download PDF

Info

Publication number
CN112750481B
CN112750481B CN202010749109.0A CN202010749109A CN112750481B CN 112750481 B CN112750481 B CN 112750481B CN 202010749109 A CN202010749109 A CN 202010749109A CN 112750481 B CN112750481 B CN 112750481B
Authority
CN
China
Prior art keywords
temperature
code
period
memory device
cycle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010749109.0A
Other languages
English (en)
Other versions
CN112750481A (zh
Inventor
朴旼相
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN112750481A publication Critical patent/CN112750481A/zh
Application granted granted Critical
Publication of CN112750481B publication Critical patent/CN112750481B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

公开了一种存储器装置。所述存储器装置可包括单元阵列和周期计算电路。周期计算电路可基于所述存储器装置的操作温度来计算将在单元阵列执行的刷新操作的操作周期。响应于操作温度低于第一温度，周期计算电路可被配置为通过对第二斜率值至第n斜率值中的一个或多个斜率值进行积分来计算操作周期，第二斜率值至第n斜率值从最高温度到最低温度排列。第二斜率值可对应于第二温度，第n斜率值可对应第n温度，n可以是大于或等于2的自然数，并且所述一个或多个斜率值的数量可基于操作温度。

Description

存储器装置
本申请要求于2019年10月30日在韩国知识产权局提交的第10-2019-0136697号韩国专利申请的优先权，所述韩国专利申请的全部内容通过引用包含于此。
技术领域
在此描述的发明构思的实施例涉及存储器装置，更具体地，涉及基于操作温度调节操作周期的存储器装置。
背景技术
随着半导体技术的发展，在电子系统中使用的半导体存储器装置的容量和速度正在快速增加。半导体存储器装置可被分类为易失性存储器装置和非易失性存储器装置。易失性存储器装置的典型示例是动态随机存取存储器(DRAM)。
DRAM以存储在单元电容器中的电荷的形式存储数据。因为存储在单元电容器中的电荷可能随时间泄漏，所以存储在DRAM中的数据可能随时间丢失。因此，出于维持存储在DRAM中的数据的目的，DRAM可周期性地执行刷新操作。
出于高效地执行刷新操作的目的，DRAM可控制刷新周期。然而，大量的数据可存储在DRAM中，这可能导致控制刷新周期的复杂性。
发明内容
发明构思的实施例提供了一种通过使用较少量的数据来调节操作周期的存储器装置。
根据示例实施例，一种存储器装置可包括单元阵列和周期计算电路。周期计算电路可基于所述存储器装置的操作温度来计算将在单元阵列执行的刷新操作的操作周期。响应于操作温度低于第一温度，周期计算电路可被配置为通过对第二斜率值至第n斜率值中的一个或多个斜率值进行积分来计算操作周期，第二斜率值至第n斜率值从最高温度到最低温度排列。第二斜率值可对应于第二温度，第n斜率值可对应第n温度，n可以是大于或等于2的自然数，并且所述一个或多个斜率值的数量可基于操作温度。
根据示例实施例，一种存储器装置可包括单元阵列和周期计算电路。周期计算电路可被配置为基于所述存储器装置的操作温度来计算将在单元阵列执行的刷新操作的操作周期。周期计算电路可包括：码生成电路，被配置为输出第一温度码，并且随后响应于确定指示操作温度的操作温度码与第一温度码不匹配而输出第二温度码；匹配电路，被配置为输出与第二温度码对应的斜率值；以及积分电路，被配置为通过将斜率值与对应于第一温度码的第一周期相加来计算与第二温度码对应的第二周期。
根据示例实施例，一种存储器装置可包括单元阵列和周期计算电路。周期计算电路可被配置为基于所述存储器装置的操作温度来计算将在单元阵列执行的刷新操作的操作周期。周期计算电路可包括：比较器，被配置为响应于操作温度与第一温度不匹配而输出第一逻辑值的控制信号；匹配电路，被配置为响应于操作温度与第一温度不匹配而输出与第二温度对应的斜率值；以及积分电路，被配置为响应于接收到第一逻辑值的控制信号，通过将斜率值与对应于第一温度码的第一周期相加来计算与第二温度对应的第二周期。
附图说明
通过参照附图详细描述发明构思的示例实施例，发明构思的以上和其他目的和特征将变得清楚。
图1是示出根据发明构思的实施例的电子装置的框图。
图2是示出根据发明构思的实施例的刷新控制电路的组件以及单元阵列的框图。
图3是用于描述图2的刷新控制电路生成刷新信号的方法的流程图。
图4是用于描述存储器装置存储与操作周期相关联的数据的情况的曲线图。
图5是用于描述图2的刷新控制电路存储与斜率值相关联的数据的情况的曲线图。
图6是用于描述存储在图2的刷新控制电路中的匹配数据的表。
图7是用于描述图5的斜率值的另一实施例的曲线图。
图8是用于描述图2的周期计算电路的操作的框图。
图9是用于描述图8的码生成电路和比较器的操作的流程图。
图10是用于描述图8的匹配电路和积分电路的操作的流程图。
图11是示出图8的周期计算电路的组件之间的交互的流程图。
图12是示出图8的周期计算电路的示例配置的框图。
图13是用于描述图2的周期调节电路的操作的框图。
图14是用于描述图13的第一频率倍减器的操作的框图。
图15是用于描述图13的第二频率倍减器的操作的框图。
图16是用于描述图14的扩展信号的时序图。
图17是用于描述图15的刷新信号的曲线图。
图18是用于描述图13的周期调节电路的操作的流程图。
图19是用于描述根据发明构思的实施例的电子装置的操作的框图。
具体实施方式
下面，发明构思的实施例可被详细且清楚地描述到使本领域普通人员容易地实现发明构思的程度。
图1是示出根据发明构思的实施例的电子装置的框图。
电子装置10000可包括单元阵列1100、控制逻辑100、行解码器1300、写入驱动器和感测放大器1400以及缓冲器1500。在一些实施例中，单元阵列1100、控制逻辑100、行解码器1300、写入驱动器和感测放大器1400和/或缓冲器1500可被包括作为存储器装置1000的一部分。
单元阵列1100包括以行和列布置的存储器单元。属于行的存储器单元可连接到字线WL，属于列的存储器单元可连接到位线BL。单元阵列1100可包括动态随机存取存储器(DRAM)单元、相变RAM(随机存取存储器)(PRAM)单元、磁RAM(MRAM)单元、铁电RAM(FRAM)单元和/或电阻式RAM(RRAM)单元。
行解码器1300可通过字线WL连接到单元阵列1100。行解码器1300可根据从控制逻辑100接收的地址将电压施加到字线WL。
写入驱动器和感测放大器1400可通过位线BL连接到单元阵列1100。根据从控制逻辑100接收的地址，写入驱动器和感测放大器1400可将电压施加到位线BL或者可对位线BL的电压进行采样。写入驱动器和感测放大器1400可与缓冲器1500交换数据。
写入驱动器和感测放大器1400可根据从缓冲器1500传送的数据来调节位线BL的电压，使得从缓冲器1500传送的数据被存储在单元阵列1100的存储器单元中。写入驱动器和感测放大器1400可通过对位线BL的电压进行采样来从单元阵列1100的存储器单元读取数据，并且可将读取的数据传送到缓冲器1500。
缓冲器1500可通过数据垫(pad，或称为焊盘)DQ将传送的数据输出到主机2000。此外，缓冲器1500可通过数据垫DQ从主机2000接收数据。
控制逻辑100可控制行解码器1300、写入驱动器和感测放大器1400和/或缓冲器1500。控制逻辑100可基于来自主机2000的命令CMD、地址ADDR和控制信号CTRL来控制行解码器1300、写入驱动器和感测放大器1400和/或缓冲器1500。详细地，控制逻辑100可控制行解码器1300、写入驱动器和感测放大器1400以及缓冲器1500，以对单元阵列1100执行写入操作、读取操作和/或刷新操作。
控制逻辑100可包括刷新控制电路1200。根据发明构思的实施例的刷新控制电路1200可以以与存储器装置1000的操作温度对应的操作周期执行刷新操作。刷新控制电路1200可通过使用温度-斜率数据，来计算与操作温度对应的操作周期。刷新控制电路1200可基于控制信号CTRL对存储在控制逻辑100中的温度-斜率数据进行转换。将参照图5更全面地描述温度-斜率数据。
对于刷新操作，刷新控制电路1200可将刷新相关的信号输出到行解码器1300以及写入驱动器和感测放大器1400。然而，为了防止附图复杂，刷新控制电路1200可在附图中表示并且在此讨论为将刷新信号输出到单元阵列1100。刷新控制电路1200将刷新信号输出到单元阵列1100表示刷新控制电路1200将包括在刷新信号中的信息提供给行解码器1300以及写入驱动器和感测放大器1400。
图2是示出根据发明构思的实施例的刷新控制电路1200的组件以及单元阵列1100的框图。
参照图1和图2，存储器装置1000可以以与操作温度对应的操作周期执行操作。如在此所使用的，“操作温度”可表示存储器装置1000的温度。刷新控制电路1200可通过使用温度感测电路1210来获得关于操作温度的信息。如在此所使用的，“操作周期”可表示存储器装置1000在操作温度下执行特定操作的周期。在一些实施例中，刷新操作的操作周期可表示刷新信号被发送到单元阵列1100的操作周期。
例如，存储器装置1000可以是将数据存储在单元阵列1100中的动态随机存取存储器(DRAM)装置。下面，假设存储器装置1000是DRAM，然而，发明构思不限于此。此外，下面将针对存储器装置1000在每个操作周期执行刷新操作的示例给出描述，然而，发明构思不限于此。在存储器装置1000是DRAM和/或包括DRAM的情况下，存储器装置1000可用作缓冲器、工作存储器或主存储器。
存储器装置1000可在刷新控制电路1200的控制下执行单元阵列1100的刷新操作。
单元阵列1100可以以存储在存在于单元阵列1100中的单元电容器中的电荷的形式存储数据。存储在单元电容器中的电荷可能随时间泄漏到外部。因此，为了维持存储的数据，存储器装置1000可周期性地对单元阵列1100执行刷新操作。在刷新操作被执行时，刷新电流可在单元阵列1100流动。为了降低刷新电流消耗，存储器装置1000可基于操作温度来调节刷新周期。单元阵列1100的数据保持时间可随着操作温度降低而增加。因此，存储器装置1000可在操作温度低的状态下使刷新周期相对大和/或长，从而降低刷新电流消耗。大的和/或长的刷新周期可表示刷新信号较不频繁地被发送到单元阵列1100。
刷新控制电路1200可包括温度感测电路1210、周期计算电路1220和周期调节电路1230。刷新控制电路1200可在与操作温度对应的每个操作周期执行刷新操作。
温度感测电路1210可感测存储器装置1000的温度。例如，温度感测电路1210可感测嵌入有温度感测电路1210的芯片的温度。温度感测电路1210可将感测的操作温度转换为操作温度码Tcode<0:7>。
以下，将给出作为操作温度码Tcode<0:7>是包括8个位的码的描述。然而，发明构思不限于此，操作温度码可以是包括多个位的码。详细地，操作温度码Tcode<0:7>可以是逻辑值“00000000”至“11111111”中的一个。操作温度可按照最高温度的顺序(例如，从最高到最低)对应于“00000000”至“11111111”。例如，在操作温度120℃可对应于“00000000”的操作温度码Tcode<0:7>的情况下，操作温度100℃可对应于“00000010”的操作温度码Tcode<0:7>。此外，操作温度0℃可对应于“11111111”的操作温度码Tcode<0:7>。
周期计算电路1220可存储温度-斜率数据。周期计算电路1220可将温度-斜率数据存储在存储装置中。
例如，存储装置可以是存在于周期计算电路1220中的易失性存储器或非易失性存储器。在存储装置是易失性存储器的情况下，每当存储器装置1000被复位时，存储器装置1000可将温度-斜率数据记录在存储装置。在存储装置是非易失性存储器的情况下，存储器装置1000可在图1的主机2000的控制下对存储在存储装置中的温度-斜率数据进行转换。将参照图19更全面地描述存储器装置1000在主机2000的控制下对存储在存储装置中的温度-斜率数据进行转换的操作。然而，发明构思不限于存储装置在周期计算电路1220内的实施例。例如，存储装置可以是周期计算电路1220外部的易失性存储器或非易失性存储器。
在下面的描述中，温度-斜率数据可表示用于匹配温度和斜率值的数据。详细地，温度-斜率数据可包括指示温度的温度数据、指示斜率值的斜率数据以及指示温度与斜率值之间的对应关系的匹配数据。斜率值可指示操作周期相对于温度所属的每个温度范围的温度变化的变化率。将参照图5和图6更全面地描述温度-斜率数据。
周期计算电路1220可接收操作温度码Tcode<0:7>。周期计算电路1220可基于操作温度码Tcode<0:7>和温度-斜率数据来计算与操作温度对应的操作周期。可与由温度感测电路1210感测到的操作温度对应地计算操作周期。
详细地，周期计算电路1220可对斜率值进行积分以计算操作周期。周期计算电路1220可将计算的操作周期转换为操作周期码Ccode<0:8>。下面，假设操作周期码Ccode<0:8>由9个位组成，但是发明构思不限于此。将参照图8至图12描述周期计算电路1220的配置和操作。
周期调节电路1230可接收操作周期码Ccode<0:8>。操作周期码Ccode<0:8>可指示(例如，多个可能的操作周期中的)操作周期。
周期调节电路1230可生成具有基本周期的基本周期信号。周期调节电路1230可将基本周期信号转换为具有操作周期的刷新信号rs0。将参照图13至图18描述周期调节电路1230的配置和操作。
刷新控制电路1200可通过使用刷新信号rs0，在每个操作周期刷新单元阵列1100。详细地，刷新控制电路1200可将刷新信号rs0输出到图1的行解码器1300以及写入驱动器和感测放大器1400。然而，为了便于描述，将给出作为刷新控制电路1200将刷新信号rs0输出到单元阵列1100的表述。
总之，在每个第一周期，温度感测电路1210可感测操作温度并且可输出操作温度码Tcode<0:7>。在每个第二周期，周期计算电路1220可生成参考温度码，并且可将操作温度码Tcode<0:7>与参考温度码进行比较。第二周期可小于第一周期。周期计算电路1220可重复地执行比较操作，同时增大参考温度码的逻辑值，直到操作温度码Tcode<0:7>和参考温度码匹配为止。当操作温度码Tcode<0:7>和参考温度码匹配时，周期计算电路1220可输出操作周期码Ccode<0:8>。详细地，周期计算电路1220可通过重复的积分运算直到操作温度码Tcode<0:7>和参考温度码匹配为止，来生成操作周期码Ccode<0:8>。周期计算电路1220可在输出操作周期码Ccode<0:8>之后被复位。当在周期计算电路1220被复位之后接收到新的操作温度码Tcode<0:7>时，周期计算电路1220可将参考温度码的逻辑值复位为“00000000”。随后，周期计算电路1220可在每个第二周期重复地执行比较操作，同时增大参考温度码的逻辑值，直到操作温度码Tcode<0:7>和参考温度码匹配为止。
图3是用于描述图2的刷新控制电路1200生成刷新信号的方法的流程图。
在操作S110中，刷新控制电路1200可感测存储器装置1000的操作温度。刷新控制电路1200可将感测的操作温度转换为操作温度码。
在操作S120中，刷新控制电路1200可基于操作温度码计算操作周期。详细地，刷新控制电路1200可对斜率值进行积分以计算操作周期。计算的操作周期可以是与操作温度码和/或操作温度对应的周期。
在操作S130中，刷新控制电路1200可生成具有基本周期的基本信号。刷新控制电路1200可通过使用基本信号来生成具有操作周期的刷新信号。
在操作S140中，刷新控制电路1200可通过使用刷新信号在每个操作周期刷新单元阵列1100。
图4是用于描述存储器装置1000存储与操作周期相关联的数据的情况的曲线图。在图4的曲线图中，横轴表示图1的存储器装置1000的操作温度，纵轴表示存储器装置1000根据操作温度执行刷新操作的操作周期。
存储器装置可以以根据操作温度而变化的操作周期执行刷新操作。图4的曲线图指示操作温度和操作周期的相关性。然而，图4的曲线图是示例曲线图，发明构思不限于此。在一些实施例中，图4的曲线图可具有较平缓的斜率或可具有较陡的斜率。图4的曲线图指示存储器装置在操作温度“T0”、“T1”、“T2”、…、“Tn-2”、“Tn-1”和“Tn”下以操作周期“C0”、“C1”、“C2”、…、“Cn-2”、“Cn-1”和“Cn”执行刷新操作。这里，“n”是2或更大的自然数。
存储器装置可存储温度-周期数据。存储器装置可通过使用温度-周期数据以与操作温度对应的操作周期执行刷新操作。温度-周期数据表示用于匹配温度T0至Tn和操作周期C0至Cn的数据。详细地，温度-周期数据可包括指示温度T0至Tn的温度数据、指示操作周期C0至Cn的周期数据、以及指示温度T0至Tn与操作周期C0至Cn之间的对应关系的匹配数据。
通常，因为关于100或更多个温度的信息被存储在刷新控制电路中，所以“n”可以是100或更大。参照图4的曲线图，操作周期随着操作温度增大而非线性地减小。也就是说，周期数据可表达宽范围的操作周期。因此，在“n”为100的情况下，通常，为了指示操作周期的目的，周期数据由9个或更多个位组成。在这种情况下，存储器装置可存储的周期数据和匹配数据的大小变得相对较大。也就是说，在温度-周期数据存储在存储器装置中的情况下，存储器装置低效地使用存储容量。
图5是用于描述图2的刷新控制电路1200存储与斜率值相关联的数据的情况的曲线图。在图5的曲线图中，横轴表示图1的存储器装置1000的操作温度，纵轴表示存储器装置1000根据操作温度执行刷新操作的操作周期。
如参照图4所述，曲线g0指示操作周期相对于操作温度的变化的变化率。此外，如以上参照图4给出的描述中那样，图2的刷新控制电路1200可以以根据操作温度而变化的操作周期执行刷新操作。然而，与参照图4描述的存储器装置不同，刷新控制电路1200可存储温度-斜率数据。
刷新控制电路1200可以以通过使用温度-斜率数据的操作周期执行刷新操作。温度-斜率数据表示用于匹配温度和斜率值的数据。详细地，刷新控制电路1200可经由通过使用温度-斜率数据的积分运算来计算操作周期。详细地，温度-斜率数据可包括温度数据、斜率数据和匹配数据。温度数据可指示温度T0至Tn。斜率数据可指示斜率值S1至Sm。在一些实施例中，斜率值S1至Sm可以是曲线在温度T1至Tn的斜率值。例如，在一些实施例中，斜率值S1至Sm可表示操作周期相对于温度T1至Tn中的相邻温度的变化的变化。这里，“m”可以是2或更大并且等于或小于图4的“n”的自然数。匹配数据可指示温度T1至Tn与斜率值S1至Sm之间的对应关系以及温度T0与操作周期C0之间的对应关系。与温度T0至Tn中的最高温度T0对应的操作周期C0可以是积分运算的初始值。也就是说，温度T0可与操作周期C0而不是斜率值匹配。
参照图5的曲线图，操作温度范围T0至Tn可被划分为“m”个温度范围R1至Rm。“操作温度范围T0至Tn”可表示存储器装置1000能够操作的温度范围。斜率值S1至Sm可分别对应于温度范围R1至Rm。斜率值S1至Sm中的每个可以是周期相对于温度范围R1至Rm中的每个的温度变化的变化率。因为“m”小于“n”，所以多个温度可包括在温度范围R1至Rm中的至少一个温度范围Rk中。这里，“k”可以是大于或等于1且小于或等于“m”的自然数。包括在同一温度范围中的温度可具有相同的斜率值。
温度范围R1至Rm可包括温度T0至Tn。在下面的描述中，假设温度T0和T1包括在温度范围R1中，温度T2包括在温度范围R2中，温度Tn-2和Tn-1包括在温度范围Rm-1中，并且温度Tn包括在温度范围Rm中。然而，发明构思不限于此。例如，温度与温度范围之间的关系可根据“m”和“n”的值、每个温度范围的长度以及用户的设置而变化。例如，可根据用户的设置来确定放置在温度范围Rp的左边界处的温度Tk是包括在温度范围Rp+1中还是包括在温度范围Rp中。又例如，可根据用户的设置来确定放置在温度范围Rp的右边界处的温度Tk是包括在温度范围Rp-1中还是包括在温度范围Rp中。这里，“p”可以是大于1且小于“m”的自然数。例如，Rp可以是R0与Rm之间的温度范围。
在温度范围Rk对应于斜率值Sk的情况下，属于温度范围Rk的温度可对应于斜率值Sk。例如，属于温度范围R1的温度T1可对应于斜率值S1。匹配数据指示这种对应关系，这将参照图6更全面地描述。
如图5中所示，曲线g0可以是具有相对平缓的斜率的曲线，而不具有斜率急剧变化(例如，峰值)的时段。因为斜率值S1至Sm的变化不大，所以斜率数据可通过相对较少的位数来表示斜率值。也就是说，斜率数据可由多个位组成，该多个位的数量小于参照图4描述的周期数据的位的数量。在“m”为25的情况下，通常，为了指示斜率值的目的，斜率数据可由3个位组成。然而，发明构思不限于此，并且斜率数据可由多个位组成。
也就是说，例如，在“m”和“n”分别为25和100的情况下，为了存储斜率值的目的，斜率数据可包括75(＝3×25)比特，而为了存储操作周期值的目的，周期数据可包括900(＝9×100)比特。
因此，在刷新控制电路1200存储温度-斜率数据的情况下，将被存储在刷新控制电路1200中的数据量可相对小。在这种情况下，刷新控制电路1200可高效地使用存储容量，并且刷新控制电路1200可以以相对小的尺寸来实现。
用户可通过改变斜率数据来改变温度T0至Tn与操作周期C0至Cn之间的对应关系。也就是说，在用户意图改变温度T0至Tn与操作周期C0至Cn之间的对应关系的情况下，将被操纵的数据量可相对小。因此，用户可在测试阶段不同地改变温度T0至Tn与操作周期C0至Cn之间的对应关系，并且因此可更容易地发现最小化和/或降低刷新电流消耗的对应关系。
图6是用于描述存储在图2的刷新控制电路1200中的匹配数据的表。将一起参照图4和图5来描述图6。
匹配数据可指示温度T1至Tn与斜率值S1至Sm之间的对应关系以及温度T0与操作周期C0之间的对应关系。如参照图5所述，在温度范围Rk对应于斜率值Sk的情况下，属于温度范围Rk的温度可对应于斜率值Sk。然而，温度T0可与操作周期C0匹配。
详细地，温度T1可对应于斜率值S1，温度T2可对应于斜率值S2，温度Tn-2和Tn-1可对应于斜率值Sm-1，温度Tn可对应于斜率值Sm。温度-斜率数据可指示温度T1至Tn与斜率值S1至Sm之间的对应关系。因此，刷新控制电路1200可通过使用温度-斜率数据来将操作温度与对应于操作温度的斜率值进行匹配。
图7是用于描述图5的斜率值的另一实施例的曲线图。在图7的曲线图中，横轴表示图1的存储器装置1000的操作温度，纵轴表示存储器装置1000根据操作温度执行刷新操作的操作周期。
参照图5给出作为斜率值S1至Sm中的每个是周期相对于温度范围R1至Rm中的每个的温度变化的变化率的描述。在一些实施例中，斜率值S1至Sm中的每个可以是刷新操作的操作周期相对于温度范围R1至Rm中的每个的温度变化的变化率。然而，发明构思不限于此。例如，斜率值S1至Sm中的每个可以是与周期相对于温度范围R1至Rm中的每个的温度变化的变化率相关联的值。例如，如图7中所示，斜率值S1′至Sm′中的每个可以是温度范围R1至Rm中的每个的右边界处的切线的斜率。此外，虽然在图7中未示出，但是斜率值S1′至Sm′中的每个可以是温度范围R1至Rm中的每个的左边界处的切线的斜率。
图8是用于描述图2的周期计算电路1220的操作的框图。
周期计算电路1220可包括码生成电路1221、比较器1222、匹配电路1223和积分电路1224。
码生成电路1221可生成参考温度码Rcode<0:7>。参考温度码Rcode<0:7>可指示参考温度。以下，假设参考温度码Rcode<0:7>由8个位组成。然而，发明构思不限于此。例如，参考温度码Rcode<0:7>可由一个或多个位组成。
参考温度码Rcode<0:7>可以是“00000000”与“11111111”之间的逻辑值。随着参考温度码Rcode<0:7>的逻辑值增大，参考温度码Rcode<0:7>可指示更低的参考温度。
例如，在图2的存储器装置1000在图4的温度T0与图4的温度Tn之间进行操作的情况下，“00000000”的参考温度码Rcode<0:7>可指示温度T0，“00000001”的参考温度码Rcode<0:7>可指示温度T1。此外，“11111111”的参考温度码Rcode<0:7>可指示温度Tn。然而，发明构思不限于此。例如，温度与参考温度码Rcode<0:7>之间的对应关系可根据图4的温度T0至Tn的数量、单位温度的大小或参考温度码Rcode<0:7>的位数而变化。
码生成电路1221可将参考温度码Rcode<0:7>输出到比较器1222。比较器1222可将操作温度码Tcode<0:7>与参考温度码Rcode<0:7>进行比较。当操作温度码Tcode<0:7>与参考温度码Rcode<0:7>不匹配时，比较器1222可将具有第一逻辑值的控制信号cs0输出到码生成电路1221。当操作温度码Tcode<0:7>与参考温度码Rcode<0:7>匹配时，比较器1222可将具有第二逻辑值的控制信号cs0输出到码生成电路1221。
操作温度码Tcode<0:7>与参考温度码Rcode<0:7>不匹配表示操作温度与参考温度不匹配。操作温度码Tcode<0:7>与参考温度码Rcode<0:7>匹配表示操作温度与参考温度匹配。
在下面的描述中，假设控制信号cs0选择性地具有第一逻辑值或第二逻辑值。当第一逻辑值为“0”时，第二逻辑值可表示“1”；当第一逻辑值为“1”时，第二逻辑值可表示“0”。然而，发明构思不限于此。例如，第一逻辑值和第二逻辑值可分别表示第一电压电平和第二电压电平。
在接收到具有第一逻辑值的控制信号cs0的情况下，码生成电路1221可将先前输出的参考温度码Rcode<0:7>增加“1”那么多。如在此所使用的，将值增加“1”那么多可包括以与该值的数据格式一致的方式递增该值。也就是说，每当接收到第一逻辑值的控制信号cs0时，码生成电路1221可将先前输出的参考温度码Rcode<0:7>增加“1”那么多。
在接收到具有第二逻辑值的控制信号cs0的情况下，码生成电路1221可被复位。码生成电路1221被复位表示码生成电路1221再次生成具有逻辑值“00000000”的参考温度码Rcode<0:7>。
当在码生成电路1221被复位之后从图2的温度感测电路1210接收到操作温度码Tcode<0:7>时，码生成电路1221可再次生成具有逻辑值“00000000”的参考温度码Rcode<0:7>。详细地，操作温度码Tcode<0:7>可在每个第一周期从温度感测电路1210被输出，码生成电路1221可在每个第二周期在增加逻辑值的同时生成参考温度码Rcode<0:7>。因为第二周期小于第一周期，所以码生成电路1221可生成参考温度码Rcode<0:7>若干次，直到参考温度码Rcode<0:7>与操作温度码Tcode<0:7>匹配为止。
码生成电路1221可将参考温度码Rcode<0:7>输出到匹配电路1223。匹配电路1223可存储参照图5和图6描述的温度-斜率数据。匹配电路1223可基于温度-斜率数据和参考温度码Rcode<0:7>将参考温度与对应于参考温度的斜率值进行匹配。匹配电路1223可将与参考温度对应的斜率值输出到积分电路1224。例如，在接收到“00000001”的参考温度码Rcode<0:7>的情况下，匹配电路1223可输出与参考温度T1对应的斜率值S1。然而，在接收到“00000000”的参考温度码Rcode<0:7>的情况下，匹配电路1223可输出操作周期C0。操作周期C0可以是在积分电路1224执行的积分运算的初始值。
码生成电路1221可在将参考温度码Rcode<0:7>增加“1”那么多直到参考温度码Rcode<0:7>与操作温度码Tcode<0:7>匹配为止的同时，顺序地输出参考温度码。因此，匹配电路1223可顺序地输出与参考温度码对应的斜率值，直到参考温度码Rcode<0:7>与操作温度码Tcode<0:7>匹配为止。
积分电路1224可顺序地对接收的斜率值进行积分。积分电路1224可对斜率值进行积分以计算操作周期。也就是说，积分电路1224可通过执行积分运算直到参考温度码Rcode<0:7>与操作温度码Tcode<0:7>匹配为止，来计算操作周期。
例如，将描述操作温度为Tk的情况。假设“k”是大于或等于1且小于或等于“n”的整数。例如，操作温度Tk可表示在最大温度T0与最小温度Tn之间的选择的温度。在接收到“00000000”的参考温度码Rcode<0:7>的情况下，匹配电路1223可输出操作周期C0。匹配电路1223可接收“00000000”的参考温度码Rcode<0:7>，然后可接收“00000001”的参考温度码Rcode<0:7>。在接收到“00000001”的参考温度码Rcode<0:7>的情况下，匹配电路1223可输出斜率值S1。积分电路1224可将斜率值S1与操作周期C0相加。积分电路1224可存储计算的结果(C0+S1)。匹配电路1223可顺序地输出斜率值，直到接收到指示温度Tk的参考温度码Rcode<0:7>为止。积分电路1224可顺序地将接收的斜率值与先前积分运算的结果(C0+S1)相加。因此，积分电路1224可获得积分运算的最终结果(C0+S1+S2+…+Sk-1+Sk)。积分运算结果(C0+S1+S2+…+Sk-1+Sk)可以是与温度Tk对应的运算周期。
如上所述，比较器1222可输出具有根据操作温度码Tcode<0:7>是否与参考温度码Rcode<0:7>匹配而变化的逻辑值的控制信号cs0。当操作温度码Tcode<0:7>与参考温度码Rcode<0:7>不匹配时，比较器1222可将具有第一逻辑值的控制信号cs0输出到积分电路1224。在这种情况下，积分电路1224可继续执行积分运算。当操作温度码Tcode<0:7>与参考温度码Rcode<0:7>匹配时，比较器1222可将具有第二逻辑值的控制信号cs0输出到积分电路1224。在这种情况下，积分电路1224可将积分运算的结果转换为操作周期码Ccode<0:8>。操作周期码Ccode<0:8>可指示操作周期。操作周期码Ccode<0:8>可以是列有9个位的码。
在输出操作周期码Ccode<0:8>之后，积分电路1224可通过具有第二逻辑值的控制信号cs0被复位。当积分电路1224被复位时，存储在积分电路1224中的积分运算值可被复位为0。
图9是用于描述图8的码生成电路1221和比较器1222的操作的流程图。
当操作温度码Tcode<0:7>是“00000000”时，码生成电路1221可生成“00000000”的参考温度码Rcode<0:7>，然后可被复位。将参照图9描述在图8的码生成电路1221生成“00000000”的参考温度码Rcode<0:7>之后执行的操作。此外，假设操作温度码Tcode<0:7>的逻辑值大于“00000000”。
在操作S210中，码生成电路1221可生成参考温度码Rcode<0:7>。
在操作S220中，码生成电路1221可将生成的参考温度码Rcode<0:7>输出到比较器1222。
在操作S230中，比较器1222可将操作温度码Tcode<0:7>和参考温度码Rcode<0:7>进行比较。
当参考温度码Rcode<0:7>与操作温度码Tcode<0:7>不匹配时，可执行操作S240。在操作S240中，比较器1222可输出具有第一逻辑值的控制信号cs0。当接收到具有第一逻辑值的控制信号cs0时，码生成电路1221可生成新的参考温度码Rcode<0:7>。也就是说，在执行操作S240之后，可再次执行操作S210至操作S230。在操作S210中，码生成电路1221可生成比先前生成的参考温度码Rcode<0:7>大“1”那么多的新的参考温度码Rcode<0:7>。
当参考温度码Rcode<0:7>与操作温度码Tcode<0:7>匹配时，可执行操作S245。在操作S245中，比较器1222可输出具有第二逻辑值的控制信号cs0。当接收到具有第二逻辑值的控制信号cs0时，在操作S250中，可对码生成电路1221进行复位。在对码生成电路1221进行复位之后，码生成电路1221可再次生成“00000000”的参考温度码Rcode<0:7>。
图10是用于描述图8的匹配电路1223和积分电路1224的操作的流程图。
当操作温度码Tcode<0:7>是“00000000”时，图8的积分电路1224可在输出与操作周期C0对应的操作周期码Ccode<0:8>之后立即被复位。将参照图10描述在图8的匹配电路1223生成与“00000000”的参考温度码Rcode<0:7>对应的操作周期C0之后执行的操作。与参照图9给出的描述相同，假设操作温度码Tcode<0:7>大于“00000000”。
在操作S310中，匹配电路1223可从码生成电路1221接收参考温度码Rcode<0:7>。
在操作S320中，匹配电路1223可将参考温度码Rcode<0:7>与斜率值进行匹配。
在操作S330中，匹配电路1223可将与参考温度码Rcode<0:7>匹配的斜率值输出到积分电路1224。
在操作S340中，积分电路1224可将斜率值与先前积分运算的结果相加。例如，当参考温度码Rcode<0:7>为“00000010”时，先前积分运算的结果可以是“C0+S1”。
在操作S350中，积分电路1224可从比较器1222接收控制信号cs0。
当在积分电路1224接收到具有第一逻辑值的控制信号cs0时，可再次执行操作S310至操作S350。在这种情况下，在操作S310中由匹配电路1223接收到的参考温度码Rcode<0:7>可比先前接收的参考温度码Rcode<0:7>大“1”那么多。
当在积分电路1224接收到具有第二逻辑值的控制信号cs0时，可执行操作S360。在操作S360中，积分电路1224可将积分运算的结果转换为操作周期码Ccode<0:8>，并且可输出操作周期码Ccode<0:8>。积分电路1224可在输出操作周期码Ccode<0:8>之后被复位。当积分电路1224被复位时，存储在积分电路1224中的积分运算的结果可被复位为0。
图11是示出图8的周期计算电路的组件之间的交互的流程图。
将参照图11描述在码生成电路1221生成“00000000”的参考温度码Rcode<0:7>之后执行的操作。此外，假设操作温度码Tcode<0:7>大于“00000000”。
在操作S410中，码生成电路1221可生成参考温度码Rcode<0:7>。
在操作S420和操作S430中，码生成电路1221可将参考温度码Rcode<0:7>输出到比较器1222和匹配电路1223。
在操作S440中，匹配电路1223可将参考温度码Rcode<0:7>与斜率值进行匹配。
在操作S450中，匹配电路1223可将匹配的斜率值输出到积分电路1224。
在操作S460中，积分电路1224可将接收的斜率值与先前积分运算的结果相加。
在操作S470中，比较器1222可将在操作S420中接收的参考温度码Rcode<0:7>与操作温度码Tcode<0:7>进行比较。
在操作S480和操作S485中，比较器1222可根据比较的结果将控制信号cs0输出到码生成电路1221和积分电路1224。取决于控制信号cs0的逻辑值，图8的周期计算电路1220的组件1221、1222、1223和1224可提供不同的操作。详细地，在第一逻辑值的控制信号cs0被输出的情况下，周期计算电路1220的组件1221、1222、1223和1224可重复地执行操作S410至操作S485，直到第二逻辑值的控制信号cs0被输出为止。在第二逻辑值的控制信号cs0被输出的情况下，周期计算电路1220的组件1221、1222、1223和1224可被复位。
图12是示出图8的周期计算电路的示例配置的框图。
周期计算电路1220a的组件1222和1223可与图8的周期计算电路1220的组件1222和1223提供基本上相同的操作。因此，详细描述图12中的码生成电路1221a和积分电路1224a的配置，并且将省略附加描述以避免冗余。
码生成电路1221a可包括振荡器1221a_1和计数器1221a_2。振荡器1221a_1可生成AC信号。AC信号的周期可比图2的温度感测电路1210感测操作温度的周期短。
计数器1221a_2可从振荡器1221a_1接收AC信号。计数器1221a_2可基于AC信号生成参考温度码Rcode<0:7>。计数器1221a_2可以是异步计数器。在参考温度码由“n”个位组成的情况下，计数器1221a_2可包括“n”个触发器。也就是说，在本说明书中，计数器1221a_2可包括8个触发器。例如，触发器可以是T触发器、D触发器或JK触发器。每当AC信号的脉冲被输入时，计数器1221a_2可将参考温度码Rcode<0:7>的逻辑值增加“1”那么多。在计数器1221a_2通过控制信号cs0被复位的情况下，当AC信号的脉冲被输入时，计数器1221a_2可再次将参考温度码Rcode<0:7>的逻辑值从“00000000”增加。
积分电路1224a可包括加法器1224a_1。加法器1224a_1可执行加法运算并且可存储加法运算的结果。加法运算和加法运算的结果可生成上述积分运算和积分运算的结果。加法器1224a_1可从匹配电路1223接收斜率值。加法器1224a_1可将斜率值与存储的加法运算的结果相加。加法器1224a_1可重复以上操作，直到接收到第二逻辑值的控制信号cs0为止。在接收到第二逻辑值的控制信号cs0的情况下，加法器1224a_1可将加法运算的结果转换为操作周期码Ccode<0:8>并且可输出操作周期码Ccode<0:8>。
图13是用于描述图2的周期调节电路1230的操作的框图。
周期调节电路1230可包括振荡器1231、第一频率倍减器(demultiplier)1232和第二频率倍减器1233。周期调节电路1230可从图2的周期计算电路1220接收操作周期码Ccode<0:8>。周期调节电路1230可基于操作周期码Ccode<0:8>和从振荡器1231生成的基本信号bs0，来输出刷新信号rs0。图2的刷新控制电路1200可通过使用刷新信号rs0来刷新图2的单元阵列1100。
振荡器1231可生成具有基本周期的基本信号bs0。基本信号bs0可以是具有基本周期的AC信号。振荡器1231可将基本信号bs0输出到第一频率倍减器1232。在一些实施例中，振荡器1231可与图12的振荡器1221a_1相同。
第一频率倍减器1232可接收基本信号bs0。
第一频率倍减器1232还可接收低位码CT<0:5>。在以下描述中，“低位码CT<0:5>”可表示包括操作周期码Ccode<0:8>的低6位的码。此外，“高位码DT<0:2>”可表示包括操作周期码Ccode<0:8>的高3位的码。然而，发明构思不限于此。例如，低位码CT<0:5>可以是包括操作周期码Ccode<0:8>中的一些位的码，并且高位码DT<0:2>可以是包括操作周期码Ccode<0:8>中的剩余位的码。
第一频率倍减器1232可基于低位码CT<0:5>和基本信号bs0生成扩展信号es0。扩展信号es0的周期可比基本信号bs0的周期长。在这里的描述中，扩展信号es0的周期被表述为“扩展周期”，基本信号bs0的周期被表述为“基本周期”。
第一频率倍减器1232可将扩展信号es0输出到第二频率倍减器1233。
第二频率倍减器1233可基于高位码DT<0:2>和扩展信号es0生成刷新信号rs0。刷新信号rs0的周期可与扩展信号es0的周期相等，或者可比扩展信号es0的周期长。刷新信号rs0的周期可以是操作周期码Ccode<0:8>指示的操作周期。在以下描述中，刷新信号rs0的周期被表述为“操作周期”。
图14是用于描述图13的第一频率倍减器1232的操作的框图。
第一频率倍减器1232可包括第一计数器1232_1和比较器1232_2。
第一计数器1232_1可包括触发器。触发器的数量可比低位码CT<0:5>的位数多“1”那么多。也就是说，第一计数器1232_1可包括7个触发器。例如，触发器可以是T触发器、D触发器和/或JK触发器。在以下描述中，假设第一计数器1232_1包括D触发器，但是发明构思不限于此。
第一计数器1232_1可以是异步计数器。串联连接的多个触发器中的第一触发器可例如通过时钟端子接收基本信号bs0。多个触发器中的除第一触发器之外的剩余触发器中的每个可例如通过时钟端子接收从放置在其左侧的不同触发器的Q′端子输出的信号(在图14中)。此外，每个触发器可通过D端子接收从Q′端子输出的信号。
根据以上配置，从第n触发器的Q端子输出的信号Qn的周期可以是基本周期的2n倍。在以下描述中，“第n触发器”表示多个触发器之中相对于最左侧的触发器(例如，第一触发器)放置在第n位置处的触发器。
第一计数器1232_1可输出第一计数码Qcode<0:6>。第一计数码Qcode<0:6>可由7个位组成。第一计数码Qcode<0:6>的位可按从右边开始的顺序指示信号Q0至Q6的逻辑值。每当基本信号bs0的脉冲被输入时，第一计数器1232_1可将第一计数码Qcode<0:6>的逻辑值增加“1”那么多。也就是说，每当基本信号bs0的脉冲被输入时，第一计数码Qcode<0:6>的逻辑值可增加“1”那么多。在以下描述中，假设第一计数器1232_1在每个脉冲的上升沿将第一计数码Qcode<0:6>的逻辑值增加“1”那么多。然而，发明构思不限于此。例如，第一计数器1232_1可在每个脉冲的下降沿将第一计数码Qcode<0:6>的逻辑值增加“1”那么多。
第一频率倍减器1232可将低位码CT<0:5>转换为低位码CT<0:5:High>。低位码CT<0:5:High>可以是通过将具有逻辑值“1”的位添加到低位码CT<0:5>的最左侧的位位置而生成的码。
比较器1232_2可将第一计数码Qcode<0:6>和转换后的低位码CT<0:5:High>进行比较。如上所述，因为每当基本信号bs0的脉冲被输入时，第一计数码Qcode<0:6>的逻辑值增加“1”那么多，所以输入到比较器1232_2的第一计数码Qcode<0:6>的逻辑值可在每个基本周期增加“1”那么多。比较器1232_2可重复地执行比较操作，直到低位码CT<0:5:High>的逻辑值与第一计数码Qcode<0:6>的逻辑值匹配为止。
当低位码CT<0:5:High>与第一计数码Qcode<0:6>匹配时，比较器1232_2可输出扩展信号es0。
此外，当低位码CT<0:5:High>与第一计数码Qcode<0:6>匹配时，比较器1232_2可将第一计数器1232_1复位。当第一计数器1232_1被复位时，第一计数器1232_1可将第一计数码Qcode<0:6>的逻辑值从“0000000”增加“1”那么多。比较器1232_2可再次执行比较操作。当低位码CT<0:5:High>与第一计数码Qcode<0:6>匹配时，比较器1232_2可再次输出扩展信号es0。也就是说，可在每个给定周期输出扩展信号es0。在这里的描述中，扩展信号es0的周期被表述为“扩展周期”。在一个示例中，第一频率倍减器1232可调节低位码CT<0:5:High>的逻辑值以生成扩展信号es0。
图15是用于描述图13的第二频率倍减器1233的操作的框图。
第二频率倍减器1233可包括第二计数器1233_1、解码器1233_2和选择电路1233_3。
第二计数器1233_1可包括触发器。在高位码DT<0:2>的位数为“n”的情况下，触发器的数量可以是2n。在本说明书中，因为高位码DT<0:2>的位数为3，所以第二计数器1233_1可包括8个触发器。例如，触发器可以是T触发器、D触发器和/或JK触发器。在以下描述中，假设第二计数器1233_1包括D触发器，但是发明构思不限于此。
第二计数器1233_1可以是异步计数器。串联连接的多个触发器中的第一触发器可通过时钟端子接收扩展信号es0。多个触发器中的除了第一触发器之外的剩余触发器中的每个可通过时钟端子接收从放置在其左侧的不同触发器的Q′端子输出的信号(在图15中)。此外，每个触发器可通过D端子接收从Q′端子输出的信号。每当脉冲被输入到时钟端子时，每个触发器可被触发。详细地，每个触发器可在输入到时钟端子的每个脉冲的上升沿被触发。然而，发明构思不限于此。每个触发器可在每个脉冲的下降沿被触发。根据以上配置，从第n触发器的Q端子输出的信号Dn的周期可以是扩展周期的2n倍。
第二计数器1233_1可将信号D0至Dn输出到选择电路1233_3。
解码器1233_2可接收高位码DT<0:2>。解码器1233_2可对高位码DT<0:2>进行解码，并且可生成选择码DT_sel<0:7>。
选择电路1233_3可接收信号D0至Dn和选择码DT_sel<0:7>。选择电路1233_3可基于选择码DT_sel<0:7>来选择信号D0至Dn中的一个。详细地，选择电路1233_3可将选择码DT_sel<0:7>的位DT_sel0至DT_sel7分别与信号D0至Dn匹配。选择电路1233_3可选择与位DT_sel0至DT_sel7之中的指示逻辑值“1”的位匹配的信号。
例如，在高位码DT<0:2>指示值i的情况下，位DT_seli-1可指示1，并且剩余的位可指示0。在这种情况下，信号Di-1可被选择。选择的信号Di-1的周期可以是扩展周期的2i-1倍。在以下描述中，选择的信号被表述为刷新信号rs0。选择电路1233_3可输出刷新信号rs0。这里，“i”可以是大于或等于1且小于或等于7的自然数。
图16是用于描述图14的扩展信号的时序图。
图14的比较器1232_2可在当第一计数码Qcode<0:6>与低位码CT<0:5:High>匹配时的时间t1输出扩展信号es0。此外，在输出扩展信号es0之后，比较器1232_2可在时间t2对图14的第一计数器1232_1进行复位。
当第一计数器1232_1被复位时，所有的信号Q0至Q6的逻辑值可被设置为“0”。在第一计数器1232_1被复位之后，在时间t2与时间t4之间，第一频率倍减器1232可再次执行在时间t0与时间t2之间执行的操作。也就是说，在时间t2与时间t4之间执行的操作可对应于在时间t0与时间t2之间执行的操作。因此，扩展信号es0可在每个扩展周期t2-t0被输出。扩展信号es0的扩展周期还可被表示为t4-t2。
如参照图14所述，低位码CT<0:5>可被转换为添加了具有逻辑值“1”的最高位的低位码CT<0:5:High>。低位码CT<0:5:High>指示的周期比低位码CT<0:5>指示的周期长。因此，第一频率倍减器1232可通过使用低位码CT<0:5>来使扩展周期更长。扩展周期可在码“1000000”指示的周期与码“1111111”指示的周期之间。
图17是用于描述图15的刷新信号的曲线图。
将参照图17中示出的曲线图来描述图15的刷新信号rs0可具有的操作周期。然而，为了便于描述，仅示出了信号D0至D2的波形，并且省略了剩余的信号D3至D7的波形。
曲线g10可指示扩展信号es0的波形。扩展信号es0的扩展周期可在“dp0”与“dp1”之间。扩展信号es0可在低位码CT<0:5:High>为“1000000”时具有周期“dp0”，并且可在低位码CT<0:5:High>为“1111111”时具有周期“dp1”。因为信号D0的波形与扩展信号es0的波形相同，所以曲线g10也指示信号D0的波形。也就是说，周期“dp0”可以是当低位码CT<0:5:High>为“1000000”并且信号D0被选择时的操作周期。此外，周期“dp1”可以是当低位码CT<0:5:High>为“1111111”并且信号D0被选择时的操作周期。
曲线g11可指示信号D1的波形。信号D1的周期可以是扩展信号es0具有的周期的两倍。也就是说，曲线g11的斜率可以是曲线g10的斜率的两倍。此外，曲线g12的斜率可以是曲线g11的斜率的两倍。信号D1的周期可在“dp1”与“dp2”之间。详细地，周期“dp1”可以是当低位码CT<0:5:High>为“1000000”并且信号D1被选择时的操作周期。此外，周期“dp2”可以是当低位码CT<0:5:High>为“1111111”并且信号D1被选择时的操作周期。
换言之，图15的第二频率倍减器1233可通过使用信号D0输出具有“dp0”与“dp1”之间的周期的刷新信号rs0，并且可通过使用信号D1输出具有在“dp1”与“dp2”之间的周期的刷新信号rs0。这表示信号D0至D7可被输出的周期的范围是连续的并且不重叠。也就是说，图13的周期调节电路1230可通过使用适当转换的低位码CT<0:5:High>，来进一步扩大刷新信号rs0可被输出的周期的范围。此外，周期调节电路1230可容易地调节刷新信号rs0的周期。在一个示例中，第二频率倍减器1233可通过由第一频率倍减器1232调节的低位码CT<0:5:High>的逻辑值来调节信号D0至D7的周期。
图18是用于描述图13的周期调节电路1230的操作的流程图。
在操作S510中，图13的振荡器1231可输出基本信号bs0。
在操作S515中，图13的第一频率倍减器1232可通过使用基本信号bs0来生成第一计数码Qcode<0:6>。
在操作S520中，图13的第一频率倍减器1232可将低位码CT<0:5:High>与第一计数码Qcode<0:6>进行比较。参照图14描述了低位码CT<0:5:High>，因此，将省略附加描述以避免冗余。
当低位码CT<0:5:High>与第一计数码Qcode<0:6>不匹配时，再次执行操作S515和操作S520。
当低位码CT<0:5:High>与第一计数码Qcode<0:6>匹配时，执行操作S525。在操作S525中，第一频率倍减器1232可输出扩展信号es0。
在操作S530中，图13的第二频率倍减器1233可通过使用扩展信号es0输出信号D0至D7。
在操作S540中，第二频率倍减器1233可对高位码DT<0:2>进行解码，并可生成选择码DT_sel<0:7>。
在操作S550中，第二频率倍减器1233可基于选择码DT_sel<0:7>选择信号D0至D7中的一个作为刷新信号rs0。
在操作S560中，第二频率倍减器1233可输出选择的刷新信号rs0。
图19是用于描述根据发明构思的实施例的电子装置10000的操作的框图。
电子装置10000可包括主机2000和存储器装置1000。例如，电子装置10000可以是包括主机2000和存储器装置1000两者的单个系统。可选地，电子装置10000的主机2000和存储器装置1000可分别利用单独的装置来实现。存储器装置1000可与图2的存储器装置1000提供基本上相同的操作。
例如，主机2000可以是电子装置或者包括通用处理器或应用处理器的处理器电路。在一些实施例中，主机2000可以是下面的包括一个或多个处理器的计算装置：个人计算机、外围装置、数码相机、个人数字助理(PDA)、便携式媒体播放器(PMP)、智能电话、平板计算机或可穿戴装置。然而，以上示例不限制发明构思。
存储器装置1000可利用包括易失性存储器和/或非易失性存储器的任何存储介质来实现。例如，存储器装置1000可包括动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、晶闸管RAM(TRAM)、零电容器RAM(Z-RAM)、双晶体管RAM(TTRAM)、磁阻RAM(MRAM)、无缓冲双列直插式存储器模块(UDIMM)、寄存式DIMM(RDIMM)、低负载DIMM(LRDIMM)、非易失性DIMM(NVDIMM)等。以上仅是用于帮助理解发明构思的示例，而不意在限制发明构思。
存储器装置1000可与主机2000通信。主机2000可控制存储器装置1000的刷新操作。详细地，主机2000可根据电子装置10000的电力条件输出用于改变存储器装置1000的温度-斜率数据的控制信号。因为温度-斜率数据的量相对小，所以存储器装置1000可在主机2000的控制下转换温度-斜率数据。存储器装置1000可在主机2000的控制下转换温度-斜率数据，使得温度-斜率数据指示新的对应关系。
因此，存储器装置1000可在由于电力问题而进一步减小刷新操作周期或进一步增加刷新操作温度的情况下，根据操作温度来调节操作周期。
根据发明构思的实施例，存储器装置可通过使用与操作周期相对于操作温度的变化的变化率相关联的温度-斜率数据，根据操作温度调节操作周期。也就是说，存储器装置可通过使用相对较少量的数据，根据操作温度来调节操作周期。
虽然已经参照发明构思的示例实施例描述发明构思，但是对于本领域普通技术人员将清楚的是，在不脱离如权利要求中阐述的发明构思的范围的情况下，可对其进行各种改变和修改。

Claims (16)

1.一种存储器装置，包括：
单元阵列；以及
周期计算电路，被配置为基于所述存储器装置的操作温度来计算将在单元阵列执行的刷新操作的操作周期，
其中，响应于操作温度低于第一温度，周期计算电路被配置为通过对第二斜率值至第n斜率值中的一个或多个斜率值进行积分来计算所述操作周期，第二斜率值至第n斜率值与按照从高到低的顺序排列的第二温度至第n温度一一对应，
其中，n是大于或等于2的自然数，
其中，第二斜率值至第n斜率值基于刷新操作的操作周期相对于第二温度至第n温度所属的多个温度范围中的每个温度范围的温度变化的变化率，并且
其中，所述一个或多个斜率值的数量是基于操作温度的。
2.根据权利要求1所述的存储器装置，其中，所述一个或多个斜率值中的多个第一斜率值相同，所述多个第一斜率值与第二温度至第n温度之中的属于同一温度范围的多个温度对应。
3.根据权利要求1所述的存储器装置，其中，响应于操作温度是第k温度，周期计算电路还被配置为通过对第二斜率值至第k斜率值进行积分来计算所述操作周期，
其中，第k温度是第二温度至第n温度中的一个，并且
其中，k是大于或等于2且小于或等于n的自然数。
4.根据权利要求1所述的存储器装置，还包括：
温度感测电路，被配置为感测操作温度并且生成与操作温度相关联的温度数据，
其中，周期计算电路还被配置为基于温度数据来将操作温度和第一温度进行比较。
5.根据权利要求1所述的存储器装置，其中，周期计算电路包括存储装置，并且
其中，存储装置包括温度-斜率数据，温度-斜率数据指示第二温度至第n温度与第二斜率值至第n斜率值之间的对应关系。
6.根据权利要求5所述的存储器装置，其中，周期计算电路还被配置为在存储器装置外部的主机的控制下转换温度-斜率数据，使得温度-斜率数据指示新的对应关系。
7.根据权利要求1、4、5和6中任意一项所述的存储器装置，其中，周期计算电路还被配置为输出指示由周期计算电路计算的所述操作周期的操作周期码，并且
其中，所述存储器装置还包括：
周期调节电路，被配置为基于操作周期码将具有基本周期的基本信号转换为具有所述操作周期的刷新信号。
8.根据权利要求7所述的存储器装置，其中，周期调节电路还被配置为：基于操作周期码的至少一个位生成第一转换操作周期码，并且基于操作周期码的剩余位中的至少一个生成第二转换操作周期码。
9.根据权利要求8所述的存储器装置，其中，周期调节电路包括：
第一计数器，被配置为接收基本信号并且输出计数码；
比较器，被配置为将计数码和第一转换操作周期码进行比较，并且输出扩展信号；
第二计数器，被配置为接收扩展信号并输出多个计数信号；以及
选择电路，被配置为基于第二转换操作周期码从所述多个计数信号之中选择具有所述操作周期的计数信号，并基于所述计数信号输出刷新信号。
10.根据权利要求9所述的存储器装置，其中，周期调节电路还被配置为：通过调节第一转换操作周期码的逻辑值来调节所述多个计数信号的周期。
11.一种存储器装置，包括：
单元阵列；以及
周期计算电路，被配置为基于所述存储器装置的操作温度来计算将在单元阵列执行的刷新操作的操作周期，
其中，周期计算电路包括：
码生成电路，被配置为输出第一温度码，并且随后响应于确定指示操作温度的操作温度码与第一温度码不匹配而输出第二温度码，其中，第一温度码指示的温度高于第二温度码指示的温度；
匹配电路，被配置为输出与第二温度码对应的斜率值，其中，斜率值与刷新操作的操作周期相对于第二温度码指示的温度所属的温度范围的温度变化的变化率相关联；以及
积分电路，被配置为通过将斜率值与对应于第一温度码的第一周期相加来计算与第二温度码对应的第二周期。
12.根据权利要求11所述的存储器装置，其中，指示斜率值的位的第一数量小于指示操作周期的位的第二数量。
13.根据权利要求11所述的存储器装置，其中，第二温度码的第一逻辑值大于第一温度码的第二逻辑值。
14.根据权利要求11所述的存储器装置，其中，匹配电路还被配置为：基于指示第二温度码与斜率值之间的对应关系的温度-斜率数据来获得斜率值。
15.一种存储器装置，包括：
单元阵列；以及
周期计算电路，被配置为基于所述存储器装置的操作温度来计算将在单元阵列执行的刷新操作的操作周期，
其中，周期计算电路包括：
比较器，被配置为响应于操作温度与第一温度不匹配而输出第一逻辑值的控制信号；
匹配电路，被配置为响应于操作温度与第一温度不匹配而输出与第二温度对应的斜率值，其中，斜率值与刷新操作的操作周期相对于第二温度所属的温度范围的温度变化的变化率相关联，其中，第二温度低于第一温度；以及
积分电路，被配置为响应于接收到第一逻辑值的控制信号，通过将斜率值与对应于第一温度的第一周期相加来计算与第二温度对应的第二周期。
16.根据权利要求15所述的存储器装置，其中，响应于操作温度与第二温度匹配，比较器还被配置为输出具有与第一逻辑值不同的第二逻辑值的控制信号，并且
其中，响应于接收到第二逻辑值的控制信号，积分电路还被配置为在输出指示第二周期的操作周期码之后被复位。
CN202010749109.0A 2019-10-30 2020-07-30 存储器装置 Active CN112750481B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0136697 2019-10-30
KR1020190136697A KR20210052710A (ko) 2019-10-30 2019-10-30 동작 온도에 기초하여 동작 주기를 조절하는 메모리 장치

Publications (2)

Publication Number Publication Date
CN112750481A CN112750481A (zh) 2021-05-04
CN112750481B true CN112750481B (zh) 2024-08-06

Family

ID=75645346

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010749109.0A Active CN112750481B (zh) 2019-10-30 2020-07-30 存储器装置

Country Status (3)

Country Link
US (1) US11024359B2 (zh)
KR (1) KR20210052710A (zh)
CN (1) CN112750481B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11940831B2 (en) * 2021-12-07 2024-03-26 Infineon Technologies LLC Current generator for memory sensing
CN114837982B (zh) * 2022-06-10 2024-02-09 重庆蓝岸科技股份有限公司 风扇散热最佳控制方法及系统

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101075478A (zh) * 2006-05-19 2007-11-21 富士通株式会社 半导体存储器和刷新周期控制方法
CN103426468A (zh) * 2012-05-17 2013-12-04 三星电子株式会社 半导体存储器件及其操作方法、存储器系统

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3712537B2 (ja) 1998-08-06 2005-11-02 富士通株式会社 温度検出回路、温度検出回路の校正方法、及び、半導体記憶装置
US6531911B1 (en) * 2000-07-07 2003-03-11 Ibm Corporation Low-power band-gap reference and temperature sensor circuit
US7583551B2 (en) * 2004-03-10 2009-09-01 Micron Technology, Inc. Power management control and controlling memory refresh operations
KR20050118952A (ko) * 2004-06-15 2005-12-20 삼성전자주식회사 히스테리리스 특성을 갖는 온도 감지 회로
KR100610011B1 (ko) 2004-07-29 2006-08-09 삼성전자주식회사 셀프 리프레쉬 주기 제어회로
US7200062B2 (en) 2004-08-31 2007-04-03 Micron Technology, Inc. Method and system for reducing the peak current in refreshing dynamic random access memory devices
KR100652422B1 (ko) 2005-08-10 2006-12-01 삼성전자주식회사 온-칩 온도 센서 및 온도 검출 방법, 이를 이용한 리프레쉬제어 방법
US7522464B2 (en) 2006-07-26 2009-04-21 Zmos Technology, Inc. Dynamic memory refresh configurations and leakage control methods
US7894289B2 (en) 2006-10-11 2011-02-22 Micron Technology, Inc. Memory system and method using partial ECC to achieve low power refresh and fast access to data
US8572333B2 (en) 2008-12-30 2013-10-29 Micron Technology, Inc. Non-volatile memory with extended operating temperature range
KR102276249B1 (ko) * 2014-06-18 2021-07-12 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법
KR102373543B1 (ko) * 2015-04-08 2022-03-11 삼성전자주식회사 멀티칩 패키지에서 온도 편차를 이용하여 동작 제어하는 방법 및 장치
KR20170040838A (ko) 2015-10-05 2017-04-14 에스케이하이닉스 주식회사 반도체장치
KR102427894B1 (ko) 2016-03-17 2022-08-03 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
KR102408867B1 (ko) * 2017-12-20 2022-06-14 삼성전자주식회사 반도체 메모리 장치, 메모리 시스템 및 반도체 메모리 장치의 동작 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101075478A (zh) * 2006-05-19 2007-11-21 富士通株式会社 半导体存储器和刷新周期控制方法
CN103426468A (zh) * 2012-05-17 2013-12-04 三星电子株式会社 半导体存储器件及其操作方法、存储器系统

Also Published As

Publication number Publication date
US11024359B2 (en) 2021-06-01
US20210134357A1 (en) 2021-05-06
CN112750481A (zh) 2021-05-04
KR20210052710A (ko) 2021-05-11

Similar Documents

Publication Publication Date Title
US10090281B2 (en) Method and device for controlling operation using temperature deviation in multi-chip package
KR102399475B1 (ko) 리프레쉬 콘트롤러 및 이를 포함하는 메모리 장치
US9466351B2 (en) Semiconductor memory device and method for refreshing memory cells
KR102315277B1 (ko) 리프레쉬 특성이 개선된 반도체 메모리 장치
US9275717B2 (en) Refresh address generator, volatile memory device including the same and method of refreshing the volatile memory device
US9620193B2 (en) Semiconductor memory devices, memory systems including refresh control circuit and method of performing weak refresh operation on the weak pages thereof
US9336851B2 (en) Memory device and method of refreshing in a memory device
CN109841247B (zh) 具有电阻式存储器件的存储系统及其操作方法
CN110415752B (zh) 用于控制刷新操作的存储器控制器及包括其的存储系统
CN112750481B (zh) 存储器装置
US9129704B2 (en) Semiconductor memory devices and semiconductor systems including the same
CN107430885B (zh) 用于刷新储存元件的系统和方法
KR20180022016A (ko) 반도체장치
CN106782633B (zh) 动态随机存取存储器，储存数据及读取和刷新的方法
JPWO2018163252A1 (ja) 半導体記憶システム
US10153033B2 (en) Semiconductor devices
JP2012069102A (ja) 不揮発性メモリの読み出し動作変更
US20130235685A1 (en) Semiconductor memory device and method of screening the same
US10439632B2 (en) Reference voltage generator and semiconductor device including the same
KR102298776B1 (ko) 반도체장치
US11804254B2 (en) Memory device and method of refreshing memory device based on temperature
US9218867B2 (en) Memory device and memory system with sensor
WO2024159565A1 (zh) 地址选择电路、地址选择方法、刷新控制电路和存储系统
JP4100403B2 (ja) 半導体メモリ装置におけるリフレッシュ制御および内部電圧の生成
JP4207905B2 (ja) 半導体メモリ装置におけるリフレッシュ制御および内部電圧の生成

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant