JP2012069102A - 不揮発性メモリの読み出し動作変更 - Google Patents

Abstract

【課題】不揮発性メモリが揮発性メモリに競争し得るように、不揮発性メモリデバイスのメモリアクセス時間を削減する。
【解決手段】読み出しアクセス１００の特定部分が実行される順番を変更することによって、読み出しアクセスを変更する。プレアクティブコマンドは、ロウアドレス書き込み動作１３０から構成される。アクティベートコマンドは、読み出しコマンドを導出する多数の動作から構成される。矢印１５０は、ビット線プレチャージ及びカラム選択動作１３６が、アクティベートコマンドからプレアクティブコマンドに移動されることを示す。このような移動は、プレアクティブコマンドの持続期間を延長するが、アクティベートコマンドの持続期間を短縮する。実行されたアクティベートコマンドの数が実行されたプレアクティブコマンドの数よりも大きい場合、読み出しアクセスの持続期間を短縮する。
【選択図】図１

Description

ここに開示される主題は、不揮発性メモリの読み出し動作処理に関する。

メモリデバイスは、いくつか例を挙げると、コンピュータ、携帯電話、ＰＤＡ、情報ロガー、及びナビゲーション装置等の多様な電子機器に用いられる。このような電子機器の中で、いくつか例を挙げると、ＮＡＮＤまたはＮＯＲフラッシュメモリ、ＳＲＡＭ、ＤＲＡＭ、及び相変化メモリ等の様々な型式の不揮発性メモリデバイスが用いられてもよい。揮発性メモリは、不揮発性メモリに比べて、揮発性メモリへの電力が中断されると、揮発性メモリは記憶した情報を保持し得ない欠点があると一般に考えられる場合がある。このような起こり得る不利益にも拘らず、例えばＳＲＡＭまたはＤＲＡＭ等の揮発性メモリは、プログラム動作／読み出し動作／消去動作を不揮発性メモリよりも高速に処理することが一般に可能である。従って、揮発性メモリは、電子機器の用途においてメモリ速度が比較的重要に考慮される場合、不揮発性メモリに代わって選択されてもよい。それゆえ、不揮発性メモリが揮発性メモリに益々競争し得るように、不揮発性メモリの速度を改良する要望が広くある。

非限定的かつ非除外的な実施形態について、以下に図を参照して記載する。特に明示がない限り、類似の番号は様々な図を通して類似の部分を示す。

図１は、一実施形態に係るメモリデバイスの読み出しアクセスのタイミングを示す図である。 図２は、他の実施形態に係るメモリデバイスの読み出しアクセスのタイミングを示す図である。 図３は、一実施形態に係るメモリデバイスの一部を概略的に示すブロック図である。 図４は、一実施形態に係るメモリデバイスの異なる読み出しアクセス動作のタイミングを示す図である。 図５は、他の実施形態に係るメモリデバイスの一部を概略的に示すブロック図である。 図６は、更に他の実施形態に係るメモリデバイスの読み出しアクセスのタイミングを示す図である。 図７は、一実施形態に係るコンピュータシステム及びメモリデバイスを概略的に示す図である。

本明細書全体を通して、「一実施形態」または「実施形態」を参照することは、特別な特徴、構造、特性が、請求項に記載された主題の少なくとも一実施形態に含まれることを意味する。それゆえ、本明細書を通して様々な箇所における「一実施形態において」または「実施形態」という語句の出現は、必ずしも全てが同一の実施形態を参照しているものではない。更に、特定の特徴、構造、または特性は、１つまたは複数の実施形態において組み合わされてもよい。

本明細書に開示される実施形態は、例えば相変化メモリ（ＰＣＭ）等の不揮発性メモリデバイスのメモリアクセス時間を削減する技術を含む。１つのこのような技術は、標準読み出しアクセスの特定部分が実行される順番を変更することによって、標準読み出しアクセスを変更することを含んでもよい。例えば、このような特定部分は、以下に詳細に記載するように、読み出しアクセスのアクティベート（ａｃｔｉｖａｔｅ）段階に代わってプレアクティブ（ｐｒｅａｃｔｉｖｅ）段階において実行されてもよい。一実装において、このような標準読み出しアクセスは、例えば、電子機器技術評議会（ＪＥＤＥＣ）規格資料出版物（例えば、低消費電力ダブルデータレート２（ＬＰＤＤＲ２）、ＪＥＳＤ２０９−２Ｂ、２０１０年２月参照）等の当業者に公知な多数の出版物に記載される場合がある。他の出版物及び／または規格資料は、下記の標準読み出し処理について記載してもよいが、このような標準読み出し処理は「ＬＰＤＤＲ２規格」と呼ばれるであろう。他の中で、ＬＰＤＤＲ２規格は、例として挙げると、プレアクティブコマンド、アクティベートコマンド、読み出しコマンド、及び書き込みコマンド等、多数のメモリデバイス関連コマンドを明らかにする。このようなコマンドは、例えば、ＬＰＰＤＲ２規格の第２．１１．１章において詳細に記載される。メモリデバイスから読み出す処理の特定の実装において、プレアクティブコマンドは、少なくともロウアドレスの一部をロウアドレスバッファに書き込む処理を含んでもよい。プレアクティブコマンド完了に続いて、アクティベートコマンドは、例えば、カラムアドレス書き込みコマンド、ロウデコード選択処理、及び、カラムデコード選択及びビット線プレチャージ処理を開始してもよい。このようなアクティベートコマンドが完了した上で、メモリコントローラは読み出しコマンドを開始してもよい。特定の実装において、ＪＥＤＥＣ規格によって特定されたアクティベートコマンド中に生じるカラムデコード選択及びビット線プレチャージ処理は、代わりにプレアクティブコマンド中に実行されてもよい。カラムデコード選択及びビット線プレチャージ処理は、読み出しアクセスの内部感知時間に最も関連性のある寄与体の１つから構成されるので、処理順序のこのような再配列は、以下に詳細に記載されるように、メモリアクセス時間を削減させる場合がある。このような再配列はプレアクティブ段階を実行する時間を増加させるかもしれないが、アクティベート段階（短縮された持続期間を持つ）は、プレアクティブ段階よりも読み出しアクセス中に比較的頻繁に生じる場合がある。それゆえ、読み出しアクセスを実行する時間における正味の削減は、プレアクティブ段階が延長される場合でさえ、アクティベート段階を短縮することが生じる場合がある。例えば、複数の読み出しアクセス動作が、メモリアレイの特定部分にアクセスするアドレスを伴う（例えば、アクセスがロウの特定グループに対して局所的である）場合、単一のプレアクティブコマンドが、全てのこのような読み出しアクセス動作に適用されてもよい。従って、読み出しアクセスの持続期間は、読み出しアクセスに含まれた１つまたは複数のアクティベートコマンドを実行するために必要な時間を短縮することによって短縮されてもよい。このようなことは、プレアクティブコマンドを実行する時間が、例えば短縮されたアクティベートコマンドに応答して増加する場合でさえあり得る。

一実施形態において、不揮発性メモリデバイスの読み出しアクセスのメモリアクセス時間を削減する方法は、（例えば、ＬＰＤＤＲ２規格で）ロウアドレス書き込み動作を含むプレアクティブコマンドを実行することと、（例えば、ロウアドレス書き込み動作をプレアクティブコマンド中に実行された唯一の動作として特定するＬＰＤＤＲ２規格とは対照的に）アクティベートコマンドに他の方法で割り当てられた少なくとも１つの動作を実行することとを含んでもよい。すなわち、ＬＰＤＤＲ２規格に従うアクティベートコマンド段階において特定の動作を実行する代わりに、このような特定の動作はプレアクティブコマンドにおいて代わって適用されてもよい。一実装において、このような特定の動作は、ビット線プレチャージ及びカラム選択動作から構成されてもよい。それゆえ、ＬＰＤＤＲ２規格とは対照的に、アクティベートコマンドは、ビット線プレチャージ及びカラム選択動作に続いて生じてもよい。このようなメモリデバイスを読み出す動作の再配列は、以下に記載するように、メモリデバイスの内部メモリアドレスのアドレスビット順を再配列するとともに、ロウアドレス書き込み動作に内部メモリアドレスを組み込むことによって実装されてもよい。勿論、読み出しアクセスのこのような詳細は単に例示であって、請求項の主題はそのように限定されるものではない。

一実施形態において、読み出しアクセスのメモリアクセス時間が削減されたメモリデバイスは、メモリアレイにアクセスする読み出しアクセスを実行するメモリコントローラから構成されてもよい。このようなメモリコントローラは、（例えば、ＬＰＤＤＲ２規格で）ロウアドレス書き込み動作を実行するとともに（例えば、ＬＰＤＤＲ２規格とは対照的に）アクティベートコマンドに他の方法で割り当てられた少なくとも１つの特定動作を実行するプレアクティブコマンドを開始してもよい。上に記載したように、少なくとも１つの特定の動作は、ビット線プレチャージ及びカラム選択動作から構成されてもよい。一実装において、以下に議論されるように、メモリデバイスの一部は、内部メモリアドレスのアドレスビット順を再配列するように対応されてもよく、内部メモリアドレスをロウアドレス書き込み動作に組み込んでもよい。

図１は、一実施形態に係るメモリデバイスの読み出しアクセス１００のタイミングを示す図である。例えば、このような読み出しアクセスの詳細は、上に記載されたＬＰＤＤＲ２規格によって特定されてもよい。このような場合、読み出しアクセスの開始部分は、アクティベートコマンドが後続するプレアクティブコマンドを含んでもよい。持続期間１１０は、プレアクティブコマンドの開始からアクティベートコマンドの開始までのタイムスパンから構成されてもよい。持続期間１２０は、下記に説明されるように、アクティベートコマンド開始から後続の読み出しコマンド開始までのタイムスパンから構成されてもよい。特に、プレアクティブコマンドは、ロウアドレス書き込み動作１３０から構成されてもよい。その間に、アクティベートコマンドは、読み出しコマンドを導出する多数の動作から構成されてもよい。特に、アクティベートコマンドは、カラムアドレス書き込み動作１３２、ロウデコード選択１３４、ビット線プレチャージ及びカラム選択動作１３６、増幅評価１３８、及び他の内部メモリ動作１４０から構成されてもよい。例えば、内部メモリ動作１４０は、以下に記載されるように、他のものの中でセンスアンプからロウデータバッファへの情報伝達から構成されてもよい。矢印１５０は、ビット線プレチャージ及びカラム選択動作１３６が、以下に議論されるように、アクティベートコマンドからプレアクティブコマンドに移動されることを特徴とする実装を表わす。勿論、このようなタイミングを示す図は単に例示であって、請求項の主題はこの点に限定されるものではない。

図２は、他の実施形態に係るメモリデバイスの読み出しアクセス２００のタイミングを示す図である。例えば、このような読み出しアクセスの部分の詳細は、上に述べたＬＰＤＤＲ２によって特定されてもよい。しかしながら、以下に詳細に記載されるように、このような読み出しアクセスの他の部分は、ＬＰＤＤＲ２規格によって特定された部分とは異なってもよい。読み出しアクセス１００のように、読み出しアクセスの開始部分は、アクティベートコマンドが後続するプレアクティブコマンドを含んでもよい。持続期間２１０は、プレアクティブコマンド開始からアクティベートコマンド開始までのタイムスパンから構成されてもよい。持続期間２２０は、下記に説明するように、アクティベートコマンド開始から後続する読み出しコマンド開始までのタイムスパンから構成されてもよい。特に、かつ、読み出しアクセス１００とは対照的に、プレアクティブコマンドは、ロウアドレス書き込み動作２３０と、ビット線プレチャージ及びカラム選択動作２３６とから構成されてもよい。その間に、アクティベートコマンドは、読み出しコマンドを導出する（例えば、読み出しアクセス１００のアクティベートコマンドに対して）低減された数の動作から構成されてもよい。特に、アクティベートコマンドは、例えば、カラムアドレス書き込み動作２３２、ロウデコード選択２３４、増幅評価２３８、及び他の内部メモリ動作２４０から構成されてもよい。ビット線プレチャージ及びカラム選択動作２３６は、読み出しアクセス２００においてアクティベートコマンドからプレアクティブコマンドに移動されたが、プレアクティブコマンドとアクティベートコマンドとを足した全持続期間は、読み出しアクセス１００から変更されないままであってもよい。すなわち、持続期間２１０及び２２０の合計から構成される持続期間２２５は、持続期間１１０及び１２０の合計から構成される全持続期間１２５（図１）から変更されないままであってもよい。詳細には、このようなビット線プレチャージ及びカラム選択動作２３６の移動は、プレアクティブコマンド（持続期間２１０）の持続期間を対応するように延長しながら、アクティベートコマンド（持続期間２２０）の持続期間を短縮した。以下に詳細に議論されるように、短縮されたアクティベートコマンド持続期間２２０は、例えば、実行されたアクティベートコマンドの数が実行されたプレアクティブコマンドの数よりも大きい場合、読み出しアクセスの持続期間の短縮を導出してもよい。

図３は、一実施形態に係るメモリデバイスの一部３００を示すブロック図である。例えば、ＬＰＤＤＲ２不揮発性メモリデバイスは、プレアクティブコマンド、アクティベートコマンド、及び読み出しコマンドを含む３段階のアドレッシングを用いてアクセスされてもよい。このような３段階のアドレッシングは、例えば、ＬＰＤＤＲ２の第２．１１．１章に詳細に記載されている。プレアクティブコマンドにおいて、ロウアドレスの一部は、セレクタ３１０（例えば、デマルチプレクサ）によって選択されたロウアドレスバッファ３２０の特定位置に記憶されてもよい。一実装において、ロウアドレスのこのような部分は、例えば、ロウアドレスの最上位ビットを含み得る上位のロウアドレス３０５から構成されてもよい。ロウアドレスバッファ３２０は、複数のロウアドレスバッファ（ＲＡＢ）位置ＲＡＢ０〜ＲＡＢ７を含んでもよいが、請求項の主題はそのように限定されるものではない。アクティベートコマンドにおいて、セレクタ３３０は、ロウアドレスの上位部分３３５を検索するように特定のＲＡＢを選択してもよい。その間に、ロウアドレスの下位部分は、メモリデバイスに与えられてもよいとともに、続いてメモリアレイ３４０の特定のロウを選択するためにロウアドレスの上位部分に結合されてもよい。特に、ロウアドレスの上位部分３３５は、プレアクティブコマンドにおいてロウデコーダ３４３に与えられてもよい一方で、下位のロウアドレスは、アクティベートコマンドにおいてカラムデコーダ３４７に与えられてもよい。アクティベートコマンドにおいてまた、下位のロウアドレスは、ロウデコーダ３４３に与えられてもよい。その結果、ロウアドレスに対応するメモリアレイ３４０の特定の１つまたは複数のメモリセルは、センスアンプ３５０を用いて読み出されてもよい。例えば、アクティベートコマンドは、セレクタ３６０によって選択されたロウデータバッファ３７０に、センスアンプ３５０を介して読み出しメモリのコンテンツを送信することを導びいてもよい。ロウデータバッファ３７０は、複数のロウデータバッファ（ＲＤＢ）位置ＲＤＢ０〜ＲＤＢ７を含んでもよいが、請求項の主題はそのように限定されるものではない。特定の実施例において、個々のＲＤＢ位置は、３２バイトから構成されてもよい。セレクタ３１０及び３８０によって選択された一対の｛ＲＡＢ，ＲＤＢ｝は、ロウバッファ（ＲＢ）を指してもよい。読み出しコマンドにおいて、セレクタ３６０及び３８０は特定のＲＤＢを選択してもよく、カラムアドレスは、例えば、読み出しバーストの開始アドレスを選択するためにメモリデバイスに与えられてもよい。ＲＡＢが既に所望の部分的なロウアドレスを含む場合、プレアクティブコマンドは任意であってもよい。同様に、所望のＲＤＢが既に所望のメモリコンテンツを含む場合、アクティベートコマンドは任意であってもよい。勿論、メモリデバイスの一部のこのような詳細は単に例示であって、請求項の主題はそのように限定されるものではない。

図４は、一実施形態に係るメモリデバイスの読み出しアクセス動作を比較するタイミングを示す図である。このような読み出しアクセス動作は、特定のコマンドのシーケンスから構成されてもよい。例えば、それぞれの読み出しアクセス動作のシーケンス４１０及び４２０は、シーケンス順にここにリストされた）プレアクティブコマンド、アクティベートコマンド、読み出しコマンド、第２のアクティベートコマンド、及び第２の読み出しコマンドから構成されてもよい。図４において、文字「Ｐ」のブロック記号はプレアクティブコマンドを表し、文字「Ａ」のブロック記号はアクティベートコマンドを表し、かつ、文字「Ｒ」のブロック記号は読み出しコマンドを表す。一実装において、シーケンス４１０は図１に示された実施形態に対応するが、シーケンス４２０は図２に示された実施形態に対応する。すなわち、シーケンス４１０のプレアクティブコマンド４３０は、アクティベートコマンド４３２に代わりに含まれているビット線プレチャージ及びカラム選択動作を含まない。このような場合、例えば、ＬＰＤＤＲ２規格を遵守してもよい。対照的に、シーケンス４２０のプレアクティブコマンド４４０は、ビット線プレチャージ及びカラム選択動作を含まず、それゆえ、アクティベートコマンド４４２に含まれない。このような場合、例えば、ＬＰＤＤＲ２規格の少なくとも一部に一致しない。その結果、アクティベートコマンド４４２のタイムスパンは、アクティベートコマンド４３２のタイムスパンより短くてもよい。トレードオフとして、プレアクティブコマンド４４０のタイムスパンは、プレアクティブコマンド４３０のタイムスパンよりも長くてもよい。すなわち、読み出しシーケンス４２０は、延長されたプレアクティブコマンドを持つ代償として短縮されたアクティベートコマンドを含む。しかしながら、読み出しアクセスが、実行されたプレアクティブコマンドの数よりも多い実行されたアクティベートコマンドを含む場合、このような読み出しアクセスは、全持続期間が短縮される利益を実現する場合がある。特に、シーケンス４２０は、１つのプレアクティブコマンド４４０と、２つのアクティベートコマンド４４２及び４４６とを含み、シーケンス４１０に比べて時間の削減を導びく。ここで、シーケンス１１０はまた、１つのプレアクティブコマンド４３０と、２つのアクティベートコマンド４３２及び４３６とを含む。しかし、シーケンス４１０において比較的長いアクティベートコマンドが２回生じるため、シーケンス４１０は、１つの比較的長いプレアクティブコマンドだけを持つシーケンス４２０より長くてもよい。シーケンス４１０において持続期間４３０及び４３２の合計から構成される持続期間４２５は、持続期間４２５が持続期間４４０及び４４２の合計から構成されるシーケンス４２０においてと同じままでもよい。すなわち、ビット線プレチャージ及びカラム選択動作は、シーケンス４２０においてアクティベートコマンドからプレアクティブコマンドに移動しているが、プレアクティブコマンドとアクティベートコマンドを足した全持続期間は、シーケンス４１０の場合と不変なままであってもよい。

まさに記載されたように、読み出しアクセス動作は、例えば、シーケンス４１０及び４２０においてと同様に、プレアクティブコマンド数より大きいアクティベートコマンド数を含んでもよい。すなわち、プレアクティブコマンドは、各メモリアクセスに生じる必要はない。このようなことは、例えば、ロウアドレスの上位部分が複数の読み出しアクセス動作と同じ場合であってもよい。例えば、上で議論したように、複数の読み出しアクセス動作が、メモリアレイの特定部分にアクセスするアドレスを伴う（例えば、アクセスがロウの特定グループに対して局所的である）場合、単一のプレアクティブコマンドが全てのこのような読み出しアクセス動作に適用されてもよい。従って、読み出しアクセスの持続期間は、読み出しアクセスに含まれた１つまたは複数のアクティベートコマンドを実行するために必要な時間を短縮することによって短縮されてもよい。このようなことは、プレアクティブコマンドを実行するのに必要な時間が、例えば、短縮されたアクティベートコマンドに応答して増加した場合であってさえよい。図４に示していないが、任意の数の読み出しコマンド、アクティベートコマンド、及びプレアクティブコマンドは、読み出しシーケンス４１０及び４２０のそれぞれの読み出しコマンド４３８及び４４８に続いて生じてもよい。勿論、読み出しアクセス動作のこのような詳細は単に例示であって、請求項の主題はこの点に限定されるものではない。

図５は、他の実施形態に係るメモリデバイスの一部５００を示すブロック図である。図３に示された場合と同様に、例えば、メモリデバイスは、プレアクティブコマンド、アクティベートコマンド、及び読み出しコマンドを含む３段階のアドレッシングを用いてアクセスされてもよいＬＰＤＤＲ２不揮発性メモリデバイスから構成されてもよい。しかしながら、図３に示された場合とは対照的に、プレアクティブコマンドにおいて、ロウアドレスは、セレクタ５１０（例えば、マルチプレクサ）によって選択されたロウアドレスバッファ５２０の特定位置に記憶されてもよい。特定の実装において、ロウアドレスのこのような位置は、例えば、ロウアドレスの最上位ビットを含み得る上位のロウアドレス５０５から構成されてもよい。ロウアドレスバッファ５２０は、複数のロウアドレスバッファ（ＲＡＢ）位置ＲＡＢ０〜ＲＡＢ７を含んでもよいが、請求項の主題はそのように限定されるものではない。アクティベートコマンドにおいて、セレクタ５３０は、ロウアドレスの上位部分５３５を検索するように特定のＲＡＢを選択してもよい。その間に、図３に示された場合と対照的に、ロウアドレスの下位部分は、メモリデバイスに与えられてもよいとともに、メモリアレイ５４０から特定のロウを選択するように、ロウアドレスの上位部分に結合されてもよい。特に、ロウアドレスの上位部分５３５は、プレアクティブコマンドにおいてカラムデコーダ５４７に与えられてもよい一方で、下位のロウアドレスは、アクティベートコマンドにおいてロウデコーダ５４３に与えられてもよい。また、アクティベートコマンドにおいて、上位のロウアドレスは、ロウデコーダ５４３に与えられてもよい。その結果、ロウアドレスに対応するメモリアレイ５４０における特定の１つまたは複数のメモリセルは、センスアンプ５５０を用いて読み出されてもよい。例えば、アクティベートコマンドは、セレクタ５６０によって選択されたロウデータバッファ５７０に、センスアンプ５５０を介して読み出しメモリのコンテンツを送信することを導びいてもよい。メモリデバイスの一部３００の場合と同様に、複数のロウデータバッファ（ＲＤＢ）部分ＲＤＢ０〜ＲＤＢ７を含んでもよいが、請求項の主題はそのように限定されるものではない。一実施例において、個々のＲＤＢ部分は、３２バイトから構成されてもよい。セレクタ５６０及び５８０によって選択された一対の｛ＲＡＢ，ＲＤＢ｝は、ロウバッファ（ＲＢ）を指してもよい。読み出しコマンドにおいて、セレクタ５６０及び５８０は、特定のＲＤＢを選択してもよく、カラムアドレスは、例えば、読み出しバーストの開始アドレスを選択するようにメモリデバイスに与えられてもよい。メモリデバイスの一部３００の場合と同様に、ＲＡＢが既に所望の部分的なロウアドレスを含む場合、プレアクティブコマンドは任意であってもよい。ＲＡＢが既に所望のメモリコンテンツを含む場合、アクティベートコマンドは、任意であってもよい。一実装において、プレアクティブコマンドとアクティベートコマンドとの間のタイムスパンは、例えば、３つのクロック周期（例えば、不揮発性メモリデバイスＤＤＲ８００に対して約７．５ｎｓ）に等しい最小値を持ってもよい。アクティベートコマンドと読み出しコマンドとの間のタイムスパンは、例えば、不揮発性メモリデバイスＤＤＲ８００に対して約８０ｎｓであってもよいが、請求項の主題はそのように限定されるものではない。

図６は、上に記載した実施形態の特定の実装に係るメモリデバイスの読み出しアクセス６００のタイミングを示す図である。このような読み出しアクセスは、例えば、図２に示した読み出しアクセス２００と類似していてもよい。時間６１０において、メモリコントローラ（図示せず）は、読み出しアクセス６００を開始するようにプレアクティブコマンド６２０を開始してもよい。このようなプレアクティブコマンド期間（例えば、時間６１０から時間６４０まで）中に、動作ｐｒｅｄｅｃ ＣＯＬ ＡＤＤ、ＣＯＬ冗長計算、及び／またはビット線プレチャージが実行されてもよい。例えば、ｐｒｅｄｅｃ ＣＯＬ ＡＤＤ動作は、バイナリコードを物理的なコードに変換することを伴ってもよい。対照的に、このような動作は、ＪＥＤＥＣ規格に従うアクティベートコマンド６３０において実行されてもよい。勿論、読み出しアクセスのこのような詳細は単に例示であって、請求項の主題はこの点に制限されるものではない。

図７は、メモリデバイス７１０を含むコンピュータシステム７００の実施形態例を概略的に示す図である。コンピュータデバイス７０４は、メモリデバイス７１０を管理するように設定可能な任意の典型的なデバイス、装置、または機械であってよい。メモリデバイス７１０は、メモリコントローラ７１５及びメモリ７２２を含んでもよい。例示であって限定されるものではないが、コンピュータデバイス７０４は、例えば、デスクトップコンピュータ、ラップトップコンピュータ、ワークステーション、サーバデバイス、またはこれらと類似するような１つまたは複数のコンピュータデバイス及び／またはプラットフォームと、例えば、携帯情報端末、モバイル通信デバイス、またはこれらと類似するような１つまたは複数のパーソナルコンピュータデバイスまたは通信デバイス及び／または装置と、例えば、データベースまたはデータ記憶サービスプロバイダ／システムのようなコンピュータシステム及び／または提携サービスプロバイダ性能と、及び／またはこれらの任意の組み合わせとを含んでもよい。

一実施形態において、コンピュータデバイス７０４は、バス７４０及びホストまたはメモリコントローラ７１５を通してメモリ７２２に動作的に連結される少なくとも１つの処理ユニット７２０を含んでもよい。処理ユニット７２０は、データ計算手順またはデータ計算処理の少なくとも一部を実行するように設定可能な一以上の回路を表す。例示であって限定されるものではないが、処理ユニット７２０は、１つまたは複数のプロセッサ、コントローラ、マイクロプロセッサ、マイクロコントローラ、アプリケーション専用集積回路、デジタル信号プロセッサ、プログラマブル論理デバイス、フィールド・プログラマブル・ゲートアレイ、及びこれらと類似するもの、またはこれらの任意の組み合わせを含んでもよい。処理ユニット７２０は、例えば、読み出し、書き込み、及び／または消去等のメモリ関連動作を処理するように、メモリコントローラ７１５と通信してもよい。処理ユニット７２０は、メモリコントローラ７１５と通信するように適合されたオペレーティングシステムを含んでもよい。このようなオペレーティングシステムは、例えば、バス７４０上でメモリコントローラ７１５に送信されるコマンドを生成することができる。このようなコマンドは、例えば、読み出しコマンド／書き込みコマンドを含んでもよい。

メモリ７２２は、任意のデータストレージ機構を表す。メモリ７２２は、例えば、一次メモリ７２４及び／または二次メモリ７２６を含んでもよい。特定の実装において、メモリ７２２は、上に記載したように、不揮発性メモリの少なくとも一部を含むメインメモリから構成されてもよい。メモリ７２２もまた、不揮発性メモリの少なくとも一部を同様に含み得るキャッシュメモリから構成されてもよい。特に、一次メモリ７２４は、例えば、ランダムアクセスメモリ、リードオンリメモリ等を含んでもよい。この例示は処理ユニット７２０から離れて説明したが、一次メモリ７２４の全部または一部は処理ユニット７２０内に備えられていてもよく、あるいは処理ユニット７２０と同じ場所に設置されているか、または処理ユニット７２０に連結されてもよいと理解されるべきである。

一実施形態によれば、メモリ７２２の１つまたは複数の部分は、特定の状態のメモリ７２２によって表されたようなデータ及び／または情報を表す信号を記憶してもよい。例えば、データ及び／または情報を表す電気信号は、データ及び／または情報をバイナリ情報（例えば、１及び２）として表すように、メモリ７２２のこのような部分の状態に影響を与えるか、または変更することによって、メモリ７２２の一部に「記憶」されてもよい。それ自体として、特定の実装において、データ及び／または情報を表す信号を記憶するためのメモリの一部のこのような状態変化は、メモリ７２２を異なる状態または異なるものに変形することを構成する。

二次メモリ７２６は、例えば、一次メモリと同一型式のメモリもしくは類似型式のメモリ、及び／または、例えば、ＰＣＭ、ディスクドライブ、光学ディスクドライブ、テープドライブ、固体状態記憶ドライブ等の１つまたは複数のデータ記憶装置もしくはシステムを含んでもよい。所定の実現例において、二次メモリ７２６は動作可能的にコンピュータ可読媒体７２８から受信可能であってもよく、もしくは、コンピュータ可読媒体７２８に連結するように構成可能であってもよい。コンピュータ可読媒体７２８は、例えば、システム７００における１つまたは複数のデバイスに対するデータ、コード、及び／または命令を送ることができ、かつ／または、こうしたデータ、コード、及び／または命令をアクセス可能にすることができる任意の媒体を含むことができる。

一実施形態において、システム７００は、メモリセルアレイから構成されるメモリデバイスを含んでもよく、メモリデバイスは更に、メモリセルにアクセスするように読み出しアクセスを実行するとともに、ロウアドレス書き込み動作及びアクティベートコマンドに割り当てられた少なくとも１つの動作を含むようにプレアクティブコマンドを開始するメモリコントローラ７１５から構成されることを特徴とする。システム７００は更に、１つまたは複数のアプリケーションをホストするとともに、メモリデバイスのメモリセルにアクセスを与えるようにメモリコントローラ７１５に読み出しコマンドを開始する処理ユニット７２０を含んでもよい。

コンピュータデバイス７０４は、例えば、入力／出力７３２を含んでもよい。入力／出力７３２は、人及び／または機械の入力を受入れるように構成可能な、または導入するように構成可能な１つまたは複数のデバイスまたは機能、及び／または、人及び／または機械の出力を送出するように構成可能な、または提供するように構成可能な１つまたは複数のデバイスまたは機能を表す。例示であって限定されるものではないが、入力／出力デバイス７３２は、動作可能に構成されたディスプレイ、スピーカー、キーボード、マウス、トラックボール、タッチスクリーン、データポート等を含んでもよい。

現時点で考えられる実施形態例について説明して述べてきたが、請求項の主題から逸脱することなく、他の様々な変更がなされてもよく、均等なものに置換されてもよいと当業者に理解され得るものである。従って、本明細書に開示された主要概念から逸脱することなく、特定の状況を請求項の主題の教示に適用するように多くの変更がなされてもよい。それゆえ、請求項の主題が開示された特定の実施形態に限定されることはないと示され、そのような請求項の主題はまた、添付の特許請求の範囲に含まれる全ての実施形態及びそれらの均等物を包含するものであると示されている。

Claims (20)

1. ロウアドレス書き込み動作と、そうでなければアクティベートコマンドに割り当てられる少なくとも１つの動作と
   を含むようにプレアクティブコマンドを実行することによって、
   メモリアレイにアクセスするために読み出し動作を実行するステップを具備することを特徴とする方法。
2. そうでなければ前記アクティベートコマンドに割り当てられる前記少なくとも１つの動作は、ビット線プレチャージ及びカラム選択動作を備えることを特徴とする請求項１に記載の方法。
3. 前記アクティベートコマンドは、ビット線プレチャージ及びカラム選択動作を含まないことを特徴とする請求項１に記載の方法。
4. ビット線プレチャージ及びカラム選択動作の後に、前記アクティベートコマンドを実行するステップを更に含むことを特徴とする請求項１に記載の方法。
5. 内部メモリアドレスのアドレスビット順を再配列するステップと、
   前記ロウアドレス書き込み動作に前記内部メモリアドレスを組み込むステップと
   を更に備えることを特徴とする請求項１に記載の方法。
6. 前記プレアクティブコマンドに第１のメモリアドレスを与えるステップと、
   前記ビット線プレチャージ及びカラム選択動作に前記第１のメモリアドレスを組み込むステップと、
   前記アクティベートコマンドに第２のメモリアドレスを与えるステップと、
   ロウ選択動作に前記第２のメモリアドレスを組み込むステップと
   を更に備えることを特徴とする請求項１に記載の方法。
7. 前記メモリアレイは、低消費電力ダブルデータレート（ＬＰＤＤＲ２）メモリアレイを備えることを特徴とする請求項１に記載の方法。
8. メモリアレイにアクセスするために読み出し動作を実行するメモリコントローラを具備してなり、
   前記メモリコントローラは更に、ロウアドレス書き込み動作と、アクティベートコマンドに割り当てられる少なくとも１つの動作とを含むためにプレアクティブコマンドを実行するように適合されていることを特徴とするメモリデバイス。
9. 前記アクティベートコマンドに割り当てられる前記少なくとも１つの動作は、ビット線プレチャージ及びカラム選択動作を備えることを特徴とする請求項８に記載のメモリデバイス。
10. 前記アクティベートコマンドは、ビット線プレチャージ及びカラム選択動作を含まないことを特徴とする請求項８に記載のメモリデバイス。
11. 前記メモリコントローラは、ビット線プレチャージ及びカラム選択動作の後に、前記アクティベートコマンドを実行するように適合されていることを特徴とする請求項８に記載のメモリデバイス。
12. 前記メモリコントローラは、
    内部メモリアドレスのアドレスビット順を再配列するとともに、
    前記ロウアドレス書き込み動作に前記内部メモリアドレスを組み込むように
    を更に適合されていることを特徴とする請求項８に記載のメモリデバイス。
13. 前記メモリコントローラは、
    前記プレアクティブコマンドに第１のメモリアドレスを与え、
    前記ビット線プレチャージ及びカラム選択動作に前記第１のメモリアドレスを組み込み、
    前記アクティベートコマンドに第２のメモリアドレスを与え、かつ、
    ロウ選択動作に前記第２のメモリアドレスを組み込むように
    更に適合されていることを特徴とする請求項８に記載のメモリデバイス。
14. 前記メモリアレイは、低消費電力ダブルデータレート（ＬＰＤＤＲ２）メモリアレイを備えることを特徴とする請求項８に記載のメモリデバイス。
15. メモリセルアレイを備えるメモリデバイスと、
    １つまたは複数のアプリケーションをホストするとともに、前記メモリデバイスの前記メモリセルにアクセスを与えるように前記メモリコントローラに前記読み出しコマンドを開始するプロセッサと
    を具備してなり、前記メモリデバイスは更に、
    前記メモリアレイセルにアクセスするように読み出し動作を実行するとともに、
    ロウアドレス書き込み動作及びアクティベートコマンドに割り当てられる少なくとも１つの動作を含むようにプレアクティブコマンドを実行するメモリコントローラを備えることを特徴とするシステム。
16. 前記アクティベートコマンドに異なって割り当てられた前記少なくとも１つの動作は、ビット線プレチャージ及びカラム選択動作を備えることを特徴とする請求項１５に記載のシステム。
17. 前記アクティベートコマンドは、ビット線プレチャージ及びカラム選択動作を含まないことを特徴とする請求項１５に記載のシステム。
18. 前記メモリコントローラは、ビット線プレチャージ及びカラム選択動作の後に、前記アクティベートコマンドを実行するように適合されていることを特徴とする請求項１５に記載のシステム。
19. 前記メモリコントローラは、
    内部メモリアドレスのアドレスビット順を再配列するとともに、
    前記ロウアドレス書き込み動作に前記内部メモリアドレスを組み込むように
    適合されていることを特徴とする請求項１５に記載のシステム。
20. 前記メモリコントローラは、
    前記プレアクティブコマンドに第１のメモリアドレスを与え、
    前記ビット線プレチャージ及びカラム選択動作に前記第１のメモリアドレスを組み込み、
    前記アクティベートコマンドに第２のメモリアドレスを与え、かつ、
    ロウ選択動作に前記第２のメモリアドレスを組み込むように
    適合されていることを特徴とする請求項１５に記載のシステム。