TWI497500B

TWI497500B - 非揮發性記憶體之修改之讀取操作

Info

Publication number: TWI497500B
Application number: TW100130822A
Authority: TW
Inventors: Graziano Mirichigni; Daniele Vimercati
Original assignee: Micron Technology Inc
Priority date: 2010-08-30
Filing date: 2011-08-26
Publication date: 2015-08-21
Also published as: CN102385561B; KR20120021247A; DE102011081438A1; KR101331738B1; JP5464527B2; TW201222551A; US20120051150A1; US8184487B2; CN102385561A; JP2012069102A

Description

非揮發性記憶體之修改之讀取操作

本發明中所揭示之標的物係關於一非揮發性記憶體之一讀取操作過程。

記憶體裝置採用於諸多類型之電子裝置中，諸如電腦、蜂巢式電話、PDA、資料記錄器及導航設備，此處僅列舉幾個實例。在此等電子裝置當中，可採用各種類型之非揮發性記憶體裝置，諸如NAND或NOR快閃記憶體及相變記憶體，此處僅列舉幾個實例。與非揮發性記憶體相比，揮發性記憶體通常可被視為具有一缺點，其在於若該揮發性記憶體之電力中斷，則揮發性記憶體可不保留所儲存之資訊。儘管存在此一可能缺點，但諸如SRAM或DRAM之揮發性記憶體(舉例而言)通常係能夠比非揮發性記憶體更快地處理程式化/讀取/擦除操作。因此，若記憶體速度係一相對重要考量因素，則可替代非揮發性記憶體而選擇揮發性記憶體以用於電子裝置中。因此，通常期望改良非揮發性記憶體之速度以使得非揮發性記憶體可變得與揮發性記憶體愈來愈有競爭力。

將參考以下圖闡述非限制性及非窮盡性實施例，其中除非另有規定，否則貫穿各個圖中相同元件符號指代相同部件。

貫穿此說明書所提及之「一項實施例」或「一實施例」意指結合該實施例所闡述之一特定特徵、結構或特性包括在所主張之標的物之至少一項實施例中。因此，貫穿此說明書中之各個地方出現之片語「在一項實施例中」或「一實施例」未必全部指代相同實施例。此外，可將該等特定特徵、結構或特性組合在一或多項實施例中。

本文中所闡述之實施例包括(舉例而言)減少諸如相變記憶體(PCM)之一非揮發性記憶體裝置之記憶體存取時間之技術。一個此技術可涉及藉由修改執行一標準讀取存取之特定部分之一順序次序來修改該標準讀取存取。舉例而言，可替代讀取存取之一啟動階段而在一預活動階段中執行此等特定部分，如下文詳細闡述。在一實施方案中，此一標準讀取存取可闡述於若干公開案中，諸如(舉例而言)熟習此項技術者所熟知之聯合電子裝置工程會議(JEDEC)標準公開案(舉例而言，參見2010年2月之低功率雙倍資料速率2(LPDDR2)，JESD209-2B)。儘管其他公開案及/或標準可闡述一標準讀取過程，但在下文中此一標準讀取過程將稱為「LPDDR2標準」。除其他以外，LPDDR2標準陳述與一記憶體裝置相關聯之若干命令，諸如一預活動命令、一啟動命令、一讀取命令及一寫入命令，此處僅列舉幾個實例。舉例而言，此等命令詳細闡述於LPDDR2標準，章節2.11.1中。在自一記憶體裝置讀取之一過程之一特定實施方案中，一預活動命令可包括將一列位址之至少一部分寫入至一列位址緩衝器之一過程。在完成預活動命令之後，舉例而言，一啟動命令可以一行位址寫入過程、一列解碼選擇過程及一行解碼選擇及位元線預充電過程開始。在完成此一啟動命令之後，一記憶體控制器可即刻發起一讀取命令。在一特定實施方案中，可替代地在預活動命令期間執行在啟動命令期間發生之行解碼選擇及位元線預充電過程(如JEDEC標準所規定)。由於行解碼選擇及位元線預充電過程包含一讀取存取之內部感測時間之最相關促成因素中之一者，因此對過程次序之此一重新配置可導致一減少之記憶體存取時間，如下文進一步詳細闡述。儘管此一重新配置可導致一增加之時間來執行預活動階段，但在一讀取存取期間啟動階段(具有一縮短之持續時間)可比預活動階段出現得相對更頻繁。因此，即使延長預活動階段，執行一讀取存取之一時間的一淨減少亦可由縮短啟動階段而引起。舉例而言，若多個讀取存取操作涉及用以存取一記憶體陣列之一特定部分(例如，存取對於一特定列群組而言係本端的)之位址，則一單個預活動命令可應用於所有此等讀取存取操作。因此，可藉由縮短執行讀取存取中所包括之一或多個啟動命令所花費之時間來縮短一讀取存取之持續時間。即使執行一預活動命令所花費之時間可回應於經縮短之啟動命令而增加，情況亦可如此。

在一實施例中，減少對一非揮發性記憶體裝置之一讀取存取之記憶體存取時間的一方法可包括執行一預活動命令以包括一列位址寫入操作(例如，依據LPDDR2標準)及要不就是執行指派給一啟動命令(例如，與LPDDR2標準相反，其規定列位址寫入操作為在預活動命令期間所執行之唯一操作)之至少一個操作。換言之，替代根據LPDDR2標準在啟動命令階段期間執行一特定操作，可替代地在預活動命令期間應用此一特定操作。在一項實施方案中，此一特定操作可包含一位元線預充電及行選擇操作。因此，與LPDDR2標準相反，啟動命令可在位元線預充電及行選擇操作之後出現。如下文所闡述，可藉由重新配置一記憶體裝置之一內部記憶體位址之一位址位元次序且在一列位址寫入操作中併入該內部記憶體位址來實施用於讀取該記憶體裝置之操作之此一重新配置。當然，一讀取存取之此等細節僅係實例，且所主張之標的物並不限於此。

在一實施例中，具有讀取存取之一減少之記憶體存取時間之一記憶體裝置可包含一記憶體控制器，其用以執行讀取存取以存取一記憶體陣列。此一記憶體控制器可發起一預活動命令以執行一列位址寫入操作(例如，依據LPDDR2標準)且要不就是執行指派給一啟動命令(例如，與LPDDR2標準相反)之至少一個特定操作。如上文所提及，該至少一個特定操作可包含一位元線預充電及行選擇操作。在一實施方案中，如下文所論述，一記憶體裝置之一部分可經調適以重新配置一內部記憶體位址之一位址位元次序且在一列位址寫入操作中併入該內部記憶體位址。

圖1係根據一實施例之對一記憶體裝置之一讀取存取100的一時序圖。舉例而言，此一讀取存取之細節可由上文所提及之LPDDR2標準規定。在此一情況下，一讀取存取之一開始部分可包括後跟一啟動命令之一預活動命令。持續時間110可包含自預活動命令之開始至啟動命令之開始的一時間跨度。如下文所闡釋，持續時間120可包含自啟動命令之開始至一隨後讀取命令之開始的一時間跨度。特定而言，預活動命令可包含一列位址寫入操作130。同時，啟動命令可包含導致一讀取命令之若干操作。特定而言，啟動命令可包含一行位址寫入操作132、一列解碼選擇134、一位元線預充電及行選擇操作136、一放大評估138及其他內部記憶體操作140。舉例而言，如下文所闡述，除其他以外，內部記憶體操作140可包含自感測放大器至列資料緩衝器之資訊傳送。如下文所論述，箭頭150表示其中將位元線預充電及行選擇操作136自啟動命令移動至預活動命令之一實施方案。當然，此一時序圖僅為一實例，且所主張之標的物並不限於此態樣中。

圖2係根據另一實施例之對一記憶體裝置之一讀取存取200的一時序圖。舉例而言，此一讀取存取之若干部分之細節可由上文所提及之LPDDR2標準規定。然而，如下文詳細闡述，此一讀取存取之其他部分可不同於由LPDDR2標準規定之部分。至於讀取存取100，一讀取存取之一開始部分可包括後跟一啟動命令之一預活動命令。持續時間210可包含自預活動命令之開始至啟動命令之開始之一時間跨度。如下文所闡釋，持續時間220可包含自啟動命令之開始至一隨後讀取命令之開始的一時間跨度。特定而言，且與讀取存取100相比，預活動命令可包含一列位址寫入操作230以及一位元線預充電及行選擇操作236。同時，啟動命令可包含導致一讀取命令之一減少之數目個(例如，相對於讀取存取100中之啟動命令)操作。特定而言，啟動命令可包含(舉例而言)一行位址寫入操作232、一列解碼選擇234、一放大評估238及其他內部記憶體操作240。儘管在讀取存取200中位元線預充電及行選擇操作236已自啟動命令移動至預活動命令，但預活動命令加啟動命令之一總持續時間與讀取存取100相比可保持不改變。換言之，包含持續時間210及220之總和之一持續時間225與包含持續時間110及120之總持續時間125(圖1)相比可保持不改變。詳細而言，位元線預充電及行選擇操作236之此一移動已縮短啟動命令之持續時間(持續時間220)而同時相應地延長預活動命令之持續時間(持續時間210)。如下文詳細論述，若(舉例而言)經執行之啟動命令之數目大於經執行之預活動命令之數目，則一經縮短之啟動命令持續時間220可導致一讀取存取之經減少之持續時間。

圖3係根據一實施例之一記憶體裝置之一部分300的一方塊圖。舉例而言，可使用包括一預活動命令、一啟動命令及一讀取命令之三階段尋址來存取一LPDDR2非揮發性記憶體裝置。舉例而言，此三階段尋址係詳細闡述於LPDDR2標準，章節2.11.1中。在一預活動命令期間，可將一列位址之一部分儲存於由選擇器310(例如，一解多工器)選擇之一列位址緩衝器320中之一特定位置中。在一實施方案中，舉例而言，一列位址之此一部分可包含上部列位址305，其可包括一列位址之最有效位元。列位址緩衝器320可包括RAB 0至RAB 7之多個列位址緩衝器(RAB)位置，但所主張之標的物並不限於此。在一啟動命令期間，一選擇器330可選擇一特定RAB以擷取列位址之上部部分335。同時，可將列位址之一下部部分提供給記憶體裝置且隨後將其與列位址之上部部分組合以選擇記憶體陣列340之一特定列。特定而言，可在預活動命令期間將列位址之上部部分335提供給列解碼器343，同時可在啟動命令期間將下部列位址提供給行解碼器347。在啟動命令期間，亦可將下部列位址提供給列解碼器343。因此，可使用感測放大器350來讀取對應於該列位址之記憶體陣列340中之特定一或多個記憶體胞。舉例而言，啟動命令可導致經由感測放大器350讀取之記憶體內容傳送至由選擇器360選擇之一列資料緩衝器370中。列資料緩衝器370可包括RDB 0至RDB 7之多個列資料緩衝器(RDB)位置，但所主張之標的物並不限於此。在一特定實例中，個別RDB位置可包含32個位元組。由選擇器310及380選擇之一{RAB、RDB}對可稱為一列緩衝器(RB)。舉例而言，在一讀取命令期間，選擇器360及380可選擇一特定RDB，且可將行位址提供給記憶體裝置以選擇一讀取叢發之一開始位址。若一RAB已含有一所期望之部分列位址，則預活動命令可係可選的。類似地，若所期望之RDB已含有所期望之記憶體內容，則啟動命令可係可選的。當然，一記憶體裝置之一部分之此等細節僅係實例，且所主張之標的物並不限於此。

圖4展示根據一實施例比較對記憶體裝置之讀取存取操作之時序圖。此等讀取存取操作可包含特定命令之序列。舉例而言，各別讀取存取操作之序列410及420可包含(此處以順序次序列舉)一預活動命令、一啟動命令、一讀取命令、一第二啟動命令及一第二讀取命令。在圖4中，具有字母「P」之區塊符號表示一預活動命令，具有字母「A」之區塊符號表示一啟動命令且具有字母「R」之區塊符號表示一讀取命令。在一實施方案中，序列410與圖1中所展示之實施例相對應，而序列420與圖2中所展示之實施例相對應。換言之，序列410中之預活動命令430不包括替代地包括於啟動命令432中之一位元線預充電及行選擇操作。舉例而言，此一情況可與LPDDR2標準相符合。相比而言，序列420中之預活動命令440確實包括一位元線預充電及行選擇操作且因此不包括於啟動命令442中。舉例而言，此一情況與LPDDR2標準中之至少某些部分不相符。因此，啟動命令442之一時間跨度可短於啟動命令432之一時間跨度。作為一折衷方案，預活動命令440之一時間跨度可長於預活動命令430之一時間跨度。換言之，以具有一經延長之預活動命令為代價，讀取序列420包括一經縮短之啟動命令。然而，若一讀取存取包括多於若干經執行之預活動命令之若干經執行之啟動命令，則此一讀取存取可實現一經縮短之總持續時間之一益處。特定而言，序列420包括一個預活動命令440以及兩個啟動命令442及446，其導致與序列410相比之一時間減少450。此處，序列410亦包括一個預活動命令430以及兩個啟動命令432及436。但由於序列410中之相對長啟動命令出現兩次，因此序列410可長於僅具有一個相對長預活動命令之序列420。包含序列410中之持續時間430與432之總和之一持續時間425可在其中持續時間425包含持續時間440與442之總和之序列420中保持相同。換言之，儘管在序列420中一位元線預充電及行選擇操作可已經自啟動命令移動至預活動命令，但預活動命令加啟動命令之一總持續時間與序列410之情況相比可保持不改變。

舉例而言，如剛剛所闡述，如在序列410及420中，讀取存取操作可包括多於若干預活動命令之若干啟動命令。換言之，一預活動命令無需針對每一記憶體存取而發生。舉例而言，若一列位址之一上部部分針對多個讀取存取操作相同，則情況可能如此。舉例而言，如上文所論述，若多個讀取存取操作涉及用以存取一記憶體陣列之一特定部分(例如，存取對於一特定列群組而言係本端的)之位址，則一單個預活動命令可應用於所有此等讀取存取操作。因此，可藉由縮短執行讀取存取中所包括之一或多個啟動命令所花費之時間來縮短一讀取存取之持續時間。即使執行一預活動命令所花費之時間可回應於經縮短之啟動命令而增加，情況亦可能如此。儘管圖4中未展示，但可分別在讀取序列410及420中之讀取命令438及448之後出現任一數目個讀取命令、啟動命令及預活動命令。當然，讀取存取操作之此等細節僅係實例，且所主張之標的物並不限於此態樣中。

圖5係根據另一實施例之一記憶體裝置之一部分500的一方塊圖。類似於圖3中所展示之情況，舉例而言，記憶體裝置可包含可使用包括一預活動命令、一啟動命令及一讀取命令之三階段尋址來存取之一LPDDR2非揮發性記憶體裝置。然而，與圖3所展示之情況相比，在一預活動命令期間，可將一列位址儲存於由一選擇器510(例如，一多工器)選擇之一列位址緩衝器520之一特定位置中。在一特定實施方案中，舉例而言，一列位址之此一位置可包含一上部列位址505，其可包括列位址之最有效位元。列位址緩衝器520可包括RAB 0至RAB 7之多個列位址緩衝器(RAB)位置，但所主張之標的物並不限於此。在一啟動命令期間，選擇器530可選擇一特定RAB以擷取列位址之上部部分535。同時，與圖3中所展示之情況相比，可將列位址之下部部分提供給記憶體裝置且將其與列位址之上部部分組合以自記憶體陣列540選擇一特定列。特定而言，可在預活動命令期間將列位址之上部部分535提供給行解碼器547，同時可在啟動命令期間將下部列位址提供給列解碼器543。同樣，在啟動命令期間，亦可將上部列位址提供給列解碼器543。因此，可使用感測放大器550來讀取對應於列位址之記憶體陣列540中之特定一或多個記憶體胞。舉例而言，啟動命令可導致經由感測放大器550所讀取之記憶體內容傳送至由選擇器560選擇之一列資料緩衝器570中。類似於記憶體裝置部分300之情況，列資料緩衝器570可包括RDB 0至RDB 7之多個列資料緩衝器(RDB)部分，但所主張之標的物並不限於此。在一實例中，個別RDB部分可包含32個位元組。由選擇器510及580選擇之一{RAB、RDB}對可稱為一列緩衝器(RB)。舉例而言，在一讀取命令期間，選擇器560及580可選擇一特定RDB，且可將行位址提供給記憶體裝置以選擇一讀取叢發之一開始位址。類似於記憶體裝置部分300之情況，若一RAB已含有一所期望之部分列位址，則預活動命令可係可選的。若一RDB已含有所期望之記憶體內容，則啟動命令可係可選的。在一項實施方案中，舉例而言，預活動命令與啟動命令之間的一時間跨度可具有等於三個時鐘循環(例如，對於非揮發性記憶體裝置DDR800而言，約7.5ns)之一最小值，舉例而言，對於非揮發性記憶體裝置DDR800而言，啟動命令與讀取命令之間的一時間跨度可係約80ns，但所主張之標的物並不限於此。

圖6係根據上文所闡述之實施例之一特定實施方案之對一記憶體裝置的一讀取存取600之一時序圖。舉例而言，此一讀取存取可類似於圖2中所展示之讀取存取200。在時間610處，一記憶體控制器(未展示)可發起一預活動命令620以開始讀取存取600。在此一預活動命令週期(例如，自時間610至時間640)期間，可實施操作預解碼COL ADD、COL冗餘計算及/或位元線預充電。舉例而言，預解碼COL ADD操作可涉及將二進制程式碼轉換成實體程式碼。相比而言，可根據JEDEC標準在啟動命令630期間實施此等操作。當然，一讀取存取之此等細節僅係實例，且所主張之標的物並不限於此態樣中。

圖7係圖解說明包括一記憶體裝置710之一計算系統700之一例示性實施例的一示意圖。一計算裝置704可表示可組態以管理記憶體裝置710之任一裝置、器具或機器。記憶體裝置710可包括一記憶體控制器715及一記憶體722。藉由實例而非限制之方式，計算裝置704可包括：一或多個計算裝置及/或平臺，諸如(例如)，一桌上型電腦、一膝上型電腦、一工作站、一伺服器裝置或諸如此類；一或多個個人計算或通信裝置或器具，諸如(例如)，一個人數位助理、行動通信裝置或諸如此類；一計算系統及/或相關聯服務提供者能力，諸如(例如)，一資料庫或資料儲存服務提供者/系統；及/或其任一組合。

在一實施例中，計算裝置704可包括一或多個處理單元720，其透過一匯流排740及一主機或記憶體控制器715操作地耦合至記憶體722。處理單元720表示可組態以執行一資料計算程序或過程之至少一部分之一或多個電路。藉由實例而非限制之方式，處理單元720可包括一或多個處理器、控制器、微處理器、微控制器、專用積體電路、數位信號處理器、可程式化邏輯裝置、現場可程式化閘極陣列及諸如此類或其任一組合。處理單元720可與記憶體控制器715通信以處理與記憶體相關之操作，諸如讀取、寫入及/或擦除。處理單元720可包括經調適以與記憶體控制器715通信之一作業系統。舉例而言，此一作業系統可產生欲通過匯流排740發送至記憶體控制器715之命令。舉例而言，此等命令可包括讀取/寫入指令。

記憶體722表示任一資料儲存機構。舉例而言，記憶體722可包括一主要記憶體724及/或一輔助記憶體726。如上文所闡述，在一特定實施例中，記憶體722可包含包括持續性記憶體之至少一部分之一主記憶體。記憶體722亦可包含可同樣包括持續性記憶體之至少一部分之快取記憶體。特定而言，主要記憶體724可包括(舉例而言)一隨機存取記憶體、唯讀記憶體等。雖然在此實例中圖解說明為與處理單元720分離，但應理解，主要記憶體724之全部或部分可提供於處理單元720內或以其他方式與處理單元720共同定位/耦合。

根據一實施例，記憶體722之一或多個部分可儲存表示由記憶體722之一特定狀態所表達之資料及/或資訊之信號。舉例而言，可藉由以下方式將表示資料及/或資訊之一電子信號「儲存」於記憶體722之一部分中：影響或改變記憶體722之此等部分之狀態以將資料及/或資訊表示為二進制資訊(例如，1及0)。如此，在一特定實施方案中，用以儲存表示資料及/或資訊之一信號之記憶體之該部分之狀態的此一改變構成記憶體722至一不同狀態或事態之一轉換。

輔助記憶體726可包括(舉例而言)與主要記憶體相同或類似類型之記憶體及/或一或多個資料儲存裝置或系統，諸如(舉例而言)一磁碟機、一光碟機、一磁帶機、一固態記憶體硬碟機等。在某些實施方案中，輔助記憶體726可係操作地可接受之一電腦可讀媒體728或可以其他方式組態以耦合至該電腦可讀媒體728。電腦可讀媒體728可包括(舉例而言)可攜載用於系統700中之裝置中之一或多者之資料、程式碼及/或指令及/或使該資料、程式碼及/或指令可存取之任一媒體。

在一項實施例中，系統700可包括包含一記憶體胞陣列之一記憶體裝置，其中該記憶體裝置進一步包含一記憶體控制器715，其用以執行一讀取存取以存取該等記憶體胞且用以發起一預活動命令以包括一列位址寫入操作及指派給一啟動命令之至少一個操作。系統700可進一步包括處理單元720，其用以裝載一或多個應用程式且用以對記憶體控制器715發起一讀取命令以提供對記憶體裝置中之記憶體胞之存取。

計算裝置704可包括(舉例而言)一輸入/輸出732。輸入/輸出732表示可組態以接受或以其他方式引入人類及/或機器輸入之一或多個裝置或特徵，及/或可組態以遞送或以其他方式提供人類及/或機器輸出之一或多個裝置或特徵。藉由實例而非限制之方式，輸入/輸出裝置732可包括一操作地經組態之顯示器、揚聲器、鍵盤、滑鼠、軌跡球、觸控屏、資料埠等。

雖然已圖解說明及闡述了目前被視為實例性實施例之實施例，但熟習此項技術者將理解可做出各種其他修改且可替代等效形式，此並不背離所主張之標的物。另外，可做出諸多修改以使一特定情形適應所主張之標的物之教示內容，此並不背離本文中所闡述之中心概念。因此，意欲使所主張之標的物不限於所揭示之特定實施例，而係此所主張之標的物亦可包括屬於隨附申請專利範圍之範疇及其等效形式內之所有實施例。

300．．．記憶體裝置部分

310．．．選擇器

320．．．列位址緩衝器

330．．．選擇器

340．．．記憶體陣列

343．．．列解碼器

347．．．行解碼器

350．．．感測放大器

360．．．選擇器

370．．．列資料緩衝器

380．．．選擇器

500．．．記憶體裝置部分

510．．．選擇器

520．．．列位址緩衝器

530．．．選擇器

540．．．記憶體陣列

543．．．列解碼器

547．．．行解碼器

550．．．感測放大器

560．．．選擇器

570．．．列資料緩衝器

580．．．選擇器

700．．．系統

704．．．計算裝置

710．．．記憶體裝置

715．．．記憶體控制器

720．．．處理單元

722．．．記憶體

724．．．主要記憶體

726．．．輔助記憶體

728．．．電腦可讀媒體

732．．．輸入/輸出

740．．．匯流排

圖1係根據一實施例之對一記憶體裝置之一讀取存取的一時序圖。

圖2係根據另一實施例之對一記憶體裝置之一讀取存取的一時序圖。

圖3係根據一實施例之一記憶體裝置之一部分的一示意性方塊圖。

圖4展示根據一實施例之對記憶體裝置之不同讀取存取操作的時序圖。

圖5係根據另一實施例之一記憶體裝置之一部分的一示意性方塊圖。

圖6係根據又一實施例之對一記憶體裝置之一讀取存取的一時序圖。

圖7係根據一實施例之一計算系統及一記憶體裝置之一示意圖。

Claims

一種用於存取一記憶體陣列之方法，其包含：藉由以下步驟來執行一讀取操作以存取該記憶體陣列：執行一預活動命令以包括一列位址寫入操作及一位元線預充電及行選擇操作；及執行包括一行位址寫入操作及一列解碼選擇操作之一啟動命令，其中該啟動命令比每一預活動命令多執行一次。
如請求項1之方法，其中該啟動命令不包括該位元線預充電及行選擇操作。
如請求項1之方法，其進一步包含在該位元線預充電及行選擇操作之後執行該啟動命令。
如請求項1之方法，其進一步包含：重新配置一內部記憶體位址之一位址位元次序；及在該列位址寫入操作中併入該內部記憶體位址。
如請求項1之方法，其進一步包含：向一第一記憶體位址提供該預活動命令；在該位元線預充電及行選擇操作中併入該第一記憶體位址；向一第二記憶體位址提供該啟動命令；及在該列解碼選擇操作中併入該第二記憶體位址。
如請求項1之方法，其中該記憶體陣列包含一低功率雙倍資料速率(LPDDR2)記憶體陣列。
一種記憶體裝置，其包含：一記憶體控制器，其用以執行用於存取一記憶體陣列之一讀取操作，該記憶體控制器進一步經調適以執行一預活動命令以包括一列位址寫入操作及一位元線預充電及行選擇操作；及執行包括一行位址寫入操作及一列解碼選擇操作之一啟動命令，其中該啟動命令比每一預活動命令多執行一次。
如請求項7之記憶體裝置，其中該啟動命令不包括該位元線預充電及行選擇操作。
如請求項7之記憶體裝置，該記憶體控制器進一步經調適以在該位元線預充電及行選擇操作之後執行該啟動命令。
如請求項7之記憶體裝置，該記憶體控制器進一步經調適以：重新配置一內部記憶體位址之一位址位元次序；及在該列位址寫入操作中併入該內部記憶體位址。
如請求項7之記憶體裝置，該記憶體控制器進一步經調適以：向一第一記憶體位址提供該預活動命令；在該位元線預充電及行選擇操作中併入該第一記憶體位址；向一第二記憶體位址提供該啟動命令；及在該列解碼選擇操作中併入該第二記憶體位址。
如請求項7之記憶體裝置，其中該記憶體陣列包含一低功率雙倍資料速率(LPDDR2)記憶體陣列。
一種電子系統，其包含：一記憶體裝置，其包含一記憶體胞陣列，該記憶體裝置進一步包含一記憶體控制器，該記憶體控制器用以：執行一讀取操作以存取該等記憶體胞；執行一預活動命令以包括一列位址寫入操作及一位元線預充電及行選擇操作；及執行包括一行位址寫入操作及一列解碼選擇操作之一啟動命令，其中該啟動命令比每一預活動命令多執行一次；及一處理器，其用以裝載一或多個應用程式且用以對該記憶體控制器發起該讀取命令以提供對該記憶體裝置中之該等記憶體胞之存取。
如請求項13之系統，其中該啟動命令不包括該位元線預充電及行選擇操作。
如請求項13之系統，其中該記憶體控制器經調適以在該位元線預充電及行選擇操作之後執行該啟動命令。
如請求項13之系統，其中該記憶體控制器經調適以：重新配置一內部記憶體位址之一位址位元次序；及在該列位址寫入操作中併入該內部記憶體位址。
如請求項13之系統，其中該記憶體控制器經調適以：向一第一記憶體位址提供該預活動命令；在該位元線預充電及行選擇操作中併入該第一記憶體位址；向一第二記憶體位址提供該啟動命令；及在該列解碼選擇操作中併入該第二記憶體位址。