CN102385561B - 用于非易失性存储器的经修改读取操作 - Google Patents
用于非易失性存储器的经修改读取操作 Download PDFInfo
- Publication number
- CN102385561B CN102385561B CN201110259622.2A CN201110259622A CN102385561B CN 102385561 B CN102385561 B CN 102385561B CN 201110259622 A CN201110259622 A CN 201110259622A CN 102385561 B CN102385561 B CN 102385561B
- Authority
- CN
- China
- Prior art keywords
- command
- memory
- address
- startup command
- charge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/24—Bit-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/32—Timing circuits
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Read Only Memory (AREA)
- Memory System (AREA)
- Dram (AREA)
Abstract
本文中所揭示的标的物涉及一种用于非易失性存储器的读取操作过程。
Description
技术领域
本文中所揭示的标的物涉及一种用于非易失性存储器的读取操作过程。
背景技术
存储器装置用于许多类型的电子装置中,例如计算机、蜂窝电话、PDA、数据记录器及导航设备,此处仅列举几个实例。在此类电子装置当中,可采用各种类型的非易失性存储器装置,例如NAND或NOR快闪存储器及相变存储器,此处仅列举几个实例。与非易失性存储器相比,易失性存储器通常可被认为具有缺陷,这是因为如果中断所述易失性存储器的电力,那么易失性存储器可不保持所存储信息。尽管存在此可能缺点,但例如SRAM或DRAM(举例来说)的易失性存储器通常能够比非易失性存储器更快地处理编程/读取/擦除操作。因此,如果存储器速度是相对重要考虑因素,那么易失性存储器可替代非易失性存储器而经选择用于在电子装置中使用。因此,通常期望改进非易失性存储器的速度以使得非易失性存储器可变得与易失性存储器越来越有竞争性。
附图说明
将参考以下各图描述非限制性及非穷尽性实施例,其中除非另有说明,否则所有各图中相似参考编号指代相似部件。
图1是根据一实施例的对存储器装置的读取存取的时序图。图2是根据另一实施例的对存储器装置的读取存取的时序图。
图3是根据一实施例的存储器装置的一部分的示意性框图。
图4展示根据一实施例的对存储器装置的不同读取存取操作的时序图。
图5是根据另一实施例的存储器装置的一部分的示意性框图。
图6是根据又一实施例的对存储器装置的读取存取的时序图。
图7是根据一实施例的计算系统及存储器装置的示意图。
具体实施方式
此说明书通篇所提及的“一项实施例”或“一实施例”意指结合所述实施例描述的特定特征、结构或特性包含在所主张的标的物的至少一项实施例中。因此,在此说明书通篇中的各个地方出现的短语“在一项实施例中”或“一实施例”未必全部指代同一实施例。此外,可将所述特定特征、结构或特性组合在一个或一个以上实施例中。
本文中所描述的实施例包含减少例如相变存储器(PCM)(举例来说)的非易失性存储器装置的存储器存取时间的技术。一个此技术可涉及通过修改执行标准读取存取的特定部分的顺序次序来修改所述标准读取存取。举例来说,可在预活动阶段中而非读取存取的启动阶段中执行此类特定部分,如下文详细描述。在实施方案中,此标准读取存取可描述于若干公开案中,例如(举例来说)所属领域的技术人员所熟知的联合电子装置工程会议(JEDEC)标准公开案(参见2010年2月的低功率双倍数据速率2(LPDDR2),JESD209-2B,举例来说)。尽管其它公开案及/或标准可描述标准读取过程,但在下文中此标准读取过程将称为“LPDDR2标准”。除别的以外,LPDDR2标准陈述与存储器装置相关联的若干命令,例如预活动命令、启动命令、读取命令及写入命令,此处仅列举几个实例。举例来说,此类命令详细描述于LPDDR2标准,章节2.11.1中。在从存储器装置读取的过程的特定实施方案中,预活动命令可包含将行地址的至少一部分写入到行地址缓冲器的过程。在完成预活动命令之后,举例来说,启动命令可以列地址写入过程、行解码选择过程以及列解码选择及位线预充电过程开始。在完成此启动命令之后,存储器控制器可即刻起始读取命令。在特定实施方案中,可替代地在预主动命令期间执行在启动命令期间出现(如JEDEC标准所规定)的列解码选择及位线预充电过程。由于所述列解码选择及位线预充电过程包括读取存取的内部感测时间的关联最大促成因素中的一者,因此对过程次序的重新布置可导致存储器存取时间减少,如下文更详细描述。尽管此重新布置可导致时间增加以执行预活动阶段,但在读取存取期间启动阶段(具有缩短的持续时间)可比预活动阶段出现得相对更频繁。因此,即使延长预活动阶段,执行读取存取的时间的净减少也可由缩短启动阶段引起。举例来说,如果多个读取存取操作涉及用以存取存储器阵列的特定部分(例如,存取对于特定行群组来说是局部的)的地址,那么单个预活动命令可适用于所有此类读取存取操作。因此,可通过缩短执行读取存取中包含的一个或一个以上启动命令所花费的时间来缩短读取存取的持续时间。即使执行预活动命令所花费的时间可响应于经缩短的启动命令而增加,情况也可能如此。
在一实施例中,减少对非易失性存储器装置的读取存取的存储器存取时间的方法可包含执行预活动命令以包含行地址写入操作(例如,依据LPDDR2标准)及执行原本指派给启动命令(例如,与LPDDR2标准相反,其规定所述行地址写入操作为在预活动命令期间执行的唯一操作)的至少一个操作。换句话说,替代根据LPDDR2标准在启动命令期间执行特定操作,可替代地在预活动命令期间应用此特定操作。在一项实施方案中,此特定操作可包括位线预充电及列选择操作。因此,与LPDDR2标准相反,启动命令可在所述位线预充电及列选择操作之后出现。可通过重新布置存储器装置的内部存储器地址的地址位次序且在行地址写入操作中并入所述内部存储器地址来实施用于读取所述存储器装置的操作的此重新布置,如下文所描述。当然,读取存取的此类细节仅为实例,且所主张的标的物并不受如此限制。
在一实施例中,具有读取存取的经减少存储器存取时间的存储器装置可包括存储器控制器,其用以执行读取存取以存取存储器阵列。此存储器控制器可起始预活动命令以执行行地址写入操作(例如,依据LPDDR2标准)且执行原本指派给启动命令(例如,与LPDDR2标准相反)的至少一个特定操作。如上文所提及,所述至少一个特定操作可包括位线预充电及列选择操作。在实施方案中,存储器装置的一部分可适于重新布置内部存储器地址的地址位次序且在行地址写入操作中并入所述内部存储器地址,如下文所讨论。
图1是根据一实施例的对存储器装置的读取存取100的时序图。举例来说,此读取存取的细节可由上文所提及的LPDDR2标准规定。在此情况下,读取存取的开始部分可包含后面是启动命令的预活动命令。持续时间110可包括从预活动命令的开始到启动命令的开始的时间跨度。持续时间120可包括从启动命令的开始到随后读取命令的开始的时间跨度,如下文所解释。特定来说,预活动命令可包括行地址写入操作130。同时,启动命令可包括导致读取命令的若干操作。特定来说,启动命令可包括列地址写入操作132、行解码选择134、位线预充电及列选择操作136、放大评估138及其它内部存储器操作140。举例来说,除别的以外,内部存储器操作140可包括从读出放大器到行数据缓冲器的信息传送,如下文所描述。箭头150表示其中将位线预充电及列选择操作136从启动命令移动到预活动命令的实施方案,如下文所讨论。当然,此时序图仅为实例,且所主张的标的物在此方面并不受限制。
图2是根据另一实施例的对存储器装置的读取存取200的时序图。举例来说,此读取存取的若干部分的细节可由上文所提及的LPDDR2标准规定。然而,如下文详细描述,此读取存取的其他部分可不同于由LPDDR2标准规定的部分。至于读取存取100,读取存取的开始部分可包含后面是启动命令的预活动命令。持续时间210可包括从预活动命令的开始到启动命令的开始的时间跨度。持续时间220可包括从启动命令的开始到随后读取命令的开始的时间跨度,如下文所解释。特定来说,且与读取存取100相比,预活动命令可包括行地址写入操作230以及位线预充电及列选择操作236。同时,启动命令可包括导致读取命令的经减少数目的操作(例如,相对于读取存取100中的启动命令)。特定来说,启动命令可包括列地址写入操作232、行解码选择234、放大评估238及其它内部存储器操作240,举例来说。尽管在读取存取200中位线预充电及列选择操作236已从启动命令移动到预活动命令,但预活动命令加启动命令的总持续时间可保持未从读取存取100改变。换句话说,包括持续时间210及220的总和的持续时间225可保持未从包括持续时间110及120的总持续时间125(图1)改变。详细地说,位线预充电及列选择操作236的此移动已缩短启动命令的持续时间(持续时间220),同时对应地延长预活动命令的持续时间(持续时间210)。如下文详细讨论,如果(举例来说)经执行启动命令的数目大于经执行预活动命令的数目,那么经缩短的启动命令持续时间220可导致读取存取的经减少持续时间。
图3是根据一实施例的存储器装置的一部分300的框图。举例来说,可使用包含预活动命令、启动命令及读取命令的三阶段寻址来存取LPDDR2非易失性存储器装置。举例来说,此三阶段寻址详细描述于LPDDR2标准,章节2.11.1中。在预活动命令期间,可将行地址的一部分存储于由选择器310(例如,多路分用器)选择的行地址缓冲器320中的特定位置中。在实施方案中,举例来说,行地址的此部分可包括上部行地址305,其可包含行地址的最高有效位。行地址缓冲器320可包含多个行地址缓冲器(RAB)位置RAB 0到RAB 7,但所主张的标的物并不受如此限制。在启动命令期间,选择器330可选择特定RAB以检索行地址的上部部分335。同时,可将行地址的下部部分提供给存储器装置且随后将其与行地址的上部部分组合以选择存储器阵列340的特定行。特定来说,可在预活动命令期间将行地址的上部部分335提供给行解码器343,同时可在启动命令期间将下部行地址提供给列解码器347。此外,在启动命令期间,可将下部行地址提供给行解码器343。因此,可使用读出放大器350来读取对应于所述行地址的存储器阵列340中的特定一个或一个以上存储器单元。举例来说,启动命令可导致将经由读出放大器350读取的存储器内容传送到由选择器360选择的行数据缓冲器370中。行数据缓冲器370可包含多个行数据缓冲器(RDB)位置RDB 0到RDB 7,但所主张的标的物并不受如此限制。在特定实例中,个别RDB位置可包括32个字节。由选择器310及380选择的{RAB、RDB}对可称为行缓冲器(RB)。在读取命令期间,选择器360及380可选择特定RDB,且可将列地址提供给存储器装置以挑选读取突发的开始地址,举例来说。如果RAB已含有所期望的部分行地址,那么预活动命令可以是可选的。类似地,如果所期望的RDB已含有所期望的存储器内容,那么启动命令可以是可选的。当然,存储器装置的一部分的此类细节仅为实例,且所主张的标的物并不受如此限制。
图4展示根据一实施例比较对存储器装置的读取存取操作的时序图。此类读取存取操作可包括特定命令的序列。举例来说,相应读取存取操作的序列410及420可包括(此处按顺序次序列举)预活动命令、启动命令、读取命令、第二启动命令及第二读取命令。在图4中,具有字母“P”的框符号表示预活动命令,具有字母“A”的框符号表示启动命令且具有字母“R”的框符号表示读取命令。在实施方案中,序列410与图1中所展示的实施例对应,而序列420与图2中所展示的实施例对应。换句话说,序列410中的预活动命令430不包含位线预充电及列选择操作,所述操作替代地包含于启动命令432中。举例来说,此情况可与LPDDR2标准相符。相比之下,序列420中的预活动命令440确实包含位线预充电及列选择操作且因此不包含于启动命令442中。举例来说,此情况与LPDDR2标准的至少一些部分不相符。因此,启动命令442的时间跨度可短于启动命令432的时间跨度。作为折衷方案,预活动命令440的时间跨度可长于预活动命令430的时间跨度。换句话说,以具有经延长的预活动命令为代价,读取序列420包含经缩短的启动命令。然而,如果读取存取包含多于若干经执行预活动命令的若干经执行启动命令,那么此读取存取可实现经缩短的总持续时间的益处。特定来说,序列420包含一个预活动命令440以及两个启动命令442及446,从而导致与序列410相比的时间减少450。此处,序列410也包含一个预活动命令430以及两个启动命令432及436。但由于序列410中的相对长启动命令出现两次,因此序列410可长于仅具有一个相对长预活动命令的序列420。包括序列410中的持续时间430及432的总和的持续时间425可在其中持续时间425包括持续时间440及442的总和的序列420中保持相同。换句话说,尽管在序列420中位线预充电及列选择操作可能已从启动命令移动到预活动命令,但预活动命令加启动命令的总持续时间相对于序列410的情况可保持不变。
如刚刚所描述,举例来说,读取存取操作可包含多于若干预活动命令的若干启动命令,如序列410及420中。换句话说,预活动命令无需针对每一存储器存取而发生。举例来说,如果行地址的上部部分针对多个读取存取操作相同,那么情况可能如此。举例来说,如上文所讨论,如果多个读取存取操作涉及用以存取存储器阵列的特定部分(例如,存取对于特定行群组来说是局部的)的地址,那么单个预活动命令可适用于所有此类读取存取操作。因此,可通过缩短执行读取存取中包含的一个或一个以上启动命令所花费的时间来缩短读取存取的持续时间。即使执行预活动命令所花费的时间可响应于经缩短的启动命令而增加,情况也可能如此。尽管图4中未展示,但可分别在读取序列410及420中的读取命令438及448之后出现任一数目的读取命令、启动命令及预活动命令。当然,读取存取操作的此类细节仅为实例,且所主张的标的物在此方面并不受限制。
图5是根据另一实施例的存储器装置的一部分500的框图。类似于图3中所展示的情况,举例来说,存储器装置可包括可使用包含预活动命令、启动命令及读取命令的三阶段寻址来存取的LPDDR2非易失性存储器装置。然而,与图3所展示的情况相比,在预活动命令期间,可将行地址存储于由选择器510(例如,多路复用器)选择的行地址缓冲器520的特定位置中。在特定实施方案中,举例来说,行地址的此位置可包括上部行地址505,其可包含行地址的最高有效位。行地址缓冲器520可包含多个行地址缓冲器(RAB)位置RAB 0到RAB 7,但所主张的标的物并不受如此限制。在启动命令期间,选择器530可选择特定RAB以检索行地址的上部部分535。同时,与图3中所展示的情况相比,可将行地址的下部部分提供给存储器装置且将其与行地址的上部部分组合以从存储器阵列540选择特定行。特定来说,可在预活动命令期间将行地址的上部部分535提供给列解码器547,同时可在启动命令期间将下部行地址提供给行解码器543。此外,在启动命令期间,还可将上部行地址提供给行解码器543。因此,可使用读出放大器550来读取对应于所述行地址的存储器阵列540中的特定一个或一个以上存储器单元。举例来说,启动命令可导致将经由读出放大器550读取的存储器内容传送到由选择器560选择的行数据缓冲器570中。类似于存储器装置部分300的情况,行数据缓冲器570可包含多个行数据缓冲器(RDB)部分RDB 0到RDB 7,但所主张的标的物并不受如此限制。在实例中,个别RDB部分可包括32个字节。由选择器510及580选择的{RAB、RDB}对可称为行缓冲器(RB)。举例来说,在读取命令期间,选择器560及580可选择特定RDB,且可将列地址提供给存储器装置以挑选读取猝发的开始地址。类似于存储器装置部分300的情况,如果RAB已含有所期望的部分行地址,那么预活动命令可以是可选的。如果RDB已含有所期望的存储器内容,那么启动命令可以是可选的。在一项实施方案中,举例来说,预活动命令与启动命令之间的时间跨度可具有等于三个时钟循环(例如,对于非易失性存储器装置DDR800来说,是约7.5ns)的最小值。举例来说,对于非易失性存储器装置DDR800来说,启动命令与读取命令之间的时间跨度可为约80ns,但所主张的标的物并不受如此限制。
图6是根据上文所描述实施例的特定实施方案的对存储器装置的读取存取600的时序图。举例来说,此读取存取可类似于图2中所展示的读取存取200。在时间610处,存储器控制器(未展示)可起始预活动命令620以开始读取存取600。在此预活动命令周期(例如,从时间610到时间640)期间,可实施操作预解码COL ADD、COL冗余计算及/或位线预充电。举例来说,预解码COL ADD操作可涉及将二进制代码转换为物理代码。相比之下,可根据JEDEC标准在启动命令630期间实施此类操作。当然,读取存取的此类细节仅为实例,且所主张的标的物在此方面并不受限制。
图7是图解说明包含存储器装置710的计算系统700的例示性实施例的示意图。计算装置704可表示可为可配置以管理存储器装置710的任一装置、器具或机器。存储器装置710可包含存储器控制器715及存储器722。通过举例而非限制的方式,计算装置704可包含:一个或一个以上计算装置及/或平台,例如,桌上型计算机、膝上型计算机、工作站、服务器装置或类似装置;一个或一个以上个人计算或通信装置或器具,例如,个人数字助理、移动通信装置或类似装置;计算系统及/或相关联服务提供者能力,例如,数据库或数据存储服务提供者/系统;及/或其任一组合。
在一实施例中,计算装置704可包含一个或一个以上处理单元720,其通过总线740及主机或存储器控制器715在操作上耦合到存储器722。处理单元720表示可配置以执行数据计算程序或过程的至少一部分的一个或一个以上电路。通过举例而非限制的方式,处理单元720可包含一个或一个以上处理器、控制器、微处理器、微控制器、专用集成电路、数字信号处理器、可编程逻辑装置、现场可编程门阵列及类似装置或其任一组合。处理单元720可与存储器控制器715通信以处理与存储器相关的操作,例如读取、写入及/或擦除。处理单元720可包含适于与存储器控制器715通信的操作系统。举例来说,此操作系统可产生待经由总线740发送到存储器控制器715的命令。举例来说,此类命令可包含读取/写入指令。
存储器722表示任何数据存储机构。举例来说,存储器722可包含一级存储器724及/或二级存储器726。在特定实施例中,存储器722可包括包含持久性存储器的至少一部分的主存储器,如上文所描述。存储器722还可包括可同样包含持久性存储器的至少一部分的高速缓冲存储器。特定来说,一级存储器724可包含(举例来说)随机存取存储器、只读存储器等。虽然在此实例中图解说明为与处理单元720分离,但应理解,一级存储器724的全部或部分可提供于处理单元720内或以其它方式与处理单元720位于同一地点/耦合。
根据一实施例,存储器722的一个或一个以上部分可存储表示如由存储器722的特定状态所表达的数据及/或信息的信号。举例来说,可通过以下方式将表示数据及/或信息的电子信号“存储”于存储器722的一部分中:影响或改变存储器722的此类部分的状态以将数据及/或信息表示为二进制信息(例如,1及0)。如此,在特定实施方案中,存储器的所述部分的状态的此改变以存储表示数据及/或信息的信号构成存储器722到不同状态或事态的变换。
二级存储器726可包含(举例来说)与一级存储器相同或类似类型的存储器及/或一个或一个以上数据存储装置或系统,例如(举例来说)磁盘驱动器、光盘驱动器、磁带驱动器、固态存储器驱动器等。在某些实施方案中,二级存储器726可以是在操作上可接受的计算机可读媒体728或可以其它方式配置以耦合到计算机可读媒体728。计算机可读媒体728可包含(举例来说)可携载用于系统700中的装置中的一者或一者以上的数据、代码及/或指令及/或使得所述数据、代码及/或指令可存取的任何媒体。
在一项实施例中,系统700可包含包括存储器单元阵列的存储器装置,其中所述存储器装置进一步包括存储器控制器715,其用以执行读取存取以存取所述存储器单元且用以起始预活动命令以包含行地址写入操作及指派给启动命令的至少一个操作。系统700可进一步包含处理单元720,其用以托管一个或一个以上应用程序且用以起始给存储器控制器715的读取命令以提供对存储器装置中的存储器单元的存取。
计算装置704可包含(举例来说)输入/输出732。输入/输出732表示可配置以接受或以其它方式引入人类及/或机器输入的一个或一个以上装置或特征,及/或可配置以递送或以其它方式提供人类及/或机器输出的一个或一个以上装置或特征。通过举例而非限制的方式,输入/输出装置732可包含在操作上配置的显示器、扬声器、键盘、鼠标、轨迹球、触摸屏、数据端口等。
虽然已图解说明及描述了目前被视为实例性实施例的实施例,但所属领域的技术人员将理解可做出各种其它修改且可替代等效形式,此并不背离所主张的标的物。另外,可在不背离本文中所描述的中心概念的情况下做出许多修改以使特定情形适应所主张的标的物的教示。因此,打算所主张的标的物不限于所揭示的特定实施例,而是此所主张的标的物还可包含归属于所附权利要求书的范围及其等效形式内的所有实施例。
Claims (17)
1.一种操作存储器装置的方法,其包括:
通过以下操作来执行读取操作以存取存储器阵列:
执行预活动命令,其包含行地址写入操作及位线预充电及列选择操作;
执行启动命令,所述启动命令包含列地址写入操作和行解码选择操作,其中每次所述预活动命令多次执行所述启动命令。
2.根据权利要求1所述的方法,其中所述位线预充电及列选择操作不在所述启动命令内执行。
3.根据权利要求1所述的方法,其进一步包括在所述位线预充电及列选择操作之后执行所述启动命令。
4.根据权利要求1所述的方法,其进一步包括:
重新布置内部存储器地址的地址位次序;及
在所述行地址写入操作中并入所述内部存储器地址。
5.根据权利要求1所述的方法,其进一步包括:
给第一存储器地址提供所述预活动命令;
在所述位线预充电及列选择操作中并入所述第一存储器地址;
给第二存储器地址提供所述启动命令;及
在所述行解码选择操作中并入所述第二存储器地址。
6.根据权利要求1所述的方法,其中所述存储器阵列包括低功率双倍数据速率(LPDDR2)存储器阵列。
7.一种存储器装置,其包括:
存储器控制器,其用以执行用于存取存储器阵列的读取操作,所述存储器控制器进一步适于:
执行预活动命令,其包含行地址写入操作及位线预充电及列选择操作;
执行启动命令,所述启动命令包含列地址写入操作和行解码选择操作,其中每次所述预活动命令多次执行所述启动命令。
8.根据权利要求7所述的存储器装置,其中所述位线预充电及列选择操作不在所述启动命令内执行。
9.根据权利要求7所述的存储器装置,所述存储器控制器进一步适于在所述位线预充电及列选择操作之后执行所述启动命令。
10.根据权利要求7所述的存储器装置,所述存储器控制器进一步适于:
重新布置内部存储器地址的地址位次序;及
在所述行地址写入操作中并入所述内部存储器地址。
11.根据权利要求7所述的存储器装置,所述存储器控制器进一步适于:
给第一存储器地址提供所述预活动命令;
在所述位线预充电及列选择操作中并入所述第一存储器地址;
给第二存储器地址提供所述启动命令;及
在所述行解码选择操作中并入所述第二存储器地址。
12.根据权利要求7所述的存储器装置,其中所述存储器阵列包括低功率双倍数据速率(LPDDR2)存储器阵列。
13.一种计算系统,其包括:
存储器装置,其包括存储器单元阵列,所述存储器装置进一步包括存储器控制器,所述存储器控制器用以:
执行读取操作以存取所述存储器单元;
执行预活动命令,其包含行地址写入操作及位线预充电及列选择操作;及
执行启动命令,所述启动命令包含列地址写入操作和行解码选择操作,其中每次所述预活动命令多次执行所述启动命令;及
处理器,其用以托管一个或一个以上应用程序且用以起始给所述存储器控制器的所述读取命令以提供对所述存储器装置中的所述存储器单元的存取。
14.根据权利要求13所述的系统,其中所述位线预充电及列选择操作不在所述启动命令内执行。
15.根据权利要求13所述的系统,其中所述存储器控制器适于在所述位线预充电及列选择操作之后执行所述启动命令。
16.根据权利要求13所述的系统,其中所述存储器控制器适于:
重新布置内部存储器地址的地址位次序;及
在所述行地址写入操作中并入所述内部存储器地址。
17.根据权利要求13所述的系统,其中所述存储器控制器适于:
给第一存储器地址提供所述预活动命令;
在所述位线预充电及列选择操作中并入所述第一存储器地址;
给第二存储器地址提供所述启动命令;及
在所述行解码选择操作中并入所述第二存储器地址。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/871,755 US8184487B2 (en) | 2010-08-30 | 2010-08-30 | Modified read operation for non-volatile memory |
US12/871,755 | 2010-08-30 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102385561A CN102385561A (zh) | 2012-03-21 |
CN102385561B true CN102385561B (zh) | 2015-03-18 |
Family
ID=45697118
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110259622.2A Active CN102385561B (zh) | 2010-08-30 | 2011-08-30 | 用于非易失性存储器的经修改读取操作 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8184487B2 (zh) |
JP (1) | JP5464527B2 (zh) |
KR (1) | KR101331738B1 (zh) |
CN (1) | CN102385561B (zh) |
DE (1) | DE102011081438A1 (zh) |
TW (1) | TWI497500B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9281036B2 (en) | 2013-01-08 | 2016-03-08 | Qualcomm Incorporated | Memory device having an adaptable number of open rows |
US9177626B2 (en) | 2013-08-27 | 2015-11-03 | Naoki Shimizu | Semiconductor memory device |
US9721633B2 (en) * | 2013-08-30 | 2017-08-01 | Kabushiki Kaisha Toshiba | Semiconductor memory device with address latch circuit |
KR102452623B1 (ko) | 2018-02-27 | 2022-10-07 | 삼성전자주식회사 | 기입 레이턴시를 줄일 수 있는 저항성 메모리 장치의 동작 방법 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1950910A (zh) * | 2004-05-06 | 2007-04-18 | 松下电器产业株式会社 | 半导体存储器装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2714202B1 (fr) * | 1993-12-22 | 1996-01-12 | Sgs Thomson Microelectronics | Mémoire en circuit intégré à temps de lecture amélioré. |
JPH11306796A (ja) * | 1998-04-20 | 1999-11-05 | Hitachi Ltd | 半導体記憶装置 |
JP2005056394A (ja) * | 2003-07-18 | 2005-03-03 | Toshiba Corp | 記憶装置及びメモリカード |
JP4547313B2 (ja) * | 2005-08-01 | 2010-09-22 | 株式会社日立製作所 | 半導体記憶装置 |
TW200717527A (en) * | 2005-08-10 | 2007-05-01 | Seiko Epson Corp | Semiconductor memory device |
US7594055B2 (en) * | 2006-05-24 | 2009-09-22 | International Business Machines Corporation | Systems and methods for providing distributed technology independent memory controllers |
KR100894252B1 (ko) * | 2007-01-23 | 2009-04-21 | 삼성전자주식회사 | 반도체 메모리 장치 및 그의 동작 제어방법 |
KR100909965B1 (ko) * | 2007-05-23 | 2009-07-29 | 삼성전자주식회사 | 버스를 공유하는 휘발성 메모리 및 불휘발성 메모리를구비하는 반도체 메모리 시스템 및 불휘발성 메모리의 동작제어 방법 |
KR100919815B1 (ko) * | 2008-08-04 | 2009-10-01 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
-
2010
- 2010-08-30 US US12/871,755 patent/US8184487B2/en active Active
-
2011
- 2011-08-22 JP JP2011180212A patent/JP5464527B2/ja active Active
- 2011-08-23 DE DE102011081438A patent/DE102011081438A1/de active Pending
- 2011-08-26 TW TW100130822A patent/TWI497500B/zh active
- 2011-08-29 KR KR1020110086729A patent/KR101331738B1/ko active IP Right Grant
- 2011-08-30 CN CN201110259622.2A patent/CN102385561B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1950910A (zh) * | 2004-05-06 | 2007-04-18 | 松下电器产业株式会社 | 半导体存储器装置 |
Also Published As
Publication number | Publication date |
---|---|
TWI497500B (zh) | 2015-08-21 |
TW201222551A (en) | 2012-06-01 |
US20120051150A1 (en) | 2012-03-01 |
KR20120021247A (ko) | 2012-03-08 |
KR101331738B1 (ko) | 2013-11-20 |
CN102385561A (zh) | 2012-03-21 |
JP5464527B2 (ja) | 2014-04-09 |
JP2012069102A (ja) | 2012-04-05 |
DE102011081438A1 (de) | 2012-10-25 |
US8184487B2 (en) | 2012-05-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101957726B (zh) | 双列直插式存储模块中的相变存储器 | |
TWI604457B (zh) | 用於記憶體操作參數之儲存及寫入多重參數編碼之裝置及方法 | |
US20170199666A1 (en) | Apparatuses and methods for concurrently accessing multiple partitions of a non-volatile memory | |
US8060705B2 (en) | Method and apparatus for using a variable page length in a memory | |
US8631310B2 (en) | Method for reducing uncorrectable errors of a memory device regarding error correction code, and associated memory device and controller thereof | |
JP5016841B2 (ja) | 不揮発性半導体記憶装置 | |
US20100061153A1 (en) | Refresh Method for a Non-volatile Memory | |
KR970072440A (ko) | 반도체 기억 장치 | |
CN105279115A (zh) | 闪存控制装置、闪存控制系统以及闪存控制方法 | |
CN102385561B (zh) | 用于非易失性存储器的经修改读取操作 | |
JP2007094921A (ja) | メモリカードとその制御方法 | |
US20100228930A1 (en) | Access control device, information processing device, access control program and access control method | |
US20160314821A1 (en) | Method for accessing multi-port memory module, method for increasing write ports of memory module and associated memory controller | |
US9202563B2 (en) | Storage controlling apparatus, storage apparatus and processing method | |
US11487655B2 (en) | Method for managing flash memory module and associated flash memory controller and electronic device based on timing of dummy read operations | |
US20140009996A1 (en) | Storage control device, storage device, information processing system, and processing method thereof | |
JP3927024B2 (ja) | 不揮発性半導体記憶装置 | |
TW200423133A (en) | Semiconductor memory device having tag block for reducing initialization time | |
TWI453747B (zh) | 用來管理一快閃記憶體的複數個區塊之方法以及相關之記憶裝置及其控制器 | |
CN201374192Y (zh) | 闪存存储装置 | |
JP2013037749A (ja) | 書込回路、半導体集積回路、及び書込方法 | |
US20230071572A1 (en) | Address latch, address control circuit and semiconductor apparatus including the address control circuit | |
CN110265072B (zh) | 存储器件及其信号线布局 | |
TWI718889B (zh) | 改善快閃記憶體之讀取重試的方法、控制器以及相關儲存裝置 | |
CN101751982A (zh) | 闪存存储装置中闪存控制器与闪存芯片之间的连接方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |