CN105378841A - 高速和低功率读出放大器 - Google Patents

高速和低功率读出放大器 Download PDF

Info

Publication number
CN105378841A
CN105378841A CN201380075457.2A CN201380075457A CN105378841A CN 105378841 A CN105378841 A CN 105378841A CN 201380075457 A CN201380075457 A CN 201380075457A CN 105378841 A CN105378841 A CN 105378841A
Authority
CN
China
Prior art keywords
bit line
memory cell
array
circuit
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201380075457.2A
Other languages
English (en)
Inventor
X.Y.皮
X.钱
K.岳
Y.周
Y.朱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Storage Technology Inc
Original Assignee
Silicon Storage Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Storage Technology Inc filed Critical Silicon Storage Technology Inc
Priority to CN201810133249.8A priority Critical patent/CN108172250A/zh
Publication of CN105378841A publication Critical patent/CN105378841A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1204—Bit line control
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5006—Current

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了一种改进的读出电路，其利用未使用的存储器阵列中的位线提供参考值，以与另一存储器阵列中的所选单元进行比较。本发明还公开了一种可执行自检的电路，从而识别具有约为可接受阈值的泄漏电流的位线。

Description

高速和低功率读出放大器
技术领域
公开了一种用于读取非易失性存储器单元的改进的读出放大器。
背景技术
使用浮栅而在其上存储电荷的非易失性半导体存储器单元及形成于半导体衬底中的此类非易失性存储器单元的存储器阵列在本领域中是熟知的。通常，此类浮栅存储器单元一直是分裂栅类型或叠栅类型的。
读操作通常使用读出放大器在浮栅存储器单元上进行。用于该目的的读出放大器在美国专利No.5,386,158(“’158专利”)中有所公开，该专利以引用方式并入本文以用于所有目的。’158专利公开了使用汲取已知量的电流的参考单元。’158专利依赖于镜射由参考单元汲取的电流的电流镜，以及镜射由所选存储器单元汲取的电流的另一电流镜。然后对每个电流镜中的电流进行比较，并可基于哪一电流更大来确定存储在存储器单元中的值(例如0或1)。
另一种读出放大器在美国专利No.5,910,914(“’914专利”)中有所公开，该专利以引用方式并入本文以用于所有目的。’914专利公开了用于可存储多于一位数据的多层浮栅存储器单元或MLC的读出电路。其公开了使用多个参考单元，这些参考单元用来确定存储器单元中存储的值(例如00、01、10或11)。
在现有技术中还已知的是对称存储体对，其中存储器系统包括相等大小的两个(或两个的其他倍数)存储器阵列。在任何特定的时间，都仅读取或写入这两个条中的一个。在现有技术中，通常使用单独的参考单元电路以与进行读取的存储器单元进行比较，并且使用该比较来确定存储器单元的值。这种现有技术系统可受到系统的寄生电容变化的负面影响。
需要一种具有改进的设计的读出电路，以使用未使用的存储器阵列中的位线从而以比现有技术更可靠的方式提供参考值。
现有技术中的另一挑战在于：如果存在因一个或多个晶体管中的缺陷导致的明显泄漏电流，则存储器系统可提供不正确的值。
需要一种存储器系统，其可执行自检操作以识别存储器系统中具有超过可接受阈值的泄漏电流的位线。
发明内容
通过使用下列读出电路解决了上述问题和需求，该读出电路对一个内存条中的存储位与通过访问字线无效的另一内存条中的相同位线而生成的位进行比较，其中后者将提供读出电路在确定存储位的值时使用的参考值。在这种方法中，随着读取地址变化，用于提供参考值的位线通常每次读操作都将变化。这消除了对单独的参考单元电路的需求。
在另一个实施例中，通过在未使用的存储器阵列中采用固定位线，从而提供与另一存储器阵列中的所选单元进行比较的参考值解决了上述问题和需求。
在另一个实施例中，公开了一种可执行自检以识别具有约为可接受阈值的泄漏电流的位线的电路。
附图说明
图1示出存储器阵列和改进的读出电路的实施例。
图2示出存储器阵列和改进的读出电路的另一个实施例。
图3示出用于一位的读出电路的实施例。
图4示出具有用于识别具有不可接受的泄漏电流的位线的自检电路的读出电路的实施例。
具体实施方式
现在将参考图1描述实施例。存储器系统100包括通常为浮栅存储器单元的相同存储器阵列的阵列30和阵列40。地址线80携带对其施加读或写操作的存储器位置的地址信号。地址解码器10和地址解码器20对地址线80上携带的地址解码，并激活阵列30或阵列40中的适当字线和位线，以便从正确的位置读取数据字，或将数据字写入正确位置。作为这种操作的一部分，地址解码器10控制位线多路复用器50，并且地址解码器20控制位线多路复用器60。
例如，在阵列30中的特定地址的读操作期间，将在阵列30中激活适当的字线X和位线Y，并且位线多路复用器50将来自阵列30中的该位置的字95作为输入输出至比较器70。同时，阵列40的所有字线都切断，因为读操作不涉及阵列40。在阵列40中激活与在阵列30中所激活的相同的位线Y，并且位线多路复用器60将来自位线Y的字96作为输入输出至比较器70。因为未激活阵列40的字线，所以字96将不组成存储在阵列40中的数据，相反，代表存储在位线多路复用器60内的预充电电压。这种电压被比较器70用作参考电压。比较器70将比较字95和字96。本领域的普通技术人员将理解，字95包含一位或多位，并且字96包含一位或多位。比较器70包括用于字95内以及字96内的每一位的比较器电路。也就是说，如果字95和字96每个都为8位，则比较器70将包括8个比较器电路，其中每个比较器电路将比较来自字95的一位与处于字96内的相同位置的一位。输出线90包含每个位对的比较结果。
如果字95内的位高于字96内的相应位，则将其解释为“0”，并且输出线90将在该位置包含“0”。如果字95内的位等于或低于字96内的相应位，则将其解释为“1”，并且输出线90将在该位置包含“1”。
本领域的普通技术人员将认识到，每次当前地址的位线变化时，图1的实施例都需要通过位线多路复用器50和位线多路复用器60进行转换操作，所述当前地址通常随着每次读操作而变化。
现在将参考图2描述另一个实施例。使用许多与图1中相同的结构，并且如果标号与图1相同，则将不再描述。地址解码器110和地址解码器120分别为地址解码器10和地址解码器20的修改形式。特别地，在读操作期间，与不在读取的阵列相关的地址解码器将引起该阵列内的固定位线被激活。在之前所讨论的相同例子中，位线多路复用器50将仍从字线X和位线Y输出字95(其为处于期望读取的地址处的字)，但是位线多路复用器现在将从位线Z输出字97，并且无论何时从阵列30中读取任何位置的数据就将如此。因为未激活阵列40的字线，所以字96将不组成存储在阵列40中的数据，相反，代表存储在位线多路复用器60内的预充电电压。类似地，无论何时从阵列40中的任何位置读取数据，位线多路复用器50就将从位线Z输出字。也就是说，对于每次比较使用相同的位线位置，这消除了将在图1的实施例中招致的任何转换操作和相关的功率消耗。
位线Z可为永不与阵列30或阵列40中的任何实际存储器位置一起使用的“虚拟”线，或其可为与阵列30或阵列40中的实际存储器位置一起使用的位线。与图1的实施例相同，存储器系统200使用比较器70比较字95和字96，而所得的输出出现在输出线90上。
将不参考图3描述图1和图2的比较器70。图3示出关于一位的比较器70。应当理解，该电路可为其他位而重复。图3假定已经激活了适当的字线和位线，从而选择用于读操作的所选单元330，在该例子中，所选单元330可为阵列30中的单元。所选单元340为阵列40中的单元，其对应于与阵列30中的所选单元310相同的字线和位线。
PMOS晶体管210为来自参考单元(未示出)的电流镜，并因此镜射参考单元中存在的电流。PMOS晶体管230为用于PMOS晶体管210的级联装置。PMOS晶体管210的源极和PMOS晶体管220的源极每个都连接至VDD，VDD为电压源。在该实施例中，VDD生成1.8伏的电压，但是本领域的普通技术人员将理解，VDD可生成其他电压。PMOS晶体管210的漏极连接至PMOS晶体管230的源极。
PMOS晶体管220和PMOS晶体管240一起形成“虚拟”装置，其用于执行与PMOS晶体管210和PMOS晶体管230的寄生负荷平衡。
所选单元330为存储器阵列30中将被读取的单元。如早前对图1和图2所述，所选单元340为存储器阵列40中也被“读取”的单元。取决于所选单元330中存储的值，PMOS晶体管210与所选单元330之间的电流差将对节点320充电或放电。然而，节点310将保持不变，并因此用作可靠的参考点。
PMOS晶体管250和PMOS晶体管260由ATDb信号控制，ATDb信号为地址转变检测(ATD)信号的补充。ATD信号在读取循环开始时生效，并可用于(在别处)闩锁用于读操作的新地址。因而，在读操作开始时，PMOS晶体管250和PMOS晶体管260打开。PMOS晶体管250的源极和PMOS晶体管260的源极连接至VBL，VBL为在预充电操作期间使用的电压。在该实施例中，VBL生成在0.5-1.0伏范围内的电压，但是本领域的普通技术人员将认识到，可将其他电压用于VBL。当PMOS晶体管250和PMOS晶体管260打开时，在读操作开始时对节点310和节点320预充电。在该时间中，PMOS晶体管280和NMOS晶体管270也打开，因为它们的栅极分别由ATDb和ATD信号控制，并且这将通过PMOS晶体管280和NMOS晶体管270连接节点320和310。
当PMOS晶体管250和PMOS晶体管260关闭时，节点320和节点320将保持预充电电压，并且节点320的寄生电容和节点320的寄生电容将保持该预充电电压。在PMOS晶体管250和PMOS晶体管260关闭后，PMOS晶体管210和PMOS晶体管220打开。如果所选单元330正在存储“0”，则节点320处的电压将从预充电电压降低为约0伏的电压。如果所选单元330正在存储“1”，则节点320处的电压将从预充电电压升高为约VDD的电压。
节点320和节点310为比较器290的输入。如果节点310大于或等于节点320，则比较器290将输出“0”，可将其解释为意指所选单元330正在存储“1”。如果节点310小于节点320，则比较器290将输出“1”，可将其解释为意指所选单元330正在存储“0”。
因而，图2和图3的系统为确定存储在所选单元330中的位的读出电路。通过使用与所选电压/电流相同的装置(这里是PMOS晶体管240和节点330以及用于相同位线中的其他单元的相同结构)而受益。与现有技术系统相比，还节省了额外的功率，这是因为这种系统不像现有技术系统中一样使用任何位线箝位电路。
图2和图3的系统具有噪声抗扰性的额外优点。因为阵列30和40对称，并且图3的读出电路对称，所以将最大程度降低任何共同噪声。
在图4中示出另一个实施例。图4的系统包括图3的部件，这些部件与图3中编号相同，并且执行与图3中相同的操作。图4的系统还包括可用于识别显示出不可接受的泄漏水平的位线的一些额外部件。
可在制造期间或在现场操作中执行自检。在这种模式下，擦除所有存储器单元，并且禁用所有字线。一次选择每个阵列中的一个位线，并将图4中的电路用于测试每个所选位线中的一个所选单元。应当理解，可将相同的电路用于所选位线内的每个其他位。
在图4的电路中，PMOS晶体管350打开并且向节点310提供DC偏置。PMOS晶体管的源极连接至VDD，并且其漏极连接至节点310。PMOS晶体管360提供参考电流，称为IREF2。选择PMOS晶体管360的参数，以便IREF等于作为位线内的位的泄漏电流可接受的最大电流水平。因为已经擦除了所有存储器单元，所以所选单元330将存储“0”，并且PMOS晶体管将打开。
PMOS晶体管360提供的DC偏置电流被设为水平IREF，其可被设置成所选位线的最大可允许泄漏电流水平。所选位线的实际泄漏为电流ILEAK。如果在所选位线中不存在泄漏，则ILEAK将为0安培。在这种自检模式期间，PMOS晶体管210和PMOS晶体管230关闭。IREF和ILEAK之间的电流差将对节点320充电或放电。
如果ILEAK＞IREF，则节点320将放电，并且然后比较器290将在输出300输出“1”，其指示存在不可接受量的泄漏电流。控制器500任选地被配置成将该特定位线记录为不可用的位线，并且之后控制器400将在操作期间以另一位线(诸如冗余位线)代替该位线。
如果ILEAK＜IREF，则节点330将充电，并且比较器290将在输出300输出“0”，其指示存在可接受的泄漏电流水平。控制器400任选地被配置成将该特定位线记录为可用位线，并且
以这种方式，可测试存储器阵列内的每个位线，并且之后可识别并避免具有不可接受泄漏水平的位线。
本文中对本发明的引用并非旨在限制任何权利要求或权利要求条款的范围，而仅仅是对可由一项或多项权利要求涵盖的一个或多个特征的引用。上文所述的材料、工艺和数值的例子仅为示例性的，而不应视为限制权利要求。应当指出的是，如本文所用，术语“在...上方”和“在...上”均包括性地包括“直接在...上”(两者间没有设置中间材料、元件或空间)和“间接在...上”(两者间设置有中间材料、元件或空间)。同样，术语“相邻”包括“直接相邻”(两者间未设置中间材料、元件或空间)和“间接相邻”(两者间设置有中间材料、元件或空间)。例如，“在衬底上方”形成元件可包括在两者间无中间材料/元件的情况下直接在衬底上形成该元件，以及在两者间有一种或多种中间材料/元件的情况下间接在衬底上形成该元件。

Claims (20)

1.一种用在存储器装置中的读出电路，包括：
第一存储器单元阵列，其包括对应于字线和第一位线的所选存储器单元；
第二存储器单元阵列，其包括对应于第二位线的多个存储器单元；
读出电路，其包括与所述多个存储器单元相关的预充电电路以及具有第一输入和第二输入及输出的比较器，
其中由存储在所述所选存储器单元中的值确定所述第一输入，并且由所述第二预充电电路确定所述第二输入，并且所述比较器的所述输出指示存储在所述所选存储器单元中的值。
2.根据权利要求1所述的电路，其中所述第一阵列和所述第二阵列对称。
3.根据权利要求1所述的电路，其中所述预充电电路包括存储电压的寄生电容。
4.一种用在存储器装置中的读出电路，包括：
第一存储器单元阵列，其包括对应于字线和第一位线的所选存储器单元；
第二存储器单元阵列，其包括对应于所述第一位线的多个存储器单元；
读出电路，其包括与所述多个存储器单元相关的预充电电路以及具有第一输入和第二输入及输出的比较器，
其中由存储在所述所选存储器单元中的值确定所述第一输入，并且由所述预充电电路确定所述第二输入，并且所述比较器的所述输出指示存储在所述所选存储器单元中的值。
5.根据权利要求4所述的电路，其中所述第一阵列和所述第二阵列对称。
6.根据权利要求4所述的电路，其中所述预充电电路包括存储电压的寄生电容。
7.一种读取所选存储器单元的方法，包括：
激活第一存储器单元阵列中的字线和第一位线，以读取所选存储器单元；
激活第二存储器单元阵列中的第二位线；
向与所述第二位线相关的第一节点施加预充电电压；
在第二节点上生成电压来响应于存储在所述所选存储器单元中的位值；
比较所述第一节点的电压和所述第二节点的电压，以确定存储在所述所选存储器单元中的所述位值。
8.根据权利要求7所述的方法，其中所述第一阵列和所述第二阵列对称。
9.根据权利要求7所述的方法，其中所述预充电电路包括存储电压的寄生电容。
10.一种用于检测存储器系统中与位线相关的泄漏电流的系统，包括：
第一电路，其用于生成参考电流；
第二电路，其生成与所述位线相关的泄漏电流；
第一节点，其耦合至所述第一电路和第二电路；
第二节点，其表现出恒定的电压；
比较器，其包含作为输入的所述第一节点和作为输入的所述第二节点，其中所述比较器的输出指示所述泄漏电流是否超过所述参考电流。
11.根据权利要求10所述的系统，其中所述参考电流是所述位线的可接受泄漏电流的水平。
12.根据权利要求10所述的存储器系统，还包括控制器。
13.根据权利要求12所述的存储器系统，其中所述控制器被配置成存储所述位线的标识符。
14.一种检测存储器系统中与位线相关的泄漏电流的方法，包括：
在第一节点处生成参考电流；
在所述第一节点处生成与所述位线相关的泄漏电流；
在第二节点处生成恒定电压；
比较所述第一节点的电压和所述第二节点的电压，并且生成输出电压，其指示所述泄漏电流是否超过所述参考电流。
15.根据权利要求14所述的方法，其中所述参考电流是所述位线的可接受泄漏电流的水平。
16.根据权利要求15所述的方法，还识别所述位线。
17.根据权利要求16所述的方法，还包括在控制器中存储所述位线的标识符。
18.根据权利要求16所述的方法，还包括在所述存储器系统操作期间以第二位线取代所述位线。
19.根据权利要求14所述的方法，其中所述存储器系统包括第一存储器单元阵列和第二存储器单元阵列。
20.根据权利要求14所述的方法，其中所述位线处于所述第一存储器单元阵列内。
CN201380075457.2A 2013-03-15 2013-03-15 高速和低功率读出放大器 Pending CN105378841A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810133249.8A CN108172250A (zh) 2013-03-15 2013-03-15 高速和低功率读出放大器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2013/072655 WO2014139134A1 (en) 2013-03-15 2013-03-15 High speed and low power sense amplifier

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201810133249.8A Division CN108172250A (zh) 2013-03-15 2013-03-15 高速和低功率读出放大器

Publications (1)

Publication Number Publication Date
CN105378841A true CN105378841A (zh) 2016-03-02

Family

ID=51535819

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201810133249.8A Pending CN108172250A (zh) 2013-03-15 2013-03-15 高速和低功率读出放大器
CN201380075457.2A Pending CN105378841A (zh) 2013-03-15 2013-03-15 高速和低功率读出放大器

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201810133249.8A Pending CN108172250A (zh) 2013-03-15 2013-03-15 高速和低功率读出放大器

Country Status (6)

Country Link
US (2) US20160254060A1 (zh)
EP (1) EP2973569A4 (zh)
JP (1) JP2016513852A (zh)
KR (2) KR20150127184A (zh)
CN (2) CN108172250A (zh)
WO (1) WO2014139134A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108133729A (zh) * 2016-12-01 2018-06-08 中芯国际集成电路制造(上海)有限公司 一种位线地址选择电路及非易失性存储器
CN114582398A (zh) * 2020-11-30 2022-06-03 无锡华润上华科技有限公司 一种半导体存储器

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101742359B1 (ko) * 2013-12-27 2017-05-31 주식회사 두산 유기 전계 발광 소자
KR102252692B1 (ko) * 2014-07-15 2021-05-17 삼성전자주식회사 누설 전류 감지 장치 및 이를 포함하는 비휘발성 메모리 장치
CN106935267B (zh) * 2015-12-31 2020-11-10 硅存储技术公司 用于闪速存储器系统的低功率感测放大器
DE102016110049A1 (de) * 2016-05-31 2017-11-30 Infineon Technologies Ag Ermitteln eines Zustands einer Speicherzelle
CN107808683B (zh) 2016-09-09 2021-02-19 硅存储技术公司 用于读取阵列中的闪存单元的带位线预充电电路的改进读出放大器
US10199112B1 (en) * 2017-08-25 2019-02-05 Silicon Storage Technology, Inc. Sense amplifier circuit for reading data in a flash memory cell
CN109545259B (zh) * 2018-11-28 2021-11-16 安徽大学 采用三个灵敏放大器抵抗位线泄漏电流的电路结构
US11430491B2 (en) * 2020-04-30 2022-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Device and method for reading data in memory

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0851430A2 (en) * 1996-12-25 1998-07-01 SHARP Corporation Semiconductor storage device
US6141277A (en) * 1998-09-10 2000-10-31 Kabushiki Kaisha Toshiba Semiconductor memory preventing sense amplifier malfunctions due to effects of noise generated in output buffer
US20030156478A1 (en) * 2002-02-15 2003-08-21 Matsushita Electric Industrial Co., Ltd. Nonvolatile semiconductor memory device and data readout method for the same
US20100027362A1 (en) * 2005-01-28 2010-02-04 Kang Hee-Bok Semiconductor memory device for low voltage
CN102044303A (zh) * 2009-10-14 2011-05-04 无锡华润上华半导体有限公司 只读存储器

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1993018412A1 (en) 1992-03-13 1993-09-16 Silicon Storage Technology, Inc. A sensing circuit for a floating gate memory device
US5428621A (en) * 1992-09-21 1995-06-27 Sundisk Corporation Latent defect handling in EEPROM devices
US5335198A (en) 1993-05-06 1994-08-02 Advanced Micro Devices, Inc. Flash EEPROM array with high endurance
US5910914A (en) 1997-11-07 1999-06-08 Silicon Storage Technology, Inc. Sensing circuit for a floating gate memory device having multiple levels of storage in a cell
US5963494A (en) * 1998-07-31 1999-10-05 Lg Semicon Co., Ltd. Semiconductor memory having bitline precharge circuit
US6501697B1 (en) * 2001-10-11 2002-12-31 Hewlett-Packard Company High density memory sense amplifier
KR100539236B1 (ko) * 2003-06-18 2005-12-27 삼성전자주식회사 누설 전류 보상회로를 가지는 반도체 메모리 장치, 및 그데이터 리드 방법
EP1526548A1 (en) * 2003-10-22 2005-04-27 STMicroelectronics S.r.l. Improved bit line discharge method and circuit for a semiconductor memory
US7466613B2 (en) * 2005-04-15 2008-12-16 Atmel Corporation Sense amplifier for flash memory device
JP2008176830A (ja) * 2007-01-16 2008-07-31 Matsushita Electric Ind Co Ltd 半導体微少電流判定方法および手段、半導体メモリ
US8059468B2 (en) * 2007-05-03 2011-11-15 Intel Corporation Switched bitline VTH sensing for non-volatile memories
US7813201B2 (en) * 2008-07-08 2010-10-12 Atmel Corporation Differential sense amplifier
US7813209B2 (en) * 2008-10-01 2010-10-12 Nanya Technology Corp. Method for reducing power consumption in a volatile memory and related device
US9159452B2 (en) 2008-11-14 2015-10-13 Micron Technology, Inc. Automatic word line leakage measurement circuitry
US9275721B2 (en) 2010-07-30 2016-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Split bit line architecture circuits and methods for memory devices
US8379454B2 (en) 2011-05-05 2013-02-19 Sandisk Technologies Inc. Detection of broken word-lines in memory arrays

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0851430A2 (en) * 1996-12-25 1998-07-01 SHARP Corporation Semiconductor storage device
US6141277A (en) * 1998-09-10 2000-10-31 Kabushiki Kaisha Toshiba Semiconductor memory preventing sense amplifier malfunctions due to effects of noise generated in output buffer
US20030156478A1 (en) * 2002-02-15 2003-08-21 Matsushita Electric Industrial Co., Ltd. Nonvolatile semiconductor memory device and data readout method for the same
US20100027362A1 (en) * 2005-01-28 2010-02-04 Kang Hee-Bok Semiconductor memory device for low voltage
CN102044303A (zh) * 2009-10-14 2011-05-04 无锡华润上华半导体有限公司 只读存储器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108133729A (zh) * 2016-12-01 2018-06-08 中芯国际集成电路制造(上海)有限公司 一种位线地址选择电路及非易失性存储器
CN114582398A (zh) * 2020-11-30 2022-06-03 无锡华润上华科技有限公司 一种半导体存储器
CN114582398B (zh) * 2020-11-30 2023-07-07 无锡华润上华科技有限公司 一种半导体存储器

Also Published As

Publication number Publication date
KR20150127184A (ko) 2015-11-16
WO2014139134A1 (en) 2014-09-18
US20160254060A1 (en) 2016-09-01
EP2973569A1 (en) 2016-01-20
KR20170099410A (ko) 2017-08-31
CN108172250A (zh) 2018-06-15
US9997252B2 (en) 2018-06-12
US20180005701A1 (en) 2018-01-04
JP2016513852A (ja) 2016-05-16
EP2973569A4 (en) 2017-04-12

Similar Documents

Publication Publication Date Title
CN105378841A (zh) 高速和低功率读出放大器
KR102194791B1 (ko) 메모리, 이를 포함하는 메모리 시스템 및 메모리의 동작방법
US9627011B1 (en) Sense amplifier circuit with offset compensation for a non-volatile memory device
US5729492A (en) Sense amplifier having capacitively coupled input for offset compensation
JP6420504B2 (ja) メモリデバイスにおける異なるセンスノード電圧を使用するベリファイ動作
KR100939895B1 (ko) 불휘발성 기억 장치
CN101107671B (zh) 存储器感测电路及用于低电压操作的方法
CN109599140B (zh) 用于存储设备的状态相关的感测电路和预充电操作
KR101196936B1 (ko) 불휘발성 반도체 기억 장치
US8339884B2 (en) Low power and high speed sense amplifier
EP3217405B1 (en) Circuit and method for reading a memory cell of a non-volatile memory device
US9036424B2 (en) Memory device and method for verifying the same
US9087597B2 (en) Semiconductor storage
JP2009043358A (ja) 半導体記憶装置
JPH08235884A (ja) 基準回路
JP4088143B2 (ja) 不揮発性半導体記憶装置及び行線短絡不良検出方法
JP2006127728A (ja) 低電圧用半導体メモリ装置
KR20200024310A (ko) 플래시 메모리 셀에서 데이터를 판독하기 위한 개선된 감지 증폭기 회로
US20110038215A1 (en) Non-volatile memory device and operating method of the same
US9007824B2 (en) Boosting memory reads
JP2007193854A (ja) 半導体記憶装置
KR100905717B1 (ko) 플래시 메모리 장치에서의 ｅ - ｆｕｓｅ 데이터 독출 방법
US9336868B1 (en) Common plate switching reduction in resistive switching memory devices
US20150348620A1 (en) Semiconductor memory device and operation method thereof
JP2009259351A (ja) 不揮発性記憶装置および不揮発性記憶装置の制御方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20160302

WD01 Invention patent application deemed withdrawn after publication