KR101416878B1 - 파워 공급 회로 및 이를 구비하는 상 변화 메모리 장치 - Google Patents
파워 공급 회로 및 이를 구비하는 상 변화 메모리 장치 Download PDFInfo
- Publication number
- KR101416878B1 KR101416878B1 KR1020070115487A KR20070115487A KR101416878B1 KR 101416878 B1 KR101416878 B1 KR 101416878B1 KR 1020070115487 A KR1020070115487 A KR 1020070115487A KR 20070115487 A KR20070115487 A KR 20070115487A KR 101416878 B1 KR101416878 B1 KR 101416878B1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- line
- level
- signal
- power supply
- Prior art date
Links
- 230000008859 change Effects 0.000 claims abstract description 31
- 230000004044 response Effects 0.000 claims abstract description 27
- 239000004065 semiconductor Substances 0.000 claims abstract description 17
- 238000001514 detection method Methods 0.000 claims description 23
- 238000005086 pumping Methods 0.000 claims description 5
- 238000007599 discharging Methods 0.000 claims description 2
- 238000000034 method Methods 0.000 claims 3
- 230000007257 malfunction Effects 0.000 abstract description 4
- 101000854873 Homo sapiens V-type proton ATPase 116 kDa subunit a 4 Proteins 0.000 description 24
- 101000806601 Homo sapiens V-type proton ATPase catalytic subunit A Proteins 0.000 description 24
- 102100020737 V-type proton ATPase 116 kDa subunit a 4 Human genes 0.000 description 24
- 239000012782 phase change material Substances 0.000 description 21
- 101000805729 Homo sapiens V-type proton ATPase 116 kDa subunit a 1 Proteins 0.000 description 18
- 102100037979 V-type proton ATPase 116 kDa subunit a 1 Human genes 0.000 description 18
- 238000010586 diagram Methods 0.000 description 8
- 101100481702 Arabidopsis thaliana TMK1 gene Proteins 0.000 description 7
- 101100191136 Arabidopsis thaliana PCMP-A2 gene Proteins 0.000 description 6
- CIWBSHSKHKDKBQ-JLAZNSOCSA-N Ascorbic acid Chemical compound OC[C@H](O)[C@H]1OC(=O)C(O)=C1O CIWBSHSKHKDKBQ-JLAZNSOCSA-N 0.000 description 6
- 101100048260 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) UBX2 gene Proteins 0.000 description 6
- 101100422768 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SUL2 gene Proteins 0.000 description 4
- -1 ... Proteins 0.000 description 3
- 101100481704 Arabidopsis thaliana TMK3 gene Proteins 0.000 description 3
- 101100421142 Mus musculus Selenon gene Proteins 0.000 description 3
- 238000002425 crystallisation Methods 0.000 description 3
- 230000008025 crystallization Effects 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 101710170230 Antimicrobial peptide 1 Proteins 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 101001073211 Solanum lycopersicum Suberization-associated anionic peroxidase 2 Proteins 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0038—Power supply circuits
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
Landscapes
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Read Only Memory (AREA)
- Dram (AREA)
Abstract
파워 공급 회로 및 이를 구비하는 상 변화 메모리 장치가 개시된다. 본 발명의 제 1 실시예에 따른 반도체 메모리 장치는 파워 공급 회로, 스위치들 및 선택기들을 구비한다. 파워 공급 회로는 상기 블록들의 메모리 셀들에 사용되는 제 1 전압 및 제 2 전압을 생성한다. 스위치들은 상기 파워 공급 회로와 상기 제 1 전압이 전달되는 제 1 라인 및 상기 제 2 전압이 전달되는 제 2 라인으로 연결되고, 제어 신호에 응답하여 상기 제 1 전압 및 제 2 전압 중 하나를 대응되는 블록으로 인가한다. 선택기들은 블록 선택 신호 및 디스차아지 성공 신호에 응답하여, 상기 제어 신호를 생성한다. 본 발명에 따른 파워 공급 회로 및 이를 구비하는 상 변화 메모리 장치는 셀 블록마다 별도의 파워 스위치를 구비함으로써 파워 공급 회로의 동작 시간 및 동작 전류를 감소시킬 수 있다. 또한, 기입 전압을 디스차아지한 후 다른 레벨의 전압을 공급함으로써, 상 변화 메모리 장치의 오작동이 방지될 수 있다.
Description
본 발명은 반도체 메모리 장치에 관한 것으로서, 특히 안정적인 승압 및 강하 후에 독출 동작을 수행함으로써 상 변화 메모리 셀로의 기입/독출 동작의 반복에 따른 셀 블록에 공급되는 전압의 레벨 변동으로 야기되는 기입 및/또는 독출 오작동을 방지할 수 있고, 메모리 셀 어레이의 각 블록마다 기입 및/또는 독출 전압을 인가하는 스위치들을 구비함으로써 메모리 동작 시간 및 전력 낭비를 줄일 수 있는 파워 공급 회로 및 이를 구비하는 상 변화 메모리 장치에 관한 것이다.
PRAM(Phase-change Random Access Memory)은 온도 변화에 대응되는 상 변화에 따라 저항이 변화되는 GST(Ge-Sb-Te)와 같은 물질(이하, 상 변화 물질이라 한다)을 이용하여 데이터를 저장하는 비휘발성 메모리이다. PRAM은 DRAM의 모든 장점과 더불어, 비휘발성 및 저전력소비 특성을 가지므로, 차세대 메모리로 인식되고 있다.
도 1은 상 변화 메모리 장치의 단위 셀(C)에 대한 등가 회로도이다.
도 2는 도 1의 상 변화 물질(GST)을 포함하는 기억 소자(ME)의 단면도이다.
도 1 및 도 2를 참조하면, 상 변화 메모리 장치의 단위 셀(C)의 기억 소자와 P-N 다이오드(D)를 구비한다. 비트 라인(BL)에는 상 변화 물질(GST)이 연결되고 상 변화 물질(GST)은 다이오드(D)의 P-정션(Junction)에, 워드 라인(WL)은 N-정션(Junction)에 연결된다. 다만, 상 변화 메모리 장치는 도 1에 도시된 다이오드(D)가 아닌, 상 변화 물질(GST)에 연결되는 트랜지스터(미도시)를 구비할 수도 있다.
기억 소자(ME)는 상 변화 물질(GST)을 구비한다. 상 변화 메모리 장치의 셀(C)의 상 변화 물질(Ge-Sb-Te)은 온도 및 가열시간에 따라 상 변화 물질을 결정화하거나 비결정화시킴으로써 정보를 저장한다. 상 변화 물질의 상 변화를 위해서 일반적으로 900℃이상의 고온이 필요하며, 이는 상 변화 메모리 셀에 흐르는 전류를 이용한 주울 열(Joule Heating)에 의하여 얻게 된다.
기억 소자(ME)의 하부 전극(BEC)으로 상기와 같이 생성된 전류가 공급되면, 이에 대응하여 상 변화 물질(GST)의 하부 전극(BEC)과의 접촉 부위인 PGM의 부피 및 상태가 달라진다. 이러한 PGM의 변화는 상 변화 물질(GST)의 결정 상태를 결정한다.
도 3은 도 1 및 도 2의 상 변화 물질(GST)의 특성을 나타내는 그래프이다. 이때, 도 3의 도면 부호 "CON1"은 상 변화 물질이 비결정화 상태로 되기 위한 조건을 나타내며, "CON0"은 결정화 상태로 되기 위한 조건을 나타낸다. 도 1 내지 도 3을 참조하여, 상 변화 메모리 장치에서의 기입 동작 및 독출 동작을 설명한다.
먼저, 기입 동작을 살펴본다. 정보 "1"을 저장하기 위하여, 상 변화 물질(GST)을 용융점(Melting Temperature)(TMP2) 이상으로 가열한 뒤(t1) 급속히 냉각시키면, 상 변화 물질(GST)이 비결정화(Amorphous) 상태로 되다. 이러한 비결정화 상태가 정보 "1"로 정의된다. 이 상태를 리셋(Reset) 상태라고도 한다.
정보 "0"을 저장하기 위해서는, 상 변화 물질을 결정화 온도(Crystallization Temperature)(TMP1) 이상으로 가열하여 일정 시간 동안 유지한 뒤(t2) 서서히 냉각시킨다. 이때, 상 변화 물질이 결정화 상태로 되는데, 이러한 상태가 정보 "0"으로 정의된다. 이를 셋(Set) 상태라고도 한다.
다음으로 독출 동작을 살펴본다. 대응되는 비트 라인(BL)과 워드 라인(WL)의 선택에 의해 독출하고자 하는 메모리 셀(C)이 선택된다. 선택된 메모리 셀(C)로 독출 전류를 공급하여, 상 변화 물질(GST)의 저항 상태에 따른 전압 변화의 차이로서 "1"과 "0"을 구분한다.
이렇듯, 상 변화 메모리 장치는, 상 변화 물질의 상태에 대응되는 정보를 저장 및 독출한다. 따라서, 정확한 상 변화 물질의 상태를 센싱(sensing)하는 것이 중요하다. 그런데, 전술한 바와 같이, 상 변화 메모리 장치는 기입 및 독출 동작에 사용되는 전류를 생성하기 위해, 기입 및 동작에 대응되는 서로 다른 레벨의 전압이 셀 블록들로 공급되고, 이는 뒤따르는 기입 및 독출 동작에 영향을 줄 수 있다. 이는 상 변화 메모리 장치의 기입 및/또는 독출 오작동을 초래할 수 있어 문제시된다.
또한, 상 변화 메모리 장치가 고집적화됨에 따라, 메모리 셀들에 사용되는 기입 및 독출 전압을 생성하는 파워 공급 회로의 동작 시간 및 동작 전류가 증대된다. 이는 메모리 동작 시간을 증가시키고, 전력 낭비를 야기할 수 있어 문제시된다.
본 발명이 이루고자하는 기술적 과제는 상 변화 메모리 셀로의 기입/독출 동작의 반복에 따른 셀 블록에 공급되는 전압의 레벨 변동으로 야기되는 기입 및/또는 독출 오작동을 방지할 수 있고, 파워 공급 회로의 동작 시간 및 동작 전류를 줄일 수 있는 파워 공급 회로 및 이를 구비하는 상 변화 메모리 장치에 관한 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 제 1 실시예에 따른 반도체 메모리 장치는 메모리 셀 어레이, 파워 공급 회로, 스위치들 및 선택기들을 구비한다.
메모리 셀 어레이는 복수개의 블록들을 포함한다. 파워 공급 회로는 상기 블록들의 메모리 셀들에 사용되는 제 1 전압 및 제 2 전압을 생성한다. 스위치들은 상기 파워 공급 회로와 상기 제 1 전압이 전달되는 제 1 라인 및 상기 제 2 전압이 전달되는 제 2 라인으로 연결되고, 제어 신호에 응답하여 상기 제 1 전압 및 제 2 전압 중 하나를 대응되는 블록으로 인가한다. 선택기들은 블록 선택 신호 및 디스차아지 성공 신호에 응답하여, 상기 제어 신호를 생성한다.
바람직하게는, 상기 스위치들은 상기 블록마다 하나씩 구비될 수 있다.
바람직하게는, 상기 파워 공급 회로는 제 1 전압 생성부 및 제 2 전압 생성부를 구비할 수 있다. 제 1 전압 생성부는 상기 제 1 전압을 상기 제 1 라인으로 인가할 수 있다. 제 2 전압 생성부는 상기 제 2 전압을 상기 제 2 라인으로 인가할 수 있다.
바람직하게는, 상기 제 2 전압 생성부는 전압 펌프, 펌프 출력 디텍터, 디스차아지부 및 제어부를 구비할 수 있다.
전압 펌프는 클럭 신호를 상기 제 2 전압으로 펌핑하여, 상기 제 2 라인으로 인가할 수 있다. 펌프 출력 디텍터는 상기 전압 펌프의 출력 전압의 전압 레벨을 체크하여, 상기 제 2 전압의 전압 레벨과의 차이를 나타내는 펌프 출력 검출 신호를 생성할 수 있다. 디스차아지부는 디스차아지 신호에 응답하여, 상기 제 2 라인의 전압 레벨을 임의의 전압 레벨로 디스차아지할 수 있다.
이때, 상기 임의의 전압은 제 1 전압 또는 외부 전압의 전압 레벨과 동일한 레벨의 전압일 수 있다.
제어부는 상기 펌프 출력 검출 신호에 응답하여, 상기 전압 펌프의 펌핑 여부를 결정하는 펌프 제어 신호를 생성하는 제 1 제어 수단을 포함할 수 있다.
바람직하게는, 상기 펌프 출력 디텍터는 전압 분배 수단 및 비교 수단을 구비할 수 있다. 전압 분배 수단은 상기 전압 펌프의 출력을 임의의 비교 전압으로 분배할 수 있다. 비교 수단은 동작 인에이블 신호에 응답하여, 상기 비교 전압과 기준 전압을 비교하여 상기 펌프 출력 검출 신호를 생성할 수 있다.
바람직하게는, 상기 디스차아지부는 복수개의 트랜지스터들을 구비할 수 있다. 이때, 복수개의 트랜지스터들은 상기 디스차아지 신호에 응답하여 턴-온되고, 상기 제 2 라인과 접지 전압 사이에 직렬로 연결될 수 있다.
바람직하게는, 상기 제 2 전압 생성부는 디스차아지 디텍터를 더 구비할 수 있다. 디스차아지 디텍터는 상기 제 2 라인이 디스차아지되는 구간에서의 상기 제 2 라인의 전압 레벨을 체크하여 디스차아지 전압 검출 신호를 출력할 수 있다.
바람직하게는 상기 제어부는 제 2 제어 수단을 더 구비할 수 있다. 제 2 제어 수단은 상기 디스차아지 전압 검출 신호가 제 1 논리 레벨을 갖는 경우 상기 디스차아지 성공 신호를 출력하고, 상기 제 1 논리 레벨과 다른 제 2 논리 레벨을 갖는 경우 상기 디스차아지 신호를 출력할 수 있다. 이때, 상기 디스차아지 전압 검출 신호는, 상기 제 2 라인의 전압 레벨이 상기 임의의 전압 레벨과 같아지는 때에 상기 제 1 논리 레벨을 갖고, 상기 제 2 라인의 전압 레벨이 상기 임의의 전압 레벨보다 높을 때에 상기 제 2 논리 레벨을 가질 수 있다.
바람직하게는, 상기 블록 선택 신호는 대응되는 블록에 포함되는 메모리 셀들로의 기입 및/또는 독출 동작을 수행하기 위한 외부 어드레스에 대응되어 인가될 수 있다.
바람직하게는, 상기 제 1 전압은 독출 전압 및/또는 스탠바이 전압이고, 상기 제 2 전압은 기입 전압일 수 있다. 이때, 상기 제 2 전압의 전압 레벨은 상기 제 1 레벨보다 높을 수 있다.
바람직하게는 상기 반도체 메모리 장치는 상 변화 메모리 장치일 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 제 1 실시예에 따른 파워 공급회로는 반도체 메모리 장치의 메모리 셀들에 제 1 전압 및 제 2 전압을 생성한다. 파워 공급 회로의 상기 제 2 전압 생성부는 클럭 신호를 상기 제 2 전압으로 펌핑하여, 펌핑된 제 2 전압을 대응되는 메모리 셀로 인가하는 전압 펌프, 상기 전압 펌프의 출력 전압의 전압 레벨을 체크하여 상기 제 2 전압의 전압 레벨과의 차이를 나타내는 펌프 출력 검출 신호를 생성하는 펌프 출력 디텍터 및 디스차아지 신호에 응답하여, 상기 메모리 셀들로 인가된 제 2 전압의 전압 레벨을 임의의 전압 레벨로 디스차아지하는 디스차아지부를 구비한다.
상기 기술적 과제를 달성하기 위한 본 발명의 제 2 실시예에 따른 반도체 메모리 장치는 복수개의 블록들을 포함하는 메모리 셀 어레이, 상기 블록들의 메모리 셀들에 사용되는 제 1 전압 및 제 2 전압을 생성하는 파워 공급 회로 및 상기 복수개의 블록들에 대응되어 구비되고, 제어 신호에 응답하여 상기 제 1 전압 및 제 2 전압 중 하나를 대응되는 블록으로 인가하는 복수개의 스위치들을 구비한다.
상기 기술적 과제를 달성하기 위한 본 발명의 제 3 실시예에 따른 반도체 메모리 장치는 상기 반도체 메모리 장치의 메모리 셀들에 사용되는 제 1 전압 및 제 2 전압을 생성하는 파워 공급 회로, 상기 파워 공급 회로와 상기 제 1 전압이 전달되는 제 1 라인 및 상기 제 2 전압이 전달되는 제 2 라인으로 연결되고, 제어 신호에 응답하여 상기 제 1 전압 및 제 2 전압 중 하나를 상기 메모리 셀들로 인가하는 적어도 하나 이상의 스위치 및 블록 선택 신호 및 디스차아지 성공 신호에 응답하여, 상기 제어 신호를 생성하는 적어도 하나 이상의 선택기를 구비한다.
상기 기술적 과제를 달성하기 위한 본 발명의 제 2 실시예에 따른 파워 공급 회로는 복수개의 블록들을 포함하는 메모리 셀 어레이를 구비하는 반도체 메모리 장치에 구비되며, 블럭 선택 신호에 응답하여, 대응되는 블록의 메모리 셀들에 사용되는 제 1 전압 및 제 2 전압을 생성하는 제 1 전압 생성부 및 제 2 전압 생성부 를 구비한다.
이때, 상기 제 2 전압 생성부는 클럭 신호를 상기 제 2 전압으로 펌핑하여, 펌핑된 제 2 전압을 대응되는 메모리 셀로 인가하는 전압 펌프, 상기 전압 펌프의 출력 전압의 전압 레벨을 체크하여, 상기 제 2 전압의 전압 레벨과의 차이를 나타내는 펌프 출력 검출 신호를 생성하는 펌프 출력 디텍터 및 디스차아지 신호에 응답하여, 상기 메모리 셀들로 인가된 제 2 전압의 전압 레벨을 임의의 전압 레벨로 디스차아지하는 디스차아지부를 구비할 수 있다.
본 발명에 따른 파워 공급 회로 및 이를 구비하는 상 변화 메모리 장치는 셀 블록마다 별도의 파워 스위치를 구비함으로써 파워 공급 회로의 동작 시간 및 동작 전류를 감소시킬 수 있는 장점이 있다.
또한, 본 발명에 따른 파워 공급 회로 및 이를 구비하는 상 변화 메모리 장치는, 기입 전압을 디스차아지한 후 다른 레벨의 전압을 공급함으로써, 상 변화 메모리 장치의 오작동을 방지할 수 있는 장점이 있다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명이 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 4는 본 발명의 제 1 실시예에 따른 상 변화 메모리 장치를 나타내는 블록도이다.
도 4를 참조하면, 본 발명의 제 1 실시예에 따른 반도체 메모리 장치(100)는 복수개의 블록들(BLK1, BLK2, ..., BLKn), 파워 공급 회로(PSC), 스위치들(SW1, SW2, ..., SWn) 및 선택기들(SEL1, SEL2, ..., SELn)을 구비한다. 이때, 본 발명의 제 1 실시예에 따른 반도체 메모리 장치(100)는 상 변화 메모리 장치일 수 있다.
복수개의 블록들(BLK1, BLK2, ..., BLKn)은 반도체 메모리 장치의 메모리 셀 어레이에 포함된다.
파워 공급 회로(PSC)는 블록들(BLK1, BLK2, ..., BLKn)의 메모리 셀들에 사용되는 제 1 전압(VPP1) 및 제 2 전압(VPP2)을 생성한다. 바람직하게는, 제 1 전압(VPP1)은 독출 전압 및/또는 스탠바이 전압이고, 제 2 전압(VPP2)은 기입 전압일 수 있다. 따라서, 제 2 전압(VPP2)의 전압 레벨은 제 1 전압(VPP1)의 전압 레벨보다 높을 수 있다. 파워 공급 회로(PSC)에 대한 더 자세한 설명은 후술된다.
스위치들(SW1, SW2, ..., SWn)은 파워 공급 회로(PSC)와 제 1 전압(VPP1)이 전달되는 제 1 라인(L1) 및 제 2 전압(VPP2)이 전달되는 제 2 라인(L2)으로 연결된다. 스위치들(SW1, SW2, ..., SWn)은 대응되는 제어 신호(XCON1, XCON2, ..., XCONn)에 응답하여 제 1 전압(VPP1) 및 제 2 전압(VPP2) 중 하나를 대응되는 블록으로 인가한다. 바람직하게는, 도 4에 도시된 바와 같이, 스위치들(SW1, SW2, ..., SWn)은 블록마다 하나씩 구비될 수 있다.
이처럼, 본 발명의 실시예에 따른 반도체 메모리 장치(100)는 셀 블록으로의 전압 인가를 셀 블록마다 별도로 구비되는 파워 스위치에 의함으로써, 파워 공급 회로(PSC)의 출력단의 로드를 감소시킬 수 있다. 이에 따라, 파워 공급 회로의 승압된 제 2 전압의 라이징/폴링(rising/falling) 시간의 단축 및 소모되는 전류를 줄일 수 있다. 따라서, 파워 공급 회로의 동작 시간 및 동작 전류가 감소될 수 있다.
도 5는 도 4의 스위치들의 동작을 설명하기 위한 도면이다.
도 4 및 도 5를 참조하면, 스위치(예를 들어, 제 1 블록(BLK1)에 대한 제 1 스위치(SW1))는 시각 t1 이전에는 제 1 라인(L1)과 연결된다. 전술한 바와 같이, 제 1 라인(L1)은 독출 또는 스탠바이 동작(READ/STBY)에 대응되는 제 1 전압(VPP1)이 인가된다. 그러다, 제 1 스위치(SW1)는 시각 t1에서 제 2 라인(L2)으로 스위칭된다. 제 2 라인(L2)에는 기입 동작(WRITE)에 대응되는 제 2 전압(VPP2)이 인가된다.
비록, 시각 t2에서 메모리 셀에 대한 기입이 완료되더라도, 제 1 스위치(SW1)는 제 2 라인(L2)의 전압 레벨이 제 1 전압(VPP1)의 전압 레벨로 디스차아지될 때까지 제 2 라인(L2)과 연결된다. 제 2 라인(L2)의 전압 레벨이 제 1 전압(VPP1)의 전압 레벨로 디스차아지가 완료되는 시각 t3에서, 제 1 스위치(SW1)는 다시 제 1 라인(L1)과 연결된다.
다만, 도 5는 제 2 전압(VPP2)의 디스차아지 전압을 제 1 전압(VPP1)의 전압 레벨과 동일한 레벨을 갖는 것으로 도시하고 있으나, 이에 한정되는 것은 아니다. 제 2 전압(VPP2)의 디스차아지 전압은 제 1 전압(VPP1) 또는 VCC의 전압 레벨과 같이 특정 전압 레벨을 가질 수 있다. 그러나, 이하에서는 설명의 편의를 위해, 제 2 전압(VPP2)의 디스차아지 전압을 제 1 전압(VPP1)의 전압 레벨과 동일한 레벨을 갖는 것으로 전제된다. 제 1 라인(L1) 및 제 2 라인(L2)으로의 전압 인가 및 제 2 라인(L2)의 디스차아지에 대한 더 구체적인 설명은 후술되는 파워 공급 회로의 동작에 대한 설명에서 기재된다.
이때, 제 1 스위치(SW1)의 스위칭 동작은 제 1 제어 신호(XCON1)에 응답하여 수행되는데, 제어 신호들(XCON1, XCON2, ..., XCONn)의 생성은 후술되는 선택기들에 의한다.
다시, 도 4를 참조하면, 선택기들(SEL1, SEL2, ..., SELn)은 블록 선택 신호(Block1, Block2, ..., Blockn) 및 디스차아지 성공 신호(DSC_SCCSS)에 응답하여, 대응되는 제어 신호(XCON1, XCON2, ..., XCONn)를 생성한다. 블록 선택 신호(Block1, Block2, ..., Blockn)는 대응되는 블록에 포함되는 메모리 셀들로의 기입 및/또는 독출 동작을 수행하기 위한 외부 어드레스(미도시)에 대응되어 인가될 수 있다. 선택기들(SEL1, SEL2, ..., SELn)은 도 4에 도시된 바와 같이, 스위치들(SW1, SW2, ..., SWn)마다 하나씩 구비될 수 있다.
전술된 도 5의 설명에서, 제 1 블록(BLK1)으로의 기입 동작을 수행하고자 하는 경우(도 5의 시각 t1), 블록 선택 신호(Block1, Block2, ..., Blockn) 중 제 1 블록 선택 신호(Block1)가 제 1 논리 레벨로 인가될 수 있다. 이후, 제 2 라인(L2)에 대한 디스차아지 완료를 나타내는 디스차아지 성공 신호(DSC_SCCSS)가 활성화되 지 아니한 구간(도 5의 시각 t1에서 t3까지의 구간) 동안, 제 1 논리 레벨의 제 1 제어 신호(XCON1)가 제 1 스위치(SW1)로 인가될 수 있다.
제 1 스위치(SW1)는 제 1 제어 신호(XCON1)가 제 1 논리 레벨인 경우, 제 2 라인(L2)과의 연결을 유지할 수 있다. 따라서, 제 1 블록(BLK1)으로 기입 동작 구간(도 5의 시각 t1에서 t2까지의 구간) 동안 제 2 전압(VPP2)이 인가되고, 디스차아지 구간(도 5의 시각 t2에서 t3까지의 구간) 동안 제 2 전압(VPP2)의 디스차아지 전압이 인가된다.
다음으로, 도 5의 시각 t3에서 제 2 라인(L2)의 디스차아지가 완료되면, 디스차아지 성공 신호(DSC_SCCSS)가 제 1 논리 레벨로 제 1 선택기(SEL1)에 인가된다. 그러면, 제 1 선택기(SEL1)는 제 2 논리 레벨의 제 1 제어 신호(XCON1)를 제 1 스위치(SW1)로 인가한다. 제 1 스위치(SW1)는 제 1 제어 신호(XCON1)가 제 2 논리 레벨인 경우, 제 1 라인(L1)과 연결될 수 있다. 이 경우, 제 1 블록(BLK1)으로 제 1 전압(VPP1)이 인가된다.
다음으로, 본 발명의 실시예에 따른 파워 공급 회로의 구성 및 동작에 대해 더 자세히 알아본다.
도 6은 본 발명의 실시예에 따른 파워 공급 회로를 나타내는 도면이다.
본 발명의 실시예에 따른 파워 공급 회로는 제 1 전압 생성부 및 제 2 전압 생성부를 구비할 수 있다. 제 1 전압 생성부는 제 1 전압을 제 1 라인으로 인가할 수 있다. 제 2 전압 생성부는 제 2 전압을 제 2 라인으로 인가할 수 있다. 설명의 편의를 위해, 도 6은 제 2 전압 생성부만을 도시한다. 제 1 전압 생성부는 제 1 전 압을 제 1 라인에 인가하는 등의 간단한 동작만을 수행하므로 별도의 설명은 생략된다. 또한, 제 1 전압 생성부의 구조 및 동작은 제 2 전압 생성부의 구조 및 동작으로부터 유추할 수 있을 것이다.
도 6을 참조하면, 제 2 전압 생성부(600)는 전압 펌프(610), 펌프 출력 디텍터(620), 디스차아지부(630) 및 제어부(640)를 구비할 수 있다.
전압 펌프(610)는 클럭 신호(CLK)를 제 2 전압(VPP2)으로 펌핑하여, 제 2 라인(L2)으로 인가할 수 있다.
펌프 출력 디텍터(620)는 전압 펌프(610)의 출력 전압(N1의 노드 전압)의 전압 레벨을 체크하여, 제 2 전압(VPP2)의 전압 레벨과의 차이를 나타내는 펌프 출력 검출 신호(DET_ACT)를 생성할 수 있다. 바람직하게는, 펌프 출력 디텍터(620)는 전압 분배 수단(VDIV) 및 비교 수단(AMP1)을 구비할 수 있다.
전압 분배 수단(VDIV)은 전압 펌프(610)의 출력 전압을 임의의 비교 전압(Vcom)으로 분배할 수 있다. 이때, 전압 분배 수단(VDIV)은 제 2 전압(VPP2)의 전압 레벨에 대응되도록 설정된다. 비교 수단(AMP1)은 동작 인에이블 신호(EN_ACT)에 응답하여, 비교 전압(Vcom)과 기준 전압(VREF1)을 비교한다. 비교 결과는 펌프 출력 검출 신호(DET_ACT)로 출력될 수 있다. 동작 인에이블 신호(EN_ACT)는 기입 동작 구간에서 활성화될 수 있다.
디스차아지부(630)는 디스차아지 신호(P_DSC)에 응답하여, 제 2 전압(VPP2)의 전압 레벨을 제 1 전압(VPP1)의 전압 레벨로 디스차아지할 수 있다. 바람직하게는, 디스차아지부(630)는 복수개의 트랜지스터들을 구비할 수 있다. 이때, 복수개 의 트랜지스터들은 디스차아지 신호(P_DSC)에 응답하여 턴-온되고, 제 2 라인(L2)과 접지 전압 사이에 직렬로 연결될 수 있다.
디스차아지 신호(P_DSC)는 디스차아지 구간(도 5의 시각 t2에서 t3까지의 구간)에서 활성화될 수 있는데, 디스차아지 구간은 후술되는 제 2 전압 생성 구간에서 활성화되는 펌프 제어 신호(PMP_SCCSS)의 논리 레벨의 전이된 후, 후술되는 디스차아지 성공 신호(DSC_SCCSS)가 활성화될 때까지의 구간일 수 있다.
제어부(640)는 제 1 제어 수단(미도시)을 구비할 수 있다. 제 1 제어 수단(미도시)은 펌프 출력 검출 신호(DET_ACT)에 응답하여, 전압 펌프(610)의 펌핑 여부를 결정하는 펌프 제어 신호(PMP_SCCSS)를 생성할 수 있다. 전압 펌프(610)는 펌프 제어 신호(PMP_SCCSS)에 응답하여, 전압 펌프(610)의 출력 전압과 제 2 전압(VPP2)의 전압 레벨이 일치하는 경우 전압 펌프(610)의 동작을 종료한다. 그렇지 아니하는 경우 전압 펌프(610)는 펌핑 동작을 지속한다.
계속해서 도 2를 참조하면, 제어부(640)는 또한, 제 2 제어 수단(미도시)을 더 구비할 수 있다. 제 2 제어 수단은 디스차아지 전압 검출 신호(DET_DSC)의 논리 레벨에 따라, 디스차아지 성공 신호(DSC_SCCSS) 또는 디스차아지 신호(P_DSC)를 출력한다. 디스차아지 전압 검출 신호(DET_DSC)는 디스차아지 디텍터(650)에 의하여 생성될 수 있다.
디스차아지 디텍터(650)는 제 2 전압(VPP2)이 디스차아지되는 구간(에서, 제 2 라인(L2)의 전압 레벨을 체크하여 디스차아지 전압 검출 신호(DET_DSC)를 출력할 수 있다. 디스차아지 디텍터(650)는 펌프 출력 디텍터(620)와 마찬가지로, 전압 분 배 수단 및 비교 수단을 구비할 수 있다.
다만, 디스차아지 디텍터(650)는 펌프 출력 디텍터(620)의 전압 분배 수단과 다른 크기의 비교 전압을 생성할 수 있고, 펌프 출력 디텍터(620)의 비교 수단과 다른 기준 전압을 사용할 수 있다. 디스차아지 디텍터(650)에서 사용되는 비교 전압 및 기준 전압은 펌프 출력 디텍터(620)와 달리, 제 2 전압(VPP2)의 디스차아지 전압(제 1 전압의 전압 레벨과 같은 크기의 전압)에 대응되는 크기로 설정되기 때문이다.
디스차아지 전압 검출 신호(DET_DSC)가 제 2 라인(L2)의 전압 레벨이 제 1 전압(VPP1)의 전압 레벨과 같아지는 때에 제 1 논리 레벨을 갖는다고 하자. 반면, 제 2 라인(L2)의 전압 레벨이 제 1 전압(VPP1)의 전압 레벨보다 높을 때에, 디스차아지 전압 검출 신호(DET_DSC)가 제 2 논리 레벨을 갖는다고 하자. 제 2 제어 수단은 디스차아지 전압 검출 신호(DET_DSC)가 제 1 논리 레벨을 갖는 경우 디스차아지 성공 신호(DSC_SCCSS)를 출력하고, 제 2 논리 레벨을 갖는 경우 디스차아지 신호(P_DSC)를 출력할 수 있다.
즉, 제 2 전압(VPP2)이 제 1 전압(VPP1)의 전압 레벨까지 디스차아지되면, 제어부(640)는 디스차아지 성공 신호(DSC_SCCSS)를 출력한다. 전술한 바와 같이, 도 4의 선택기들(SEL1, SEL2, ..., SELn)은 디스차아지 성공 신호(DSC_SCCSS)에 응답하여, 스위치들(SW1, SW2, ..., SWn)이 제 1 전압(VPP1)을 대응되는 블록들로 인가하도록 제어한다.
계속해서 도 6을 참조하면, 제 2 전압 생성부(600)는 스탠바이 디텍터(660) 를 더 구비할 수 있다. 스탠바이 디텍터(660)는 펌프 출력 디텍터(620) 및 디스차이지 디텍터(650)와 마찬가지로, 전압 펌프(610)의 출력을 비교 전압과 비교하여 그 결과(DET_STB)를 생성한다. 따라서, 본 발명의 실시예에 따른 파워 공급 회로는, 스탠바이 구간에서의 제 2 전압(VPP2)의 전압 레벨을 체크하여, 스탠바이 구간에서의 제 2 전압(VPP2)의 부적절한 승압을 제어할 수 있다.
다만, 스탠바이 디텍터(660)는 디스차아지 디텍터(650) 및 펌프 출력 디텍터(620)의 전압 분배 수단과 다른 크기의 비교 전압을 생성할 수 있고, 디스차아지 디텍터(650) 및 펌프 출력 디텍터(620)의 비교 수단과 다른 기준 전압을 사용할 수 있다. 스탠바이 디텍터(660)에서 사용되는 비교 전압 및 기준 전압은 디스차아지 디텍터(650) 및 펌프 출력 디텍터(620)와 달리, 스탠바이 전압(제 1 전압의 전압 레벨과 같은 크기의 전압)에 대응되는 크기로 설정되기 때문이다.
도 7은 도 6의 제 2 전압 생성부의 동작 타이밍도이다.
도 6 및 도 7를 참조하면, 기입 동작이 요구되는 경우, 동작 인에이블 신호(EN_ACT)가 논리 하이("H")로 전이된다. 이에 응답하여, 전압 펌프(610)는 펌핑 동작을 시작한다. 전압 펌프(610)의 출력 전압이 타겟 레벨, 즉 제 2 전압(VPP2)의 전압 레벨까지 펌핑되면, 펌프 제어 신호(PMP_SCCSS)가 논리 하이("H")로 활성화되어, 셀에 대한 프로그램(기입) 동작이 수행된다. 셀에 대한 기입이 완료되면, 펌프 제어 신호(PMP_SCCSS)가 논리 로우("L")로 전이된다.
이때, 디스차아지 신호(P_DSC)가 논리 하이("H")로 전이되어, 펌핑된 제 2 전압(VPP2)은 제 1 전압(VPP1)의 전압 레벨 또는 VCC 레벨까지 디스차아지된다. 디 스차아지가 완료되면, 디스차아지 성공 신호(DSC_SCCSS)가 논리 하이("H")로 전이되며, 이때 셀에 대한 기입 동작이 완료되고, 셀은 독출 또는 대기 상태가 된다.
이렇듯, 본 발명의 실시예에 따른 파워 공급 회로 및 이를 구비하는 상 변화 메모리 장치는 승압된 높은 기입 전압의 사용 후, 이를 특정 레벨까지 강하시킨 후에 독출 또는 스탠바이 전압을 인가함으로써, 반도체 메모리 장치의 기입 및/또는 독출 오작동을 최소화할 수 있다.
그 밖의 본 발명의 다른 실시예들에 따른 파워 공급 회로 및/또는 이를 구비하는 상 변화 메모리 장치들은 전술된 파워 공급 회로 및/또는 상 변화 메모리 장치와 그 기술적 사상이 동일하다. 그러므로 당업자라면 앞에서의 설명으로부터 본 발명의 다른 실시예들에 따른 파워 공급 회로 및/또는 이를 구비하는 상 변화 메모리 장치들에 대하여 이해할 수 있을 것이므로 이에 대한 자세한 설명은 생략된다.
다만, 블록마다 스위치가 구비되지 아니거나 기입/독출/스탠바이 전압의 인가가 블록별로 수행되지 아니할 수 있다. 또한, 디스차아지가 수행되지 아니할 수 있다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다.
그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 상 변화 메모리 장치의 단위 셀(C)에 대한 등가 회로도이다.
도 2는 도 1의 상 변화 물질(GST)을 포함하는 기억 소자(ME)의 단면도이다.
도 3은 도 1 및 도 2의 상 변화 물질(GST)의 특성을 나타내는 그래프이다.
도 4는 본 발명의 제 1 실시예에 따른 상 변화 메모리 장치를 나타내는 블록도이다.
도 6은 본 발명의 실시예에 따른 파워 공급 회로를 나타내는 도면이다.
도 7은 도 6의 제 2 전압 생성부의 동작 타이밍도이다.
Claims (25)
- 복수개의 블록들을 포함하는 메모리 셀 어레이를 구비하는 반도체 메모리 장치에 있어서,상기 블록들의 메모리 셀들에 사용되는 제 1 전압 및 제 2 전압을 생성하는 파워 공급 회로;상기 파워 공급 회로와 상기 제 1 전압이 전달되는 제 1 라인 및 상기 제 2 전압이 전달되는 제 2 라인 사이를 스위칭하고, 제어 신호에 응답하여 상기 제 1 전압 및 제 2 전압 중 하나를 대응되는 블록으로 인가하는 복수개의 스위치들; 및복수개의 블록들 중 선택되는 블록을 나타내는 블록 선택 신호, 및 상기 제 1 라인 및 상기 제 2 라인의 디스차아지 완료 여부를 나타내는 디스차아지 성공 신호에 응답하여, 상기 제어 신호를 생성하는 선택기들을 구비하고,상기 복수개의 스위치들은,상기 제 2 라인의 디스차지가 완료되면, 제1 논리 레벨의 상기 디스차아지 성공 신호에 대응되는 상기 제어 신호에 응답하여, 상기 제 2 라인에서 상기 제 1 라인으로 스위칭하는 것을 특징으로 하는 반도체 메모리 장치.
- 제 1 항에 있어서, 상기 스위치들은,상기 블록마다 하나씩 구비되는 것을 특징으로 하는 반도체 메모리 장치.
- 제 1 항에 있어서, 상기 파워 공급 회로는,상기 제 1 전압을 상기 제 1 라인으로 인가하는 제 1 전압 생성부; 및상기 제 2 전압을 상기 제 2 라인으로 인가하는 제 2 전압 생성부를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
- 제 3 항에 있어서, 상기 제 2 전압 생성부는,클럭 신호를 상기 제 2 전압으로 펌핑하여, 상기 제 2 라인으로 인가하는 전압 펌프;상기 전압 펌프의 출력 전압의 전압 레벨을 체크하여, 상기 제 2 전압의 전압 레벨과의 차이를 나타내는 펌프 출력 검출 신호를 생성하는 펌프 출력 디텍터;디스차아지 신호에 응답하여, 상기 제 2 전압의 전압 레벨을 임의의 전압 레벨로 디스차아지하는 디스차아지부; 및상기 펌프 출력 검출 신호에 응답하여, 상기 전압 펌프의 펌핑 여부를 결정하는 펌프 제어 신호를 생성하는 제 1 제어 수단을 포함하는 제어부를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
- 제 4 항에 있어서, 상기 임의의 전압 레벨은,상기 제 1 전압의 전압 레벨 또는 외부 전압(VCC)의 전압 레벨과 동일한 것을 특징으로 하는 반도체 메모리 장치.
- 삭제
- 삭제
- 제 4 항에 있어서, 상기 제 2 전압 생성부는,상기 제 2 라인이 디스차아지되는 구간에서의 상기 제 2 라인의 전압 레벨을 체크하여 디스차아지 전압 검출 신호를 출력하는 디스차아지 디텍터를 더 구비하는 것을 특징으로 하는 반도체 메모리 장치.
- 제 8 항에 있어서, 상기 제어부는,상기 디스차아지 전압 검출 신호가 제 1 논리 레벨을 갖는 경우 상기 디스차아지 성공 신호를 출력하고,상기 제 1 논리 레벨과 다른 제 2 논리 레벨을 갖는 경우 상기 디스차아지 신호를 출력하는 제 2 제어 수단을 더 구비하고,상기 디스차아지 전압 검출 신호는,상기 제 2 라인의 전압 레벨이 상기 임의의 전압 레벨과 같아지는 때에 상기 제 1 논리 레벨을 갖고,상기 제 2 라인의 전압 레벨이 상기 임의의 전압 레벨보다 높을 때에 상기 제 2 논리 레벨을 갖는 것을 특징으로 하는 반도체 메모리 장치.
- 삭제
- 제 1 항에 있어서,상기 제 1 전압은 독출 전압 또는 스탠바이 전압이고,상기 제 2 전압은 기입 전압인 것을 특징으로 하는 반도체 메모리 장치.
- 제 1 항에 있어서, 상기 제 2 전압의 전압 레벨은,상기 제 1 전압의 전압 레벨보다 높은 것을 특징으로 하는 반도체 메모리 장치.
- 제 1 항에 있어서, 상기 반도체 메모리 장치는,상 변화 메모리 장치인 것을 특징으로 하는 반도체 메모리 장치.
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070115487A KR101416878B1 (ko) | 2007-11-13 | 2007-11-13 | 파워 공급 회로 및 이를 구비하는 상 변화 메모리 장치 |
| US12/251,761 US7817489B2 (en) | 2007-11-13 | 2008-10-15 | Power supplying circuit and phase-change random access memory including the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070115487A KR101416878B1 (ko) | 2007-11-13 | 2007-11-13 | 파워 공급 회로 및 이를 구비하는 상 변화 메모리 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090049288A KR20090049288A (ko) | 2009-05-18 |
| KR101416878B1 true KR101416878B1 (ko) | 2014-07-09 |
Family
ID=40623565
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070115487A KR101416878B1 (ko) | 2007-11-13 | 2007-11-13 | 파워 공급 회로 및 이를 구비하는 상 변화 메모리 장치 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7817489B2 (ko) |
| KR (1) | KR101416878B1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102231945B1 (ko) | 2014-08-22 | 2021-03-25 | 삼성전자주식회사 | 커플링 노이즈가 감소된 비휘발성 메모리 장치 및 그 구동 방법 |
| JP7009223B2 (ja) * | 2018-01-11 | 2022-01-25 | ラピスセミコンダクタ株式会社 | 電源切替制御回路 |
| US11043263B1 (en) * | 2019-11-14 | 2021-06-22 | Xilinx, Inc. | Low offset and enhanced write margin for stacked fabric dies |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006065928A (ja) | 2004-08-25 | 2006-03-09 | Renesas Technology Corp | 不揮発性半導体記憶装置および半導体集積回路装置 |
| KR20060082565A (ko) * | 2005-01-13 | 2006-07-19 | 삼성전자주식회사 | 반도체 메모리 장치에서의 셀 파워 스위칭 회로와 그에따른 셀 파워 전압 인가방법 |
| KR20070008216A (ko) * | 2005-07-13 | 2007-01-17 | 삼성전자주식회사 | 구동전압 레벨을 변경할 수 있는 상 변화 메모리 장치 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4392740B2 (ja) * | 2001-08-30 | 2010-01-06 | 株式会社ルネサステクノロジ | 半導体記憶回路 |
| US6873538B2 (en) * | 2001-12-20 | 2005-03-29 | Micron Technology, Inc. | Programmable conductor random access memory and a method for writing thereto |
| KR100699872B1 (ko) | 2005-11-02 | 2007-03-28 | 삼성전자주식회사 | 전압 펌프의 수를 조절할 수 있는 상 변화 메모리 장치 및기입 구동 전압 발생 방법 |
| KR100865852B1 (ko) * | 2007-08-08 | 2008-10-29 | 주식회사 하이닉스반도체 | 레귤레이터 및 고전압 발생기 |
-
2007
- 2007-11-13 KR KR1020070115487A patent/KR101416878B1/ko active IP Right Grant
-
2008
- 2008-10-15 US US12/251,761 patent/US7817489B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006065928A (ja) | 2004-08-25 | 2006-03-09 | Renesas Technology Corp | 不揮発性半導体記憶装置および半導体集積回路装置 |
| KR20060082565A (ko) * | 2005-01-13 | 2006-07-19 | 삼성전자주식회사 | 반도체 메모리 장치에서의 셀 파워 스위칭 회로와 그에따른 셀 파워 전압 인가방법 |
| KR20070008216A (ko) * | 2005-07-13 | 2007-01-17 | 삼성전자주식회사 | 구동전압 레벨을 변경할 수 있는 상 변화 메모리 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090049288A (ko) | 2009-05-18 |
| US7817489B2 (en) | 2010-10-19 |
| US20090122601A1 (en) | 2009-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7580278B2 (en) | Variable resistance memory device | |
| US7656719B2 (en) | Phase change memory device generating program current and method thereof | |
| US7359231B2 (en) | Providing current for phase change memories | |
| US7577024B2 (en) | Streaming mode programming in phase change memories | |
| US7352616B2 (en) | Phase change random access memory, boosting charge pump and method of generating write driving voltage | |
| KR20070060685A (ko) | 상 변화 메모리 장치 및 그것의 메모리 셀 어레이 | |
| US9019003B2 (en) | Voltage generation circuit | |
| KR20110027939A (ko) | 상변화 메모리 장치, 이를 구비하는 메모리 시스템 및 이의 프로그램 방법 | |
| EP3217405A1 (en) | Circuit and method for reading a memory cell of a non-volatile memory device | |
| US11869575B2 (en) | Memory device having low write error rate | |
| US8780623B2 (en) | Semiconductor memory device and control method thereof | |
| KR20140026223A (ko) | 집적회로 칩, 메모리 장치 및 이-퓨즈 어레이 회로 | |
| US8064265B2 (en) | Programming bit alterable memories | |
| KR20120096531A (ko) | 상변화 메모리 비트의 리셋 | |
| KR101416878B1 (ko) | 파워 공급 회로 및 이를 구비하는 상 변화 메모리 장치 | |
| US7983076B2 (en) | Non-volatile semiconductor memory circuit for generating write voltage | |
| US20020136070A1 (en) | Semiconductor memory device adopting redundancy system | |
| KR101317754B1 (ko) | 상 변화 메모리 장치 | |
| EP1733398B1 (en) | Circuit for accessing a chalcogenide memory array | |
| US8824229B2 (en) | Semiconductor memory apparatus having a pre-discharging function, semiconductor integrated circuit having the same, and method for driving the same | |
| US20100124101A1 (en) | Phase-change random access memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20170630 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20180629 Year of fee payment: 5 |