CN110415745A - Dram的泵浦电路及泵浦电流产生方法 - Google Patents

Dram的泵浦电路及泵浦电流产生方法 Download PDF

Info

Publication number
CN110415745A
CN110415745A CN201810789840.9A CN201810789840A CN110415745A CN 110415745 A CN110415745 A CN 110415745A CN 201810789840 A CN201810789840 A CN 201810789840A CN 110415745 A CN110415745 A CN 110415745A
Authority
CN
China
Prior art keywords
oscillation
dram
frequency
channel
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810789840.9A
Other languages
English (en)
Other versions
CN110415745B (zh
Inventor
许庭硕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN110415745A publication Critical patent/CN110415745A/zh
Application granted granted Critical
Publication of CN110415745B publication Critical patent/CN110415745B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)

Abstract

本公开提供一种泵浦电路，包括：一温度感测模块，经配置以测量一动态随机存取存储器(DRAM)的温度；一振荡模块，耦合于该温度感测模块，并经配置以根据该DRAM的温度产生一时钟信号；以及一泵浦模块，耦合于该振荡模块，并经配置以产生一泵浦电流以驱动该DRAM，其中该泵浦电流是根据该时钟时钟信号的一振荡频率而产生。当该DRAM的温度变化时，该时钟信号的该振荡频率根据该DRAM的温度相应地变化，该泵浦电流根据该时钟信号的该振荡频率相应地变化。

Description

DRAM的泵浦电路及泵浦电流产生方法
技术领域
本公开主张2018/04/30申请的美国正式申请案第15/967,069号的优先权及益处，该美国正式申请案的内容以全文引用的方式并入本文中。
本公开涉及一种电路、一种动态随机存取存储器(dynamic random accessmemory，DRAM)以及一种电流产生方法，特别涉及一种泵浦电路、一种DRAM以及一种泵浦电流产生方法。
背景技术
传统的DRAM包括泵浦电路，该泵浦电路包括泵浦模块，该泵浦模块经配置以在DRAM的供应电压小于参考电压时产生DRAM的泵浦电压。泵浦电路还包括一个振荡模块，经配置以将时钟信号发送到泵浦模块，借此启动泵浦模块的泵浦程序。
通常，在传统的DRAM中，时钟信号的振荡频率与振荡模块的振荡频率相同，并且与泵浦模块产生的泵浦电流具有正相关性。当传统的DRAM的温度降低时，传统DRAM的更新频率不需要保持在高频，因此泵浦电流应该降低。然而，由于时钟信号的振荡频率是固定的，所以当传统的DRAM的温度降低时，泵浦电流并不会降低。如此，产生了功耗问题。
上文的“现有技术”说明仅是提供背景技术，并未承认上文的“现有技术”说明公开了本公开的标的，不构成本公开的现有技术，且上文的“现有技术”的任何说明均不应作为本公开的任一部分。
发明内容
本公开提供一种泵浦电路，该泵浦电路包括：一温度感测模块，经配置以测量一动态随机存取存储器(DRAM)的温度；一振荡模块，耦合于该温度感测模块，并经配置以根据该DRAM的温度产生一时钟信号；以及一泵浦模块，耦合于该振荡模块，并经配置以产生一泵浦电流以驱动该DRAM，其中该泵浦电流是根据该时钟信号的一振荡频率而产生。当该DRAM的温度变化时，该时钟信号的该振荡频率根据该DRAM的温度相应地变化，该泵浦电流根据该时钟信号的该振荡频率相应地变化。
在本公开实施例中，该振荡模块包括：一第一振荡通道、一第二振荡通道和一第三振荡通道。该第一振荡通道耦合于该温度感测模块和该泵浦模块之间，并经配置以产生一第一振荡频率。该第二振荡通道并联耦合于该第一振荡通道，并经配置以产生一第二振荡频率。该第三振荡通道并联耦合于该第一振荡通道和该第二振荡通道，并经配置以产生一第三振荡频率。在本公开实施例中，该第一振荡频率小于该第二振荡频率，该第二振荡频率小于该第三振荡频率。
在本公开实施例中，该第一振荡通道具有一第一电阻和一第一电容，该第二振荡通道具有一第二电阻和一第二电容，该第三振荡通道具有一第三电阻和一第三电容。在本公开实施例中，该第一电阻大于该第二电阻，该第二电阻大于该第三电阻。在本公开实施例中，该第一电容大于该第二电容，该第二电容大于该第三电容。
在本公开实施例中，该振荡模块包括一振荡通道，耦合于该温度感测模块和该泵浦模块之间。在本公开实施例中，该振荡通道具有一可变电阻和一可变电容。
本公开提供一种DRAM。该DRAM包含一存储存储器阵列；多个字元线，设置于该存储器阵列中；以及一泵浦电路，耦合于该多个字元线并经配置以提供一泵浦电流至该多个字元线。该泵浦电路包括：一温度感测模块、一振荡模块和一泵浦模块。该温度感测模块经配置以测量一DRAM的温度。该振荡模块耦合于该温度感测模块，并经配置以根据该DRAM的温度而产生一时钟信号。该泵浦模块耦合于该振荡模块，经配置以产生一泵浦电压和一泵浦电流，以驱动该DRAM，其中该泵浦电流是基于该时钟信号的一振荡频率而产生。在本公开实施例中，当该DRAM的温度变化时，该时钟信号的该振荡频率根据该DRAM的温度相应地变化，该泵浦电流根据该时钟信号的该振荡频率相应地变化。
在本公开实施例中，该振荡模块包括：一第一振荡通道、一第二振荡通道和一第三振荡通道。该第一振荡通道耦合于于该温度感测模块和该泵浦模块之间，并经配置以产生一第一振荡频率。该第二振荡通道并联耦合于该第一振荡通道，并经配置以产生一第二振荡频率。该第三振荡通道并联耦合于该第一振荡通道和该第二振荡通道之间，并经配置以产生一第三振荡频率。在本公开实施例中，该第一振荡频率小于该第二振荡频率，该第二振荡频率小于该第三振荡频率。
在本公开实施例中，该第一振荡通道具有一第一电阻和一第一电容，该第二振荡通道具有一第二电阻和一第二电容，该第三振荡通道具有一第三电阻和一第三电容。在本公开实施例中，该第一电阻大于该第二电阻，该第二电阻大于该第三电阻。在本公开实施例中，该第一电容大于该第二电容，该第二电容大于该第三电容。
在本公开实施例中，该振荡模块包括一振荡通道，耦合于该温度感测模块和该泵浦模块之间。在本公开实施例中，该振荡通道具有一可变电阻和一可变电容。
本公开另提供一种动态随机存取存储器(DRAM)的泵浦电流产生方法，包含：测量该DRAM的温度；根据该DRAM的温度产生一数值信号；根据该数值信号，产生一时钟信号，该时钟信号具有一振荡频率；以及根据该时钟信号的该振荡频率，产生一泵浦电流。
在本公开实施例中，当该DRAM的温度变化时，该时钟信号的该振荡频率与该DRAM的温度呈正相关变化。
在本公开实施例中，当该DRAM的一电源电压小于一参考电压时，产生该泵浦电流以驱动该DRAM。
在本公开实施例中，产生该时钟信号是使用多个振荡通道之一将该数值信号转换成该时钟信号，其中该多个振荡通道具有不同的电阻及电容。
在本公开实施例中，产生该时钟信号包含：根据该DRAM的温度，将该数值信号通过该多个振荡通道之一。
在本公开实施例中，该多个振荡通道产生具有不同振荡频率的时钟信号。
在本公开实施例中，产生该时钟信号是使用一振荡通道将该数值信号转换成该时钟信号，其中该振荡通道具有一可变电阻及一可变电容。
在本公开实施例中，当该DRAM的温度变化时，该振荡通道的一RC值随之改变以产生该时钟信号的一相应振荡频率。
本公开通过上述该泵浦电路的配置，该时钟信号的该振荡频率可以变化，以根据该DRAM的温度而改变该泵浦电流。因此，本公开可以解决电力消耗问题，而传统的泵浦电路的缺点得以解决。
前面已经相当广泛地概述了本公开的特征和技术优点，以便可以更好地理解随后的本公开的详细描述。本公开的附加特征和技术优点在下文中描述，并形成本公开的专利申请项的主题。本领域技术人员应该理解，所公开的概念和具体实施例可以用作修改或设计经配置以实现本公开的目的的其他结构或过程的基础。本领域技术人员还应该认识到，这样的等同构造不脱离如所附专利申请项中阐述的本公开的构思或范围。
附图说明
参阅实施方式与申请专利范围耦合于考量附图时，可得以更全面了解本公开的公开内容，附图中相同的元件符号是指相同的元件。
图1为功能方框图，例示本公开实施例的DRAM。
图2为功能方框图，例示本公开实施例的比较泵浦电路。
图3为功能方框图，例示本公开实施例的泵浦电路。
图4A为功能方框图，例示本公开实施例的泵浦电路的振荡模块。
图4B为功能方框图，例示本公开实施例的泵浦电路的另一个振荡模块。
图5为功能方框图，例示本公开实施例的泵浦电路的泵浦模块。
图6为示意图，例示本公开实施例的泵浦电路的泵浦单元的电路。
图7为流程图，例示本公开实施例的时钟信号的振荡频率的控制方法。
图8为示意图，例示本公开实施例的DRAM的温度与时钟信号的振荡频率之间的关系，以及DRAM的温度与泵浦电流之间的关系。
图9为示意图，例示本公开实施例在三种不同的温度状态下，泵浦时间与泵浦电流之间的关系。
其中，附图标记说明如下：
1 泵浦电路
10 比较泵浦电路
11 温度感测模块
12 振荡模块
12' 振荡模块
13 泵浦模块
14 电压感测器
15 比较器
16 控制器
91 存储存储器阵列
92 行解码器
93 位址缓冲器
94 感测放大器
95 输入/输出缓冲器
96 列解码器
97 时钟产生器
98 字元线
99 位元线
101 振荡模块
102 泵浦模块
103 电压感测器
104 比较器
105 控制器
110 温度输入
121 振荡通道
121a 晶体管单元
121b 电阻单元
121c 电容单元
121' 振荡通道
121a' 晶体管单元
121b' 电阻单元
121c' 电容单元
122 振荡通道
122a 晶体管单元
122b 电阻单元
122c 电容单元
123 振荡通道
123a 晶体管单元
123b 电阻单元
123c 电容单元
130 泵浦输出
131 泵浦单元
132 泵浦单元
133 泵浦单元
134 逻辑门
140 电压输入
1020 泵浦输出
1030 电压输入
Cp 泵浦电容
Ipump 泵浦电流
S1 开关
S2 开关
S3 开关
S4 开关
Sc 控制信号
Sn 数值信号
VDD 电源电压
VR 参考电压
Vpump 泵浦电压
具体实施方式
附图所示的公开内容的实施例或范例是以特定语言描述。应理解此非意图限制本公开的范围。所述实施例的任何变化或修饰以及本公开所述原理任何进一步应用，对于本公开相关技艺中具有通常技术者而言为可正常发生。元件符号可重复于各实施例中，但即使它们具有相同的元件符号，实施例中的特征并非必定经配置以另一实施例。
应理解虽然在本文中可使用第一、第二、第三等用语描述各种元件、组件、区域、层或区段，然而，这些元件、组件、区域、层或区段应不受限于这些用语。这些用语仅经配置以区分一元件、组件、区域、层或区段与另一区域、层或区段。因此，以下所述的第一元件、组件、区域、层或区段可被称为第二元件、组件、区域、层或区段，而仍不脱离本公开发明概念的启示内容。
本公开所使用的语词仅经配置以描述特定例示实施例的目的，并非用以限制本公开概念。如本文所使用，单数形式“一”与“该”亦用以包含多个形式，除非本文中另有明确指示。应理解说明书中所使用的“包括”一词专指所称特征、整数、步骤、操作、元件或组件的存在，但不排除一或多个其他特征、整数、步骤、操作、元件、组件或其群的存在。
图1是功能方框图，例示本公开实施例的DRAM 9。如图1所示，在一些实施例中，DRAM 9包括：存储器阵列91；行解码器92，耦合于存储器阵列91；位址缓冲器93，耦合于行解码器92；多个感测放大器94，耦合于存储器阵列91；输入/输出缓冲器95，耦合于感测放大器94；列解码器96，耦合于感测放大器94；时钟产生器97，耦合于位址缓冲器93、列解码器96、感测放大器94和输入/输出缓冲器95；多个字元线98，设置于存储器阵列91内部；以及多个位元线99，设置于存储器阵列91内部并与多个字元线98相交。
图2是功能方框图，例示比较泵浦电路10。参考图2，比较泵浦电路10包括：振荡模块101；泵浦模块102，耦合于振荡模块101和泵浦输出1020；电压感测器103，耦合于电压输入1030；比较器104，耦合于电压感测器103；控制器105，耦合于比较器104和振荡模块101之间。电压输入1030和泵浦输出1020耦合于DRAM 9的字元线98。电压感测器103通过电压输入1030测量DRAM 9的电源电压(VDD)，DRAM 9的电源电压(VDD)与参考电压(VR)进行比较。在DRAM 9的电源电压(VDD)小于参考电压(VR)时，控制器105从比较器104接收电压比较信息，将控制信号(Sc)发送到振荡模块101，以启动泵浦程序；控制器105并在DRAM 9的供应电压(VDD)等于或大于参考电压(VR)时，发送另一个控制信号(Sc)到振荡模块101，以停止泵浦程序。在泵浦程序中，振荡模块101向泵浦模块102发送一个振荡频率的时钟信号，泵浦模块102通过泵浦输出1020产生泵浦电压(Vpump)和泵浦电流(Ipump)，以驱动DRAM 9。由于泵浦电流(Ipump)与时钟信号的振荡频率具有正相关，当时钟信号的振荡频率固定时，泵浦电流(Ipump)相应地固定。
在比较泵浦电路10的运行过程中，当DRAM 9的温度下降，DRAM 9没有必要保持在高更新频率下即可防止数据丢失；亦即，不需要使用高泵浦电流(Ipump)来驱动DRAM 9。如此，由于更新频率和泵浦电流(Ipump)不必要地高，使用比较泵浦电路10的DRAM 9消耗不必要的电量，从而产生了功耗问题。
图3是功能方框图，例示本公开实施例的泵浦电路1。参照图1和图3，在本公开实施例中，泵浦电路1包括：温度感测模块11、振荡模块12、泵浦模块13、电压感测器14、比较器15和控制器16。在本公开实施例中，温度输入110耦合于DRAM 9，温度感测模块11经配置以通过温度输入110测量DRAM 9的温度。在本公开实施例中，振荡模块12耦合于温度感测模块11，并经配置以产生时钟信号。
在一些实施例中，泵浦模块13耦合于振荡模块12与泵浦输出130之间，并且泵浦输出130进一步耦合于DRAM 9的字元线98。在一些实施例中，当DRAM 9的电源电压(VDD)小于参考电压(VR)时，泵浦模块13经配置以通过泵浦输出130产生泵浦电压(Vpump)和泵浦电流(Ipump)，以驱动DRAM 9。在一些实施例中，当DRAM 9的温度改变时，时钟信号的振荡频率根据DRAM 9的温度相应地变化，泵浦电流(Ipump)根据时钟信号的振荡频率相应地变化。
在本公开实施例中，电压感测器14耦合于电压输入140，电压输入140进一步耦合于DRAM 9的字元线98。在本公开实施例中，电压感测器14经配置以通过电压输入140测量DRAM 9的电源电压(VDD)。
在本公开实施例中，比较器15耦合于电压感测器14，并经配置以将DRAM 9的电源电压(VDD)与参考电压(VR)进行比较。在本公开实施例中，控制器16耦合于比较器15和振荡模块12之间，并经配置以将控制信号(Sc)发送到振荡模块12以驱动或停止泵浦程序。
图4A是功能方框图，例示本公开实施例的泵浦电路1的振荡模块12。参照图3和图4A，在本公开实施例中，振荡模块12包括：第一振荡通道121、第二振荡通道122和第三振荡通道123。在本公开实施例中，第一振荡通道121耦合于温度感测模块11和泵浦模块13之间。在本公开实施例中，第一振荡通道121包括：第一晶体管121a，耦合于温度感测模块11；第一电阻121b，耦合于第一晶体管121a；第一电容器121c，耦合于第一电阻121b和泵浦模块13之间。在本公开实施例中，第二振荡通道122耦合于温度感测模块11和泵浦模块13之间，亦即并联耦合于于第一振荡通道121。在本公开实施例中，第二振荡通道122包括：第二晶体管122a，耦合于温度感测模块11；第二电阻122b，耦合于第二晶体管122a；第二电容器122c，耦合于第二电阻122b和泵浦模块13之间。在本公开实施例中，第三振荡通道123耦合于温度感测模块11和泵浦模块13之间，亦即并联耦合于于第一振荡通道121和第二振荡通道122之间。在本公开实施例中，第三振荡通道123包括：第三晶体管123a，耦合于温度感测模块11，第三电阻123b，耦合于第三晶体管123a，第三电容器123c，耦合于第三电阻123b和泵浦模块13之间。
在本公开实施例中，第一电阻121b的第一电阻值(R1)大于第二电阻122b的第二电阻值(R2)，第二电阻122b的第二电阻值(R2)大于第三电阻123b的第三电阻值(R3)。在本公开实施例中，第一电容器121c的第一电容值(C1)大于第二电容器122c的第二电容值(C2)，第二电容器122c的第二电容值(C2)大于第三电容器123c的第三电容值(C3)。因此，在本公开实施例中，第一振荡通道121的RC值(电阻值×电容值)大于第二振荡通道122的RC值，第二振荡通道122的RC值大于第三振荡通道123的RC值。
在本公开实施例中，第一振荡通道121产生具有第一振荡频率(F1)的时钟信号，第二振荡通道122产生具有第二振荡频率(F2)的时钟信号，第三振荡通道123产生具有第三振荡频率(F3)的时钟信号。在本公开实施例中，第一振荡频率(F1)小于第二振荡频率(F2)，第二振荡频率(F2)小于第三振荡频率(F3)。
在本公开的其他实施例中，可省略第一、第二和第三电阻121b、122b和123b；在这种方式下，第一、第二和第三晶体管121a、122a和123a分别配置成第一、第二和第三电阻(R1、R2、R3)。
在本公开实施例中，当第一、第二和第三晶体管121a、122a和123a经配置以分别实现第一、第二和第三电阻(R1、R2、R3)时，第一、第二和第三晶体管121a、122a和123a由多个金属氧化物-半导体场效应晶体管(MOSFET)分别予以实现。在本公开实施例中，第一、第二和第三晶体管121a、122a和123a包括：一个栅极(gate)、一个漏极(drain)、以及一个源极(source)等三个端点。当第一、第二和第三晶体管121a、122a和123a启动时，第一、第二和第三晶体管121a、122a和123a具有线性电阻，它定义为漏极-源极导通电阻(drain-source onresistance，RDS)。在本公开实施例中，第一、第二和第三电阻(R1、R2、R3)分别由第一、第二和第三晶体管121a、122a和123a的RDS，个别地予以实现。
由于RDS是由栅极-源极(gate-to-source)电压所控制，因此可以通过调整栅极-源极电压来改变RDS。因此，第一、第二和第三电阻(R1，R2，R3)可以由第一、第二和第三晶体管121a、122a和123a在不同的栅极-源极电压，个别地予以实现。
图4B为功能方框图，例示本公开实施例的另一个振荡模块12'。参照图3和图4B，在本公开实施例中，振荡模块12'包括振荡通道121'，耦合于温度感测模块11和泵浦模块13之间。在一些实施例中，振荡通道121'包括一个晶体管单元121a'，耦合于温度感测模块11。在一些实施例中，晶体管单元121a'包括多个晶体管；一个电阻单元121b'(包括多个电阻器)，耦合于晶体管单元121a'；以及一个电容器单元121c'(包括多个电容器)，耦合于电阻单元121b'和泵浦模块13之间。在本公开实施例中，当DRAM 9的温度改变时；通过控制晶体管单元121a'的晶体管来调整振荡通道121'的RC值，其中包含调整电阻单元121b'的使能电阻器的数量和电容单元121c'的使能电容器的数量。
在本公开的其他实施例中，可以省略电阻单元121b'；在这种实施例中，晶体管单元121a'经配置以产生和更改振荡通道121'的电阻。
在本公开实施例中，当晶体管单元121a'经配置以产生和改变振荡通道121'的电阻时，晶体管单元121a'的晶体管由MOSFET予以实现。同样地，在本公开实施例中，晶体管单元121a'的每个晶体管都有RDS，而振荡通道121'的电阻则由晶体管单元121a'的多个RDSs予以实现。因此，振荡通道121'的整体电阻也可以通过调整晶体管单元121a'的多个晶体管的栅极-源极电压来改变。
图5是功能方框图，例示本公开实施例的泵浦电路1的泵浦模块13。参照图5，在本公开实施例中，泵浦模块13包括：第一泵浦单元131，耦合于振荡模块12；第二泵浦单元132，耦合于第一泵浦单元131；第三泵浦单元133，耦合于第二泵浦单元132和泵浦输出130之间。在一些实施例中，泵浦模块13的泵浦单元的数量可以变化。在本公开实施例中，DRAM 9的电源电压(VDD)因应时钟信号而产生，并在依次通过第一泵浦单元131、第二泵浦单元132和第三泵浦单元133时，以相等的比例升高。因此，泵浦模块13的泵浦单元的数量可以根据DRAM9的泵浦电压(Vpump)而予以确定。
如图5所示，在一些实施例中，由于DRAM 9的电源电压(VDD)在通过三个泵浦单元131、132和133中的每一个之后以相同比例升高，所以在通过第一泵浦单元131之后的第一升高电压是DRAM 9的电源电压(VDD)的两倍，通过第二泵浦单元132之后的第二升高电压是DRAM 9的电源电压(VDD)的三倍，最终经过第三泵浦单元133之后的第三升高的电压是DRAM9电源电压(VDD)的四倍，此一电压被设定为泵浦电压(Vpump)。在其他实施例中，这种设定可以变化。
图6是电路图，例示本公开实施例的泵浦电路1的泵浦模块13的泵浦单元。参照图6，在本公开实施例中，第一、第二和第三泵浦单元131、132和133包括：第一开关(S1)、第二开关(S2)、第三开关(S3)、第四开关(S4)、泵浦电容器(Cp)和逻辑门134。
参照图6，在本公开实施例中，在每个第一、第二和第三泵浦单元131、132和133的泵浦程序中，在前半周期，第一开关(S1)和第四开关(S4)关闭，第二开关(S2)和第三开关(S3)打开启，泵浦电容器(Cp)被充电至输入电压(Vi)。在本公开实施例中，在后半周期中，第一开关(S1)和第四开关(S4)打开，第二开关(S2)和第三开关(S3)关闭，输出电压(Vout)是两倍输入电压(vi)；例如，Vout＝Vi(输入)+Vi(泵浦电容器的电压))。
在本公开实施例中，逻辑门134经配置以驱动第一、第二、第三和第四开关(S1、S2、S3、S4)的周期性切换，而且第一、第二、第三和第四开关(S1、S2、S3、S4)的切换频率是根据时钟信号的振荡频率。在本公开实施例中，逻辑门134经配置为反向器，而在其他实施例中，逻辑门134的配置可能会有所不同。
在本公开实施例中，如果时钟信号的振荡频率较低，则第一、第二、第三和第四开关(S1、S2、S3、S4)的切换频率较低，泵浦电容器需要更多时间充电；相比之下，如果振荡时钟信号频率较高，第一、第二、第三和第四开关(S1，S2，S3，S4)的切换频率亦较高，泵浦电容器(Cp)的充电时间较少，亦即充电速度更快。从另外一个方面来看，当时钟信号的振荡频率较低时，泵浦电容器(Cp)的充电电荷较少，因此输出较小的泵浦电流(Ipump)；当时钟信号的振荡频率较高，泵浦电容器(Cp)的充电电荷较多，因此输出较大的泵浦电流(Ipump)。因此，泵浦电流(Ipump)与时钟信号的振荡频率具有正相关。
比较泵浦电路10不包括温度感测模块，因此当DRAM 9的温度变化时，时钟信号和泵浦电流(Ipump)的振荡频率不会改变。与此相反，本公开的泵浦电路1包括温度感测模块11，可测量DRAM 9的温度以确定时钟信号的振荡频率。此外，时钟信号的振荡频率不固定，因为本公开的振荡模模块12(或振荡模块12')的RC值不固定。因此，泵浦电流(Ipump)可以随时钟信号的振荡频率(DRAM 9的温度)的变化而改变，因而可以解决功耗(电力消耗)问题。
图7是流程图，例示本本公开实施例的时钟信号的振荡频率的控制方法2。参照图7，在本公开实施例中，控制方法2包括下列步骤。步骤21：测量DRAM 9的温度；步骤22：根据DRAM 9的温度，产生一数值信号(Sn)；步骤23：根据该数值信号(Sn)，产生一时钟信号，该时钟信号具有一振荡频率；和步骤24：根据该时钟信号的振荡频率，产生一泵浦电流(Ipump)。
参照图4A和图7，在本公开实施例中，步骤23的执行是根据DRAM 9的温度，通过使用第一振荡通道121、第二振荡通道122和第三振荡通道123的其中之一，将数值信号(Sn)转换为时钟信号。
参照图4B和图7，在本公开实施例中，步骤23的执行是通过使用振荡模块12'中的振荡通道121'，将数值信号(Sn)转换为时钟信号。
图8为示意图，例示本公开实施例的DRAM 9的温度与时钟信号的振荡频率之间的关系，以及DRAM 9的温度与泵浦电流之间的关系。参照图8，在本公开实施例中，当DRAM 9的温度小于第一预设温度(T1)时，DRAM 9被认为处于低温状态；当DRAM 9的温度介于第一预设温度(T1)和第二预设温度(T2)之间时，DRAM 9被认为处于常温状态；当DRAM 9的温度大于第二预设温度(T2)时，DRAM 9被认为处于高温状态。在其他实施例中，定义不同温度状态的DRAM 9的温度范围可能会变化。
在本公开实施例中，第一预设温度(T1)为摄氏零度，第二预设温度(T2)为摄氏130度，而在其他实施例中，第一和第二预设温度(T1、T2)的值可能会变化。
在本公开实施例中，当DRAM 9的温度发生变化时，时钟信号的振荡频率与DRAM 9的温度呈正相关。参照图8，在本公开实施例，当DRAM 9从低温状态变为常温状态时，时钟信号的振荡频率和泵浦电流(Ipump)相应地增加；当DRAM 9从常温状态变到高温状态，时钟信号的振荡频率和泵浦电流(Ipump)也相应地增加。
在本公开实施例中，当DRAM 9处于低温状态时，数值信号(Sn)通过第一振荡通道121转换为具有第一振荡频率(F1)的时钟信号；当DRAM 9在常温状态下，数值信号(Sn)通过第二振荡通道122转换为具有第二振荡频率(F2)的时钟信号；当DRAM 9处于高温状态时，数值信号(Sn)通过第三振荡通道123转换为具有第三振荡频率(F3)的时钟信号。
复参图3，在本公开实施例中，在泵浦程序中，电压感测器14测量DRAM 9的电源电压(VDD)，并向比较器15发送电压信息。然后，比较器15比较DRAM 9的电源电压(VDD)与参考电压(VR)，并向控制器16发送电压比较信息。随后，如果DRAM 9的电源电压(VDD)小于参考电压(VR)，则控制器16发送控制信号(Sc)至泵浦模块13，以产生泵浦电压(Vpump)和泵浦电流(Ipump)，借此驱动DRAM 9；如果DRAM 9的电源电压(VDD)等于或大于参考电压(VR)，控制器16将控制信号(Sc)发送到泵浦模块13，以停止产生泵浦电压(Vpump)和泵浦电流(Ipump)。
图9是示意图，例示本公开实施例在三种不同的温度状态下，泵浦时间与泵浦电流(Ipump)之间的关系。参照图9，在本公开实施例中，当DRAM 9处于高温状态时，泵浦模块13产生第一泵浦电流(Ipump1)；当DRAM 9处于常温状态时，泵浦模块13产生第二泵浦电流(Ipump2)；当DRAM 9处于低温状态时，泵浦模块13产生第三泵浦电流(Ipump3)。
在一些实施例中，在泵浦时间区间内，第一泵浦电流(Ipump1)的增加速率大于第二泵浦电流(Ipump2)的增加速率，第二泵浦电流(Ipump2)的增加速率大于第三泵浦电流(Ipump3)的增加速率。
在一些实施例中，在特定泵时间点上，第一泵浦电流(Ipump1)大于第二泵浦电流(Ipump2)，第二泵浦电流(Ipump2)大于第三泵浦电流(Ipump3)。
在比较泵浦电路10的泵浦程序中，泵浦模块102产生固定泵浦电流(Ipump)，因为时钟信号的振荡频率是固定的。相比之下，在本公开的泵浦电路1的泵浦程序中，可以测量DRAM 9的温度以确定时钟信号的振荡频率，而时钟信号的振荡频率不固定，与泵浦电流(Ipump)呈正相关；因此，泵浦电流(Ipump)可以根据DRAM 9的温度变化而相应地变化。
综上所述，本公开通过配置温度感测模块11，泵浦电路1可以根据该时钟信号的该振荡频率而产生该泵浦电流(Ipump)，以驱动DRAM 9。因此，本公开可以解决电力消耗问题。
本公开提供一种泵浦电路，包括：一温度感测模块、一振荡模块和一泵浦模块。该温度感测模块经配置以测量一DRAM的温度。该振荡模块耦合于该温度感测模块，并经配置以根据该DRAM的温度而产生一时钟信号。该泵浦模块耦合于该振荡模块，经配置以产生一泵浦电压和一泵浦电流，以驱动该DRAM，其中该泵浦电流是基于该时钟信号的一振荡频率而产生。在本公开实施例中，当该DRAM的温度变化时，该时钟信号的该振荡频率根据该DRAM的温度相应地变化，该泵浦电流根据该时钟信号的该振荡频率相应地变化。
本公开另提供一种DRAM。该DRAM包含一存储存储器阵列；多个字元线，设置于该存储器阵列中；以及一泵浦电路，耦合于该多个字元线并经配置以提供一泵浦电流至该多个字元线。该泵浦电路包括：一温度感测模块、一振荡模块和一泵浦模块。该温度感测模块经配置以测量一DRAM的温度。该振荡模块耦合于该温度感测模块，并经配置以根据该DRAM的温度而产生一时钟信号。该泵浦模块耦合于该振荡模块，经配置以产生一泵浦电压和一泵浦电流，以驱动该DRAM，其中该泵浦电流是基于该时钟信号的一振荡频率而产生。在本公开实施例中，当该DRAM的温度变化时，该时钟信号的该振荡频率根据该DRAM的温度相应地变化，该泵浦电流根据该时钟信号的该振荡频率相应地变化。
本公开另提供一种动态随机存取存储器(DRAM)的泵浦电流产生方法，包含：测量该DRAM的温度；根据该DRAM的温度产生一数值信号；根据该数值信号，产生一时钟信号，该时钟信号具有一振荡频率；以及根据该时钟信号的该振荡频率，产生一泵浦电流。
虽然已详述本公开及其优点，然而应理解可进行各种变化、取代与替代而不脱离申请专利范围所定义的本公开的构思与范围。例如，可用不同的方法实施上述的许多制程，并且以其他制程或其组合替代上述的许多制程。
再者，本公开的范围并不受限于说明书中所述的制程、机械、制造、物质组成物、手段、方法与步骤的特定实施例。该技艺的技术人士可自本公开的公开内容理解可根据本公开而使用与本文所述的对应实施例具有相同功能或是达到实质相同结果的现存或是未来发展的制程、机械、制造、物质组成物、手段、方法、或步骤。据此，这些制程、机械、制造、物质组成物、手段、方法、或步骤是包含于本公开的申请专利范围内。

Claims (20)

1.一种泵浦电路，包括：
一温度感测模块，经配置以测量一动态随机存取存储存储器(DRAM)的温度；
一振荡模块，耦合于该温度感测模块，并经配置以根据该DRAM的温度产生一时钟信号；以及
一泵浦模块，耦合于该振荡模块，并经配置以产生一泵浦电流以驱动该DRAM，其中该泵浦电流是根据该时钟信号的一振荡频率而产生；
其中，当该DRAM的温度变化时，该时钟信号的该振荡频率根据该DRAM的温度相应地变化，该泵浦电流根据该时钟信号的该振荡频率相应地变化。
2.如权利要求1所述的泵浦电路，其中，该振荡模块包括：
一第一振荡通道，耦合于该温度感测模块和该泵浦模块之间，并经配置以产生一第一振荡频率；以及
一第二振荡通道，并联耦合于该第一振荡通道，并经配置以产生一第二振荡频率；
其中，该第一振荡频率小于该第二振荡频率。
3.如权利要求2所述的泵浦电路，其中，该振荡模块进一步包括：
一第三振荡通道，并联耦合于该第一振荡通道和该第二振荡通道，并经配置以产生一第三振荡频率；
其中，该第二振荡频率小于该第三振荡频率。
4.如权利要求3所述的泵浦电路，其中，该第一振荡通道具有一第一电阻和一第一电容，该第二振荡通道具有一第二电阻和一第二电容，该第一电阻大于该第二电阻，该第一电容大于该第二电容。
5.如权利要求4所述的泵浦电路，其中，该第三振荡通道具有一第三电阻和一第三电容，该第二电阻大于该第三电阻，该第二电容大于该第三电容。
6.如权利要求1所述的泵浦电路，其中：
该振荡模块包括一振荡通道，耦合于该温度感测模块和该泵浦模块之间；以及
该振荡通道具有一可变电阻和一可变电容。
7.一种动态随机存取存储存储器(DRAM)，包括：
一存储存储器阵列；
多个字元线，设置于该存储存储器阵列中；以及
一泵浦电路，耦合于该多个多个字元线并经配置以提供一泵浦电流至该多个字元线；
其中，该泵浦电路包括：
一温度感测模块，经配置以测量一动态随机存取存储器(DRAM)的温度；以及
一振荡模块，耦合于该温度感测模块，并经配置以根据该DRAM的温度产生一时钟信号；以及
一泵浦模块，耦合于该振荡模块，并经配置以产生一泵浦电流以驱动该DRAM，其中该泵浦电流是根据该时钟信号的一振荡频率而产生；
其中，当该DRAM的温度变化时，该时钟信号的该振荡频率根据该DRAM的温度相应地变化，该泵浦电流根据该时钟信号的该振荡频率相应地变化。
8.如权利要求7所述的DRAM，其中，该振荡模块包括：
一第一振荡通道，耦合于该温度感测模块和该泵浦模块之间，并经配置以产生一第一振荡频率；以及
一第二振荡通道，并联耦合于该第一振荡通道，并经配置以产生一第二振荡频率；
其中，该第一振荡频率小于该第二振荡频率。
9.如权利要求8所述的DRAM，其中，该振荡模块进一步包括：
一第三振荡通道，并联耦合于该第一振荡通道和该第二振荡通道，并经配置以产生一第三振荡频率；
其中，该第二振荡频率小于该第三振荡频率。
10.如权利要求9所述的DRAM，其中，该第一振荡通道具有一第一电阻和一第一电容，该第二振荡通道具有一第二电阻和一第二电容，该第一电阻大于该第二电阻，该第一电容大于该第二电容。
11.如权利要求10所述的DRAM，其中，该第三振荡通道具有一第三电阻和一第三电容，该第二电阻大于该第三电阻，该第二电容大于该第三电容。
12.如权利要求7所述的DRAM，其中：
该振荡模块包括一振荡通道，耦合于该温度感测模块和该泵浦模块之间；以及
该振荡通道具有一可变电阻和一可变电容。
13.一种动态随机存取存储存储器(DRAM)的泵浦电流产生方法，包括：
测量该DRAM的温度；
根据该DRAM的温度产生一数值信号；
根据该数值信号，产生一时钟信号，该时钟信号具有一振荡频率；以及根据该时钟信号的该振荡频率，产生一泵浦电流。
14.如权利要求13所述的泵浦电流产生方法，其中，当该DRAM的温度变化时，该时钟信号的该振荡频率与该DRAM的温度呈正相关变化。
15.如权利要求13所述的泵浦电流产生方法，其中，当该DRAM的一电源电压小于一参考电压时，产生该泵浦电流以驱动该DRAM。
16.如权利要求13所述的泵浦电流产生方法，其中，产生该时钟信号是使用多个多个振荡通道之一将该数值信号转换成该时钟信号，其中，该多个多个振荡通道具有不同的电阻及电容。
17.如权利要求16所述的泵浦电流产生方法，其中，产生该时钟信号包含：
根据该DRAM的温度，将该数值信号通过该多个振荡通道之一。
18.如权利要求16所述的泵浦电流产生方法，其中，该多个振荡通道产生具有不同振荡频率的时钟信号。
19.如权利要求13所述的泵浦电流产生方法，其中，产生该时钟信号是使用一振荡通道将该数值信号转换成该时钟信号，其中，该振荡通道具有一可变电阻及一可变电容。
20.如权利要求19所述的泵浦电流产生方法，其中，当该DRAM的温度变化时，该振荡通道的一RC值随之改变以产生该时钟信号的一相应振荡频率。
CN201810789840.9A 2018-04-30 2018-07-18 Dram的泵浦电路及泵浦电流产生方法 Active CN110415745B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/967,069 US10325644B1 (en) 2018-04-30 2018-04-30 Pump circuit in a DRAM, and method for generating a pump current
US15/967,069 2018-04-30

Publications (2)

Publication Number Publication Date
CN110415745A true CN110415745A (zh) 2019-11-05
CN110415745B CN110415745B (zh) 2021-05-04

Family

ID=66825981

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810789840.9A Active CN110415745B (zh) 2018-04-30 2018-07-18 Dram的泵浦电路及泵浦电流产生方法

Country Status (3)

Country Link
US (1) US10325644B1 (zh)
CN (1) CN110415745B (zh)
TW (1) TWI668702B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11450355B1 (en) 2021-05-03 2022-09-20 Powerchip Semiconductor Manufacturing Corporation Semiconductor memory with temperature dependence

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050146965A1 (en) * 2003-12-23 2005-07-07 Soo-Young Kim Semiconductor memory device having internal circuits responsive to temperature data and method thereof
CN1637942A (zh) * 2003-12-29 2005-07-13 海力士半导体有限公司 根据温度变化而具有最佳刷新周期的半导体存储装置及其方法
CN101017708A (zh) * 2006-02-07 2007-08-15 三星电子株式会社 根据温度变化控制高压生成器输出电压的半导体存储装置
US20100061172A1 (en) * 2007-10-31 2010-03-11 Mosaid Technologies Incorporated Temperature detector in an integrated circuit
CN101803165A (zh) * 2007-09-14 2010-08-11 莫塞德技术公司 使用多个电荷泵浦电路产生提升电压的设备和方法
CN102820050A (zh) * 2011-06-09 2012-12-12 海力士半导体有限公司 内部电压发生电路及其操作方法
CN106683696A (zh) * 2015-11-10 2017-05-17 爱思开海力士有限公司 半导体器件

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005064186A (ja) * 2003-08-11 2005-03-10 Hitachi Ltd 冷却システムを備えた電子機器
TWI433465B (zh) * 2006-10-17 2014-04-01 Marvell World Trade Ltd 晶體振盪器模擬器
US9325276B2 (en) 2014-03-03 2016-04-26 Sandisk Technologies Inc. Methods and apparatus for clock oscillator temperature coefficient trimming
US9000856B1 (en) * 2014-05-23 2015-04-07 Sandisk Technologies Inc. System and method for process and temperature calibration of capacitor-based oscillators
CN106840453B (zh) * 2017-02-10 2019-06-28 武汉理工大学 一种蓝宝石掺杂晶体激光高温传感系统及方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050146965A1 (en) * 2003-12-23 2005-07-07 Soo-Young Kim Semiconductor memory device having internal circuits responsive to temperature data and method thereof
CN1637942A (zh) * 2003-12-29 2005-07-13 海力士半导体有限公司 根据温度变化而具有最佳刷新周期的半导体存储装置及其方法
CN101017708A (zh) * 2006-02-07 2007-08-15 三星电子株式会社 根据温度变化控制高压生成器输出电压的半导体存储装置
CN101803165A (zh) * 2007-09-14 2010-08-11 莫塞德技术公司 使用多个电荷泵浦电路产生提升电压的设备和方法
US20100061172A1 (en) * 2007-10-31 2010-03-11 Mosaid Technologies Incorporated Temperature detector in an integrated circuit
CN102820050A (zh) * 2011-06-09 2012-12-12 海力士半导体有限公司 内部电压发生电路及其操作方法
CN106683696A (zh) * 2015-11-10 2017-05-17 爱思开海力士有限公司 半导体器件

Also Published As

Publication number Publication date
CN110415745B (zh) 2021-05-04
TWI668702B (zh) 2019-08-11
US10325644B1 (en) 2019-06-18
TW201946054A (zh) 2019-12-01

Similar Documents

Publication Publication Date Title
KR100668498B1 (ko) 반도체 메모리의 데이터 출력장치 및 방법
JP4288434B2 (ja) 高電圧発生回路
JP6334965B2 (ja) 負電荷ポンプ調整
CN103780256B (zh) 电荷泵系统及存储器
KR100733472B1 (ko) 내부전원 생성장치
KR20090036453A (ko) 반도체 집적회로의 전압 생성장치
JP2013514045A (ja) 適応クロック発生器、システムおよび方法
KR20010029732A (ko) 저전원 전압 하에서 안정적으로 내부 전압을 발생할 수있는 반도체 장치
CN104615183B (zh) 操作电压的控制电路及其存储器
CN102855931B (zh) 存储器及其读取电路
CN105336369A (zh) 用于高速闪存存储器系统的位线调节器
CN110415745A (zh) Dram的泵浦电路及泵浦电流产生方法
CN109427403A (zh) 一种放电电路及存储器
JP2016149858A (ja) 半導体装置
KR100873615B1 (ko) 오실레이터
CN109787558A (zh) 振荡器电路及其修调方法
KR100904426B1 (ko) 내부 전압 생성 회로
KR102081394B1 (ko) 반도체 장치
CN105765868B (zh) 用于在电子装置中控制压控振荡器的输出幅度的装置和方法
US10416693B1 (en) Internal voltage generation circuits
JP2012175115A (ja) スルーレート制御回路、制御方法及び半導体集積回路
US8897054B2 (en) ROM device with keepers
CN203966563U (zh) 一种非交叠四相位时钟产生电路
KR20030057885A (ko) 전압 레귤레이션 회로
JP2006252708A (ja) 半導体記憶装置における電圧発生方法及び半導体記憶装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant