TWI433465B - 晶體振盪器模擬器 - Google Patents

晶體振盪器模擬器 Download PDF

Info

Publication number
TWI433465B
TWI433465B TW96138627A TW96138627A TWI433465B TW I433465 B TWI433465 B TW I433465B TW 96138627 A TW96138627 A TW 96138627A TW 96138627 A TW96138627 A TW 96138627A TW I433465 B TWI433465 B TW I433465B
Authority
TW
Taiwan
Prior art keywords
temperature
integrated circuit
oscillator
crystal oscillator
predetermined temperature
Prior art date
Application number
TW96138627A
Other languages
English (en)
Other versions
TW200835158A (en
Inventor
Sutardja Sehat
Original Assignee
Marvell World Trade Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/649,433 external-priority patent/US7768360B2/en
Priority claimed from US11/732,435 external-priority patent/US7760039B2/en
Application filed by Marvell World Trade Ltd filed Critical Marvell World Trade Ltd
Publication of TW200835158A publication Critical patent/TW200835158A/zh
Application granted granted Critical
Publication of TWI433465B publication Critical patent/TWI433465B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
    • H03L1/022—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature
    • H03L1/027—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature by using frequency conversion means which is variable with temperature, e.g. mixer, frequency divider, pulse add/substract logic circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

晶體振盪器模擬器
本發明涉及積體電路，更具體地說，涉及具有晶體振盪器模擬器的積體電路。
在諸如行動電話和其他手持設備之類的許多電子設備中需要精確的頻率參考。一般使用晶體振盪器來在這些設備中提供精確的頻率參考。然而，晶體振盪器本身存在若干缺陷，包括較大的體積、易碎並且成本較高。另外，晶體振盪器的尺寸和成本與諧振頻率相關，所以隨着頻率增大，尺寸隨之減小，並且成本和易碎性快速增大。隨着電子設備的尺寸不斷縮小，由於尺寸、易碎性和成本限制，使用晶體振盪器越成為問題。
半導體振盪器對晶體振盪器而言已是較差的選擇，且一般不適於用作精確的頻率參考，因為其振盪頻率變動過大，尤其是隨着温度的改變。
一種晶體振盪器模擬器積體電路，包括：第一温度感應器，其感測該積體電路的第一温度；記憶體，其儲存校正參數並且基於該第一温度選擇校正參數中的至少一個校正參數；一半導體振盪器，其產生具有基於校正參數的頻率的輸出信號；以及一自適應校正電路，其基於一些輸入至其中的溫度測試點，自適應地調整一校正方法以產生該校正參數。
在其他特徵中，一選擇輸入，其選擇輸出信號的頻率以作為外部被動元件的函數。該第一温度是鄰近該半導體振盪器的管芯温度。一加熱器，其調整該第一温度。一失能電路，其在校正參數被儲存之後使該加熱器失去能力。該加熱器回應該第一温度感應器操作。
在其他特徵中，當測試資料由單個温度測試點組成時，該自適應校正電路採用預定温度特性直線的斜率和預定温度特性曲線的曲率中的至少一個，並且基於測試資料對該預定温度特性直線和該預定温度特性曲線中的至少一個的位置進行調整。當測試資料由兩個温度測試點組成時，該自適應校正電路採用預定温度特性直線的斜率和預定温度特性曲線的曲率中的至少一個，並且基於測試資料對該預定温度特性直線和該預定温度特性曲線中的至少一個的位置進行調整。當測試資料由兩個温度測試點組成時，該自適應校正電路對預定温度特性直線的斜率和預定温度特性曲線的曲率中的至少一個進行調整，並且基於測試資料對該預定温度特性直線和該預定温度特性曲線中的至少一個的位置進行調整。當測試資料包括三個温度測試點時，該自適應校正電路對預定温度特性直線的斜率和預定温度特性曲線的曲率中的至少一個進行調整，並且基於測試資料對該預定温度特性直線和該預定温度特性曲線中的至少一個的位置進行調整。該記憶體包括一次可編程記憶體。
一種晶體振盪器模擬器積體電路，包括：第一温度感應裝置，用於感應該積體電路的第一温度；儲存裝置，用於儲存校正參數並且基於該第一温度選擇校正參數中的至少一個校正參數；半導體振盪裝置，用於產生具有基於校正參數的頻率的輸出信號；以及自適應校正裝置，其基於一些輸入到其中的温度測試點，自適應調整校正方法以產生校正參數。
在其他特徵中，該方法包括一選擇輸入，該選擇輸入選擇輸出信號頻率的頻率，以作為外部被動元件的函數。該第一温度是與該半導體振盪器鄰近的管芯温度。該方法包括用於調整該第一温度的加熱裝置；並且失能裝置用於在校正參數被儲存之後使該加熱裝置失去能力。
在其他特徵中，該加熱裝置回應該第一温度感應裝置操作。當測試資料由單個温度測試點組成時，該自適應校正裝置採用預定温度特性直線的斜率和預定温度特性曲線的曲率中的至少一個，並且基於測試資料對該預定温度特性直線和該預定温度特性曲線中的至少一個的位置進行調整。當測試資料由兩個温度測試點組成時，該自適應校正裝置採用預定温度特性直線的斜率和預定温度特性曲線的曲率中的至少一個，並且基於測試資料對該預定温度特性直線和該預定温度特性曲線中的至少一個的位置進行調整。當測試資料由兩個温度測試點組成時，該自適應校正裝置對預定温度特性直線的斜率和預定温度特性曲線的曲率中的至少一個進行調整，並且基於測試資料對該預定温度特性直線和該預定温度特性曲線中的至少一個的位置進行調整。當測試資料包括三個温度測試點時，該自適應校正裝置對預定温度特性直線的斜率和預定温度特性曲線的曲率中的至少一個進行調整，並且基於測試資料對該預定温度特性直線和該預定温度特性曲線中的至少一個的位置進行調整。該儲存裝置包括一次可編程記憶體。
一種方法，包括：感應積體電路的第一温度；基於該第一温度選擇校正參數中的至少一個校正參數；提供一半導體振盪器，該半導體振盪器產生具有基於校正參數的頻率的輸出信號；以及基於一些輸入到其中的温度測試點，自適應地調整用於產生校正參數的校正方法。
在其他特徵中，該方法包括選擇該輸出信號頻率的頻率，以作為外部被動元件的函數。該第一温度是鄰近該半導體振盪器的管芯温度。該方法包括利用加熱器有選擇地調整該第一温度；以及在校正參數被儲存之後使該加熱器失去能力。該加熱器回應該第一温度感應器操作。
在其他特徵中，當測試資料由單個温度測試點組成時，該方法進一步包括採用預定温度特性直線的斜率和預定温度特性曲線的曲率中的至少一個；並且基於測試資料對該預定温度特性直線和該預定温度特性曲線中的至少一個的位置進行調整。當測試資料由兩個温度測試點組成時，該方法進一步包括採用預定温度特性直線的斜率和預定温度特性曲線的曲率中的至少一個；並且基於測試資料對該預定温度特性直線和該預定温度特性曲線中的至少一個的位置進行調整。當測試資料由兩個温度測試點組成時，該方法進一步包括對預定温度特性直線的斜率和預定温度特性曲線的曲率中的至少一個進行調整；並且基於測試資料對該預定温度特性直線和該預定温度特性曲線中的至少一個的位置進行調整。當測試資料包括三個温度測試點時，該方法進一步包括對預定温度特性直線的斜率和預定温度特性曲線的曲率中的至少一個進行調整；並且基於測試資料對該預定温度特性直線和該預定温度特性曲線中的至少一個的位置進行調整。該記憶體包括一次可編程記憶體。
一種包含晶體振盪器模擬器的積體電路，該晶體振盪器模擬器包括：第一温度感應器，其感應該積體電路的第一温度；記憶體，其儲存基於該第一温度定址的校正參數；以及一半導體振盪器，其產生具有基於該校正參數的頻率的輸出信號，其中，該積體電路不包括與該晶體振盪器模擬器操作不相關的其他電路。
在其他特徵中，該晶體振盪器模擬器進一步包括一選擇輸入，該選擇輸入選擇輸出信號的頻率作為外部被動元件的函數。該晶體振盪器模擬器進一步包括一加熱器，該加熱器有選擇地調整該第一温度。該加熱器回應該第一温度感應器操作。該加熱器是從包括電晶體加熱器和電阻加熱器組成的組中選出。校正電路與記憶體通信並且產生校正參數。
一種積體電路，包括；產生參考頻率的微機電系統(MEMS)或薄膜體聲波諧振器(FBAR)諧振器電路；温度感應器，其感應該積體電路的温度；記憶體，其儲存校正參數並且選擇校正參數中的至少一個校正參數作為所感應的温度的函數；以及鎖相迴路模組，其接收參考信號，該鎖相迴路模組包括具有回饋環路參數的回饋環路並且基於所述校正參數中的至少一個校正參數有選擇地調整該回饋環路參數。
在其他特徵中，該鎖相迴路模組包括分數鎖相迴路模組，並且該回饋環路參數包括縮放因子的比例。該分數鎖相迴路模組包括：相位頻率探測器模組，其與MEMS或FBAR諧振器電路通信並且接收參考頻率；電荷泵浦模組，其與該相位頻率探測器模組通信；壓控振盪器，其與該電荷泵浦模組通信並且產生輸出頻率；以及縮放模組，與該壓控振盪器和該相位頻率探測器模組通信，有選擇地將該輸出頻率除以第一和第二縮放因子，並且基於所述校正參數中的至少一個校正參數有選擇地對第一和第二縮放因子的比例進行調整。
在其他特徵中，第一和第二縮放因子分别是等於N和N＋1的除數，並且其中N是大於零的整數。該鎖相迴路模組包括δ－Σ分數鎖相迴路模組，並且該回饋環路參數包括對縮放除數的調制。該δ－Σ分數鎖相迴路模組包括：相位頻率探測器模組，其與MEMS或FBAR諧振器電路通信並且接收參考頻率；電荷泵浦模組，其與該相位頻率探測器模組通信；壓控振盪器，其與該電荷泵浦模組通信並且產生輸出頻率；縮放模組，其與該壓控振盪器和該相位頻率探測器模組通信，並且有選擇地將該輸出頻率除以第一和第二縮放因子；以及δ－Σ調制器，其基於所述校正參數中的至少一個校正參數，調整第一和第二縮放因子之間對縮放模塊的調制。
在其他特徵中，該第一和第二縮放因子分别是等於N和N＋1的除數，並且其中N是大於零的整數。MEMS或FBAR諧振器電路包括：半導體振盪器，其產生具有驅動頻率的諧振器驅動信號；以及MEMS或FBAR諧振器，其接收該諧振器驅動信號。
一種積體電路，其包括：產生參考頻率的微機電系統(MEMS)或薄膜體聲波諧振器(FBAR)諧振器裝置；温度感應裝置，其用於感應該積體電路的温度；儲存裝置，其用於儲存校正參數，並且用於選擇校正參數中的至少一個校正參數作為所感應的温度的函數；以及鎖相迴路裝置，其用於接收參考信號，以用於提供具有回饋環路參數的回饋環路，並且用於基於所述校正參數中的至少一個校正參數有選擇地調整該回饋環路參數。
在其他特徵中，該鎖相迴路裝置包括分數鎖相迴路模組，並且該回饋環路參數包括縮放因子的比例。該分數鎖相迴路包括：相位頻率探測器裝置，其與MEMS或FBAR諧振器裝置通信並且接收參考頻率；電荷泵浦裝置，以用於與該相位頻率探測器裝置通信；壓控振盪裝置，其與該電荷泵浦模組通信並且用於產生輸出頻率；以及縮放裝置，其與該壓控振盪裝置和該相位頻率探測器裝置通信，以用於有選擇地將該輸出頻率除以第一和第二縮放因子，並且用於基於所述校正參數中的至少一個校正參數有選擇地對第一和第二縮放因子的比例進行調整。
在其他特徵中，該第一和第二縮放因子分别是等於N和N＋1的除數，並且其中N是大於零的整數。該鎖相迴路裝置包括δ－Σ分數鎖相迴路模組，並且該回饋環路參數包括對縮放除數的調制。該δ－Σ分數鎖相迴路包括：相位頻率探測器裝置，其與MEMS或FBAR諧振器裝置通信以接收參考頻率；電荷泵浦裝置，其用於與該相位頻率探測器裝置通信；壓控振盪裝置，其與該電荷泵浦裝置通信以產生輸出頻率；縮放裝置，其與該壓控振盪裝置和該相位頻率探測器裝置通信，以有選擇地將該輸出頻率除以第一和第二縮放因子；以及δ－Σ調制裝置，用於基於所述校正參數中的至少一個校正參數，調整第一和第二縮放因子之間縮放裝置的調制。
在其他特徵中，該第一和第二縮放因子分别是等於N和N＋1的除數，並且其中N是大於零的整數。該MEMS或FBAR諧振器裝置包括：半導體振盪裝置，其用於產生具有驅動頻率的諧振器驅動信號；以及MEMS或FBAR諧振裝置，其用於接收該諧振器驅動信號。
一種方法，包括：提供產生參考頻率的微機電系統(MEMS)或薄膜體聲波諧振器(FBAR)諧振器；感應積體電路的温度；儲存校正參數；選擇校正參數中的至少一個校正參數以作為所感應温度的函數；提供接收參考信號的鎖相迴路，該鎖相迴路包括具有回饋環路參數的回饋環路；並且基於所述校正參數中的至少一個校正參數有選擇地調整該回饋環路參數。在其他特徵中，該鎖相迴路包括分數鎖相迴路，並且該回饋環路參數包括縮放因子的比例。該方法包括提供與MEMS或FBAR諧振器通信並且接收參考頻率的相位頻率探測器；以及提供與該相位頻率探測器通信的電荷泵浦。
在其他特徵中，該方法包括產生一輸出頻率；且有選擇地將該輸出頻率除以第一和第二縮放因子；以及基於所述校正參數中的至少一個校正參數有選擇地對第一和第二縮放因子的比例進行調整。
在其他特徵中，該第一和第二縮放因子分别是等於N和N＋1的除數，並且其中N是大於零的整數。該鎖相迴路包括δ－Σ分數鎖相迴路，並且該回饋環路參數包括縮放除數的調制。
在其他特徵中，該方法包括提供與MEMS或FBAR諧振器通信並且接收參考頻率的相位頻率探測器；以及提供與該相位頻率探測器通信的電荷泵浦模組。該方法包括產生一輸出頻率；有選擇地將該輸出頻率除以第一和第二縮放因子；以及基於所述校正參數中的至少一個校正參數，調整第一和第二縮放因子之間的調制。該第一和第二縮放因子分别是等於N和N＋1的除數，並且其中N是大於零的整數。
一種積體電路，其包括微機電系統(MEMS)或薄膜體聲波諧振器(FBAR)諧振器電路，該諧振器電路產生參考頻率，並且包括：半導體振盪器，其產生具有驅動頻率的諧振器驅動信號；以及一MEMS或FBAR諧振器，其接收該諧振器驅動信號。温度感應器，感應該積體電路的温度。記憶體，儲存校正參數並且選擇校正參數中的至少一個校正參數以作為所感應温度的函數，其中該驅動頻率是基於校正參數的。
在其他特徵中，一加熱器，其將温度調整到預定温度；並且一失能電路在校正參數被儲存至記憶體後使該加熱器失去能力。一自適應校正模組基於輸入到其中的一些温度測試點，自適應地調整校正方法以用於產生校正參數。一選擇輸入選擇驅動頻率以作為外部被動元件的函數。該加熱器從由電晶體加熱器和電阻加熱器組成的組中選出。
在其他特徵中，當測試資料由單個温度測試點組成時，該自適應校正模組採用預定温度特性直線的斜率和預定温度特性曲線的曲率中的至少一個，並且基於該測試資料對該預定温度特性直線和該預定温度特性曲線中的至少一個的位置進行調整。當測試資料由兩個温度測試點組成時，該自適應校正模組採用預定温度特性直線的斜率和預定温度特性曲線的曲率中的至少一個，並且基於該測試資料對該預定温度特性直線和該預定温度特性曲線中的至少一個的位置進行調整。當測試資料由兩個温度測試點組成時，該自適應校正模組對預定温度特性直線的斜率和預定温度特性曲線的曲率中的至少一個進行調整，並且基於該測試資料對該預定温度特性直線和該預定温度特性曲線中的至少一個的位置進行調整。當測試資料包括三個温度測試點時，該自適應校正模組對預定温度特性直線的斜率和預定温度特性曲線的曲率中的至少一個進行調整，並且基於該測試資料對該預定温度特性直線和該預定温度特性曲線中的至少一個的位置進行調整。該記憶體包括一次可編程記憶體。
一種積體電路，其包括微機電系統(MEMS)或薄膜體聲波諧振器(FBAR)裝置以產生參考頻率，並且其包括：半導體振盪裝置，以產生具有驅動頻率的諧振器驅動信號；以及MEMS或FBAR諧振器裝置，以接收該諧振器驅動信號並且用於諧振。温度感應裝置感應該積體電路的温度。儲存裝置儲存校正參數並且選擇校正參數中的至少一個校正參數以作為所感應温度的函數，其中該驅動頻率是基於校正參數的。
在其他特徵中，加熱裝置調整温度至預定温度；並且失能裝置在校正參數被儲存到儲存裝置中後使該加熱裝置失去能力。自適應校正裝置基於輸入到其中的一些温度測試點自適應地調整用於產生校正參數的校正方法。選擇輸入裝置用於選擇驅動頻率以作為外部被動元件的函數。該加熱裝置從由電晶體加熱器和電阻加熱器組成的組中選出。
在其他特徵中，當測試資料由單個温度測試點組成時，該自適應校正裝置採用預定温度特性直線的斜率和預定温度特性曲線的曲率中的至少一個，並且基於該測試資料對該預定温度特性直線和該預定温度特性曲線中的至少一個的位置進行調整。當測試資料由兩個温度測試點組成時，該自適應校正裝置採用預定温度特性直線的斜率和預定温度特性曲線的曲率中的至少一個，並且基於該測試資料對該預定温度特性直線和該預定温度特性曲線中的至少一個的位置進行調整。當測試資料由兩個温度測試點組成時，該自適應校正裝置對預定温度特性直線的斜率和預定温度特性曲線的曲率中的至少一個進行調整，並且基於該測試資料對該預定温度特性直線和該預定温度特性曲線中的至少一個的位置進行調整。當測試資料包括三個温度測試點時，該自適應校正裝置對預定温度特性直線的斜率和預定温度特性曲線的曲率中的至少一個進行調整，並且基於測試資料對該預定温度特性直線和該預定温度特性曲線中的至少一個的位置進行調整。該儲存裝置包括一次可編程記憶體。
一種方法，包括提供一微機電系統(MEMS)或薄膜體聲波諧振器(FBAR)諧振器電路，該電路產生一參考頻率，並且包括：半導體振盪器，產生具有驅動頻率的諧振器驅動信號；以及MEMS或FBAR諧振器，其接收該諧振器驅動信號。該方法包括感應該積體電路的温度；儲存校正參數；並且選擇校正參數中的至少一個校正參數以作為所感測出的温度的函數，其中該驅動頻率以校正參數為基礎。
該方法包括調整該温度至一預定温度；並且在校正參數被儲存至記憶體後使該加熱器失去能力。該方法包括基於輸入到其中的一些温度測試點，自適應地調整用於產生校正參數的校正方法。該方法包括選擇驅動頻率以作為外部被動元件的函數。該加熱器從由電晶體加熱器和電阻加熱器組成的組中選出。
在其他特徵中，當測試資料由單個温度測試點組成時，該方法進一步包括採用預定温度特性直線的斜率和預定温度特性曲線的曲率中的至少一個；並且基於該測試資料對該預定温度特性直線和該預定温度特性曲線中的至少一個的位置進行調整。當測試資料由兩個温度測試點組成時，該方法進一步包括採用預定温度特性直線的斜率和預定温度特性曲線的曲率中的至少一個；並且基於該測試資料對該預定温度特性直線和該預定温度特性曲線中的至少一個的位置進行調整。當測試資料由兩個温度測試點組成時，該方法進一步包括對預定温度特性直線的斜率和預定温度特性曲線的曲率中的至少一個進行調整；並且基於該測試資料對該預定温度特性直線和該預定温度特性曲線中的至少一個的位置進行調整。當測試資料包括三個温度測試點時，該方法進一步包括對預定温度特性直線的斜率和預定温度特性曲線的曲率中的至少一個進行調整；並且基於該測試資料對該預定温度特性直線和該預定温度特性曲線中的至少一個的位置進行調整。記憶體包括一次可編程記憶體。
一種晶體振盪器模擬器積體電路，包括：第一温度感應器，其感應該積體電路的第一温度；記憶體，其儲存校正參數並且基於該第一温度選擇校正參數中的至少一個校正參數；半導體振盪器，其產生具有基於校正參數的頻率的輸出信號；加熱器，其將調整該第一温度至一預定温度；以及失能電路，其在校正參數被儲存到記憶體後使該加熱器失去能力。
在其他特徵中，自適應校正電路基於輸入到其中的一些温度測試點，自適應地調整校正方法以產生校正參數。選擇輸入選擇該輸出信號的頻率以作為外部被動元件的函數。該加熱器回應該第一温度感應器操作。該加熱器從由電晶體加熱器和電阻加熱器組成的組中選出。該記憶體包括一次可編程記憶體。
一種晶體振盪器模擬器積體電路，包括：第一温度感應裝置，其用於感應該積體電路的第一温度；儲存裝置，其用於儲存校正參數，並且用於基於該第一温度選擇校正參數中的至少一個校正參數；半導體振盪裝置，其用於產生具有基於校正參數的頻率的輸出信號；加熱裝置，其用於調整該第一温度至一預定温度；以及失能裝置，其在校正參數被儲存至儲存裝置後使該加熱裝置失去能力。
在其他特徵中，自適應校正裝置基於輸入到其中的一些温度測試點，自適應地調整校正方法以產生校正參數。選擇輸入裝置選擇輸出信號的頻率以作為外部被動元件的函數。該加熱裝置回應該第一温度感應裝置操作。該加熱裝置從由電晶體加熱器和電阻加熱器組成的組中選出。該儲存裝置包括一次可編程記憶體。
一種方法，包括，感應積體電路的第一温度；儲存校正參數；基於該第一温度選擇所述校正參數中的至少一個校正參數；提供一半導體振盪器，其產生具有基於校正參數的頻率的輸出信號；利用加熱器調整該第一温度至一預定温度；以及在校正參數被儲存至記憶體中後使該加熱器失去能力。
在其他特徵中，該方法包括基於輸入到其中的一些温度測試點，自適應地調整校正方法以產生校正參數。該方法包括選擇該輸出信號的頻率以作為外部被動元件的函數。該方法包括回應該第一温度操作該加熱器。該加熱器從由電晶體加熱器和電阻加熱器組成的組中選出。
一種方法，包括：提供一積體電路，其包含一半導體震盪器，該半導體振盪器產生具有頻率的輸出信號；感應該積體電路的第一温度；利用加熱器調整該第一温度至一預定温度；利用外部裝置測量該輸出信號的頻率；基於該頻率計算並儲存校正參數；以及在校正參數被儲存至記憶體中後使該加熱器失去能力。
在其他特徵中，該方法包括利用與該積體電路整合的温度感應器感應該積體電路的温度；以及基於該温度選擇校正參數中的至少一個校正參數，其中該半導體振盪器的輸出信號的頻率是基於所選的一個校正參數。該方法包括基於輸入到其中的一些温度測試點，自適應地調整校正方法以產生校正參數。該方法包括選擇輸出信號頻率的頻率以作為外部被動元件的函數。該加熱器從由電晶體加熱器和電阻加熱器組成的組中選出。
在其他特徵中，當測試資料由單個温度測試點組成時，該方法進一步包括採用預定温度特性直線的斜率和預定温度特性曲線的曲率中的至少一個；並且基於該測試資料對該預定温度特性直線和該預定温度特性曲線中的至少一個的位置進行調整。當測試資料由兩個温度測試點組成時，該方法進一步包括採用預定温度特性直線的斜率和預定温度特性曲線的曲率中的至少一個；並且基於該測試資料對該預定温度特性直線和該預定温度特性曲線中的至少一個的位置進行調整。當測試資料由兩個温度測試點組成時，該方法進一步包括對預定温度特性直線的斜率和預定温度特性曲線的曲率中的至少一個進行調整；並且基於該測試資料對該預定温度特性直線和該預定温度特性曲線中的至少一個的位置進行調整。當測試資料包括三個温度測試點時，該方法進一步包括對預定温度特性直線的斜率和預定温度特性曲線的曲率中的至少一個進行調整；並且基於該測試資料對該預定温度特性直線和該預定温度特性曲線中的至少一個的位置進行調整。
一種晶體振盪器模擬器積體電路，其包括一第一温度感應器，其感應該積體電路的第一温度。記憶體儲存校正參數並且基於該第一温度選擇校正參數中的至少一個校正參數。一半導體振盪器產生具有頻率和振幅的輸出信號，其中頻率是基於校正參數的。振幅調整模組將該振幅與預定振幅相比較，並且基於該比較產生調整該振幅的控制信號。
在其他特徵中，該半導體振盪器包括諧振電路。該半導體振盪器包括一偏置調整電路，該偏置調整電路接收該控制信號並且基於該控制信號產生偏置信號，該偏置信號使諧振電路偏置來調整振幅。該偏置信號包括電壓偏置信號。該偏置信號包括電流偏置信號。該諧振電路包括：電感－電容(LC)電路；以及與該LC電路通信的交叉耦合電晶體。
在其他特徵中，選擇輸入選擇輸出信號頻率的頻率以作為外部被動元件的函數。加熱器調整該第一温度。失能電路在校正參數被儲存之後使該加熱器失去能力。該加熱器回應該第一温度感應器操作。該半導體振盪器從由電感－電容(LC)振盪器、電阻－電容(RC)振盪器和環形振盪器組成的組中選出。
一種晶體振盪器模擬器積體電路，包括第一温度感測裝置，以感應該積體電路的第一温度；儲存裝置，以儲存校正參數，並且用於基於該第一温度選擇校正參數中的至少一個校正參數；半導體振盪裝置，以產生具有頻率和振幅的輸出信號，其中頻率是基於校正參數的；以及振幅調整裝置，以比較該振幅與預定振幅，並且用於基於該比較產生調整該振幅的控制信號。
在其他特徵中，該半導體振盪器裝置包括用於諧振的諧振裝置。該半導體振盪器裝置包括偏置調整裝置，其用於接收控制信號並且用於基於該控制信號產生偏置信號，該偏置信號使諧振裝置偏置來調整振幅。該偏置信號包括電壓偏置信號。該偏置信號包括電流偏置信號。該諧振裝置包括：用於諧振的電感－電容(LC)諧振裝置；以及與該LC諧振裝置通信的交叉耦合電晶體。
在其他特徵中，選擇裝置選擇輸出信號頻率的頻率以作為外部被動元件的函數。加熱裝置調整該第一温度。失能裝置在校正參數被儲存後使該加熱裝置失去能力。該加熱裝置回應該第一温度感測裝置操作。該半導體振盪器裝置從由電感－電容(LC)振盪裝置、電阻－電容(RC)振盪裝置和環形振盪裝置組成的組中選出。
一種用於操作晶體振盪器模擬器積體電路的方法，包括：感應該積體電路的第一温度；儲存校正參數；基於該第一温度選擇校正參數中的至少一個校正參數；提供半導體振盪器，該半導體振盪器產生具有頻率和振幅的輸出信號，其中頻率以校正參數為基礎；將該振幅與預定振幅相比較；以及基於該比較產生調整該振幅的控制信號。
在其他特徵中，該半導體振盪器包括諧振電路。該方法包括基於控制信號產生偏置信號，該偏置信號使諧振電路偏置來調整振幅。該偏置信號包括電壓偏置信號。該偏置信號包括電流偏置信號。該方法還包括提供電感－電容(LC)電路；並且提供與LC電路通信的交叉耦合電晶體。該方法包括選擇輸出信號頻率的頻率以作為外部被動元件的函數。該方法包括提供調整該第一温度的加熱器；以及在校正參數被儲存之後使該加熱器失去能力。該方法包括回應該第一温度感應器操作該加熱器。該方法還包括從由電感－電容(LC)振盪器、電阻－電容(RC)振盪器和環形振盪器組成的組中選出該半導體振盪器。
該半導體振盪器可以包括包含金或銅之一的電感。
從下文提供的詳細說明，本發明的其他可適用範圍將變得清楚。應當理解，在說明本發明具體實施例時，詳細的說明以及具體的示例僅用於舉例說明的目的，而不是想要限制本發明的範圍。
第1圖顯示用於產生具有精確頻率的輸出信號12的晶體振盪器模擬器10的一個方面。晶體振盪器模擬器10可以利用包括互補式金屬－氧化層－半導體(CMOS)工藝在內的任何工藝被建構在單個半導體管芯上。
晶體振盪器模擬器10可以包括產生輸出信號12的半導體振盪器14。可以使用任何類型的半導體振盪器，包括LC振盪器、RC振盪器和環形振盪器。該半導體振盪器12包括改變輸出信號頻率的控制輸入16。該控制輸入16可以是任何電的輸入，其影響輸出信號頻率的受控改變，例如，環形振盪器的電源電壓和到LC振盪器的變容二極體的電壓輸入。
非揮發性記憶體18包括校正信息20，以控制作為温度函數的輸出信號頻率。可以採用任何類型的非揮發性記憶體，包括內容定址記憶體(CAM)。該校正信息20可以包括一被用於該半導體振盪器14的控制輸入16的校正因子，以控制該輸出信號頻率。從校正温度至工作温度的温度改變的函數，也可以是絕對温度的函數。
温度感應器22可以感應半導體管芯的温度。更好地，該温度感應器被置於半導體振盪器14附近的半導體管芯上。可以使用任何類型的温度感應器22，包括熱敏電阻和紅外探測器。該温度感應器22可以被配置為測量從基線温度或者當前温度的温度改變。
第2圖顯示用於在非揮發性記憶體18中儲存校正信息20的儲存方式30。儲存方式30可以是任何形式的資料庫，包括CAM、索引方案、查找表和散列表。
第3圖顯示用於維持晶體振盪器模擬器10的恒定輸出信號頻率的校正因子對温度的一系列示例圖32。用於產生該曲線的資料可以以任何方式獲得，包括器件級測試和批量模式測試。
示例性的器件級測試可以包括對每個器件進行測試，確定被應用於半導體振盪器來在温度改變的情况下維持恒定的輸出頻率的校正因子。在一種方案中，一用於半導體振盪器的基線值確定用於一預先確定的頻率和在該器件半導體管芯預先確定的溫度，如最低操作溫度。該基線值可以直接測量，或是從另一個器件特性的測量值插入得知。也可以針對每個可能的輸出頻率測量基線值。另外，也可以例如透過使用已知的電路關係從預先確定的頻率基線值外推出每個可能的輸出頻率的基線值。每個可能的輸出頻率的基線值可以被儲存為絕對值，或者儲存為比率、頻率因子，以從單個基線值計算多個基線值。
半導體管芯的温度隨後以離散步驟從大約最低操作温度增加至大約最大操作温度。離散步驟的數目最好限於約6個温度級以減少測試成本，但是可以使用任何數目的離散步驟。更好地，使用晶片加熱器來加熱半導體管芯，但是可以採用用於改變半導體管芯温度的任何裝置。在每一離散步驟，可以對半導體管芯的温度和用於將輸出維持在恒定頻率的校正因子進行測量。
該校正因子最好是一使用於基線值的比例，以獲得控制輸入的經調整值。該校正因子可以從任何基線值變動，例如1。更好地，針對每個温度步驟計算單個校正因子，該校正因子被應用到半導體振盪器來將輸出信號維持在多個預定頻率中的任一處。例如，假如校正因子1.218被確定為對應於45℃的温度改變，然後可以調整該半導體振盪器的控制輸入以作為校正因子的函數，如藉由改變正比於校正因子的控制輸入。在另一種替換中，該校正因子可應用於與期望輸出頻率相對應的基線值，來產生控制輸入被調整到的經校正值。在另一種替換中，可以在每個温度步驟中測量與每一個若干輸出頻率相對應的校正因子。
採用對晶體振盪器模擬器10的批量模式測試來獲得校正信息20可以透過減少對一批半導體管芯測量的數目，從而有利地降低成本。在批量模式測試中，對於來自同一批半導體管芯的晶體振盪器模擬器10的子集的測試結果可以用於該批中的所有器件。被測試的晶體振盪器模擬器的子集可以從一個至任何比例的器件總量變動。例如，可以對單個晶體振盪器模擬器10進行測試，並且所得到的批量校正信息被儲存到該批器件中的每一個之中。另外，可以針對校正信息的子集對每個晶體振盪器模擬器10進行測試，所述校正信息的子集例如是在基線温度處的輸出頻率。該器件子集特定校正信息可以被用來對儲存在每個器件中的批量校正信息修正。
第4圖顯示晶體振盪器模擬器40的另一個方面。該晶體振盪器模擬器40在功能方面與晶體振盪器10類似，並且具有編號40－52範圍內的類似對應元件，除了晶體振盪器模擬器40也可以包括分離的或者組合的一個或一個以上加熱器54、控制器56、和選擇輸入58。
該加熱器54可以位於半導體振盪器44附近的半導體管芯上，以提供局部加熱的來源。可以使用任何類型的加熱器54，包括電晶體加熱器和電阻加熱器。該加熱器54可以回應來自温度感應器52的輸入而操作，以控制半導體管芯的温度。該加熱器54可以使半導體管芯的温度增加至一程度，該程度回應每一個確定校正因子温度程度的其中一個。另外，具有高熱阻抗的封裝可以包圍該晶體振盪器模擬器40。
在一種情形中，該加熱器54可以提升該半導體管芯的温度至最大操作温度。在此，在器件測試或批量測試期間，僅需確定與該最大工作温度相對應的校正因子，從而降低成本。
該加熱器54也可以被控制以將半導體管芯的温度提升至針對其確定校正因子的若干預定温度級之一。第二温度感應器可以感應外部温度，例如，環境温度或組件温度。該加熱器54隨後可以使半導體管芯的温度增加至最接近預定温度的程度，同時在温度轉變期間利用從校正因子計算出的外推值連續改變控制輸入。
該控制器56可以透過例如回應多個温度感應器來控制加熱器54，或者操縱該校正信息50以取得與中間温度相對應的控制輸入的值，從而添加額外的功能。該控制器56可以是任何類型的實體，包括處理器、邏輯電路和軟體模組。
該選擇輸入58可以用於從一定範圍的輸出頻率中選擇特定的輸出頻率。該輸出頻率被選擇可以作為連接到選擇輸入的外部組件的阻抗的函數。外部組件可以直接用作半導體振盪器的一部分以選擇輸出頻率，或者間接地，例如預定範圍內的阻抗選擇值可以對應於預定的輸出頻率。該外部組件可以為任何組件，但是最好是被動元件，例如，電阻器或電容器。
第5圖顯示晶體振盪器模擬器100的一方面，其具有例如兩個選擇管脚102和104連接到兩個外部阻抗106和108。一個或一個以上管脚可以用於用接口連接到(一個或多個)外部組件。該晶體振盪器模擬器100從連接至選擇管脚102和104的外部組件探查或得到信息。所得到的信息可以具有與模擬器特性的選擇值相對應的三個或更多個預定級别範圍。例如，連接到外部電阻器的單個管脚可以用來選擇16個輸出頻率級别中的任意一個。外部電阻器的電阻最好被選擇為16個預定標準值之一。這16個電阻值中的每一個對應於16個輸出頻率級别中的一個。另外，低精度被動元件最好用於外部組件以降低成本和庫存。每個外部組件可以具有多個(N個)預定的標稱值，每個標稱值對應於從預定特性級别的選擇。如果使用一個管脚，則可以選擇N個不同的特性級别。如果使用兩個管脚，則可以選擇N×N個不同的特性級别，對於更多數目的選擇管脚，依此類推。例如可以被選擇的器件特性的類型包括輸出頻率、頻率耐受性和基線校正因子。例如，該晶體振盪器模擬器100可以具有連接到一個外部電阻器的單個選擇管脚102，並且該外部電阻器具有從16個預定值的群組中選擇出的標稱值。這16個預定值中的每一個具有一個測量值範圍，該測量值範圍對應於可能從1MHz變化到100MHz的16個預定輸出頻率級别之一。
該外部阻抗106和108最好是電阻器、電容器或者電阻器和電容器的組合，但是可以是突出表現出電感、電阻、電容或者它們的組合的任何組件。外部阻抗106和108可以直接或者間接從任何能量源例如Vdd和地面或任何適當的參考被連接到管脚102和104。例如，該外部阻抗106可以透過電阻器/電晶體網路被連接到Vdd，並且透過電容器網路被連接到選擇管脚102。
該晶體振盪器模擬器100可以確定一預定選擇值，該預定選擇值相對應於連接至選擇管脚的阻抗的被測值。更好地，該阻抗可以被選擇為具有標準值，例如，與具有10%耐受性的電阻器相對應的標稱電阻值(例如，470、560、680、...)，以降低器件和庫存成本。為了考慮到耐受性測量和外部阻抗的耐受性，阻抗值的範圍可以對應於單個選擇值。選擇值最好為數位值，但是也可以為類比值。例如，從2400歐姆到3000歐姆的被測電阻值可以被與對應於2的數位值相關聯。而從3001歐姆到4700歐姆的被測電阻值可以與對應於3的數位值相關聯。被測電阻包括由於外部阻抗和內部測量電路的耐受性而導致的變動。在每個選擇管脚處測量的阻抗被用於確定相應的數位值。數位值的範圍可以包括3個或更多個數位值，最好對於每個選擇管脚為從10到16的數位值。對應於每個選擇管脚的數位值可以組合用來描述記憶體地址。例如，具有三個選擇管脚，每個用於接口連接到被映射到10個數位值之一的阻抗值的器件可以描述1000個記憶體地址或者查找表值。與記憶體地址相對應儲存位置的內容被用於設置器件的輸出或內部特性的值。另一個示例性器件可以包括兩個選擇管脚，每個配置來用接口連接到被映射到一定範圍的10個值內的數位值的外部阻抗。這些數位值組合可以描述100個記憶體地址或查找表值，這些記憶體地址或查找表值每個都可以包含用於設置晶體振盪器模擬器100的特性的資料。
第6圖顯示晶體振盪器模擬器120的一個方面的框圖。該晶體振盪器模擬器120包括選擇管脚122，該選擇管脚122用於接口連接到外部阻抗124，該外部阻抗124用於選擇晶體振盪器模擬器120的配置。該外部阻抗124在功能和範圍上與外部阻抗106和108類似。
連接到選擇管脚122的測量電路126測量作為外部阻抗124的函數的電特性。例如，電流可以被提供到該外部阻抗，並且然後測量在該外部阻抗兩端產生的電壓。另外，可以在外部阻抗124兩端施加電壓，然後測量電流。可以使用用於測量被動元件的任何測量技術來測量電特性，包括動態和静態手段。示例性的測量手段包括定時電路、類比數位轉換器(ADCs)和數位類比轉換器(DACs)。更好地，測量電路具有高動態範圍。該測量電路126可以產生具有與外部阻抗124的值相對應的值的輸出。該輸出可以是數位或類比。同樣的輸出值最好代表一定範圍的外部阻抗值，用於補償由於包括過程、温度和電源在內的因素所導致的諸如外部阻抗值的耐受性、互連損耗和測量電路耐受性之類的值變動。例如，從大於22歐姆變動直到32歐姆的所有測得的外部阻抗值可以與數位輸出值“0100”相關。而從大於32歐姆變動直到54歐姆的所有測得的外部阻抗值可以與數位輸出值“0101”相關。考慮到值變動，實際的外部阻抗值是測得的外部阻抗值的子集。例如，在上面的情形中，實際的外部阻抗值可能是從24歐姆到30歐姆，以及從36歐姆到50歐姆。在每種情形中，可以將便宜的低精度電阻器選擇為具有在該範圍內的中間的值，例如，27歐姆和43歐姆。如此，可以使用便宜的低精度組件來在一定範圍的高精度輸出中進行選擇。該選擇值可以直接用於用來控制晶體振盪器模擬器120的器件特性的變量值。該變量值也可以從該選擇值間接確定。
儲存電路127可以包括可以作為選擇值的函數而被選擇的變量值。該儲存電路127可以是任何類型的儲存結構，包括內容定址記憶體、靜態和動態記憶體、以及查找表。
對於測量電路126產生具有與外部阻抗值一對一對應關係的輸出值的情形，數位值確定器128隨後可以將輸出值設置為與一定範圍的外部阻抗值相對應的選擇值。
第7A圖顯示阻抗值組150和關聯的選擇值154之間的關係。阻抗值組150與數位輸出值組152可以具有一對一對應關係，其中，數位輸出值組152被轉換成與阻抗值組150中的每個相關聯的選擇值154。範圍從最小阻抗值到最大阻抗值的阻抗值被區分成3個或更多個組，每組具有一個標稱阻抗。每組的標稱阻抗值被選擇為在標稱阻抗值之間存在間隔。在此，阻抗值組的標稱值27歐姆和43歐姆具有16歐姆的間隔。阻抗值組之間的間隔最好是基於幾何遞增的，然而可以使用任何數學關係來建立組之間的間隔，例如，對數、線性和指數。阻抗組之間的間隔可以基於這些組的任何阻抗值，例如，標稱值、平均值(average value)、均值(mean value)、起始值和結束值。影響對組的阻抗範圍和間隔的選擇的因素包括各種耐受性，例如，外部阻抗的耐受性、內部電壓和電流源的耐受性、以及測量電路的耐受性。這些耐受性例如因過程、温度和電源變動所致。
第7B圖顯示阻抗值範圍156和相關選擇值158之間的關係。阻抗值的範圍156與選擇值158具有直接對應關係。從最小阻抗值變動至最大阻抗值的阻抗值被區分成3個或更多個組，每組具有一個標稱阻抗。每組的標稱阻抗值被選擇具有在標稱阻抗值之間存在間隔。在此，阻抗值組的標稱值27歐姆和43歐姆具有16歐姆的間隔。阻抗值範圍156和關聯的選擇值158之間的這種直接對應關係可由例如非線性類比數位轉換器(未示出)實現。
再次參考第6圖，地址產生器130可以確定對應於與連接到選擇管脚的外部阻抗相關聯的數字輸出值的記憶體位置，記憶體位置可以任何方式被分組，例如，針對單個選擇管脚的列表、針對兩個選擇管脚的查找表和針對三個選擇管脚的三次表。
控制器132可以將晶體振盪器模擬器120的器件特性設置為變量值的函數。該變量值可由測量電路直接產生，從選擇值間接確定，以及從與連接到選擇管脚的外部阻抗相對應的記憶體位置的內容確定。
選擇管脚124也可以用於實現額外的功能，例如功率降低(PD，power down)、開機(power enable)、模式選擇、復位和同步操作。在這方面中，選擇管脚124成為多功能選擇管脚124，用於配置晶體振盪器模擬器120以及實現額外的功能。
在一個方面中，連接到多功能選擇管脚124阻抗值的第一範圍可以用於配置該晶體振盪器模擬器120，而額外功能的操作可由施加到多功能選擇管脚122上的電壓或電流、或者該阻抗值第一範圍外的阻抗值控制。
第8圖顯示用於產生具有週期波形的輸出的振盪器組件200的一個方面。振盪器組件200包括驅動鎖相迴路(PLL)204的晶體振盪器模擬器202。該晶體振盪器模擬器202在功能和結構上可以與上述晶體振盪器模擬器的多個方面類似。該振盪器組件200可以包括任何類型的PLL 204，例如，數位PLL和類比PLL。
多功能選擇管脚206和208可以用來為PLL 204選擇工作參數，例如，除法器因子。該多功能選擇管脚206和208還可以用於晶體振盪器模擬器202的控制和操作，例如，輸出頻率選擇和接收用於校正的參考時脈。外部電阻器210和212可以被連接到多功能選擇管脚206和208來選擇工作頻率。該外部電阻器210和212的值的範圍對應於對不同工作頻率的選擇。每個外部電阻器210和212都可以用於選擇16個預定工作頻率之一。外部電阻器210和212組合起來可以從256個工作頻率選擇。為了控制多個功能，多功能選擇管脚206和208中的每個可以接收不同電壓範圍內的信號。例如，一個多功能選擇管脚206可以連接到外部電阻器210，可以在外部電阻器210的兩端產生0到2伏特範圍內的電壓來確定電阻，並且多功能選擇管脚206還可以接收在2到3伏特範圍內工作的參考時脈信號。解碼器214可以檢測多功能選擇管脚206和208上的信號。
第9圖顯示用於產生具有可變頻率的輸出信號的展頻振盪器300。該展頻振盪器300包括連接到PLL 304的晶體振盪器模擬器302。連接到晶體振盪器模擬器302的頻率控制器件可以動態控制晶體振盪器模擬器302的輸出頻率。該頻率控制器件可以是包括變容二極體在內的任何器件或裝置，用於控制半導體振盪器的偏置電流源，並且控制被施加到半導體振盪器的諧振電容器的控制輸入電壓。
第10圖顯示晶體振盪器模擬器的一個方面的操作。在框400處，提供半導體振盪器用於產生具有週期波形的輸出信號。繼續至框402，該半導體振盪器可以被校正以在預定的温度範圍內產生恒定的頻率。在一個方面中，校正可以包括使半導體管芯的温度在預定範圍內變動，以及測量校正信息來維持恒定的輸出頻率。可以在半導體振盪器附近測量管芯的温度。該校正信息可以包括用於維持恒定輸出頻率的控制輸入值對管芯温度。該校正信息可以被儲存在半導體管芯上的非揮發性記憶體中。在框404處，可以透過探查外部組件來確定工作頻率。繼續到框406，半導體振盪器產生具有工作頻率的輸出信號。在框408處，在半導體振盪器附近確定半導體管芯的温度。繼續到框410，可以加熱或冷却半導體管芯來將管芯的温度控制到一個或多個預定温度級别。在框412處，可以將控制輸入作為管芯温度的函數進行控制來對由温度改變所導致的輸出信號的工作頻率的改變進行補償。所儲存的校正信息可以用來對控制輸入進行控制。該校正信息可以直接被用於與所儲存的温度相對應的管芯温度。對於其他管芯温度，可以從所儲存的校正信息外推出控制輸入值。繼續到框414，該輸出信號的頻率可以被動態改變以作為頻率控制信號的函數。
第11圖顯示用於產生週期信號的低功率振盪器320的一個方面。低功率振盪器320包括對主動矽振盪器324進行校正的晶體振盪器模擬器322。該晶體振盪器模擬器322通常處於關斷狀態以減少功耗。在預定的間隔，該晶體振盪器模擬器322被切換到開啟狀態來對主動矽振盪器324進行校正。該主動矽振盪器324與晶體振盪器模擬器322相比消耗較少的功率，所以主動矽振盪器324連續工作而晶體振盪器模擬器322僅間歇性地工作降低了低功率振盪器320的總體功耗。可以使用任何類型的主動矽振盪器，包括環形振盪器和RC振盪器。可以根據在本說明書中描述和示出的本發明的任何方面對主動矽振盪器324進行配置。
加法器326可以確定主動矽振盪器輸出和晶體振盪器模擬器輸出之間的頻率誤差。控制器328可以基於該頻率誤差產生控制信號來對主動矽振盪器324的頻率進行控制。控制器328還可以接收來自晶體振盪器模擬器322的温度信息。該温度信息可以包括下述温度，例如，半導體温度和環境温度。控制器328可以包括用於主動矽振盪器324的校正信息，該校正信息與用於晶體振盪器模擬器322的校正信息類似。該頻率誤差可以被用來設定控制信號的初始值，然後與主動矽振盪器校正信息組合的温度信息可以被用來在晶體振盪器模擬器322功率降低的期間更新控制信號。在一個方面中，晶體振盪器模擬器322的温度感應電路可以仍然連續被供電，從而使得可以向控制器328提供連續的温度信息。控制信號334可以是數位也可以是類比。如果該控制信號是數位，則數位類比轉換器(DAC)330可以將該控制信號轉換成類比。
整流器332可以回應控制信號334，對主動矽振盪器324的電源提供進行控制以調整操作頻率。到主動矽振盪器324的電壓和/或電流的提供可以被控制。例如，整流器332可以控制電源電壓的電壓電平。
在操作中，主動矽振盪器324通常處於產生週期輸出信號的導通狀態。晶體振盪器模擬器322通常處於關斷狀態。在該關斷狀態中，晶體振盪器模擬器322的全部或者一部分可以被關機(power off)以節省功率。在預定時刻，功率被提供到晶體振盪器模擬器322。然後利用所儲存的校正信息對該晶體振盪器模擬器322的半導體振盪器進行校正。該晶體振盪器模擬器322的輸出信號的頻率被與主動矽振盪器324的輸出信號的頻率進行比較，以確定主動矽振盪器324的頻率誤差。該控制信號334回應該頻率誤差而改變，導致來自電壓整流器332的電源電壓漂移，從而使主動矽振盪器324的輸出頻率改變，來減少頻率誤差。
第12圖顯示用於產生週期性信號的另一個低功率振盪器350的一個方面。該低功率振盪器350包括與電荷泵浦振盪器354通信的晶體振盪器模擬器352。該晶體振盪器模擬器352通常處於低功耗狀態中以便降低功耗。在低功耗期間，該晶體振盪器模擬器352的全部或者一部分可以被降低功耗。在預定間隔，該晶體振盪器模擬器352被升高功率(power up)，並且用來對電荷泵浦振盪器354進行校正。該預定間隔可以被確定為任何電路參數的函數，所述電路參數例如為工作時間、半導體的温度改變、環境温度改變、半導體的温度和電源電壓改變。
該電荷泵浦振盪器354可以包括電荷泵浦356、迴路濾波器358、壓控振盪器(VCO)360和相位檢測器362。該電荷泵浦振盪器354在操作上與傳統的電荷泵浦振盪器類似，除相位檢測器362的參考輸入接收來自晶體振盪器模擬器352的參考時脈信號之外。
多工器364接收來自晶體振盪器模擬器352和電荷泵浦振盪器354的輸出信號。這些輸出信號之一被選擇並且經過多工器364傳遞到鎖相迴路366。該鎖相迴路366產生輸出信號以作為來自晶體振盪器模擬器352和電荷泵浦振盪器354的輸出信號的函數。
在操作中，該電荷泵浦振盪器354通常處於產生週期性輸出信號的導通狀態。該晶體振盪器模擬器352通常處於關斷狀態。在關斷狀態中，晶體振盪器模擬器352的全部或者一部分可以被關機以降低功耗。在預定時間，功率被提供給晶體振盪器模擬器352。然後利用所儲存的校正信息對晶體振盪器模擬器352的半導體振盪器進行校正。該晶體振盪器模擬器352的輸出信號被與電荷泵浦振盪器354的輸出信號相比較，以確定電荷泵浦振盪器354的相位誤差。該VCO 360隨後被控制來減少相位誤差，從而使得電荷泵浦振盪器354的輸出信號被校正到晶體振盪器模擬器352的輸出信號。然後這些輸出信號之一可以被選擇並且被施加到PLL 366。
現在參考第13－15圖，積體電路500包括產生時脈信號的晶體振盪器模擬器502。積體電路500中的一個或多個電路504接收時脈信號。該晶體振盪器模擬器502可以如上結合圖1－12所述的實現。該電路504可以包括如圖14所示的處理器512或其他電路。外部組件506可以如圖13和15所示可選地用來選擇晶體振盪器模擬器502的時脈頻率。
現在參考第16－18圖，積體電路518包括用於電路522－1、522－2、...、和522－N(總稱為電路522)產生在一個或多個其他時脈頻率的時脈信號的時脈除法器520。該電路522可以以任何方式被彼此互連。對於1/X、Y和/或Y/X調整，時脈除法器520將時脈除以一個整數(例如，X)和/或將時脈信號乘以Y。該時脈除法器520還可以使用一個或多個額外的比率和/或除數來產生用於其他電路522的不同時脈信號。時脈除法器520如圖所示輸出N－1個時脈信號到積體電路518中的N－1個電路。
在第17圖中，這些電路之一包括處理器530。該處理器530可以替代晶體振盪器模擬器502而被連接到時脈除法器520，和/或除晶體振盪器模擬器502之外也被連接到時脈除法器520。附加電路532－1、532－2和532－N都與時脈除法器520通信。
在第18圖中，該晶體振盪器模擬器502提供時脈信號，用於積體電路518中的處理器530、圖形處理器540、記憶體542和/或一個或多個電路544。還可以提供時脈除法器(未示出)。處理器530、圖形處理器540、記憶體542和/或其他電路544可以以任何適當的方式被互連。
現在參考第19圖，積體電路600包括一個或多個電路602－1、602－2、...、和602－N(總稱為電路602)和低功率振盪器320，該低功率振盪器320如上面結合第11圖所述操作。這些電路之一可以包括610處示出的處理器。還可以提供如上所述的時脈除法器(未示出)。
積體電路(IC)一般裝入封裝材料中。該封裝材料可以包括塑膠。IC基底可以包括墊片，該墊片由結合線連接到引線框的引線。該IC基底、結合線和引線的多個部分可以被裝入至塑膠中。在封裝IC時通常使用的封裝材料的屬性可能隨時間而變。這種改變可能導致晶片振盪器的振盪頻率隨時間漂移。封裝中的這種改變可能是由於封裝材料的介電損耗的改變所致。封裝中的這種改變也可能是由於封裝材料在不同的潮濕程度中吸水所導致。結果，封裝材料可能限制了可達到的校正精度。
現在參考第20圖，積體電路700被封裝在根據現有技術的封裝材料704中。可以理解，該封裝材料704的特性可能隨時間改變，和/或作為環境條件的函數改變。例如，當封裝材料704包括塑膠材料時，塑膠材料的介電損耗可能隨時間改變，這可能對校正精度有負面影響。如在此所使用的，術語介電損耗歸因於能量的損耗，該能量損耗最終導致放置在通信電場中的電媒體的温度上升。熱是因為在材料內的偶極試圖隨入射波的振盪(電)場重定向它們自身時，該材料內的偶極的“分子摩擦”所致。例如，當在微波中加熱食物時，與食物中的水份相關的偶極振動並且被加熱。例如某些塑膠之類的某些材料不適於在微波中使用，因為它們吸收過多的熱量。這些材料具有較高的介電損耗特性。其他材料例如塑膠的其他類型幾乎不會發熱或者不發熱。這些材料具有較低的介電損耗特性。因為這裡所述的電路可以在微波頻率下操作，所以最好是低介電損耗的材料。
塑膠材料隨時間對水份的吸收也可能對校正精度有不利的影響。因為水具有較高的介電損耗，封裝材料中增多的水傾向於增大封裝材料的介電損耗。在其他特徵中，該封裝材料也可以是低應力材料。高應力材料傾向於變形，這可能例如由於改變通路長度而影響相鄰電路的電路特性。如在此所使用的，術語低應力指封裝材料趨向於穩定並且不會由於應力改變而改變積體電路的電特性。在一些實現方式中，封裝材料的介電損耗因子(DLF)在相關工作頻率處(例如，大於1GHz)小於等於鐵氟龍(Teflon)。
現在參考第21圖，該圖顯示根據本發明被封裝在具有低介電損耗的封裝材料714中的積體電路710，該積體電路710具有採用温度補償的晶片半導體振盪器711。該封裝材料714可以是具有低介電損耗的塑膠封裝材料。如在此所使用的，術語“低介電損耗”指在IC的相關操作頻率處介電損耗小於等於Teflon材料。IC的操作頻率可以是大於1GHz和/或2.4GHz。封裝材料714還可以包括Teflon，TeflonPolyChloroTriFluoroEthylene(PCTFE)、TeflonTeflon氯化乙烯丙烯共聚物(FEP)、全氟化合物(PFA)、Tefzel和乙烯和四氟乙烯的Teflon共聚物(ETFE)、低介電損耗塑膠、高品質玻璃、空氣和/或其他材料。可以設想具有小於等於Teflon的介電損耗的任何其他封裝材料。封裝材料還可以具有相對較低的吸水性。
現在參考第22圖，該圖更詳細地顯示第21圖的積體電路封裝的示例性實現方式。積體電路封裝718包括積體電路724，該積體電路724包括墊片728。引線框733的引線732由結合線734連接到該積體電路的墊片。可以意識到，該積體電路包括如上所述具有温度補償的晶片半導體振盪器。引線732的多個部分、結合線734和積體電路724被封裝在封裝材料736中。封裝材料736可以是具有低介電損耗的塑膠封裝。可以意識到，在前面或後面將說明的本實施例和/或其他實施例中可以採用諸如球栅陣列封裝(BGA)、覆晶封裝(flip chip)之類的其他類型的封裝和/或任何其他適合的封裝技術。
現在參考第23圖，根據本發明，替換積體電路封裝738包括晶片温度補償半導體振盪器741。在本實施例中，半導體振盪器741包括積體電路電感器742。玻璃層744利用非常薄的環氧材料層750被結合到積體電路基底740。該環氧材料層750可以具有低介電損耗。該玻璃層744、環氧材料層750和積體電路基底740被封裝在封裝材料760中。在這種情形中，該封裝材料的介電損耗並不重要，這是因為電感器742和封裝材料760之間的距離所致。因此，封裝材料760的介電損耗和/或其他特性的改變作為時間的函數是不重要的。然而，封裝材料可以是低介電損耗材料。儘管玻璃層被示為在整個積體電路上，但是玻璃層也可以被限於與半導體振盪器緊鄰的較小區域中。
現在參考第24圖和第25圖，顯示根據本發明所示，包括晶片半導體振盪器的替換積體電路封裝。該實施例與上面結合圖23示出被描述的實施例類似。然而，玻璃層744定義一個空腔746。該空腔746與電感器742相鄰，與其對準並且延伸過該電感器742。在電感器742和玻璃層744之間形成了空氣空腔752。在除空腔746之外的區域中，薄環氧材料層750形成在玻璃層744和積體電路基底740之間。玻璃層744可以被蝕刻來定義該空腔，並且被浸在環氧材料中。該玻璃層可以相鄰地包括多個玻璃層，並且至少一個層在其中形成有空腔。
現參考第26圖，晶片半導體振盪器的電容器可基於如前所述的温度補償被調整。然而，可以意識到，存在獨立於調整半導體振盪器的電容器和/或電感器之外的調整震盪頻率的其他方式。
現在參考第27圖，積體電路830包括具有温度補償輸入的分數鎖相迴路831。分數鎖相迴路831包括接收如上操作的積體電路振盪器832的輸出的相位頻率探測器836。相位頻率探測器836基於參考頻率和VCO頻率之間的差產生差分信號。該差分信號被輸出到電荷泵浦840。該電荷泵浦840的輸出被輸入到可選的迴路濾波器844。該迴路濾波器844的輸出被輸入到壓控振盪器(VCO)，該VCO產生具有與被輸入到其中的電壓輸入相關的頻率的VCO輸出。VCO 846的輸出被反饋到縮放電路850。該縮放電路850有選擇地將該VCO頻率除以N或N＋1。儘管採用了除數N和N＋1，但是也可以採用其他值的除數。
縮放電路850的輸出被反饋到相位頻率探測器836。温度感應器854在接近IC振盪器832的區域中測量積體電路830的温度。該温度感應器854輸出温度信號，該温度信號用來定址儲存在記憶體856中的校正信息858。所選校正信息被用於調整縮放電路850。所選校正信息對縮放電路850所使用的除數N和N＋1的比例進行調整。
現在參考第28圖，顯示包括温度補償輸入的積體電路860的δ－Σ分數鎖相迴路858。所選校正信息被用來調整Σ－δ調製器870的輸出。所選校正信息可以對縮放電路850所使用的除數N和N＋1之間的調制進行調整。
現在參考第29圖，流程圖900顯示用於測量採樣校正點並且利用線性曲線擬和算法來產生校正資料的步驟。控制開始於步驟902。在步驟904中，控制在多個温度處測量採樣校正點。在步驟906中，線性曲線擬和算法被用來產生採樣點之間的其他温度點的曲線。在步驟908中，控制結束。
現在參考第30圖，流程圖920顯示用於測量採樣校正點並且利用高階曲線擬和算法來產生校正資料的步驟。第30圖所示的步驟可以利用包括處理器和記憶體的計算機實現。控制開始於步驟922。在步驟924中，控制在多個温度處測量採樣校正點。在步驟926中，高階曲線擬和算法被用來產生用於採樣點之間的其他温度點的曲線。在步驟928中，控制結束。
現在參考第31A－31G圖，顯示本發明的各種示例性實現方式。現在參考第31A圖，本發明可以被實現在硬式磁碟機(HDD)1000中。本發明可以實現任何積體電路，例如，在第31A圖中被總地操作1002的信號處理電路和/或控制電路之一或二者。在一些實現方式中，HDD 1000中的信號處理電路和/或控制電路1002和/或其他電路(未示出)可以處理資料、執行編碼和/或加密、執行計算、和/或對向磁性儲存媒體1006輸出的資料和/或從磁性儲存媒體1006接收到的資料進行格式化。
HDD 1000可以經由一條或者多條有線或無線通訊連線1008與下述裝置通信：諸如計算機之類的主機裝置(未示出)，諸如個人數字助理、行動電話、媒體或MP3播放機等之類的移動計算裝置和/或其他裝置。HDD 1000可以被連接到記憶體1009，例如，隨機存取記憶體(RAM)、低等待時間非揮發性記憶體(例如快閃記憶體)、唯讀記憶體(ROM)和/或其他適當的電子資料儲存裝置。
現在參考第31B圖，本發明可以被實現在數位多功能光碟(DVD)驅動器1010中。本發明可以實現任何積體電路，例如，在第31B圖中被總地操作1012的信號處理電路和/或控制電路之一或二者，以及DVD驅動器1010的大容量資料儲存裝置。DVD 1010中的信號處理電路和/或控制電路1012和/或其他電路(未示出)可以處理資料、執行編碼和/或加密、執行計算、和/或對從光儲存媒體1016讀出的資料和/或被寫入光儲存媒體1016的資料進行格式化。在一些實現方式中，DVD 1010中的信號處理電路和/或控制電路1012和/或其他電路(未示出)還可以執行其他功能，例如，編碼和/或解碼和/或與DVD驅動器相關聯的任何其他信號處理功能。
DVD驅動器1010可以經由一條或者多條有線或無線通訊連線1017與諸如計算機、電視機之類的輸出裝置(未示出)或其他裝置通信。DVD 1010可以與以非揮發性方式儲存資料的大容量資料儲存裝置1018通信。大容量資料儲存裝置1018可以包括硬式磁碟機(HDD)。HDD可以具有如第31A圖所示的配置。HDD可以是包括一個或多個直徑小於約1.8”的盤片的迷你HDD。DVD 1010可以被連接到記憶體1019，例如，RAM、ROM、低等待時間記憶體(例如快閃記憶體)和/或其他適當的電子資料儲存裝置。
現在參考第31C圖，本發明可以被實現在高畫質電視(HDTV)1020中。本發明可以實現任何積體電路，例如，在第31C圖中被總地操作1022的信號處理電路和/或控制電路之一或二者，以及HDTV 1020的無線區域網路(WLAN)接口和/或大容量資料儲存裝置。HDTV 1020接收有線或無線格式的HDTV輸入信號，產生用於顯示器1026的HDTV輸出信號。在一些實現方式中，HDTV 1020的信號處理電路和/或控制電路1022和/或其他電路(未示出)可以處理資料、執行編碼和/或加密、執行計算、格式化資料和/或執行可能需要的任何其他類型的HDTV處理。
HDTV 1020可以與以非揮發性方式儲存資料的大容量資料儲存裝置1027通信，所述大容量資料儲存裝置1027例如是光和/或磁儲存裝置。至少一個HDD可以具有第31A圖所示的配置，並且/或者至少一個DVD可以具有第31B圖所示的配置。HDD可以是包括一個或多個直徑小於約1.8”的盤片的迷你HDD。HDTV 1020可以被連接到記憶體1028，例如，RAM、ROM、低等待時間記憶體(例如快閃記憶體)和/或其他適當的電子資料儲存裝置。HDTV 1020還可以支持經由WLAN網路接口1029與WLAN的連接。
現在參考第31D圖，本發明實現車輛1030的控制系統中的任何積體電路，車輛控制系統的WLAN接口和/或大容量資料儲存裝置。在一些實現方式中，本發明實現傳動控制系統1032，傳動控制系統1032接收來自一個或多個感應器的輸入，所述感應器例如是温度感應器、壓力感應器、轉速感應器、氣流感應器和/或任何其他合適的感應器，並且/或者產生一個或多個輸出信號，例如，引擎工作參數、發送工作參數和/或其他控制信號。
本發明也可以被實現在車輛1030的其他控制系統1040中。控制系統1040可以類似地接收來自輸入感應器1042的信號和/或輸出控制信號到一個或多個輸出裝置1044。在一些實現方式中，控制系統1040可以是防鎖死刹車系統(ABS)、導航系統、遠距通訊系統、車輛遠距通訊系統、車道偏離系統、自適應巡航控制系統、車輛娛樂系統(例如，立體聲音響、DVD、CD等)的一部分。也可以設想其他實現方式。
傳動控制系統1032可以與以非揮發性方式儲存資料的大容量資料儲存裝置1046通信。大容量資料儲存裝置1046可以包括光和/或磁儲存裝置，例如，硬式磁碟機HDD和/或DVD。至少一個HDD可以具有第31A圖所示的配置，並且/或者至少一個DVD可以具有第31B圖所示的配置。HDD可以是包括一個或多個直徑小於約1.8”的盤片的迷你HDD。傳動控制系統1032可以被連接到記憶體1047，例如，RAM、ROM、低等待時間記憶體(例如快閃記憶體)和/或其他適當的電子資料儲存裝置。傳動控制系統1032還可以支持經由WLAN網路接口1048與WLAN的連接。控制系統1040還可以包括大容量資料儲存裝置、記憶體和/或WLAN接口(全未示)。
現在參考第31E圖，本發明可以被實現在可以包括通訊天線1051的行動電話1050中。本發明可以實現任何積體電路，例如，在第31E圖中被總地操作1052的信號處理電路和/或控制電路之一或二者，行動電話1050的WLAN接口和/或大容量資料儲存裝置。在一些實現方式中，行動電話1050包括麥克風1056、音頻輸出1058(例如，揚聲器和/或音頻輸出插孔)、顯示器1060和/或輸入裝置1062(例如，鍵盤、點選裝置、語音激勵裝置和/或其他輸入裝置)。行動電話1050中的信號處理電路和/或控制電路1052和/或其他電路(未示出)可以處理資料、執行編碼和/或加密、執行計算、格式化資料和/或執行其他行動電話功能。
行動電話1050可以與以非揮發性方式儲存資料的大容量資料儲存裝置1064通信，大容量資料儲存裝置1064例如是光和/或磁儲存裝置，例如，硬式磁碟機HDD和/或DVD。至少一個HDD可以具有第31A圖所示的配置，並且/或者至少一個DVD可以具有第31B圖所示的配置。HDD可以是包括一個或多個直徑小於約1.8”的盤片的迷你HDD。行動電話1050可以被連接到記憶體1066，例如，RAM、ROM、低等待時間記憶體(例如快閃記憶體)和/或其他適當的電子資料儲存裝置。行動電話1050還可以支持經由WLAN網路接口1068與WLAN的連接。
現在參考第31F圖，本發明可以被實現在機上盒1080中。本發明可以實現任何積體電路，例如，在第31F圖中被總地標作1084的信號處理電路和/或控制電路之一或二者，機上盒1080的WLAN接口和/或大容量資料儲存裝置。機上盒1080接收來自諸如廣播源之類來源的信號，輸出適於顯示器1088的高清晰音頻/視頻信號，所述顯示器1088例如是電視機和/或監視器和/或其他視頻和/或音頻輸出裝置。機上盒1080的信號處理電路和/或控制電路1084和/或其他電路(未示出)可以處理資料、執行編碼和/或加密、執行計算、格式化資料和/或執行其他機上盒功能。
機上盒1080可以與以非揮發性方式儲存資料的大容量資料儲存裝置1090通信。大容量資料儲存裝置1090可以包括光和/或磁儲存裝置，例如，硬式磁碟機HDD和/或DVD。至少一個HDD可以具有第31A圖所示的配置，並且/或者至少一個DVD可以具有第31B圖所示的配置。HDD可以是包括一個或多個直徑小於約1.8”的盤片的迷你HDD。機上盒1080可以被連接到記憶體1094，例如，RAM、ROM、低等待時間記憶體(例如快閃記憶體)和/或其他適當的電子資料儲存裝置。機上盒1080還可以支持經由WLAN網路接口1096與WLAN的連接。
現在參考第31G圖，本發明可以被實現在媒體播放機1100中。本發明可以實現任何積體電路，例如，在第31G圖中被總地操作1104的信號處理電路和/或控制電路之一或二者，媒體播放機1100的WLAN接口和/或大容量資料儲存裝置。在一些實現方式中，媒體播放機1100包括顯示器1107和/或諸如鍵盤、觸控板之類的用户輸入1108。在一些實現方式中，媒體播放機1100可以採用圖形使用者介面(GUI)，該GUI一般利用顯示器1107和/或用户輸入1108實現菜單、下拉菜單、圖標和/或指點介面。媒體播放機1100還包括音頻輸出1109，例如，揚聲器和/或音頻輸出插孔。媒體播放機1100的信號處理電路和/或控制電路1104和/或其他電路(未示出)可以處理資料、執行編碼和/或加密、執行計算、格式化資料和/或執行其他媒體播放機功能。
媒體播放機1100可以與以非揮發性方式儲存資料的大容量資料儲存裝置1110通信，所述資料例如是經壓縮音頻和/或視頻內容。在一些實現方式中，經壓縮音頻文件包括與MP3格式或其他適當的經壓縮音頻和/或視頻格式兼容的文件。大容量資料儲存裝置可以包括光和/或磁儲存裝置，例如，硬式磁碟機HDD和/或DVD。至少一個HDD可以具有第31A圖所示的配置，並且/或者至少一個DVD可以具有第31B圖所示的配置。HDD可以是包括一個或多個直徑小於約1.8”的盤片的迷你HDD。媒體播放機1100可以被連接到記憶體1114，例如，RAM、ROM、低等待時間記憶體(例如快閃記憶體)和/或其他適當的電子資料儲存裝置。媒體播放機1100還可以支持經由WLAN網路接口1116與WLAN的連接。還可以設想除上述實現方式之外的其他實現方式。
現在參考第32A－32D圖，顯示一種積體電路封裝，該積體電路封裝結合了退火玻璃漿或環氧材料作為與矽晶片的一個或多個所選結構相鄰的層和/或“島”。一個或多個退火玻璃漿或環氧材料層的“島”可以被製作在矽晶片的一側或兩側的多個部分上。在第32A圖中，替換積體電路封裝1200包括矽晶片1204。退火玻璃漿層或部分1026被形成在矽晶片1204上。鑄模材料1208可以用於封裝矽晶片1204的全部或者一部分。退火玻璃漿層1206亦降低應力隨時間的改變。退火玻璃漿層1206趨向於將矽晶片1204的全部或者一部分與介電屬性的變動隔離，所述介電屬性例如是鑄模材料1208的介電損耗。
矽晶片1204可以包括上述半導體振盪器。退火玻璃漿層1206可以包括具有相對較低的退火温度的玻璃漿。該較低的退火温度可以低於損壞矽晶片1204的温度。玻璃漿層1206可以包括玻璃熔漿(glass frit paste)。可以以任何適當的方式應用玻璃漿層。可以利用以下方法和/或利用任何其他適當的方法來應用玻璃漿層：網版印刷法、浸漬法、遮罩法。
在第32B圖中，替換積體電路封裝1210包括被應用至玻璃漿或環氧材料層1204的傳導材料層或者塗覆1212。該傳導材料層1212可以包括傳導環氧材料層。傳導材料層1212可以被應用為液體或者凝固體。傳導材料層1212可以包括傳導環氧漆。傳導材料層1212可以以任何適當的方式被應用，包括將矽晶片1204浸漬到包含該傳導材料的諸如盤之類的容器中。傳導材料層1212趨向於減少來自外部設備的電磁干擾。
在第32C圖中，積體電路封裝1220包括退火玻璃漿層1206，該層被應用到矽晶片1204的所選部分。在第32D圖中，積體電路封裝1230包括退火玻璃漿或環氧材料部分1206和傳導材料層1212。該傳導材料層1212可以覆蓋退火玻璃漿層1206，同時接觸或者不接觸矽晶片1204。
現在參考第33A－33D圖，顯示替換積體電路封裝。在第33A圖中，替換積體電路封裝1240包括退火玻璃漿層1206和傳導材料層1212，這些層定位為鄰近矽晶片1204的電路組件1242。在第33B圖中，替換積體電路封裝1250包括退火玻璃漿層1206和傳導材料層1212，這些層定位為鄰近矽晶片1204的振盪器1252。
在第33C圖中，替換積體電路封裝1260包括退火玻璃漿層1206和傳導材料層1212，這些層定位為鄰近矽晶片1204的電感器1262。電感器1262可以是晶片電感器，例如，螺旋電感器。在第33D圖中，替換積體電路封裝1270包括退火玻璃漿層1206和傳導材料層1212，這些層定位為鄰近具有電感器1274的振盪器電路1272。
退火玻璃漿層也趨向於減少可能發生的應力隨時間的改變。退火玻璃漿層將矽晶片的全部或者一部分與介電屬性的變動隔離，所述介電屬性例如是鑄模材料的介電損耗。這在如上所述試圖利用温度進行校正時尤其有利。
現在參考第34A－34D圖，顯示替換積體電路封裝，該替換積體電路封裝包括退火玻璃漿和/或環氧材料部分和在矽晶片的上述部分中產生空氣間隙的玻璃或矽層。在第34A－34B圖中，積體電路封裝1300和1330包括矽晶片1304。退火玻璃漿部分1306按照間隔的關係形成在矽晶片1304上。AGP部分1306可以如上所述被形成。可以使用鑄模材料1308。可以執行AGP部分1306的後續工藝，例如抛光或其他步驟來提供平坦的外表面。玻璃或矽層1310被AGP部分1306支撐在矽晶片1304上方。環氧材料或其他黏性結合材料可以被用來將玻璃或矽層1310黏合到AGP部分1306。AGP部分1306和玻璃或矽層1310在第34A圖中的振盪器1320上方和/或第34B圖中的任何其他電路1322上方形成空氣間隙1324。空氣間隙1324提供了具有最低可能介電損耗的材料(空氣)。相反的，在使用晶體振盪器時，需要空氣使得晶體能够諧振，換言之，空氣被用來實現機械振盪。
在第34C－34D圖中，積體電路封裝1340和1360包括矽晶片1304。環氧材料部分1342按照間隔的關係被形成在矽晶片1304上。環氧材料部分1342可以如上所述被形成。可以執行環氧材料部分1342的後續工藝，例如抛光或其他步驟來提供平坦的外表面。玻璃或矽層1310被環氧材料部分1342支撐在矽晶片1304上方。環氧材料或其他黏性結合材料可以被用來將玻璃或矽層1310黏合到環氧材料部分1342。這些部分1342和層1310在第34C圖中的振盪器1320上方和/或圖34D中的任何其他電路1322上方形成空氣間隙1324。
現在參考第35A－35B圖，顯示包括產生空氣間隙的玻璃或矽部分的替換積體電路封裝。在第35A圖中，積體電路封裝1380包括限定了空氣間隙1384的“C”形玻璃或矽部分1382。該“C”形玻璃或矽部分1382可以包括加入到一起的多個部分。空氣間隙1384被定位為位於振盪器1320上方。在第35B圖中，積體電路封裝1390也包括限定空氣間隙1384的“C”形玻璃或矽層1382。空氣間隙1384被定位為位於電路1322上方。
現在參考第36A－36C圖，顯示用於製造上述積體電路封裝的方法。積體電路結構1400包括矽晶片1404、多個間隔開的AGP和/或環氧材料部分1410A和1410B(總稱為1410)、以及玻璃或矽層1408。積體電路結構1400沿虛線切線1414被切成多個部分來生產多個積體電路，這些積體電路可以如上所述被封裝在鑄模材料(未示出)中。
在第36B圖中，矽晶片1404可以包括一個或多個結合墊片1420。在1414－1和1414－2處對層1408的切割可以從在1414－3處對矽晶片的切割偏移開來，以提供用於將結合線(未示出)附接到結合墊片1420的餘隙。在第36C圖中，顯示在從積體電路結構1400分開後的積體電路1450之一。
現在參考第37A－37B圖，顯示積體電路封裝1450包括矽晶片，矽晶片具有間隔的退火玻璃漿和/或環氧材料部分1410，退火玻璃漿和/或環氧材料部分1410塗覆有傳導材料層1456’。在第37A圖中，部分1410被浸漬到包含傳導材料1456的容器1454中。矽晶片1408可以沿一條或多條切割線1462被剪切，並且可以包括結合墊片1460，如圖所示。
現在參考第38圖，顯示用於製造第32A－32D圖的積體電路封裝的方法1500的步驟。控制開始於步驟1502。在步驟1504中，玻璃漿層1206被應用於矽晶片1204的一個或多個表面和/或矽晶片1204的選擇區域上。在步驟1506中，透過將矽晶片1204和玻璃漿層1206放入爐子中使玻璃漿層1206退火。爐子的温度可以被設定為足以使玻璃漿層1206熔化的温度。例如，於預定期間內約400℃的温度足以使玻璃熔漿退火而不損耗矽晶片1204。在步驟1508中，傳導材料層1212被應用至退火後的玻璃漿層1206。在步驟1510中，矽晶片1204的全部或者一部分被裝入諸如塑膠、在此所述的其他材料之類的鑄模材料1208和/或其他適當的鑄模材料中。在步驟1520中，控制結束。
在前述每個實施例中，可以以其他晶片或者其他基底替換矽晶片，並且可以用環氧材料替換經退火的玻璃漿。
現在參考第39圖，顯示一個晶體振盪器模擬器積體電路(IC)1550。晶體振盪器模擬器IC 1550可以是孤立的積體電路，其未與其他電路功能集成。換言之，晶體振盪器模擬器不包括與晶體振盪器模擬器的操作不相關的其他電路。如在此所使用的，術語“不相關”意味着該積體電路不包括除下述電路之外的電路：向晶體振盪器模擬器提供功率的電路、根據條件選擇晶體振盪器模擬器的輸出的輸出電路和/或一般支持晶體振盪器模擬器的操作的其他電路。透過提供該晶體振盪器模擬器以作為孤立電路，該晶體振盪器模擬器可以在不要求集成的情况下提供用於任何其他電路的參考頻率。晶體振盪器模擬器IC 1550產生穩定的參考頻率，如以上和以下所述。
晶體振盪器模擬器IC 1550包括非揮發性記憶體1552，該非揮發性記憶體1552儲存在此所述基於温度的校正資料。該半導體振盪器1554提供經温度補償的參考頻率。該温度感應器1556感應積體電路1550的温度，並且將感應出的温度輸出到非揮發性(NV)記憶體1552。該加熱器1558可以在校正期間可選擇地被用來將IC 1550加熱至預定温度。可以設置失能電路1560在校正後使該加熱器1558失去能力。例如，失能電路1560可以為諸如熔絲或防熔絲(anti－fuse)之類的一次使用電路。
在製造後於工廠的測試期間，加熱器1558可以用來將晶體振盪器模擬器IC 1550的温度加熱到一個或多個期望的温度，例如在一般環境的操作温度。在該温度處收集資料之後，該加熱器1558可以用來將晶體振盪器模擬器IC 1550的温度調整至一個或多個另外的温度以進一步測試和校正。
在完成測試之後，失能電路1560可以用來使加熱器1558失去能力。使該加熱器1558失去能力可以在工廠中執行。該晶體振盪器模擬器IC 1550的最終使用者不可能具有適當的高精度參考頻率，因此可能將不能執行精確的測試和校正。此外，在操作期間也不可能使用該加熱器1558，因為這趨向於降低IC 1550的效率。可以意識到，儘管前面的描述與晶體振盪器模擬器IC 1550相關，但是類似的方法可以用於在此所述的任何其他晶體振盪器模擬器。
現在參考第40圖，顯示在對包括晶體振盪器模擬器的積體電路進行校正期間執行的步驟1600。該方法開始於步驟1602，然後前進到步驟1604。在步驟1604中，具有加熱器的積體電路被形成。在步驟1606中，在製造後的校正測試期間在工廠中使用加熱器來將積體電路加熱到一個或多個所選温度。在步驟1608中確定測試已完成之後，可以在步驟1610中使該加熱器失去能力。該方法在步驟1624中結束。
現在參考第41圖，晶體振盪器模擬器1630可以包括自適應校正電路1638，自適應校正電路1638利用C個測試點有選擇地校正晶體振盪器模擬器1630(其中C為大於0的整數)。晶體振盪器模擬器1630包括如上操作的非揮發性記憶體1632、半導體振盪器1634和温度感應器1636。自適應校正電路1638可以基於一些採樣測試點有選擇地使校正方法適應。自適應校正電路1638儲存與在校正期間將使用的一條或多條温度特性直線或曲線相關的資料。或者，該校正電路可以包括基於温度測試點產生斜率和/或曲率資料的算法。
現在參考第42－43圖，更詳細地顯示利用單個温度校正點的校正。在第42圖中，顯示在利用單個温度校正點進行校正期間執行的步驟1640。這些步驟開始於步驟1642，然後前進到步驟1644，在該步驟中一般的線性和/或非線性温度關係被儲存到積體電路中。僅是舉例，可以假設直線的斜率，並且可以使用該測試點來確定未知的y截距。或者，可以儲存曲率，並且可以確定y截距。
在步驟1646中，在製造之後，在一個温度下測試積體電路(例如僅在室温和/或預期的環境工作温度下)。在步驟1648中，校正電路利用單個測試點定位預定直線或其他曲線的y截距。該方法在步驟1650中結束。
自適應校正電路1638可以允許輸入一個或多個温度值。自適應校正電路1638可以有選擇地基於所輸入的採樣點數使所執行的曲線擬和的類型相適應。例如，當輸入了一個值時，可以確定直線或曲線的y截距。當輸入兩個值時，可以確定直線或曲線的y截距，並且/或者可以確定曲線的斜率、曲率或其他特性。當輸入三個或更多個值時，可以確定直線或曲線的y截距，並且可以更高精度地確定曲線的斜率、曲率或其他特性。
自適應校正電路1638可能尤其有用，因為加熱並使包括晶體振盪器模擬器的積體電路的温度穩定的過程可能需要相對較長的時間。換言之，將包括晶體振盪器模擬器的積體電路的温度從一個穩定狀態温度改變到另一個穩定狀態温度可能需要若干天。
重複執行該校正過程所需要的時間可能會影響IC的總體成本極大。換言之，該成本將隨採樣點的數目增加而增加。透過允許自適應校正電路1638基於採樣點的數目自動改變該校正過程，製造商可以利用相同的IC提供不同的精度級别。
在第43圖中，頻率被示作温度的函數。校正電路利用包括測試温度1652和測試頻率1654的單個測試點定位直線(顯示)或其他曲線(未示出)。測試温度1652可由温度感應器1636測量和/或在外部被監控。測試頻率1654可由外部電路測量並被輸入到IC，其中該外部電路提供了高精度的參考頻率。由於在該示例中僅使用一個温度測試點，所以自適應校正電路1638利用該單個測試點自動定位預定的直線或曲線1656。如圖可見，對於其他温度測試結果，直線或曲線的位置將被調整為更高的1657或更低的1658。
現在參考第44－45圖，其詳細顯示利用兩個温度測試點的校正。在第44圖中，顯示在利用兩個温度測試點的校正期間執行的步驟1660。控制開始於步驟1662，然後過程前進到步驟1664，在該步驟中，一般的温度特性直線和/或曲線可以可選地被儲存到積體電路中。在步驟1666中，在製造之後，在兩個温度測試點處對該積體電路進行測試。可以在外部(例如，利用測試夾(test chuck))和/或利用加熱器使温度穩定。在步驟1668中，基於兩個測試點調整直線或曲線的位置。也可以調整直線的斜率或曲線的其他特性。
在第45圖中，曲線圖顯示作為温度函數的頻率。自適應校正電路1638利用兩個測試點(測試温度1672－1、1672－2和測試頻率1674－1、1764－2)定位和/或限定直線或曲線1676。自適應校正電路1638也可以使用例如已知值的第三温度點之類的信息。例如，曲線可以是總是在已知的頻率/温度處交叉的二次曲線。
現在參考第46－47圖，其顯示利用三個或更多個點的校正。在第46圖中，顯示利用三個測試點的校正期間執行的步驟1680。控制開始於步驟1682，然後過程前進到步驟1684，在該步驟中，一般的温度特性直線和/或曲線可以可選地被儲存至積體電路中。在步驟1686中，在製造之後，在三個或更多個温度測試點處對該積體電路進行測試。可以在外部(例如，利用測試夾)和/或利用加熱器使温度穩定。在步驟1688中，基於三個或更多個測試點調整直線或曲線的位置和其他特性。該方法在步驟1690中結束。
可以意識到，隨着測試點數目的增加，校正電路可執行對温度曲線的位置和曲率的更精確估計。然而，隨着採樣點數目的增加，IC成本趨於增大。
在第47圖中，曲線圖顯示作為温度的函數的頻率。自適應校正電路1638利用三個或更多個測試點(測試温度1692－1、1692－2、...、1692－T和測試頻率1694－1、1694－2、...、1794－T)定位和/或限定直線或曲線1696。在該示例中，自適應校正電路1638利用測試點定位已知的直線或曲線和/或利用温度測試點限定直線或曲線。
現在參考第48A圖，積體電路1730包括具有温度補償輸入和由微機電系統(MEMS)諧振器電路1732產生的參考頻率的分數鎖相迴路1731。MEMS諧振器電路1732包括MEMS諧振器1733，該MEMS諧振器1733是在積體電路中形成的機械諧振組件。
該分數鎖相迴路1731包括接收從如以上和以下所述操作的MEMS諧振器電路1732的參考頻率輸出的相位頻率探測器1736。該相位頻率探測器1736基於MEMS諧振器電路1732產生的參考頻率和VCO頻率之間的差異產生差分信號。
差分信號被輸出至電荷泵浦1740。該電荷泵浦1740的輸出被輸入到可選的迴路濾波器1744。該迴路濾波器1744的輸出被輸入至壓控振盪器(VCO)1746，該VCO 1746產生具有與被輸入到其中的電壓輸入相關的頻率的VCO輸出。該VCO 1746的輸出被反饋到縮放電路1750。該縮放電路1750有選擇地將該VCO頻率除以N或N＋1。儘管採用除數N和N＋1，但是也可以採用其他值的除數。該縮放電路1750的輸出被反饋到相位頻率探測器1736。
温度感應器1754在接近IC振盪器1732的區域中測量積體電路1730的温度。温度感應器1750輸出温度信號，該温度信號用來定址儲存在記憶體1756中的校正信息1758。所選校正信息被用於調整縮放電路1750。所選校正信息對縮放電路1750所使用的除數N和N＋1的比例進行調整。
現在參考第48B圖，積體電路1830包括具有温度補償輸入的δ－Σ分數鎖相迴路1831。該積體電路1830包括具有微機電系統(MEMS)諧振器1833的MEMS諧振器電路1832。δ－Σ分數鎖相迴路1831包括接收產生參考頻率的MEMS諧振器電路1832的輸入的相位頻率探測器1836。相位頻率探測器1836基於參考頻率和VCO頻率之間的差異產生差分信號。
差分信號被輸出到電荷泵浦1840。該電荷泵浦1840的輸出被輸入到可選的迴路濾波器1844。該迴路濾波器1844的輸出被輸入到壓控振盪器(VCO)1846，VCO 1846產生具有與被輸入到其的電壓輸入相關的頻率的VCO輸出。VCO 1846的輸出被反饋到縮放電路1850。縮放電路1850有選擇地將該VCO頻率除以N或N＋1。儘管採用了除數N和N＋1，但是也可以採用其他值的除數。縮放電路1850的輸出被反饋到相位頻率探測器1836。
温度感應器1854測量積體電路1830的温度。該温度感應器1854輸出温度信號，該温度信號用來定址儲存在記憶體1856中的校正信息1858。所選校正信息被用於調整縮放電路1850。所選校正信息對縮放電路1850所使用的除數N和N＋1的比例進行調整。
所選校正信息被用來調整Σ－δ調制器1870的輸出。所選校正信息可以對縮放電路1850所使用的除數N和N＋1之間的調制進行調整。
現在參考第49圖，積體電路1900包括MEMS諧振器電路1902。該MEMS諧振器電路1902包括MEMS諧振器1904。該MEMS諧振器電路1902可以包括輸出電路1908。例如，輸出電路可以包括並行匹配電阻或其他電路。半導體振盪器1910可以用來產生驅動MEMS諧振器1904的諧振器驅動信號。
非揮發性記憶體1912可以用來配置半導體振盪器1910，並且可以如前所述利用校正資料執行温度補償。温度感應器1920可以用於感應積體電路1900的温度。NV記憶體1912所儲存的校正資料可以基於温度感應器1920所感應出的温度而被取出。加熱器1924可以用於在製造之後加熱積體電路1900。失能電路1928可以用於在利用加熱器1924用於校正之後使該加熱器1924失去能力。例如，NV記憶體1912可以是一次可編程(OTP)記憶體，並且失能電路1928可以包括一次可斷開電路，例如熔絲或防熔絲。
現在參考第50A圖，顯示包括具有薄膜體聲波諧振器(FBAR)電路1876的分數鎖相迴路1874的積體電路1872的功能框圖。在此適當地使用第48A圖的標號。FBAR電路1876包括FBAR 1878。FBAR 1878可以是利用體聲波的薄膜裝置，體聲波在壓電材料層內部傳播。FBAR透過改變壓電材料的厚度改變諧振頻率。FBAR電路1876可以用來產生參考頻率。如上在第48A圖中所述地執行基於温度對分數鎖相迴路的補償。
現在參考第50B圖，其顯示包括具有薄膜體聲波諧振器(FBAR)電路1876的δ－Σ分數鎖相迴路1882的積體電路1880的功能框圖。在此適當地使用第48A圖和第48B圖的標號。FBAR電路1876包括FBAR 1878。FBAR電路1876可以用於產生參考頻率。如上在第48B圖中所述地執行基於温度對δ－Σ分數鎖相迴路1882的補償。
現在參考第50C圖，顯示示例性FBAR電路1876和FBAR 1878。FBAR電路1876可以包括佈置為與FBAR 1878相鄰的聲鏡(acoustic mirror)1892，用於提供結構和基底1898之間的聲隔離。FBAR 1878可以包括諸如Aln、ZnO、PZT之類的壓電材料或任何其他壓電材料。FBAR 1878還可以包括電極1888和1890。聲鏡1892可以包括在電極1890和基底1898之間的交替的高聲阻抗層1894和低聲阻抗層1896。FBAR 1878的諧振頻率可以由壓電材料的厚度確定。基底1898可以包括矽、砷化鎵、玻璃或適當的絕緣體材料。雖然僅出於示例目的顯示示例性FBAR結構，然而也可以設想其他FBAR結構。
現在參考第51A圖，顯示根據現有技術的包括半導體振盪器電路2010的積體電路。半導體振盪器電路2010包括與交叉耦合電晶體2016通信的LC儲能電路2014。電流偏置電路2018偏置交叉耦合電晶體2016。交叉耦合電晶體2016和LC儲能電路2014諧振來產生振盪輸出信號Vout 。電流偏置電路2018提供驅動交叉耦合電晶體2016的偏置信號。
現在參考第51B圖，顯示作為時間函數的振幅漂移。隨着時間流逝，包括LC儲能器電路2014的半導體振盪器電路2010可能趨向於具有漂移的振幅包絡，例如，振幅包絡增大(未示出)或降低(如圖所示)。其可能給接收Vout 的其他電路帶來問題。也可以利用上述方法處理頻率漂移。
現在參考第52圖，顯示具有振幅補償的半導體振盪器2020。半導體振盪器2020包括振幅調整模組2021和具有振幅調整輸入的半導體振盪器2022。半導體振盪器2020可以包括在此所述的任何半導體振盪器。振幅調整模組2021對半導體振盪器2022的輸出的振幅進行監控。以所監控的振幅為基礎，振幅調整模組2021對被輸出到半導體振盪器輸出的控制信號進行調整。例如，振幅調整模組2021可以將所監控的振幅與預定的閾值進行比較，並且基於該比較調整控制信號。控制信號可以包括電流偏置信號、電壓偏置信號、被改變的阻抗值和/或任何其他控制信號。結果，可以減小或者防止振幅漂移。
現在參考第53A圖，顯示示例性半導體振盪器2020。該半導體振盪器2020包括諧振電路2023和可調整偏置模組2024。振幅調整模組2021對諧振電路2023的Vout 或其他參數進行監控，並且產生對可調整偏置模組2024的輸出進行調整的控制信號。可調整偏置模組2024的輸出使諧振電路2023的操作改變來調整半導體振盪器2022的振幅。
現在參考第53B圖，顯示根據目前揭露的半導體振盪器電路2020。該半導體振盪器電路2020執行振幅校正，並且包括LC儲能電路2025和交叉耦合電晶體2026。半導體振盪器電路2020包括振幅調整模組2021。半導體振盪器電路2020包括可調整電流源2024－1，該可調整電流源2024－1向交叉耦合電晶體2026提供電流偏置信號。振幅調整模塊2021監控Vout 並且有選擇地調整控制信號。控制信號對可調整電流源2024－1輸出的偏置信號進行調整。如此，依次調整了Vout 的振幅包絡。
振幅調整模組2034可以感應Vout 的振幅包絡，並且將該振幅包絡與閾值信號Vth 相比較。基於所比較的信號之間的差異，振幅調整模組可以透過調整至可調整電流源2024－1的控制信號來調整Vout 的振幅。
現在參考第54－56圖，顯示根據目前揭露的示例性半導體振盪器電路的電路示意圖。在第54圖中，半導體振盪器電路包括電感L、電容C、第一和第二電晶體T1和T2、可調整振幅模組2021、可調整電流源2024－1和交叉耦合電晶體2026，它們被示出為連接的。
在第55圖中，顯示LC儲能電路的替換佈置。電壓源Vdd 使電感L偏置。電容C被並聯在電晶體T1和T2的第一端子間。在第56圖中，第一和第二電感L1和L2被設置，並且分别與電晶體T1和T2的第一端子通信，並且與電壓源Vdd 通信。第一和第二電容C1和C2的末端分别與電晶體T1和T2的第一端子通信。也可以採用其他佈置。
在使用中，電壓源Vdd 向LC電路提供電壓，這導致LC電路諧振。交叉耦合電晶體基於偏置信號調整Vout 的振幅包絡。振幅監控模組監控輸出電壓，並且將該包絡與閾值包絡相比較。振幅監控模組可以產生差分信號。振幅監控模組基於該差分信號調整至可調整電流源的控制信號。控制信號調整偏置信號。
現在參考第57圖，顯示具有温度和振幅補償的半導體振盪器。換言之，可以將温度和振幅補償組合到單個晶體振盪器模擬器中。結果，執行半導體振盪器的振幅補償和温度補償，從而提高了頻率和振幅輸出的精度。
當利用上述晶體振盪器模擬器實現的半導體振盪器包括一個或多個電感器時，這些電感器最好包括具有低電子遷移特性的材料。例如，該材料可以包括銅(Cu)或金(Au)。諸如鋁(Al)之類的材料趨向於電子遷移太高。換言之，Cu和Au與Al相比具有相對較低的電子遷移。Cu和Au的較低的電子遷移特性趨向於降低作為時間函數的頻率漂移。
在利用外部晶體振盪器來產生參考頻率的系統中，也可以用Al來實現電感器。在這些系統中對在電感器中使用的材料的挑選與在不使用外部晶體振盪器來產生參考頻率的諸如上述系統之類的晶體振盪器模擬器系統相比並不重要。換言之，這些系統中的外部晶體振盪器校正由於電子遷移導致的頻率漂移。
已描述了許多本發明的實施例。但是，將理解，在不脫離本發明的精神和範圍的情况下，可以作出各種修改。因此，其他實施例也在所附申請專利範圍的範圍內。
10、40、100、120、202、302、322、352、502、1630．．．晶體振盪器模擬器
12．．．輸出信號
14、44、1554、1634、1910．．．半導體振盪器
16．．．控制輸入
18、1632、1912．．．非揮發性記憶體
20、50、858、1758、1858．．．校正信息
22、52、854、1636、1754、1854、1920．．．温度感應器
30．．．儲存方式
32．．．示例圖
54、1924．．．加熱器
56．．．控制器
58．．．選擇輸入
102、104、122．．．選擇管脚
106、108、124．．．外部阻抗
126．．．測量電路
127．．．儲存電路
128．．．數位值確定器
130．．．地址產生器
132．．．控制器
150．．．阻抗值組
152．．．數位輸出值組
154、158．．．選擇值
156．．．阻抗值範圍
200．．．振盪器組件
204．．．驅動鎖相迴路(PLL)
206、208．．．多功能選擇管脚
210、212．．．外部電阻器
214．．．解碼器
300．．．展頻振盪器
320．．．低功率振盪器
324．．．主動矽振盪器
326．．．加法器
328．．．控制器
330．．．數位類比轉換器(DAC)
332．．．整流器
334．．．控制信號
350．．．低功率振盪器
354．．．電荷泵浦振盪器
356、840、1740、1840．．．電荷泵浦
358、1744、1844．．．迴路濾波器
360、846、1746、1846．．．壓控振盪器(VCO)
362．．．相位檢測器
364．．．多工器
366．．．鎖相迴路
400、402、404、406、408、412、414．．．框
500、518、600、700、710、724、830、860、1730、1830、1880、1900．．．積體電路
504、544．．．電路
506．．．外部組件
520．．．時脈除法器
512、530、610．．．處理器
522－1~522－N．．．電路
532－1~532－N．．．電路
540．．．圖形處理器
542、856、1009、1019、1028、1066、1094、1114、1047、1756、1856．．．記憶體
602－1~602－N．．．電路
704、714、736．．．封裝材料
711．．．晶片半導體振盪器
718．．．積體電路封裝
728．．．墊片
732．．．引線
733．．．引線框
734．．．結合線
738．．．替換積體電路封裝
740．．．積體電路基底
741．．．晶片温度補償半導體振盪器
742．．．電感器
744．．．玻璃層
746．．．空腔
750．．．環氧材料層
752．．．空氣空腔
760．．．封裝材料
831、1731、1874．．．分數鎖相迴路
832．．．積體電路振盪器
836．．．相位頻率探測器
844．．．迴路濾波器
850、1750、1850．．．縮放電路
858、1831、1882．．．δ－Σ分數鎖相迴路
870、1870．．．Σ－δ調制器
900．．．流程圖
902、904、906、908．．．步驟
920．．．流程圖
922、924、926、928．．．步驟
1000．．．硬式磁碟機
1002、1012、1022．．．信號處理電路和/或控制電路
1006．．．磁性儲存媒體
1008．．．無線通訊連線
1010．．．數位多功能光碟(DVD)驅動器
1016．．．光儲存媒體
1017．．．無線通訊連線
1018、1027、1046、1064、1090、1110．．．大容量資料儲存裝置
1020．．．高畫質電視(HDTV)
1026．．．顯示器
1029、1048、1068、1096、1116．．．WLAN網路接口
1030．．．車輛
1032．．．傳動控制系統
1040．．．控制系統
1042．．．輸入感應器
1044．．．輸出裝置
1050．．．行動電話
1051．．．通訊天線
1052、1084、1104．．．信號處理電路和/或控制電路
1056．．．麥克風
1058．．．音頻輸出
1060、1088、1107．．．顯示器
1062．．．輸入裝置
1080．．．機上盒
1100．．．媒體播放機
1108．．．用户輸入
1109．．．音頻輸出
1204、1304、1404．．．矽晶片
1206、1306．．．退火玻璃漿層
1208、1308．．．鑄模材料
1200、1210、1240、1250、1260、1270．．．替換積體電路封裝
1212．．．傳導材料層或者塗覆
1220、1230、1300、1330、1340、1360、1380、1390、1400、1450．．．積體電路封裝
1242．．．電路組件
1252．．．振盪器
1262、1274．．．電感器
1272．．．振盪器電路
1322．．．電路
1324、1384．．．空氣間隙
1342．．．環氧材料部分
1382．．．玻璃或矽部分
1410A、1410B．．．多個間隔開的AGP和/或環氧材料部分
1310、1408．．．玻璃或矽層
1410．．．退火玻璃漿/環氧材料部分
1414．．．虛線切線
1420．．．墊片
1414－1、1414－2、1414－3．．．處
1454．．．容器
1456、1456’．．．傳導材料層
1460．．．墊片
1462．．．切割線
1500．．．方法
1502、1506、1508、1510、1520．．．步驟
1550．．．晶體振盪器模擬器積體電路(IC)
1552．．．非揮發性記憶體
1554．．．半導體振盪器
1556．．．温度感應器
1558．．．加熱器
1560、1928．．．失能電路
1600、1602、1604、1606、1608、1610、1624、1640、1642、1644、1646、1648、1650．．．步驟
1638．．．自適應校正電路
1652．．．測試温度
1654．．．測試頻率
1656．．．單個測試點自動定位預定的直線或曲線
1657．．．更高的單個測試點自動定位的直線或曲線
1658．．．更低的單個測試點自動定位的直線或曲線
1660、1662、1664、1666、1668．．．步驟
1676．．．兩個測試點(測試温度1672－1、1672－2和測試頻率1674－1、1764－2)定位和/或限定直線或曲線
1680、1682、1684、1686、1688、1690．．．步驟
1696．．．三個或更多個測試點(測試温度1692－1、1692－2、...、1692－T和測試頻率1694－1、1694－2、...、1794－T)定位和/或限定直線或曲線
1732、1832、1902．．．微機電系統(MEMS)諧振器電路
1733、1833、1904．．．MEMS諧振器
1736、1836．．．相位頻率探測器
1876．．．薄膜體聲波諧振器(FBAR)電路
1878．．．薄膜體聲波諧振器
1892．．．聲鏡
1898．．．基底
1888、1890．．．電極
1894．．．高聲阻抗層
1896．．．低聲阻抗層
2010．．．半導體振盪器電路
2014．．．LC儲能電路
2016．．．交叉耦合電晶體
2017．．．偏置
2018．．．電流偏置電路
2020．．．具有振幅補償的半導體振盪器
2021．．．振幅調整模組
2022．．．具有振幅調整輸入的半導體振盪器
2023．．．諧振電路
2024．．．可調整偏置模組
2025．．．LC儲能電路
2024－1．．．可調整電流源
2026．．．交叉耦合電晶體
2034．．．振幅調整模組
第1圖顯示晶體振盪器模擬器的一個方面的框圖；第2圖顯示温度和校正因子之間關係的表；第3圖顯示温度和校正因子之間關係的圖；第4圖顯示晶體振盪器模擬器的一個方面的框圖；第5圖係為連接到外部阻抗的晶體振盪器模擬器的一個方面的二維視圖；第6圖係為連接到外部阻抗的晶體振盪器模擬器的一個方面的詳細框圖；第7A圖和第7B圖係為外部阻抗值和數位值之間關係的圖；第8圖係為用於產生具有週期性波形的輸出的振盪器組件的一個方面的框圖；第9圖係為展頻產生器的一個方面的框圖；第10圖係為用於模擬晶體振盪器的操作流程圖；第11圖係為低功率振盪器的一個方面的框圖；第12圖係為低功率振盪器的另一個方面的框圖；第13圖係為包括一個或多個電路和產生用於所述一個或多個電路的時脈信號的晶體振盪器模擬器的積體電路的功能框圖；第14圖係為包括處理器和產生用於該處理器的時脈信號的晶體振盪器模擬器的積體電路的功能框圖；第15圖係為包括處理器和產生用於該處理器的時脈信號並且採用了用於設置時脈速度的外部組件的晶體振盪器模擬器的積體電路的功能框圖；第16圖係為一個積體電路的功能框圖，該積體電路包括一個或多個電路、晶體振盪器模擬器和產生一個或多個其他時脈頻率的時脈信號的時脈除法器；第17圖係為一個積體電路的功能框圖，該積體電路包括處理器、一個或多個電路、晶體振盪器模擬器和產生其他時脈頻率的時脈信號的時脈除法器；第18圖係為一個積體電路的功能框圖，該積體電路包括處理器、圖形處理器、一個或多個電路、記憶體和產生時脈信號的晶體振盪器模擬器；第19圖係為包括處理器和第11圖的低功率振盪器的積體電路的功能框圖；第20圖係為顯示根據現有技術被封裝在封裝材料中的積體電路的功能框圖；第21圖顯示具有温度補償晶片半導體振盪器的積體電路的功能框圖，該半導體振盪器被封裝在根據本發明的具有低介電損失的封裝材料中；第22圖更詳細地顯示第21圖的積體電路封裝的一種示例性實現方式；第23圖係為根據本發明的包括晶片半導體振盪器的替換積體電路封裝的側剖視圖；第24圖係為根據本發明的包括晶片半導體振盪器的替換積體電路封裝的側剖視圖；第25圖係為更詳細地顯示第24圖的積體電路封裝的平面剖視圖；第26圖係為顯示基於温度補償調諧晶片半導體振盪器的電容器的功能框圖；第27圖係為包括温度補償輸入的分數鎖相迴路(PLL)的功能框圖；第28圖係為包括温度補償輸入的δ－Σ(Delta－Sigma)分數鎖相迴路的功能框圖；第29圖顯示用於測量採樣校正點並且利用線性曲線擬和算法來產生採樣校正點之間的校正資料的步驟的流程圖；第30圖顯示用於測量採用校正點並且利用高階曲線擬和算法來產生採樣校正點之間的校正資料的步驟的流程圖；第31A圖係為硬式磁碟機的功能框圖；第31B圖係為數位多功能光碟(DVD)的功能框圖；第31C圖係為高畫質電視的功能框圖；第31D圖係為車輛控制系統的功能框圖；第31E圖係為行動電話的功能框圖；第31F圖係為機上盒的功能框圖；第31G圖係為媒體播放機的功能框圖；第32A圖係為包括在至少部分矽晶片上形成的退火玻璃漿和/或環氧樹脂層的替換積體電路封裝的側剖視圖；第32B圖係為包括在至少部分矽晶片上形成的退火玻璃漿和/或環氧樹脂層和在至少部分退火玻璃漿和/或環氧樹脂層上形成的傳導材料層的替換積體電路封裝的側剖視圖；第32C圖係為包括在矽晶片的所選部分上形成的架空退火玻璃漿層的替換積體電路封裝的側剖視圖；第32D圖係為包括在矽晶片的所選部分上形成的架空退火玻璃漿和/或環氧樹脂層和傳導材料層的替換積體電路封裝的側剖視圖；第33A圖係為包括與矽晶片的電路相鄰的退火玻璃漿和/或環氧樹脂層和傳導材料層的替換積體電路封裝的側剖視圖；第33B圖係為包括與矽晶片的振盪器相鄰的退火玻璃漿和/或環氧樹脂層和傳導材料層的替換積體電路封裝的側剖視圖；第33C圖係為包括與矽晶片的電感器相鄰的退火玻璃漿和/或環氧樹脂層和傳導材料層的替換積體電路封裝的側剖視圖；第33D圖係為包括與矽晶片的振盪器電路中的電感器相鄰的退火玻璃漿和/或環氧樹脂層和傳導材料層的替換積體電路封裝的側剖視圖；第34A－34D圖係為包括產生空氣間隙的退火玻璃漿和/或環氧樹脂部分和玻璃或矽層的替換積體電路封裝的側剖視圖；第35A－35B圖係為包括產生空氣間隙的“C”狀玻璃或矽層的替換積體電路封裝的側剖視圖；第36A－36C圖係為包括多個積體電路封裝的晶片的側剖視圖，這些積體電路封裝都包括產生空氣間隙的退火玻璃漿和/或環氧樹脂部分和玻璃或矽層；第37A－37B圖係為包括已塗覆有傳導材料的退火玻璃漿和/或環氧樹脂部分的積體電路封裝的側剖視圖；以及第38圖顯示用於製造第32A－32D圖的積體電路封裝的方法的示例性步驟。第39圖係為晶體振盪器模擬器積體電路的原理框圖；第40圖顯示在製造包括晶體振盪器模擬器的積體電路期間執行的步驟的流程圖；第41圖顯示具有校正電路的晶體振盪器模擬器的原理框圖，其中該校正電路利用一個或多個温度測試點執行校正；第42圖顯示在利用單個温度測試點進行校正期間執行的步驟的流程圖；第43圖顯示作為温度的函數的頻率和利用單個温度測試點的直線或其他曲線的位置的圖；第44圖顯示在利用兩個温度測試點進行校正期間執行的步驟的流程圖；第45圖顯示作為温度的函數的頻率和利用兩個温度測試點的直線或曲線的位置和/或分辩度(definition)的圖；第46圖顯示在利用三個或更多個温度測試點進行校正期間執行的步驟的流程圖；第47圖顯示作為温度的函數的頻率和利用三個或更多個温度測試點的曲線的位置和/或分辩度的圖；第48A圖係為包括微機電系統(MEMS)諧振器電路的分數鎖相迴路的功能框圖；第48B圖係為包括MEMS諧振器電路的δ－Σ鎖相迴路的功能框圖；第49圖係為具有温度補償的示例性MEMS諧振器電路的功能框圖；第50A圖係為包括薄膜體聲波諧振器(FBAR)電路的分數鎖相迴路的功能框圖；第50B圖係為包括FBAR諧振器電路的δ－Σ鎖相迴路的功能框圖；第50C圖顯示示例性FBAR電路和FBAR；第51A圖係為根據現有技術的半導體LC振盪器的功能框圖；第51B圖顯示作為時間的函數的振幅漂移；第52圖、第53A圖和第53B圖係為根據本公開的示例性半導體振盪器的功能框圖；第54－56圖係為根據本公開的示例性半導體LC振盪器的電路示意圖；以及第57圖係為具有温度和振幅補償的半導體振盪器的功能框圖。在各附圖中，類似的標號指示類似的元素。
1550．．．晶體振盪器模擬器積體電路(IC)
1552．．．非揮發性記憶體
1554．．．半導體振盪器
1556．．．温度感應器
1558．．．加熱器
1560．．．失能電路

Claims (11)

  1. 一種晶體振盪器模擬器積體電路，包括：一第一温度感應器，其感應所述積體電路的第一温度；記憶體，其儲存校正參數並且基於所述第一温度選擇所述校正參數中的至少一個校正參數；一半導體振盪器，其產生具有一頻率的輸出信號，該頻率以所述校正參數為基礎；以及一自適應校正電路，其基於輸入到其中的一些温度測試點，自適應地調整用於產生所述校正參數的校正方法。
  2. 如申請專利範圍第1項所述之晶體振盪器模擬器積體電路，進一步包括選擇輸入，該選擇輸入選擇作為外部被動元件函數的所述輸出信號的所述頻率。
  3. 如申請專利範圍第1項所述之晶體振盪器模擬器積體電路，其中所述第一温度是與所述半導體振盪器鄰近的管芯温度。
  4. 如申請專利範圍第1項所述之晶體振盪器模擬器積體電路，進一步包括：一加熱器，其調整所述第一温度；以及一失能電路，其在所述校正參數被儲存後使所述加熱器失去能力。
  5. 如申請專利範圍第4項所述之晶體振盪器模擬器積體電路，其中所述加熱器回應所述第一温度感應器而操作。
  6. 如申請專利範圍第1項所述之晶體振盪器模擬器積體電路，其中當測試資料由單個温度測試點組成時，所述自適應校正電路採用預定温度特性直線的斜率和預定温度特性曲線的曲率中的至少一個，並且基於所述測試資料對所述預定温度特性直線和所述預定温度特性曲線中的至少一個的位置進行調整。
  7. 如申請專利範圍第1項所述之晶體振盪器模擬器積體電路，其中當測試資料由兩個温度測試點組成時，所述自適應校正電路採用預定温度特性直線的斜率和預定温度特性曲線的曲率中的至少一個，並且基於所述測試資料對所述預定温度特性直線和所述預定温度特性曲線中的至少一個的位置進行調整。
  8. 如申請專利範圍第1項所述之晶體振盪器模擬器積體電路，其中當測試 資料由兩個温度測試點組成時，所述自適應校正電路對預定温度特性直線的斜率和預定温度特性曲線的曲率中的至少一個進行調整，並且基於所述測試資料對所述預定温度特性直線和所述預定温度特性曲線中的至少一個的位置進行調整。
  9. 如申請專利範圍第1項所述之晶體振盪器模擬器積體電路，其中當測試資料包括三個温度測試點時，所述自適應校正電路對預定温度特性直線的斜率和預定温度特性曲線的曲率中的至少一個進行調整，並且基於所述測試資料對所述預定温度特性直線和所述預定温度特性曲線中的至少一個的位置進行調整。
  10. 如申請專利範圍第1項所述之晶體振盪器模擬器積體電路，其中所述記憶體包括一次可編程記憶體。
  11. 如申請專利範圍第1項所述之晶體振盪器模擬器積體電路，其中所述半導體振盪器包括包含金或銅之一的電感。
TW96138627A 2006-10-17 2007-10-16 晶體振盪器模擬器 TWI433465B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US82971006P 2006-10-17 2006-10-17
US86880706P 2006-12-06 2006-12-06
US86980706P 2006-12-13 2006-12-13
US11/649,433 US7768360B2 (en) 2002-10-15 2007-01-04 Crystal oscillator emulator
US11/732,435 US7760039B2 (en) 2002-10-15 2007-04-03 Crystal oscillator emulator

Publications (2)

Publication Number Publication Date
TW200835158A TW200835158A (en) 2008-08-16
TWI433465B true TWI433465B (zh) 2014-04-01

Family

ID=44819658

Family Applications (1)

Application Number Title Priority Date Filing Date
TW96138627A TWI433465B (zh) 2006-10-17 2007-10-16 晶體振盪器模擬器

Country Status (2)

Country Link
TW (1) TWI433465B (zh)
WO (1) WO2008048624A2 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2996790C (en) 2007-09-21 2022-03-08 Fairfield Industries, Inc. Method and apparatus for correcting the timing function in a nodal seismic data acquisition unit
US8605543B2 (en) 2007-09-21 2013-12-10 Fairfield Industries Incorporated Method and apparatus for correcting the timing function in a nodal seismic data acquisition unit
CN103064109B (zh) * 2008-11-04 2017-07-18 费尔菲尔德工业公司 用于校正节点地震数据采集单元中的计时功能的方法和装置
US10325644B1 (en) * 2018-04-30 2019-06-18 Nanya Technology Corporation Pump circuit in a DRAM, and method for generating a pump current

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5225771A (en) * 1988-05-16 1993-07-06 Dri Technology Corp. Making and testing an integrated circuit using high density probe points
US5081431A (en) * 1990-01-26 1992-01-14 Nihon Dempa Kogyo Co., Ltd. Digital temperature-compensated oscillator
US5241212A (en) * 1990-05-01 1993-08-31 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having a redundant circuit portion and a manufacturing method of the same
US5309090A (en) * 1990-09-06 1994-05-03 Lipp Robert J Apparatus for heating and controlling temperature in an integrated circuit chip
DE4209843A1 (de) * 1992-03-26 1993-11-18 Telefunken Microelectron Temperaturkompensierte Oszillatoranordnung
JP3262739B2 (ja) * 1997-04-25 2002-03-04 松下電器産業株式会社 水晶発振器の調整装置及び調整方法
US6160458A (en) * 1998-03-23 2000-12-12 Dallas Semiconductor Corporation Temperature compensated crystal oscillator
US6571598B2 (en) * 2001-08-13 2003-06-03 The United States Of America As Represented By The Secretary Of The Navy Calibration circuit for use with a differential input preamplifier in a sensor system
US7010307B2 (en) * 2002-02-22 2006-03-07 Global Locate, Inc. Method and apparatus for compensating an oscillator in a location-enabled wireless device
US20060113639A1 (en) * 2002-10-15 2006-06-01 Sehat Sutardja Integrated circuit including silicon wafer with annealed glass paste
US6995622B2 (en) * 2004-01-09 2006-02-07 Robert Bosh Gmbh Frequency and/or phase compensated microelectromechanical oscillator
DE102004015539A1 (de) * 2004-03-30 2005-10-20 Infineon Technologies Ag Halbleiter-Bauelement mit Eigenheizung

Also Published As

Publication number Publication date
TW200835158A (en) 2008-08-16
WO2008048624A2 (en) 2008-04-24
WO2008048624A3 (en) 2008-10-02

Similar Documents

Publication Publication Date Title
US7791424B2 (en) Crystal oscillator emulator
US7760039B2 (en) Crystal oscillator emulator
US7768360B2 (en) Crystal oscillator emulator
US9350360B2 (en) Systems and methods for configuring a semiconductor device
US20060113639A1 (en) Integrated circuit including silicon wafer with annealed glass paste
EP1411630B1 (en) Crystal oscillator emulator
JP2006033783A (ja) プロセッサおよび水晶発振器エミュレータを備えた集積回路
CN1929117B (zh) 包括带有退火玻璃浆的硅晶片的集成电路
TWI433465B (zh) 晶體振盪器模擬器
US11528014B1 (en) Clock generator with dual-path temperature compensation
TWI429187B (zh) 晶體振盪器模擬器
TWI424680B (zh) 晶體振盪器模擬器
TWI400777B (zh) 含有回火玻璃漿之矽晶圓之積體電路
WO2008048644A2 (en) Crystal oscillator emulator
EP1760780A2 (en) Integrated circuit including silicon wafer with annealed glass paste
US20230208358A1 (en) Circuit Device, Oscillator, And Manufacturing Method
JP2022103739A (ja) 回路装置及び発振器