TWI699760B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI699760B
TWI699760B TW105117392A TW105117392A TWI699760B TW I699760 B TWI699760 B TW I699760B TW 105117392 A TW105117392 A TW 105117392A TW 105117392 A TW105117392 A TW 105117392A TW I699760 B TWI699760 B TW I699760B
Authority
TW
Taiwan
Prior art keywords
signal
refresh
pulse
semiconductor device
generate
Prior art date
Application number
TW105117392A
Other languages
English (en)
Other versions
TW201730882A (zh
Inventor
鄭喆文
黃美顯
姜巒根
李相權
Original Assignee
韓商愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 韓商愛思開海力士有限公司 filed Critical 韓商愛思開海力士有限公司
Publication of TW201730882A publication Critical patent/TW201730882A/zh
Application granted granted Critical
Publication of TWI699760B publication Critical patent/TWI699760B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

一種半導體裝置，包括：解碼訊號產生電路，適用於在刷新區段期間響應振盪訊號而執行計數操作以產生解碼訊號；刷新脈衝產生電路，適用於響應解碼訊號和溫度碼而產生用於執行刷新操作的刷新脈衝；以及重置脈衝產生電路，適用於響應刷新脈衝而產生初始化解碼訊號的重置脈衝。

Description

半導體裝置
本發明主張的優先權為在2015年11月10日在韓國智慧財產權局提出的申請案，其韓國專利申請號為10-2015-0157217，在此併入其全部參考內容。
本公開的實施例關於半導體裝置，更具體地，關於一種被配置成產生用於執行刷新操作的刷新脈衝的半導體裝置。
與靜態隨機存取記憶體(SRAM)裝置和快閃記憶體裝置不同的是，半導體裝置中的動態隨機存取記憶體(DRAM)裝置即便其電源電壓得到供應也可能隨著時間的流逝而丟失其儲存的資料。這可能是由於與單元電晶體一起組成DRAM裝置的記憶胞的單元電容器的漏電流引起的。因此，必須週期性地對DRAM裝置的單元電容器重新充電以保持或刷新其儲存的資料。此操作可以被稱作刷新操作。刷新操作可以透過在記憶胞的資料保持時間之內啟動字元線至少一次以放大記憶胞中儲存的資料來執行。資料保持時間可以對應於在無刷新操作的情況下單元電容器可以保持展現正確邏輯資料所需的最小電荷的最大時間。
刷新操作可以分為自動刷新(auto-refresh)操作或自刷新操作(self-refresh)。自動刷新操作可以透過從控制DRAM裝置的控制器輸出的刷新命 令來執行，而在省電模式中自刷新操作可以透過DRAM裝置中包含的計數器來執行。
同時，可能有必要根據半導體裝置的內部溫度變化來控制半導體裝置中的電路模組的操作條件。諸如數位溫度感測器調節器(DTSR)、類比溫度感測器調節器(ATSR)或數位溫度補償自刷新(DTCSR)的溫度感測器已經廣泛用於根據半導體裝置內部溫度變化來控制諸如DRAM裝置的半導體裝置的操作條件。
各種實施例針對半導體裝置，所述半導體裝置回應於被產生用來執行刷新操作的刷新脈衝來重置計數器的操作。
根據一個實施例，一種半導體裝置包括：解碼訊號產生電路，適用於在刷新區段期間響應振盪訊號而執行計數操作以產生解碼訊號；刷新脈衝產生電路，適用於響應解碼訊號和溫度碼而產生用於執行刷新操作的刷新脈衝；以及重置脈衝產生電路，適用於響應刷新脈衝而產生初始化解碼訊號的重置脈衝。
根據另一實施例，一種半導體裝置包括振盪電路和刷新脈衝產生電路。振盪電路響應於刷新區段訊號而產生振盪訊號。刷新脈衝產生電路回應於振盪訊號而將解碼訊號與溫度碼進行比較以產生用於執行刷新操作的刷新脈衝。解碼訊號回應於刷新脈衝而被初始化。
根據另一實施例，一種半導體裝置包括：計數器，適用於在刷新區段期間響應振盪訊號而執行計數操作以產生計數訊號；刷新脈衝產生電路， 適用於響應計數訊號和溫度碼而產生用於執行刷新操作的刷新脈衝；以及重置脈衝產生電路，適用於響應刷新脈衝而產生初始化計數訊號的重置脈衝。
1:振盪電路
2:重置脈衝產生電路
3:解碼訊號產生電路
4:刷新脈衝產生電路
5:溫度碼選擇電路
6:溫度感測器
11:脈衝產生器
12:週期訊號產生器
13:週期脈衝產生器
14:脈衝合成器
15:延遲單元
31:計數器
32:解碼器
51:緩衝器
52:鎖存單元
61:振盪電路
62:重置脈衝產生電路
63:解碼訊號產生電路
64:刷新脈衝產生電路
65:溫度碼選擇電路
66:溫度感測器
71:振盪電路
72:重置脈衝產生電路
73:計數器
74:刷新脈衝產生電路
75:溫度碼選擇電路
1000:電子系統
1001:資料儲存單元
1002:記憶體控制器
1003:緩衝記憶體
1004:輸入/輸出(I/O)介面
CNT<4：1>:計數訊號
DS<4：1>:解碼訊號
IV51:反相器
IV52:反相器
IV53:反相器
nd51:節點
nd52:節點
OSCP:振盪訊號
OSCPD:延遲振盪訊號
PDS:週期訊號
PUL_INT:初始脈衝
PUL_PD:週期脈衝訊號
RSTP:重置脈衝
SREF:刷新區段訊號
SREFP:刷新脈衝
t1~t3:時間段
T21~T25:時間
TC<4：1>:溫度碼
TS<4：1>:溫度感測訊號
基於附圖和所附詳細描述，本公開的各種實施例將變得更加明顯，在附圖中：〔圖1〕是圖示根據一個實施例的半導體裝置的配置的方塊圖。
〔圖2〕是圖示圖1的半導體裝置中包括的振盪電路的配置的方塊圖。
〔圖3〕是圖示圖2中所示的振盪電路的操作的時序圖。
〔圖4〕是圖示圖1的半導體裝置中包括的解碼訊號產生電路的配置的方塊圖。
〔圖5〕是圖示圖1的半導體裝置中包括的溫度碼選擇電路的配置的電路圖。
〔圖6〕是圖示圖1至圖5中所示的半導體裝置的操作的邏輯表。
〔圖7和圖8〕是圖示圖1至圖5中所示的半導體裝置的操作的時序圖。
〔圖9〕是圖示根據另一實施例的半導體裝置的配置的方塊圖。
〔圖10〕是圖示根據又一實施例的半導體裝置的配置的方塊圖。
〔圖11〕是圖示圖10中所示的半導體裝置的操作的邏輯表。
〔圖12〕是圖示包括圖1、圖9和圖10中所示的半導體裝置中的至少一種的電子系統的配置的方塊圖。
在下文中將參照附圖來描述本公開的各種實施例。然而，本文中描述的實施例僅用於說明的目的，而非意在限制本公開的範圍。
如圖1中所示，根據一個實施例的半導體裝置可以包括振盪電路1、重置脈衝產生電路2、解碼訊號產生電路3、刷新脈衝產生電路4和溫度碼選擇電路5。
振盪電路1可以響應於刷新區段訊號SREF而產生振盪訊號OSCP和延遲振盪訊號OSCPD。更具體地，振盪電路1可以在刷新區段訊號SREF被致能時產生振盪訊號OSCP，以及可以將振盪訊號OSCP延遲預定延遲時間而產生延遲振盪訊號OSCPD。刷新區段訊號SREF可以被設置成在刷新區段期間被致能。刷新區段可以被設置成從刷新模式開始的時間開始延伸直到刷新模式終止的時間的時間段。振盪訊號OSCP可以包括在刷新區段期間週期性創建的脈衝。振盪訊號OSCP被延遲以產生延遲振盪訊號OSCPD的預定延遲時間可以根據實施例而設置為不同。在刷新模式中執行的刷新操作可以包括自刷新操作和自動刷新操作。
重置脈衝產生電路2可以響應於接收刷新脈衝SREFP而產生重置脈衝RSTP。更具體地，如果刷新脈衝SREFP創建，則重置脈衝產生電路2可以產生用於將解碼訊號DS<4：1>初始化的重置脈衝RSTP。刷新脈衝SREFP可以被產生以用於執行刷新操作。
在刷新區段期間，解碼訊號產生電路3可以響應於延遲振盪訊號OSCPD而產生解碼訊號DS<4：1>。更具體地，解碼訊號產生電路3可以同步於延遲振盪訊號OSCPD中包括的每個脈衝而執行計數操作，以及可以執行解碼操作以產生解碼訊號DS<4：1>。
刷新脈衝產生電路4可以響應於振盪訊號OSCP而將解碼訊號DS<4：1>與溫度碼TC<4：1>進行比較以產生刷新脈衝SREFP。更具體地，每當振 盪訊號OSCP的脈衝被輸入至刷新脈衝產生電路4時，刷新脈衝產生電路4可以基於解碼訊號DS<4：1>是否與溫度碼TC<4：1>相對應來判斷以產生刷新脈衝SREFP。例如，如果解碼訊號DS<4：1>的邏輯位準與溫度碼TC<4：1>的邏輯位準相對應，則刷新脈衝產生電路4可以產生刷新脈衝SREFP。用於產生刷新脈衝SREFP的解碼訊號DS<4：1>和溫度碼TC<4：1>的邏輯位準可以根據實施例來不同地設置。
溫度碼選擇電路5可以響應於刷新脈衝SREFP而從溫度感測訊號TS<4：1>產生溫度碼TC<4：1>。更具體地，如果刷新脈衝SREFP被創建，則溫度碼選擇電路5可以輸出溫度感測訊號TS<4：1>作為溫度碼TC<4：1>。溫度碼TC<4：1>可以具有與半導體裝置的內部溫度相對應的邏輯位準組合。可以從半導體裝置中包括的溫度感測器6來產生溫度感測訊號TS<4：1>。
參見圖2，振盪電路1可以包括脈衝產生器11、週期訊號產生器12、週期脈衝產生器13、脈衝合成器14和延遲單元15。在此處所使用的，單元可以指電路，如此延遲單元15也可以被稱作延遲電路。這對於本文中敘述的任何其他單元也是成立的。
脈衝產生器11可以響應於刷新區段訊號SREF而產生初始脈衝PUL_INT。更具體地，脈衝產生器11可以同步於在刷新模式中刷新區段訊號SREF被致能的時間而產生初始脈衝PUL_INT。
週期訊號產生器12可以響應於刷新區段訊號SREF而產生週期訊號PDS。更具體地，週期訊號產生器12可以在刷新區段訊號SREF被致能的刷新區段期間產生週期訊號PDS。週期訊號PDS的週期可以具有預定週期，所述預定週期可以被設置為根據實施例而不同。
週期脈衝產生器13可以響應於週期訊號PDS而產生週期脈衝訊號PUL_PD。更具體地，週期脈衝產生器13可以產生包括同步於週期訊號PDS的下降邊緣(對應於表示邏輯“高”位準變成邏輯“低”位準的位準轉變點)而創建的多個脈衝的週期脈衝訊號PUL_PD。然而，在一些實施例中，週期脈衝產生器13可以產生包括同步於週期訊號PDS的上升邊緣(對應於表示邏輯“低”位準變成邏輯“高”位準的位準轉變點)而創建的多個脈衝的週期脈衝訊號PUL_PD。
脈衝合成器14可以將初始脈衝PUL_INT與週期脈衝訊號PUL_PD合成以產生振盪訊號OSCP。振盪訊號OSCP可以被產生為包括初始脈衝PUL_INT和週期脈衝訊號PUL_PD的多個脈衝。
延遲單元15可以將振盪訊號OSCP延遲預定延遲時間以產生延遲振盪訊號OSCPD。振盪訊號OSCP被延遲以產生延遲振盪訊號OSCPD的預定時間可以被設置為根據實施例而不同。
在下文中將參照圖3來更充分地描述振盪電路1的操作。
如果刷新區段訊號SREF被致能為具有邏輯“高”位準而使半導體裝置處於刷新模式中，則可以同步於刷新區段訊號SREF的上升邊緣而產生初始脈衝PUL_INT和週期訊號PDS。週期脈衝訊號PUL_PD可以從週期訊號PDS中產生，且可以被產生為包括同步於週期訊號PDS的下降邊緣而創建的脈衝。
可以將初始脈衝PUL_INT與週期脈衝訊號PUL_PD合成以產生振盪訊號OSCP。振盪訊號OSCP可以包括初始脈衝PUL_INT和週期脈衝訊號PUL_PD的脈衝。可以將振盪訊號OSCP延遲預定延遲時間以產生延遲振盪訊號OSCPD。
參見圖4，解碼訊號產生電路3可以包括計數器31和解碼器32。
計數器31可以響應於延遲振盪訊號OSCPD和重置脈衝RSTP而產生順序計數的計數訊號CNT<4：1>。更具體地，計數器31可以輸出每當延遲振盪訊號OSCPD的脈衝輸入至計數器31時就計數的計數訊號CNT<4：1>。在本實施例中，計數器31可以被配置成：每當延遲振盪訊號OSCPD中包括的脈衝被輸入至計數器31時，從初始邏輯位準組合“0000”順序地對計數訊號CNT<4：1>逐位元(bit by bit)遞增計數。例如，如果延遲振盪訊號OSCPD的第一脈衝被輸入至計數器31，則可以將計數訊號CNT<4：1>遞增計數為具有邏輯位準組合“0001”，如果延遲振盪訊號OSCPD的第二脈衝被輸入至計數器31，則可以將計數訊號CNT<4：1>遞增計數為具有邏輯位準組合“0010”，以及如果延遲振盪訊號OSCPD的第三脈衝被輸入至計數器31，則可以將計數訊號CNT<4：1>遞增計數為具有邏輯位準組合“0011”。因為將計數訊號CNT<4：1>遞增計數為具有邏輯位準組合“0010”，所以意味著計數訊號CNT<4：1>中僅第二位元CNT<2>具有邏輯“高”位準，而剩餘位CNT<4>、CNT<3>和CNT<1>全都具有邏輯“低”位準。在一些實施例中，計數器31可以被配置成：每當延遲振盪訊號OSCPD的脈衝被輸入至計數器31時，從初始邏輯位準組合“1111”開始順序地對計數訊號CNT<4：1>逐位元遞減計數。
解碼器32可以對計數訊號CNT<4：1>進行解碼以產生解碼訊號DS<4：1>。如果計數訊號CNT<4：1>具有邏輯位準組合“0001”，則在解碼訊號DS<4：1>的四個位元之中僅第一位元DS<1>可以具有邏輯“高”位準，如果計數訊號CNT<4：1>具有邏輯位準組合“0011”，則在解碼訊號DS<4：1>的四個位元之中僅第二位元DS<2>可以具有邏輯“高”位準，如果計數訊號CNT<4：1>具有邏 輯位準組合“0111”，則在解碼訊號DS<4：1>的四個位元之中僅第三位元DS<3>可以具有邏輯“高”位準，以及如果計數訊號CNT<4：1>具有邏輯位準組合“1111”，則在解碼訊號DS<4：1>的四個位元之中僅第四位元DS<4>可以具有邏輯“高”位準。根據計數訊號CNT<4：1>的邏輯位準組合而產生的解碼訊號DS<4：1>的邏輯位準組合可以被設置為根據實施例而不同。
參見圖5，溫度碼選擇電路5可以包括緩衝器51和鎖存單元52。
緩衝器51可以包括反相器IV51。如果刷新脈衝SREFP產生，則緩衝器51可以反相地緩衝溫度感測訊號TS<4：1>以輸出反相緩衝的訊號。溫度感測訊號TS<4：1>可以具有與半導體裝置的內部溫度相對應的邏輯位準組合。溫度感測訊號TS<4：1>可以從半導體裝置中包括的溫度感測器6來產生。
鎖存單元52可以包括反相器IV52和IV53。鎖存單元52可以反相地緩衝節點nd51(緩衝器51的輸出訊號被輸入至節點nd51)的訊號，以及鎖存單元52可以經由節點nd52輸出反相緩衝的訊號作為溫度碼TC<4：1>。如果刷新脈衝SREFP未產生，則鎖存單元52可以反相地緩衝節點nd52的訊號以將反相緩衝的訊號輸出給節點nd51。
在下文中將參照圖6、圖7和圖8來描述具有前述配置的半導體裝置的操作。
如果刷新區段訊號SREF被致能以使半導體裝置處於刷新模式中，則可以產生振盪訊號OSCP和延遲振盪訊號OSCPD。可以透過同步於延遲振盪訊號OSCPD而執行的計數操作來產生計數訊號CNT<4：1>，以及可以透過對計數訊號CNT<4：1>進行解碼來產生解碼訊號DS<4：1>。可以同步於振盪訊號OSCP 而將解碼訊號DS<4：1>與溫度碼TC<4：1>進行比較，以及可以透過該比較操作來產生刷新脈衝SREFP。
參見圖6，在表中列出了同步於延遲振盪訊號OSCPD而順序計數的計數訊號CNT<4：1>的各種邏輯位準組合。在表中還列出了與計數訊號CNT<4：1>的邏輯位準組合相對應的解碼訊號DS<4：1>和溫度碼TC<4：1>的各種邏輯位準組合。
如果在計數操作之後計數訊號CNT<4：1>具有邏輯位準組合“0001”，則解碼訊號DS<4：1>可以被產生為具有邏輯位準組合“0001”，而解碼訊號DS<4：1>的邏輯位準組合可以對應於與半導體裝置具有90攝氏度的內部溫度的情況相對應的溫度碼TC<4：1>的邏輯位準組合。因此，當半導體裝置的內部溫度是90攝氏度時，如果計數訊號CNT<4：1>具有邏輯位準組合“0001”，則刷新脈衝SREFP可以被創建。計數訊號CNT<4：1>可以透過同步於刷新脈衝SREFP產生的重置脈衝RSTP而被初始化為具有初始邏輯位準組合“0000”。
如果在計數操作之後計數訊號CNT<4：1>具有邏輯位準組合“0011”，則解碼訊號DS<4：1>可以被產生為具有邏輯位準組合“0010”，以及解碼訊號DS<4：1>的邏輯位準組合可以對應於與半導體裝置具有60攝氏度的內部溫度的情況相對應的溫度碼TC<4：1>的邏輯位準組合。因此，當半導體裝置的內部溫度是60攝氏度時，如果計數訊號CNT<4：1>具有邏輯位準組合“0011”，則刷新脈衝SREFP可以被創建。計數訊號CNT<4：1>可以透過同步於刷新脈衝SREFP產生的重置脈衝RSTP而被初始化為具有初始邏輯位準組合“0000”。
如果在計數操作之後計數訊號CNT<4：1>具有邏輯位準組合“0111”，則解碼訊號DS<4：1>可以被產生為具有邏輯位準組合“0100”，以及解 碼訊號DS<4：1>的邏輯位準可以對應於與半導體裝置具有40攝氏度的內部溫度的情況相對應的溫度碼TC<4：1>的邏輯位準組合。因此，當半導體裝置的內部溫度是40攝氏度時，如果計數訊號CNT<4：1>具有邏輯位準組合“0111”，則刷新脈衝SREFP可以被創建。計數訊號CNT<4：1>可以透過同步於刷新脈衝SREFP產生的重置脈衝RSTP而被初始化為具有初始邏輯位準組合“0000”。
如果在計數操作之後計數訊號CNT<4：1>具有邏輯位準組合“1111”，則解碼訊號DS<4：1>可以被產生為具有邏輯位準組合“1000”，以及解碼訊號DS<4：1>的邏輯位準組合可以對應於與半導體裝置具有30攝氏度的內部溫度的情況相對應的溫度碼TC<4：1>的邏輯位準組合。因此，當半導體裝置的內部溫度是30攝氏度時，如果計數訊號CNT<4：1>具有邏輯位準組合“1111”，則刷新脈衝SREFP可以被創建。計數訊號CNT<4：1>可以透過同步於刷新脈衝SREFP產生的重置脈衝RSTP而被初始化為具有初始邏輯位準組合“0000”。
參見圖7，可以根據半導體裝置的各種內部溫度而透過重置脈衝RSTP來初始化計數訊號CNT<4：1>。
當半導體裝置的內部溫度是60攝氏度時，溫度碼TC<4：1>可以具有邏輯位準組合“0010”。因此，由於解碼訊號DS<2：1>的邏輯位準組合和溫度碼TC<2：1>的邏輯位準組合與邏輯位準組合“10”相對應，因此在計數操作之後計數訊號CNT<4：1>具有邏輯位準組合“0011”的時間“T11”處可以執行刷新操作。刷新脈衝RSTP可以在時間“T12”處被創建。在時間“T12”處，溫度碼TC<4：1>可以透過重置脈衝RSTP而被初始化為具有初始邏輯位準組合“0000”。
當半導體裝置的內部溫度是90攝氏度時，溫度碼TC<4：1>可以具有邏輯位準組合“0001”。因此，由於解碼訊號DS<2：1>和溫度碼TC<2：1>的邏輯 位準組合與邏輯位準組合“01”相對應，因此在計數操作之後計數訊號CNT<4：1>具有邏輯位準組合“0001”的時間“T13”處可以執行刷新操作。重置脈衝RSTP可以在時間“T14”處被創建。在時間“T14”處，溫度碼TC<4：1>可以透過重置脈衝RSTP而被初始化為具有初始邏輯位準“0000”。
參見圖8，如果刷新模式的進入和退出頻繁出現，則可以執行刷新操作。
如果半導體裝置在時間“T21”處進入刷新模式，則可以從初始邏輯位準組合開始對計數訊號CNT<4：1>順序計數直到產生解碼訊號DS<4：1>為止，其中，解碼訊號DS<4：1>具有與對應於半導體裝置的內部溫度的溫度碼TC<4：1>相同的邏輯位準組合。如果透過對計數訊號CNT<4：1>進行解碼而產生的解碼訊號DS<4：1>在從時間點“T21”開始經過時間段“t1”的時間處具有與溫度碼TC<4：1>相同的邏輯位準組合，則刷新脈衝SREFP可以被創建來執行刷新操作。如果刷新脈衝SREFP創建，則重置脈衝RSTP可以被創建來初始化計數訊號CNT<4：1>。可以從刷新操作執行之後的時間“T22”延伸直到刷新模式終止的時間“T23”的時間段“t2”期間，順序地對計數訊號CNT<4：1>計數。從刷新模式終止的時間“T23”開始可以結束計數訊號CNT<4：1>的計數操作。
如果半導體裝置在時間“T24”處再次進入刷新模式，則可以再次對計數訊號CNT<4：1>計數。如果透過對計數訊號CNT<4：1>進行解碼而產生的解碼訊號DS<4：1>在從時間“T24”開始經過時間段“t3”的時間處具有與溫度碼TC<4：1>相同的邏輯位準組合，則刷新脈衝SREFP可以被創建來執行刷新操作。當半導體裝置再次進入刷新模式時，可以從透過在先前刷新模式中執行的計數 操作來設置的最後邏輯位準組合開始對計數訊號CNT<4：1>計數。因此，時間段“t2”與時間段“t3”的總和可以等於時間段“t1”。
如上所述，即使半導體裝置退出刷新模式，計數訊號CNT<4：1>也可能不被初始化而具有最後邏輯位準組合。因此，如果半導體裝置再次進入下一刷新模式，則可以從先前刷新模式中設置的最後邏輯位準組合開始來再次對計數訊號CNT<4：1>計數。即，可能沒必要每當半導體裝置進入刷新模式就從初始邏輯位準組合開始對計數訊號CNT<4：1>計數。因此，即使半導體裝置頻繁地進入和退出刷新模式，也可以降低半導體裝置的功耗。
如圖9中所示，根據另一實施例的半導體裝置可以包括振盪電路61、重置脈衝產生電路62、解碼訊號產生電路63、刷新脈衝產生電路64和溫度碼選擇電路65。
振盪電路61可以響應於刷新區段訊號SREF而產生振盪訊號OSCP。更具體地，振盪電路61可以在刷新區段訊號SREF被致能時產生振盪訊號OSCP。刷新區段訊號SREF可以被設置為在刷新區段期間被致能。振盪訊號OSCP可以包括在刷新區段期間(即，在刷新模式中)週期性創建的脈衝。在刷新模式中執行的刷新操作可以包括自刷新操作和自動刷新操作。
重置脈衝產生電路62可以響應於刷新脈衝SREFP而產生重置脈衝RSTP。更具體地，如果刷新脈衝SREFP創建，則重置脈衝產生電路62可以產生重置脈衝RSTP。刷新脈衝SREFP可以被產生來執行刷新操作。
解碼訊號產生電路63可以響應於振盪訊號OSCP而產生解碼訊號DS<4：1>。更具體地，解碼訊號產生電路63可以同步於振盪訊號OSCP中包括的每個脈衝而執行計數操作，以及可以執行解碼操作以產生解碼訊號DS<4：1>。
刷新脈衝產生電路64可以響應於振盪訊號OSCP而將解碼訊號DS<4：1>與溫度碼TC<4：1>進行比較以產生刷新脈衝SREFP。更具體地，每當振盪訊號OSCP的脈衝被輸入至刷新脈衝產生電路64時，刷新脈衝產生電路64可以判斷解碼訊號DS<4：1>的邏輯位準組合是否與溫度碼TC<4：1>的邏輯位準組合相對應以產生刷新脈衝SREFP。例如，如果解碼訊號DS<4：1>與溫度碼TC<4：1>相對應，則刷新脈衝產生電路64可以產生刷新脈衝SREFP。用於產生刷新脈衝SREFP的解碼訊號DS<4：1>和溫度碼TC<4：1>的邏輯位準可以被設置為根據實施例而不同。
溫度碼選擇電路65可以響應於刷新脈衝SREFP而從溫度感測訊號TS<4：1>產生溫度碼TC<4：1>。更具體地，如果刷新脈衝SREFP創建，則溫度碼選擇電路65可以輸出溫度感測訊號TS<4：1>作為溫度碼TC<4：1>。溫度碼TC<4：1>可以具有與半導體裝置的內部溫度相對應的邏輯位準組合。可以從半導體裝置中包括的溫度感測器66來產生溫度感測訊號TS<4：1>。
如圖10中所示，根據又一實施例的半導體裝置可以包括振盪電路71、重置脈衝產生電路72、計數器73、刷新脈衝產生電路74和溫度碼選擇電路75。
振盪電路71可以響應於刷新區段訊號SREF而產生振盪訊號OSCP和延遲振盪訊號OSCPD。更具體地，振盪電路71可以在刷新區段訊號SREF被致能時產生振盪訊號OSCP，以及振盪電路71可以將振盪訊號OSCP延遲預定延遲時間以產生延遲振盪訊號OSCPD。刷新區段訊號SREF可以被設置為在刷新區段期間被致能。振盪訊號OSCP可以包括在刷新區段期間(即，在刷新模式中)週期性創建的脈衝。振盪訊號OSCP被延遲以產生延遲振盪訊號OSCPD的預定延 遲時間可以根據實施例來不同地設置。在刷新模式中執行的刷新操作可以包括自刷新操作和自動刷新操作。
重置脈衝產生電路72可以響應於刷新脈衝SREFP而產生重置脈衝RSTP。更具體地，如果刷新脈衝SREFP創建，則重置脈衝產生電路72可以產生重置脈衝RSTP。刷新脈衝SREFP可以被產生來執行刷新操作。
計數器73可以在刷新區段期間響應於延遲振盪訊號OSCPD而產生計數訊號CNT<4：1>。更具體地，計數器73可以同步於延遲振盪訊號OSCPD中包括的脈衝而輸出順序計數的計數訊號CNT<4：1>。
刷新脈衝產生電路74可以響應於振盪訊號OSCP而將計數訊號CNT<4：1>與溫度碼TC<4：1>進行比較以產生刷新脈衝SREFP。更具體地，每當振盪訊號OSCP的脈衝被輸入至刷新脈衝產生電路74時，刷新脈衝產生電路74可以判斷計數訊號CNT<4：1>是否與溫度碼TC<4：1>相對應以產生刷新脈衝SREFP。例如，如果計數訊號CNT<4：1>與溫度碼TC<4：1>相對應，則刷新脈衝產生電路74可以產生刷新脈衝SREFP。用於產生刷新脈衝SREFP的計數訊號CNT<4：1>和溫度碼TC<4：1>的邏輯位準可以根據實施例來不同地設置。
溫度碼選擇電路75可以響應於刷新脈衝SREFP而從溫度感測訊號TS<4：1>來產生溫度碼TC<4：1>。更具體地，如果刷新脈衝SREFP創建，則溫度碼選擇電路75可以輸出溫度感測訊號TS<4：1>作為溫度碼TC<4：1>。溫度碼TC<1：4>可以具有與半導體裝置的內部溫度相對應的邏輯位準組合。可以從半導體裝置中包括的溫度感測器76來產生溫度感測訊號TS<4：1>。
參見圖11，列出了同步於延遲振盪訊號OSCPD而順序計數的計數訊號CNT<4：1>的各種邏輯位準組合，並且還列出了與計數訊號CNT<4：1>的邏 輯位準組合相對應的溫度碼TC<4：1>的各種邏輯位準組合。在本實施例中，計數器73可以被配置成：每當延遲振盪訊號OSCPD中包括的脈衝被輸入至計數器73時，從初始邏輯位準組合“0000”開始順序地對計數訊號CNT<4：1>逐位元遞增計數。在一些實施例中，計數器73可以被配置成：每當延遲振盪訊號OSCPD的脈衝被輸入至計數器73時，從初始邏輯位準組合“1111”開始順序地對計數訊號CNT<4：1>逐位元遞減計數。
如果在計數操作之後計數訊號CNT<4：1>具有邏輯位準組合“0001”，則溫度碼TC<4：1>可以具有與半導體裝置具有90攝氏度的內部溫度的情況相對應的邏輯位準組合“0001”。因此，當半導體裝置的內部溫度是90攝氏度時，如果計數訊號CNT<4：1>具有邏輯位準組合“0001”，則刷新脈衝SREFP可以被創建。這是因為具有邏輯位準組合“0001”的計數訊號CNT<4：1>對應於具有邏輯位準組合“0001”的溫度碼TC<4：1>。計數訊號CNT<4：1>可以透過同步於刷新脈衝SREFP產生的重置脈衝RSTP而被初始化為具有初始邏輯位準組合“0000”。
如果在計數操作之後計數訊號CNT<4：1>具有邏輯位準組合“0011”，則溫度碼TC<4：1>可以具有與半導體裝置具有60攝氏度的內部溫度的情況相對應的邏輯位準組合“0010”。因此，當半導體裝置的內部溫度是60攝氏度時，如果計數訊號CNT<4：1>具有邏輯位準組合“0011”，則刷新脈衝SREFP可以被創建。這是因為具有邏輯位準組合“0011”的計數訊號CNT<4：1>與具有邏輯位準組合“0010”的溫度碼TC<4：1>相對應。計數訊號CNT<4：1>可以透過同步於刷新脈衝SREFP產生的重置脈衝RSTP而被初始化為具有初始邏輯位準組合“0000”。
如果在計數操作之後計數訊號CNT<4：1>具有邏輯位準組合“0111”，則溫度碼TC<4：1>可以具有與半導體裝置具有40攝氏度的內部溫度的情況相對應的邏輯位準組合“0100”。因此，當半導體裝置的內部溫度是40攝氏度時，如果計數訊號CNT<4：1>具有邏輯位準組合“0111”，則刷新脈衝SREFP可以被創建。這是因為具有邏輯位準組合“0111”的計數訊號CNT<4：1>與具有邏輯位準組合“0100”的溫度碼TC<4：1>相對應。計數訊號CNT<4：1>可以透過同步於刷新脈衝SREFP產生的重置脈衝RSTP而被初始化為具有初始邏輯位準組合“0000”。
如果在計數操作之後計數訊號CNT<4：1>具有邏輯位準組合“1111”，則溫度碼TC<4：1>可以具有與半導體裝置具有30攝氏度的內部溫度的情況相對應的邏輯位準組合“1000”。因此，當半導體裝置的內部溫度是30攝氏度時，如果計數訊號CNT<4：1>具有邏輯位準組合“1111”，則刷新脈衝SREFP可以被創建。這是因為具有邏輯位準組合“1111”的計數訊號CNT<4：1>與具有邏輯位準組合“1000”的溫度碼TC<4：1>相對應。計數訊號CNT<4：1>可以透過同步於刷新脈衝SREFP產生的重置脈衝RSTP而被初始化為具有初始邏輯位準組合“0000”。
可以將參照圖1至圖11而描述的半導體裝置中的至少一種應用於包括記憶體系統、圖形系統、計算系統或移動系統等的電子系統。例如，如圖12中所示，根據一個實施例的電子系統1000可以包括資料儲存單元1001、記憶體控制器1002、緩衝記憶體1003和輸入/輸出(I/O)介面1004。
根據從記憶體控制器1002產生的控制訊號，資料儲存單元1001可以儲存從記憶體控制器1002輸出的資料或者可以讀取儲存的資料並輸出給記 憶體控制器1002。資料儲存單元1001可以包括圖1、圖9或圖10中所示的半導體裝置。同時，資料儲存單元1001可以包括即使當其電源中斷時仍能保持儲存的資料的非揮發性記憶體。非揮發性記憶體可以為快閃記憶體(諸如NOR型快閃記憶體或NAND型快閃記憶體)、相變隨機存取記憶體(PRAM)、電阻式隨機存取記憶體(RRAM)、自旋轉移矩隨機存取記憶體(STTRAM)或磁性隨機存取記憶體(MRAM)等。
記憶體控制器1002可以經由I/O介面1004接收從外部設備(例如，主機設備)輸出的命令，以及可以對從主機設備輸出的命令進行解碼以控制用於將資料登錄至資料儲存單元1001或緩衝記憶體1003中的操作或者用於將儲存在資料儲存單元1001或緩衝記憶體1003中的資料輸出的操作。雖然圖12用單個模組圖示了記憶體控制器1002，但是記憶體控制器1002可以包括用於控制由非揮發性記憶體組成的資料儲存單元1001的一個控制器和用於控制由非揮發性記憶體組成的緩衝記憶體1003的另一個控制器。
緩衝記憶體1003可以暫時地儲存由記憶體控制器1002處理的資料。即，緩衝記憶體1003可以暫時地儲存從資料儲存單元1001輸出的資料或要輸入至資料儲存單元1001的資料。緩衝記憶體1003可以根據控制訊號來儲存從記憶體控制器1002輸出的資料。緩衝記憶體1003可以讀取儲存的資料並輸出給記憶體控制器1002。緩衝記憶體1003可以包括諸如動態隨機存取記憶體(DRAM)、移動DRAM或靜態隨機存取記憶體(SRAM)的揮發性記憶體。
I/O介面1004可以將記憶體控制器1002物理地且電氣地連接至外部設備(即，主機)。因此，記憶體控制器1002可以經由I/O介面1004接收從外部設備(即，主機)供應的控制訊號和資料，以及可以經由I/O介面1004來將從 記憶體控制器1002產生的資料輸出給外部設備(即，主機)。即，電子系統1000可以經由I/O介面1004來與主機通訊。I/O介面1004可以包括各種介面協定(諸如通用序列匯流排(USB)、多媒體卡(MMC)、周邊元件連接快速(PCI-E)、串列連接SCSI(SAS)、串列AT附件(SATA)、並行AT附件(PATA)、小型電腦系統介面(SCSI)、增強型小設備介面(ESDI)和集成驅動電路(IDE))中的任意一種。
電子系統1000可以用作主機的輔助儲存設備或外部儲存設備。電子系統1000可以包括固態硬碟(SSD)、USB記憶體、安全數位(SD)卡、迷你安全數位(mini SD)卡、微型安全數位(微型SD)卡、安全數位大容量(SDHC)卡、記憶棒卡、智慧媒體(SM)卡、多媒體卡(MMC)、嵌入式多媒體卡(eMMC)或緊湊式快閃記憶體(CF)卡等。
1:振盪電路
2:重置脈衝產生電路
3:解碼訊號產生電路
4:刷新脈衝產生電路
5:溫度碼選擇電路
6:溫度感測器
DS<4：1>:解碼訊號
OSCP:振盪訊號
OSCPD:延遲振盪訊號
RSTP:重置脈衝
SREF:刷新區段訊號
SREFP:刷新脈衝
TC<4：1>:溫度碼
TS<4：1>:溫度感測訊號

Claims (19)

  1. 一種半導體裝置，包括：解碼訊號產生電路，適用於在刷新區段期間響應振盪訊號而執行計數操作以產生解碼訊號；刷新脈衝產生電路，適用於響應解碼訊號和溫度碼而產生用於執行刷新操作的刷新脈衝；以及重置脈衝產生電路，適用於響應刷新脈衝而產生初始化解碼訊號的重置脈衝，其中，振盪訊號響應於刷新區段訊號而產生，刷新區段訊號在刷新區段期間被致能。
  2. 如請求項1所述的半導體裝置，其中，解碼訊號產生電路包括計數器，所述計數器適用於響應振盪訊號而產生順序計數的計數訊號；以及計數訊號回應於重置脈衝而被初始化。
  3. 如請求項2所述的半導體裝置，其中，每當延遲振盪訊號中包括的脈衝被輸入至計數器時，所述計數器執行計數操作，所述延遲振盪訊號係透過將振盪訊號延遲而產生，所述計數操作從初始邏輯位準組合開始順序地對計數訊號逐位元遞增計數或逐位元遞減計數。
  4. 如請求項2所述的半導體裝置，其中，解碼訊號產生電路還包括解碼器，所述解碼器適用於對計數訊號進行解碼以產生解碼訊號。
  5. 如請求項1所述的半導體裝置，其中，如果解碼訊號具有與溫度碼的邏輯位準組合相對應的邏輯位準組合，則刷新脈衝產生電路產生刷新脈衝。
  6. 如請求項1所述的半導體裝置，還包括溫度碼選擇電路，所述溫度碼選擇電路響應於刷新脈衝而輸出溫度感測訊號作為溫度碼。
  7. 如請求項6所述的半導體裝置，其中，溫度感測訊號從溫度感測器產生以具有與半導體裝置的內部溫度相對應的邏輯位準組合。
  8. 如請求項1所述的半導體裝置，還包括：脈衝產生器，適用於響應在刷新區段期間被致能的刷新區段訊號而產生初始脈衝；週期訊號產生器，適用於在刷新區段期間產生具有預定週期的週期訊號；週期脈衝產生器，適用於回應週期訊號而創建週期脈衝訊號；以及脈衝合成器，適用於將初始脈衝與週期脈衝訊號合成以產生振盪訊號。
  9. 如請求項8所述的半導體裝置，還包括延遲單元，所述延遲單元適用於將振盪訊號延遲以產生延遲振盪訊號。
  10. 一種半導體裝置，包括：振盪電路，適用於響應刷新區段訊號而產生振盪訊號，刷新區段訊號在刷新區段期間被致能；以及 刷新脈衝產生電路，適用於回應振盪訊號而將解碼訊號與溫度碼進行比較以產生用於執行刷新操作的刷新脈衝，其中，解碼訊號回應於刷新脈衝而被初始化。
  11. 如請求項10所述的半導體裝置，其中，振盪電路包括：脈衝產生器，適用於響應刷新區段訊號而產生初始脈衝；週期訊號產生器，適用於響應刷新區段訊號而產生具有預定週期的週期訊號；週期脈衝產生器，適用於回應週期訊號而創建週期脈衝訊號；以及脈衝合成器，適用於將初始脈衝與週期脈衝訊號合成以產生振盪訊號。
  12. 如請求項11所述的半導體裝置，其中，振盪電路還包括延遲單元，所述延遲單元適用於將振盪訊號延遲以產生延遲振盪訊號。
  13. 如請求項10所述的半導體裝置，其中，如果解碼訊號具有與溫度碼的邏輯位準組合相對應的邏輯位準組合，則刷新脈衝產生電路產生刷新脈衝。
  14. 如請求項10所述的半導體裝置，還包括溫度碼選擇電路，所述溫度碼選擇電路適用於響應刷新脈衝而將從溫度感測器產生的溫度感測訊號輸出作為溫度碼，使得溫度碼具有與內部溫度相對應的邏輯位準組合。
  15. 如請求項10所述的半導體裝置，還包括計數器，所述計數器適用於回應振盪訊號而產生順序計數的計數訊號，其中，計數訊號回應於重置脈衝而被初始化。
  16. 如請求項15所述的半導體裝置，其中，每當延遲振盪訊號中包括的脈衝被輸入至計數器時，所述計數器執行計數操作，所述延遲振盪訊號係透過將振盪訊號延遲而產生，所述計數操作從初始邏輯位準組合開始順序地對計數訊號逐位元遞增計數或逐位元遞減計數。
  17. 如請求項15所述的半導體裝置，還包括解碼器，所述解碼器適用於對計數訊號進行解碼以產生解碼訊號。
  18. 一種半導體裝置，包括：計數器，適用於在刷新區段期間響應振盪訊號而執行計數操作以產生計數訊號；刷新脈衝產生電路，適用於響應計數訊號和溫度碼而產生用於執行刷新操作的刷新脈衝；以及重置脈衝產生電路，適用於響應刷新脈衝而產生初始化計數訊號的重置脈衝，其中，振盪訊號響應於刷新區段訊號而產生，刷新區段訊號在刷新區段期間被致能。
  19. 如請求項18所述的半導體裝置，其中，每當延遲振盪訊號中包括的脈衝被輸入至計數器時，所述計數器執行計數操作，所述延遲振盪訊號係透過將振盪訊號延遲而產生，所述計數操作從初始邏 輯位準組合開始順序地對計數訊號逐位元遞增計數或逐位元遞減計數。
TW105117392A 2015-11-10 2016-06-02 半導體裝置 TWI699760B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150157217A KR102393426B1 (ko) 2015-11-10 2015-11-10 반도체장치
KR10-2015-0157217 2015-11-10

Publications (2)

Publication Number Publication Date
TW201730882A TW201730882A (zh) 2017-09-01
TWI699760B true TWI699760B (zh) 2020-07-21

Family

ID=58663746

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105117392A TWI699760B (zh) 2015-11-10 2016-06-02 半導體裝置

Country Status (4)

Country Link
US (1) US9672893B2 (zh)
KR (1) KR102393426B1 (zh)
CN (1) CN106683696B (zh)
TW (1) TWI699760B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9939330B2 (en) * 2014-03-28 2018-04-10 Darryl G. Walker Semiconductor device having subthreshold operating circuits including a back body bias potential based on temperature range
US9875785B2 (en) * 2015-10-01 2018-01-23 Qualcomm Incorporated Refresh timer synchronization between memory controller and memory
KR102443275B1 (ko) * 2018-04-09 2022-09-15 에스케이하이닉스 주식회사 메모리 장치 및 메모리 장치의 오토-리프레시 제어방법
US10325644B1 (en) * 2018-04-30 2019-06-18 Nanya Technology Corporation Pump circuit in a DRAM, and method for generating a pump current
US11309011B2 (en) * 2020-02-26 2022-04-19 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system for refresh of memory devices
KR20210150914A (ko) * 2020-06-04 2021-12-13 에스케이하이닉스 주식회사 리프레쉬동작에서 공급되는 액티브전압의 레벨을 조절하는 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7355918B2 (en) * 2004-11-16 2008-04-08 Elpida Memory, Inc. Semiconductor memory device and refresh method thereof
US20120039133A1 (en) * 2010-08-11 2012-02-16 Elpida Memory, Inc. Semiconductor device performing refresh operation

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100363103B1 (ko) * 1998-10-20 2003-02-19 주식회사 하이닉스반도체 셀프 리프레쉬 발진기
WO2004001761A1 (ja) * 2002-06-25 2003-12-31 Fujitsu Limited 半導体メモリ
KR100521375B1 (ko) * 2003-02-13 2005-10-12 삼성전자주식회사 동작 모드에 따라 데이터 재저장 시간을 가변시킬 수 있는반도체 메모리 장치
KR100652445B1 (ko) * 2005-11-30 2006-12-01 삼성전자주식회사 온도 센서의 온도 트립 포인트에서 안정적인 리프레쉬 제어회로 및 리프레쉬 제어 방법
KR101132798B1 (ko) 2010-03-31 2012-04-02 주식회사 하이닉스반도체 셀프리프레시회로
JP2013030247A (ja) 2011-07-28 2013-02-07 Elpida Memory Inc 情報処理システム
KR102170333B1 (ko) * 2013-10-14 2020-10-28 에스케이하이닉스 주식회사 반도체 장치
KR20150067416A (ko) * 2013-12-10 2015-06-18 에스케이하이닉스 주식회사 반도체 장치
KR102276249B1 (ko) * 2014-06-18 2021-07-12 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법
JP6425462B2 (ja) * 2014-08-27 2018-11-21 ルネサスエレクトロニクス株式会社 半導体装置
KR20160036333A (ko) * 2014-09-25 2016-04-04 에스케이하이닉스 주식회사 반도체 장치
TWM494409U (zh) * 2014-10-08 2015-01-21 Ud Electronic Corp 一種用於ｒｊ４５整合型連接器的防突波保護結構
KR102285772B1 (ko) * 2015-02-02 2021-08-05 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7355918B2 (en) * 2004-11-16 2008-04-08 Elpida Memory, Inc. Semiconductor memory device and refresh method thereof
US20120039133A1 (en) * 2010-08-11 2012-02-16 Elpida Memory, Inc. Semiconductor device performing refresh operation

Also Published As

Publication number Publication date
US20170133086A1 (en) 2017-05-11
TW201730882A (zh) 2017-09-01
US9672893B2 (en) 2017-06-06
KR20170055045A (ko) 2017-05-19
CN106683696A (zh) 2017-05-17
KR102393426B1 (ko) 2022-05-04
CN106683696B (zh) 2020-07-10

Similar Documents

Publication Publication Date Title
TWI699760B (zh) 半導體裝置
US11074957B2 (en) Semiconductor device
CN106205673B (zh) 具有初始化电路的半导体器件及包括其的半导体系统
US10068632B2 (en) Semiconductor device and semiconductor system
TWI756307B (zh) 半導體裝置
CN111105823B (zh) 半导体器件
TWI745578B (zh) 半導體裝置
US9514801B1 (en) Semiconductor device generating a refresh signal
US10297308B2 (en) Semiconductor devices
US11646072B2 (en) Electronic device for adjusting refresh operation period
US11227643B1 (en) Electronic devices configured to execute a burst operation
US10762933B2 (en) Semiconductor device
KR102298776B1 (ko) 반도체장치
KR102411186B1 (ko) 반도체장치
KR20190118292A (ko) 반도체시스템
US11423969B2 (en) Electronic devices performing temperature information update operation
US10991405B1 (en) Semiconductor devices
US11004496B2 (en) Semiconductor devices