JP6425462B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6425462B2
JP6425462B2 JP2014173067A JP2014173067A JP6425462B2 JP 6425462 B2 JP6425462 B2 JP 6425462B2 JP 2014173067 A JP2014173067 A JP 2014173067A JP 2014173067 A JP2014173067 A JP 2014173067A JP 6425462 B2 JP6425462 B2 JP 6425462B2
Authority
JP
Japan
Prior art keywords
semiconductor device
temperature
memory
circuit
temperature sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014173067A
Other languages
English (en)
Other versions
JP2016048592A (ja
Inventor
隆夫 野村
隆夫 野村
涼 森
涼 森
一樹 福岡
一樹 福岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2014173067A priority Critical patent/JP6425462B2/ja
Priority to US14/817,777 priority patent/US10199085B2/en
Priority to CN201510531518.2A priority patent/CN105390481A/zh
Publication of JP2016048592A publication Critical patent/JP2016048592A/ja
Application granted granted Critical
Publication of JP6425462B2 publication Critical patent/JP6425462B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626Temperature related aspects of refresh operations
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618Refresh operations over multiple banks or interleaving
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2211/00Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406Refreshing of dynamic cells
    • G11C2211/4068Voltage or leakage in refresh operations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16135Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Memory System (AREA)

Description

本開示は半導体装置に関し、特に温度センサを有した半導体装置に好適に利用されるものである。
半導体装置におけるトランジスタや素子の集積度上昇に伴い、動作時の熱により高温となる部分が局所的に発生するようになってきている。そのような高温部には温度センサを配置し、その出力結果に基づき、半導体装置自身を制御することによって、高温による機能低下を減らしていた。
例えば、特許文献1には、半導体チップにおいて、メモリセルアレイの近くに配置され、チップの温度を検出する温度センサ、温度センサの出力を処理する演算回路、オシレータ、出力回路、および、リフレッシュ回路が示されている。また、メモリセルアレイを分割したサブメモリセルアレイのそれぞれにおいてリフレッシュ動作を行うかどうかの設定を行うモード設定回路が開示されている。
また、特許文献2には、SoC側に温度センサを設けることが開示されている。
さらに、特許文献3には、DRAM側の温度センサの情報をロジックが受けることが開示されている。
特開2007−220233号公報 特開2013−101728号公報 特開2011−170943号公報
しかしながら、複数の半導体チップが接続される場合、1枚の半導体チップ内で自身の動作により高温となる箇所に温度センサを配置したとしても、その温度センサが隣の半導体チップから伝搬する熱をすぐに検知できるとは限らず、自身の半導体チップの機能低下を充分に防ぐことができない可能性がある。例えば、特開2011-170943では、各メモリに温度センサが配置されているが、ロジックが発熱した場合における温度センサの処理について開示されていない。また、隣の半導体チップの熱によって高温となる箇所を事前に予測し、自身の半導体チップ内に別途適切に温度センサを配置することも困難である。
さらに、例えば自身の半導体チップがメモリチップの場合、高温に対処するためにメモリセルの制御を行うが、全てのメモリセルを常に制御する必要はない。制御不要なメモリセルにも対しても頻繁にアクセスを行うことは、むしろ消費電力の増大を招くという問題がある。例えばDRAMのリフレッシュ制御においては、特開2013-101728のように、メモリチップの全てのメモリセルにリフレッシュを行うと、高温でないメモリセルも不必要にリフレッシュされ、消費電力が大きくなる。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本開示の一実施の形態に係る半導体装置は、第1の半導体チップと、第1の半導体チップに接続される第2の半導体チップとを含むものである。第1の半導体チップは、各々メモリセルをもつ複数のメモリ領域を有したメモリ回路を有する。第2の半導体チップは、第2の半導体チップのそれぞれ異なる箇所に設けられ、各々温度を計測する複数の温度センサ、および、複数の温度センサのそれぞれ出力する出力結果に基づき、メモリ回路のそれぞれ前記複数のメモリ領域に対する制御を行うメモリコントローラを有する。
この実施の形態によれば、メモリ回路において機能低下防止を抑えつつ消費電力をも抑えるができる。
実施の形態1の半導体装置の断面図である。 実施の形態1の半導体装置のARモードに関するフローチャートである。 実施の形態1の半導体装置の温度センサ配置を例示するブロック図である。 実施の形態2の半導体装置の断面図である。 実施の形態1の半導体装置の回路構成を例示するブロック図である。 実施の形態1の半導体装置の温度センサコントローラの構成を例示するブロック図である。 実施の形態1の半導体装置のリフレッシュモード遷移の関係を示す説明図である。 実施の形態1の半導体装置のリフレッシュモード遷移に関するフローチャートである。 実施の形態1の半導体装置のPSRモードからSRモードへの遷移に関するフローチャートである。 実施の形態1の半導体装置の最大温度差算出回路の構成を例示するブロック図である。 実施の形態1の半導体装置の温度センサ配置を例示するブロック図である。 実施の形態2の半導体装置の温度センサ配置を例示する図である。 実施の形態2の半導体装置の温度変化を示すグラフである。 実施の形態3の半導体装置の温度センサ及び補助温度センサ配置を例示する図である。
以下、本開示の実施の形態に係る半導体装置について説明する。ここで半導体装置とは、所望の機能を実現する電子回路が集積して形成された半導体チップ、その半導体チップが複数個に個片化される前の半導体ウェハ、及び、単一または複数の半導体チップが樹脂等でパッケージされたもの、のいずれをも指すものとする。
[実施の形態1]
図1は、本開示の実施の形態1に伴う半導体装置の断面図の一例である。半導体装置は、シリコンを主成分とした半導体チップ1、2、3、インターポーザ基板6、はんだボール8及び樹脂5を含む。インターポーザ基板6(配線基板)の上に半導体チップ1及び2つの半導体チップ2,3が積層される。樹脂5は半導体チップ1,2,3を封止する。半導体チップ1,2の各々はシリコン貫通ビア4及びバンプ電極7を有する。半導体チップ3はバンプ電極7を有する。半導体チップ3は半導体チップ2と同様、バンプ電極7に接続されるシリコン貫通ビアを設けてもよいが、この例では設けない。
半導体チップ3は、自身のバンプ電極7を介して、半導体チップ2に電気的に接続され、さらに半導体チップ2に設けられるトランジスタのメタル、シリコン貫通ビア4及びバンプ電極7を介して、半導体チップ1に電気的に接続される。半導体チップ2は、自身のバンプ電極7を介して半導体チップ1に電気的に接続され、さらに半導体チップ1に設けられるトランジスタのメタル、シリコン貫通ビア4及びバンプ電極7を介して、インターポーザ基板6に電気的に接続される。インターポーザ基板6は、はんだボール8によってマザーボード等に実装される。半導体チップ1は、自身のバンプ電極7を介して、インターポーザ基板6に電気的に接続される。ここで、インターポーザ基板6は配線パターンを有したガラスエポキシ樹脂の基板である。なお図1では、半導体チップ1、2、3の3枚が積層され、それぞれシリコン貫通ビアが設けられているが、4枚及びそれ以上積層されていてもよく、それぞれにシリコン貫通ビアが設けられていても良い。いずれの場合も、互いに近接される半導体チップの間の距離は50μm程度である。なお、半導体チップもしくはインターポーザ基板上に設けられる配線間距離は、一般に半導体チップの方がインターポーザ基板より狭い。
ここで半導体チップ1は、ロジック回路が搭載されたチップ、例えばモバイル機器及び通信機器に用いられるベースバンドプロセッサ又はアプリケーションプロセッサが設けられるロジックチップである。ロジックチップは、SoC(System on Chip)とも呼ばれる。半導体チップ2、3の各々は、例えばDRAM(Dynaminc Random Access Memory)回路が設けられるメモリチップである。以下半導体チップ1はロジックチップ1と称し、半導体チップ2,3は、DRAMチップ2,3と称する。なお、一般的にメモリ(DRAMを含む)では、記憶容量の大きさと処理の高速化がトレードオフの関係にある。記憶素子(メモリセル)を構成する少なくとも1つのトランジスタにおいて、例えばゲート長(プロセスルール)は前者を優先すればより長くなり、後者を優先すればより短くなる傾向がある。従って、ロジックチップの半導体素子を構成する少なくとも1つのトランジスタにおけるゲート長と比較して、メモリチップのゲート長の方が長くなる場合、短くなる場合、もしくは同じ長さとなる場合がある。
図3は、ロジックチップ1及びDRAMチップ2における温度センサの配置例を示した図である。ロジックチップ1は、CPU(Central Processing Unit)、GPU(Graphic Processing Unit)等を含む複数の各種ロジック回路17、その複数のロジック回路にそれぞれに対応させて設けられた温度センサ16及び、I/Oインターフェース(Input/Output インターフェース)18を有する。I/Oインターフェース18はチップ中央部に配置され、上下のチップとの物理的な接続部分であると同時に通信を行う部分である。図1のシリコン貫通ビアは、このI/Oインターフェース18に含まれる。なお、I/Oインターフェース18は、ロジックチップ1の中央部ではなく端部に配置されていてもよい。しかし中央部に配置されることにより、その上下のチップのサイズが小さくても、端部に配置されている場合に比べ、容易にシリコン貫通ビアで接続することができる。温度センサ16はそれぞれ対応するロジック回路の温度を検知する。例えば温度センサ16の1つである温度センサIは、CPU_0の温度を検知する。温度センサIIはCPU_1の温度を検知する。温度センサIIIはGPUの温度を検知する。なお、1つの温度センサが2つ以上のロジック回路の温度を検知してもよい。例えばCPU_0とCPU_1がより近接して配置される場合には、その間に配置される温度センサIがCPU_0とCPU_1とに兼用されてもよい。DRAMチップ2には、チップ(スライス)ごとに複数のメモリチャネル14、I/Oインターフェース15及び複数の温度センサ13を有する。各DRAMチップ2、3には、例えば4つのメモリチャネル5(Channel A〜D)がそれぞれ設けられる。各メモリチャネルは、後述するようにメモリセルアレイ及びそれを制御する種々の制御回路を有する。I/Oインターフェース15はチップ中央部に配置され、上下のチップとの物理的な接続部分であると同時に通信を行う部分である。図1のシリコン貫通ビアは、このI/Oインターフェース15に含まれる。温度センサ13はI/Oインターフェース内部もしくは外部に設けられる。
図11は、ロジックチップの温度センサが、ロジック回路の熱による高温部と、DRAMチップのメモリチャネルの重なる部分に置かれた例を示した概略図である。ロジック回路、温度センサ、メモリチャネルはそれぞれ図3で用いたものと同じである。DRAMチップ2にはメモリチャネル14(Channel A〜D)と、I/Oインターフェース15が配置されている。ロジックチップ1には、ロジック回路17としてCPU_0、CPU_1、GPUがあり、各ロジック回路の動作に伴う熱はその周辺に伝搬していく。温度センサI(温度センサ16)は、CPU_0の発熱により高温になる箇所(高温部)かつ垂直方向にメモリチャネルが存在する位置に配置される。これにより、温度センサI(温度センサ16)がメモリチャネルAのリフレッシュ制御を行う。温度センサII及び温度センサIIIも上記と同様に配置されており、メモリチャネルB、メモリチャネルDのリフレッシュ制御をそれぞれ行う。ここで、リフレッシュとは記憶保持動作であり、具体的にはメモリセルから情報を読み出して書き戻す動作を行う。ダイナミック型のメモリセルでは、情報を記憶するキャパシタの蓄積電荷が熱やリーク電流によって時間の経過とともに減る。よって一定間隔でデータを読み出して書き込むリフレッシュ動作を行う必要がある。リフレッシュ周期とは、上記一定間隔のことである。
また、温度センサは、例えばCPU_0の高温部とCPU_1の高温部の重複する部分を含んで配置されることもある。その場合、その温度センサの垂直方向には、メモリチャネルAとメモリチャネルBが存在する。このような場合を含め、ロジックチップの各温度センサと、DRAMチップの各メモリチャネルとの対応づけは、後述するスイッチ44(図6)により行う。
図5は、ロジックチップ1とDRAMチップ2のより詳細な構成を示す回路構成図である。ロジックチップ1は複数のロジック回路17(例えばCPU_0、CPU_1、GPU)、各ロジック回路の温度管理システム20、メモリコントローラ22及びパワーコントロールユニット21を有する。温度管理システム20は、上記で説明した通り、各ロジック回路に対応して配置された複数の温度センサ16と、温度センサ16の出力値を処理する温度センサコントローラ19を有する。パワーコントロールユニット21は、各ロジック回路をパワーダウンモードに遷移させる等して、各ロジック回路の消費電力を制御する。メモリコントローラ22は、CPU(CPU_0もしくはCPU_1)から情報を受けて、DRAMチップ2へのアクセスを制御する。メモリコントローラ22は、リフレッシュ周期決定回路23、リフレッシュ周期格納レジスタ24、スケジューラ25、バスコントローラ26、コマンドバス27、及びデータバス28を有する。リフレッシュ周期決定回路、リフレッシュ周期格納レジスタ、スケジューラ、コマンドバス、及びデータバスの組は、メモリチャネルA,B,C,Dにそれぞれ対応して設けられている。
DRAMチップ2はメモリチャネル14、温度センサ13、および温度センサコントローラ29を有する。メモリチャネル14はさらに、メモリセルからなるメモリセルアレイ38、ロウデコーダ(図示せず)、カラムデコーダ(図示せず)、センスアンプ(図示せず)、ロウバッファ34、カラムバッファ36、データバス37、ステータスレジスタ30、セルフリフレッシュコントローラ31、制御回路32、論理回路33を有する。ロウバッファ34はさらに、リフレッシュカウンタ35を有する。データのメモリセルへの書き込み(ライト)もしくは読み出し(リード)は、メモリコントローラ22からライトコマンドもしくはリードコマンドが発行され、制御回路32を経て、ロウアドレスを指定して行われる。なお、リフレッシュカウンタ35は、ロウバッファ34の外にあってもよい。メモリチャネルはA、B、CおよびDの4つがあるが、代表してAをメモリチャネル14としている。メモリチャネルB、C、およびDもAと同様の構成である。また、温度センサ13は図3の温度センサX〜Zを代表して1つ選択したものである。
図5において、リフレッシュ周期決定回路23は、温度センサコントローラ19から入力される温度情報及びDRAMチップ2から入力される温度情報に基づき、メモリチャネルに対するリフレッシュ周期を決定する。入力される温度情報の温度が高い程、リフレッシュ周期は短く設定される。リフレッシュ周期変更の流れについて、詳細は後述する。リフレッシュ周期が新たに決定されると、決定されたリフレッシュ周期がリフレッシュ周期格納レジスタ24に格納され、スケジューラ25に送られる。リフレッシュ周期が決定されると、スケジューラ25は、そのリフレッシュ周期に従ってDRAMチップへリフレッシュコマンドを送るタイミングを制御する。リフレッシュコマンドは、バスコントローラを経て、コマンドバスからDRAMチップへ送られる。なお、コマンドバス27はDRAMチップのRAS(Row Address Strobe)、CAS(Column Address Strobe)、WE(Write Enable)、CK(Clock、CKE(Clock Enable)、CS(Chip Select)、Add(Address Input)等の各端子に接続され、データバス28はDRAMチップのDQ(Data Input/Output)、DQS(Data Strobe)、DM(Input Data Mask)等の各端子へ接続される。DRAMチップのこれらの端子は、WideI/OのJEDEC規格により定められている。このような構成とすることにより、ロジックチップの温度センサが高温を検知した場合に、対応するメモリチャネルのリフレッシュを制御することができ、DRAMチップの機能低下を充分に防ぎ、かつDRAMチップの消費電力を下げることができる。また、DRAMチップにも温度センサを設けることにより、DRAMチップの温度に基づいてリフレッシュ制御を行うこともでき、よりDRAMチップの機能低下を防ぎ、かつ消費電力を下げることができる。
図6は、温度センサコントローラ19の内部の一例を示した回路構成図である。温度センサコントローラ19は、温度の閾値を保持する閾値レジスタ41、閾値レジスタの値と入力された温度情報を比較する比較器42、温度情報を粗視化(変換)する回路43、スイッチ44、スイッチの制御情報を格納したレジスタ45、及び最大温度差算出回路46を有する。閾値レジスタ41、比較器42、粗視化回路43の組は複数あり、その各組はロジック回路CPU_0,CPU_1,GPUとそれぞれ対応している。
ロジックチップ1の各温度センサ16は、その設置されている箇所の温度(アナログ値)を計測し、その温度をアナログ値からデジタル値に変換して温度情報として温度センサコントローラ19に出力する。温度センサコントローラ19は、入力された温度情報を粗視化回路43によりリフレッシュ周期決定及び最大温度差算出に最低限必要なビット数に絞った後、メモリコントローラ22に出力する。粗視化回路は、ハードウェアを簡素化するためであり、必須ではない。なお、後述するDRAMチップのステータスレジスタにも同様に温度情報を簡素化する粗視化回路がある。
各ロジック回路の(粗視化された)温度情報と、各メモリチャネルに対応したリフレッシュ周期決定回路23は、スイッチ44により対応づけられる。図11の場合と同様、温度センサIはメモリチャネルAに対応させる必要があるため、スイッチは、メモリチャネルAに対応するリフレッシュ周期決定回路を選択する。レジスタ45は温度センサ1つに対応させるべき1個またはそれ以上のメモリチャネルを特定する値を保持しており、1つの温度センサからの温度情報に対して、メモリチャネルA、B、C、Dの4つに対応するリフレッシュ周期決定回路から必要なメモリチャネルに対応するリフレッシュ周期決定回路を任意に選ぶことができる。これにより、ロジックチップの温度センサと、DRAMチップのメモリチャネルを1対多対応させることができるので、DRAMチップによってメモリチャネルの位置が異なる場合でも、そのメモリチャネルに対応する位置にロジックチップの温度センサを配置することができる。レジスタ45は、例えばCPU_0からもアクセスされ、例えばリセット時にCPU_0がメモリチャネルを特定する値も保持している。なお、スイッチの制御手段はレジスタに限らず、ヒューズでもよい。
以上、ロジック回路CPU_0に対応する温度センサIについて説明したが、CPU_1、GPUにそれぞれ対応する温度センサII、IIIの温度情報に基づく制御についても同様に行われ、温度センサIIがメモリチャネルBに対応し、温度センサIIIがメモリチャネルDに対応するように、それぞれスイッチがオンまたはオフされる。また、あらかじめ温度センサをどのメモリチャネルに対応させるべきか決まっている場合は、スイッチは不要であり、各温度センサの温度情報が、対応するメモリチャネルのリフレッシュ周期決定回路にスイッチなしに供給される構成をとってもよい。
温度センサコントローラ19は、各ロジック回路の温度情報を基に、各ロジック回路をパワーダウンモードへ遷移させることもできる。
ここでは、代表してロジック回路CPU_0に対応する温度センサIの温度情報に基づく制御について説明する。閾値レジスタ41に保持される温度情報は、例えばロジック回路の動作に悪影響を与える程度の高温な値(例えば105℃以上)を示す。比較器42では、温度センサIから入力された温度情報と閾値レジスタに保持された温度情報を比較し、比較結果を割り込みコントローラ(図示せず)に入力する。割り込みコントローラは、温度センサIから入力された温度情報が閾値レジスタに保持された温度情報より高ければ、その温度センサ近傍のロジック回路CPU_0へ割り込み信号を発生させる。割り込み信号を受け取ったロジック回路CPU_0は、パワーコントロールユニット21へアクセスし、パワーコントロールユニットはそのロジック回路を低消費電力モードに遷移させる。なお、割り込みコントローラからCPU_0を経由せず、直接パワーコントロールユニットへアクセスしてもよい。ここで、低消費電力モードの具体例としては、クロック制御や電源遮断がある。クロック制御では、パワーコントロールユニットからクロック制御手段(発振器を含む)を通して、各ロジック回路のクロック周波数を低減もしくはゼロにする。周波数やロジック回路の選択にはレジスタを用いても良い。また、電源遮断では、パワーコントロールユニットからの指示により、各ロジック回路の電源を順次遮断したり、全ロジック回路の電源を同時に遮断することができる。この温度管理システムによって、ロジックチップが高温になり、正常に動作しなくなることを防ぐことができる。
図7は、DRAMチップの各リフレッシュモードとその遷移関係を示した図である。なお、「CPU」はCPU_0もしくはCPU_1である。DRAMチップのリフレッシュモードには、オートリフレッシュモード(以下「ARモード」という)、セルフリフレッシュモード(以下「SRモード」という)、及び疑似セルフリフレッシュモード(以下「PSRモード」という)がある。ARモードでは、DRAMチップはCPUから直接命令を受けて、ロジックチップ及びDRAMチップの温度を監視しながらリフレッシュ動作を行う。SRモードでは、DRAMチップは自身の温度センサ13の値を監視しながら自発的にリフレッシュ動作を行う。PSRモードでは、DRAMチップはCPUから直接命令を受けず、ロジックチップ及びDRAMチップの温度を監視しながらリフレッシュ動作を行う。なお、上記3モードで最もDRAMチップの消費電力が小さいのは、SRモードである。
また、ARモード及びPSRモードでは、リフレッシュ動作をメモリチャネル毎に設定でき、リフレッシュ周期もメモリチャネル毎に設定できる。SRモードでは、リフレッシュ動作をメモリチャネル毎に設定できるが、リフレッシュ周期はDRAMチップ毎にのみ設定できる。また、リフレッシュ中のメモリチャネルのデータ読み出しもしくは書き込みは、ARモードでは可能であるが、SRモード及びPSRモードではできない。
3モードの遷移条件は以下の通りである。
条件1.ARモード→SRモード:CPUの命令に応じて任意
条件2.SRモード→PSRモード:後述する図8のフローチャートに従う
条件3.SRモード→ARモード:CPUの命令に応じて任意
条件4.PSRモード→SRモード:後述する図9のフローチャートに従う
条件5.PSRモード→ARモード:CPUの命令に応じて任意
ARモードからPSRモードへは、SRモードを経由して遷移できるが、直接遷移することはできない。また、条件1は、例えばCPUがDRAMチップを低消費電力にしたい時に遷移され、条件3及び条件5は、例えばCPUがメモリチャネルの情報を読み出しもしくは書き込みをしたい時に遷移される。
以下、各リフレッシュモードを詳しく説明する。
(1)SRモード
SRモードは、CPU(例えばCPU_0)によりDRAMの初期設定として設定される。SRモードが設定されると、制御回路32からセルフリフレッシュイネーブル信号がセルフリフレッシュコントローラ31に出力される。そして、温度センサ13がDRAMチップの温度を読み取り、温度センサコントローラ29でその温度に基づくリフレッシュ周期が決められる。なお、このリフレッシュ周期は、後述するオフセットレジスタの値によっても変化する。セルフリフレッシュコントローラ31は、決められたリフレッシュ周期に基づき、論理ゲート33を経てロウバッファ34内のリフレッシュカウンタ35へリフレッシュコマンドを出力する。リフレッシュカウンタ35はリフレッシュコマンドを受ける度に自身の値を加算し、同一ロウアドレスに対応するメモリセルのリフレッシュ動作が行われる。論理ゲートの役割は後述する。
ここで、温度センサコントローラ29が決定したリフレッシュ周期の情報は、ステータスレジスタ30にも送られ、そこで保持される。
図8は、SRモードからPSRモードへの遷移を示すフローチャートである。
ステップS1では、 SRモードが設定されると、メモリコントローラ22内のスケジューラ25は、ステータスレジスタ30内のオフセットレジスタを0に設定する。オフセットレジスタの説明は後述する。
ステップS2では、 SRモード中は、ロジックチップ1内の各温度センサ16でも温度検知が行われており、温度センサコントローラ19内の最大温度差算出回路46にて、検知した複数温度の最大温度差を算出する。最大温度差算出回路46の詳細な説明は後述する。
ステップS3、S4、S5、では、 ステップS2にて算出した最大温度差が5℃未満の場合、オフセットレジスタが0に設定されている場合はそのまま、1に設定されている場合は0に更新した後、ステップS2に戻る。
ステップS6、S7、S8では、ステップS2にて算出した最大温度差が5℃以上15℃以下の場合、オフセットレジスタが1に設定されている場合はそのまま、0に設定されている場合は1に更新した後、ステップS2に戻る。
ステップS9では、ステップS2にて算出した最大温度差が15℃より大きい場合、SRモードへの遷移が禁止される。
ステップS10では、SRモードである場合、PSRモードへ遷移(変更)し、SRモードでない(ARモードである)場合、ARモードが維持され、ステップS2へ戻る。
オフセットレジスタが0から1に更新されることによって、温度センサコントローラ29で設定したリフレッシュ周期が補正される。例えば温度センサコントローラ29で設定したリフレッシュ周期が70μsであった場合、ロジックチップ内の温度差が5℃以上15℃以下まで開くと、オフセットレジスタ更新後のリフレッシュ周期は80μsとなる。オフセットレジスタの更新によって、DRAMチップはSRモード中でもロジックチップの温度情報を得ることができるので、温度センサコントローラ29で設定したリフレッシュ周期をオフセットレジスタの値によって補正すれば、より最適なリフレッシュ周期でリフレッシュ動作を行うことができる。なお、スケジューラはオフセットレジスタの状態確認用に内部にもオフセットレジスタの内容をコピーしたコピーレジスタを持っており、DRAMチップのオフセットレジスタ更新時は常にコピーレジスタも更新する。
(2)ARモード
ARモードは、CPU(例えばCPU_0)によりDRAMの初期設定として、設定される。図2は、ARモードが設定された場合のリフレッシュ周期を決めるフローチャートである。
ステップS17、S18では、ARモードが設定されると、DRAMチップ側では、温度センサコントローラ29が、温度センサ13が読み取ったDRAMの温度情報TMをステータスレジスタ30へ格納する。一方、ロジックチップ側は、上述した通り、温度センサ16が読み取ったロジックの温度情報TLが温度センサコントローラ19へ送られる。
ステップS19、S20では、TLが105℃以上の場合は、ロジックチップは上述のパワーダウンモードに設定される。なお、この時、高温のロジック回路の位置に対応するメモリチャネルを、コマンドバスから出力されるクロックイネーブル信号をオフにする等して、パワーダウンさせることができる。対応するメモリチャネルをパワーダウンすることにより、全メモリチャネルをパワーダウンすることに比べて、DRAMチップの性能低下を防ぐことができる。
ステップS21、S22、S23では、ステータスレジスタ30へ格納された温度情報TMと、温度センサコントローラ19が取得した温度情報TL(105℃未満)は、リフレッシュ周期決定回路23へ送られる。リフレッシュ周期決定回路では、TLの値とTMの値を比較し、TL≧TMの場合は、TLの値に基づきリフレッシュ周期を設定する。TL<TMの場合は、TMの値に基づきリフレッシュ周期を決定する。TL、TMとも、温度が高くなるほどリフレッシュ周期は短く設定され、例えば、温度80℃の場合はリフレッシュ周期10μs、温度90℃の場合はリフレッシュ周期5μsとなる。リフレッシュ周期の設定から数マイクロ秒後、ステップS18に戻る。なお、ステータスレジスタ30からリフレッシュ周期決定回路32への温度情報の送信は、DRAMチップのDQ、DQS、DQMのいずれかの端子を経て行われる。
決定されたリフレッシュ周期は、リフレッシュ周期格納レジスタに格納され、スケジューラに送られる。リフレッシュ周期が決定された場合、スケジューラは、そのリフレッシュ周期に従ってリフレッシュするタイミングを制御し、バスコントローラを経て、コマンドバスへリフレッシュコマンドを送る。リフレッシュコマンドは、コマンドバスからDRAMチップ内の制御回路へ送られ、論理ゲート33を経てロウバッファ34内のリフレッシュカウンタ35へ送られる。その後リフレッシュ動作に至るまでの流れは、上述のSRモードと同様である。論理ゲート33は、図5では排他的論理和であるが、SRモードとARモードが同時に実行されないための制御手段であればよく、排他的論理和に限らない。
なお、ARモードにおいても、図8のフローチャートが実行されている。SRモードが初期設定された場合と異なるのは、ステップS11であり、最大温度差が15℃より大きい場合、PSRモードに遷移せずARモードを維持する。
(3)PSRモード
上述の通り、PSRモードは、SRモード中にロジックチップ内の最大温度差がトリガーとなって設定される。PSRモードでのリフレッシュ周期変更は、ARモードの場合と同様である(図2)。
図9はSRモードからPSRモードへ遷移した後、再度SRモードへ遷移(変更)するフローチャートである。ステップS13、S14、S15に示す通り、PSRモードに設定されても、ロジックチップ内の最大温度差算出は継続して行われ、最大温度差が15℃以下になった場合、SRモードへ戻り、同時に前述のオフセットレジスタに0が設定される。SRモードへ戻ると、図8のステップS1から再び実行される。温度差が小さくなるとSRモードへ戻ることにより、DRAMチップの消費電力をより低下させることができる。
図10は、温度センサコントローラ19内の最大温度差算出回路46の構成を示す図である。粗視化された各温度情報が入力されると、スイッチ47によりそのうちの2つが選択され、差分演算回路48でその温度差が算出される。算出された差分情報はレジスタ47に格納される。このようにして、入力された温度情報の全ての組み合わせを選択し、それらの差分を求め、各レジスタに差分情報が格納される。スイッチ50では、各レジスタに格納された差分情報が選択され、比較回路51でその差分の大きさをそれぞれ比較し、最大差分の情報がスケジューラ25に送られる。スイッチ47及び50の制御と、差分データの格納先レジスタの制御は、制御信号(カウンタ)52により行われる。なお、図10で示したレジスタ49の数は3つだが、当然、温度センサの数に応じてレジスタ数も変化する。
以上の構成は、メモリチャネルB、C、Dにおいても同様である。
本開示は複数の半導体チップが接続された半導体装置に関するが、特に複数チップが積層された場合には、熱対策に優れるだけでなく、半導体装置としての面積縮小効果が大きい。従って、スマートフォン、タブレット、各種ウェアラブル装置といった携帯型電子機器・システムに用いられることが多い。
本実施の形態の代表的な特徴を例示すると以下のとおりである。
本実施の形態における一つの観点は、各々がメモリセルをもつ複数のメモリ領域(複数のメモリチャネル)を有するメモリ回路(DRAM回路)が設けられる第1の半導体チップ(メモリチップ)と、それぞれ異なる箇所に各々温度を計測する複数の温度センサが設けられた第2の半導体チップ(ロジックチップ)とを含む半導体装置に関する。第2の半導体チップがその複数の温度センサのそれぞれ出力する結果に基づき、複数のメモリ領域に対する制御を行うメモリコントローラを有する。これによって、メモリ領域の制御が対応する温度センサの計測結果に基づいて行われ、温度の影響によるメモリ回路の機能低下を抑えることができる。
別の観点によれば、メモリ回路(DRAM回路)が構成される別の半導体チップと接続される半導体装置(半導体チップ)が、温度を計測する温度センサ、及びその温度センサの出力結果と、メモリ回路から受ける温度情報とに基づき、メモリ回路にあるメモリ領域(メモリチャネル)を制御するコントローラを有する。メモリ領域の制御が半導体装置自身の温度情報に加えてメモリ回路が設けられる側の半導体チップの温度情報に基づくためメモリ領域の制御がより適正に行われ、温度の影響によるメモリ回路の機能低下を抑えることができる。
また別の観点によれば、所望の動作を行うロジック回路(CPU)を有する半導体装置(例えばロジックチップ)が、温度を計測する温度センサと、温度センサの出力する出力結果に基づき、ロジック回路の消費電力を制御するパワーコントローラと、温度センサの出力する出力結果に基づき、メモリ回路のメモリ領域(メモリチャネル)に対する制御を行うメモリコントローラを有する。これによって、半導体チップ自身が高温になった場合にパワーダウンする等して消費電力を抑えるために温度を計測する温度センサを使って、メモリ回路のメモリ領域を適正に制御できる。
[実施の形態2]
図4は、本開示の実施の形態2に伴う半導体装置の断面図の一例である。半導体装置は、半導体チップ9をさらに有する。半導体チップ9はシリコン基板で構成され、自身のバンプ電極を介して半導体チップ1と電気的に接続される。ここで、半導体チップ9は、半導体チップ1と同様のロジックチップであり、以下ロジックチップ9と称する。なお、図4では、半導体チップ1,2に対してシリコン貫通ビアが設けられているが、3枚以上の半導体チップに対してシリコン貫通ビアを設けてもよい。いずれの場合も、半導体チップ1と半導体チップ2の距離は50μm程度、半導体チップ2と半導体チップ9の距離は50μm〜1mm程度に近接される。その他の点は、図1のものと同じ構成である。
図12は、隣接したロジックチップ9とDRAMチップ2における温度センサの配置例を示した図である。ロジックチップ9とDRAMチップ2は平面視して重ならないように配置されている。ロジックチップ9の構成は、図3及び図5で示したロジックチップ1の構成と同様であり、DRAMチップ2も図3及び図5と同様の構成である。ロジックチップ9の発熱による高温部10の近傍に温度センサ53、DRAMチップに温度センサ54が配置されている。このような場合、高温部10とDRAMチップ2のメモリチャネルの距離は、実施の形態1で示した積層の場合と比べて長くなる。
図13は、図12のような温度センサ配置の場合における温度上昇の様子を表したものである。ロジックチップの発熱は、時間が経過するにつれ、まず温度センサ53により検知され、温度センサ53の値が一定の閾値温度TTHL9を超える頃、ようやく温度センサ544に検知され始める。一定の温度閾値とは、例えばメモリチャネルのデータが破壊される恐れがある程度の温度である。高温部に近い温度センサ53が発熱をより早く検知し、温度センサ54が検知し始める前にリフレッシュ周期変更を行うことにより、データ破壊を防ぐことができる。なお、温度閾値をあらかじめ低く設定し、温度センサ54が検知し始めてからメモリチャネルへの制御を行う方法では、リフレッシュ周期変更をより頻繁に行うこととなり、消費電力が増大するという課題がある。本実施の形態では、温度閾値を高く設定することが可能となり、不必要なリフレッシュ動作を抑え、消費電力を抑えることが可能となる。
[実施の形態3]
図14は、本開示の実施の形態2に伴う半導体装置において、ロジックチップの熱がDRAMチップに転写される様子と、温度センサ配置の別の例を示した図である。ロジックチップ1とDRAMチップ2は積層されており、各チップの構成は、実施の形態1と同様である。ロジックチップ1が高温になると、その上下のDRAMチップ2では、ロジックチップ1の高温部55に相当する箇所56にまず熱が伝搬する。従って、DRAMチップを適切に保護するためには、ロジックチップの高温部55もしくはその近傍に温度センサ57を配置することが望ましい。さらに、DRAMチップ2にも温度センサ58を配置し、ロジックチップ1上で温度センサ58の垂直方向に補助温度センサ59を配置する。温度センサコントローラ(図14では示されていない)は、温度センサ58と補助温度センサ59がそれぞれ検知した温度から、温度差δTを求め、温度センサ57が検知した温度にδTを加算もしくは減算する。これによって、ロジックチップ1の温度センサ57の値から、DRAMチップ2の高温部56の温度をより正確に求めることができ、実施の形態1のような制御を精度よく行うことができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本開示は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
1…半導体チップ(ロジックチップ)、2…半導体チップ(DRAMチップ)、3…半導体チップ、4…シリコン貫通ビア、9…半導体チップ(ロジックチップ)、13…温度センサ、14…メモリチャネル、16…温度センサ、17…ロジック回路、19…温度センサコントローラ、21…パワーコントロールユニット、22…メモリコントローラ、23…リフレッシュ周期決定回路、24…リフレッシュ周期格納レジスタ、25…スケジューラ、29…温度センサコントローラ、30…ステータスレジスタ、31…セルフリフレッシュコントローラ、32…制御回路、33…論理ゲート、34…ロウバッファ、35…リフレッシュカウンタ、36…カラムバッファ、38…メモリセルアレイ、41…閾値レジスタ、42…比較器、43…粗視化回路、44…スイッチ、45…レジスタ、46…最大温度差算出回路、53…温度センサ、54…温度センサ、57…温度センサ、58…温度センサ、59…補助温度センサ

Claims (11)

  1. 第1の半導体基板の上に設けられ、前記第1の半導体基板とは別の第2の半導体基板に設けられるメモリ回路に接続される、半導体装置であって、
    所望の動作を行うロジック回路、
    温度を計測する3以上の複数の温度センサ、および、
    前記複数の温度センサの出力結果及び前記メモリ回路から受けた温度情報に基づき、前記メモリ回路にあるメモリ領域に対する制御を行う、メモリコントローラと、
    を含み、さらに、
    前記複数の温度センサは第1温度センサと第2温度センサを含み、
    前記第1温度センサと前記第2温度センサのそれぞれ出力する値を差分演算する回路と、前記演算結果の最大値を出力する回路と、前記最大値に基づいてリフレッシュ周期を補正するための情報を格納する第1のレジスタと、前記最大値に基づいて前記メモリ領域に対するリフレッシュモードを設定するリフレッシュモード設定回路と、を含み、
    前記リフレッシュモード設定回路は、
    前記メモリ回路の温度情報に基づいて前記メモリ回路において自発的にリフレッシュ動作が行われる第1のリフレッシュモード、が設定された場合において、前記最大値が第1の閾値以下となったとき、前記第1のリフレッシュモードを維持し、前記最大値が第1の閾値より大きくなったとき、前記第1のリフレッシュモードから、前記メモリ回路の温度情報に加えて前記ロジック回路に設けられた前記複数の温度センサの出力結果に基づいてリフレッシュ動作が行われる第2のリフレッシュモード、に変更する、半導体装置。
  2. 前記メモリコントローラは、
    前記メモリ領域のリフレッシュ周期を示す値を保持する第2のレジスタと、
    前記3以上の複数の温度センサの出力結果の値と前記メモリ回路から受けた前記温度情報の値を比較し、前記出力結果の値が前記温度情報の値より大きいときは、前記第2のレジスタに第1の値を設定し、前記出力結果の値が前記温度情報の値より小さいときは前記第2のレジスタに第2の値を設定するリフレッシュ周期決定回路と、
    前記第2のレジスタの保持する値で特定されるリフレッシュ周期で前記メモリ領域をリフレッシュする指示を前記メモリ回路に送るスケジューラと
    を含む、請求項1に記載の半導体装置。
  3. 前記リフレッシュモード設定回路は、
    前記第2のリフレッシュモードが設定された場合において、前記最大値が前記第1の閾値以下となったとき、前記第2のリフレッシュモードから前記第1のリフレッシュモードに変更する、請求項に記載の半導体装置。
  4. 前記3以上の複数の温度センサのうち一の温度センサの出力結果と前記メモリ回路から受けた温度情報から、温度差を算出し、前記温度差を前記一の温度センサとは異なる前記複数の温度センサの出力結果に加算もしくは減算する、請求項に記載の半導体装置。
  5. 3以上の複数の温度センサの出力する出力結果に基づき、前記ロジック回路の消費電力を制御するパワーコントローラと、
    前記温度センサの出力する出力結果に基づき、メモリ領域に対する制御を行うメモリコントローラと、
    を含む、請求項1に記載の半導体装置。
  6. 請求項1に記載の半導体装置において、
    前記第1の半導体基板の上に設けられる半導体装置と前記第2の半導体基板上に設けられるメモリ回路は、シリコン貫通電極によって接続されている半導体装置。
  7. 請求項1に記載の半導体装置において、
    配線を有し、前記第1の半導体基板の上に設けられる半導体装置と前記第2の半導体基板上に設けられるメモリ回路とが平面視して重ならないように配置され、前記第1の半導体基板の上に設けられる半導体装置と前記第2の半導体基板上に設けられるメモリ回路とを当該配線を介して電気的に接続する配線基板をさらに含む半導体装置。
  8. 請求項1に記載の半導体装置において、
    前記3以上の温度センサに対しそれぞれ前記第1の半導体基板の上に設けられる半導体装置の主面に垂直な方向に前記複数のメモリ領域のうちの一つが存在するように前記第1の半導体基板の上に設けられる半導体装置及び前記第2の半導体基板上に設けられるメモリ回路がその主面どうし対向して配置される半導体装置。
  9. 請求項1に記載の半導体装置であって、
    前記3以上の温度センサの各々が、前記複数のメモリ領域の少なくとも一つのメモリ領域を対応付けるスイッチ回路を含む半導体装置。
  10. 請求項1に記載の半導体装置において、
    前記メモリコントローラを構成する少なくとも一つのトランジスタのゲート長は、メモリセルを構成する少なくとも1つのゲート長より長い半導体装置。
  11. 請求項1に記載の半導体装置において、
    前記メモリコントローラを構成する少なくとも一つのトランジスタのゲート長は、メモリセルを構成する少なくとも1つのゲート長より短い半導体装置。
JP2014173067A 2014-08-27 2014-08-27 半導体装置 Active JP6425462B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014173067A JP6425462B2 (ja) 2014-08-27 2014-08-27 半導体装置
US14/817,777 US10199085B2 (en) 2014-08-27 2015-08-04 Semiconductor device
CN201510531518.2A CN105390481A (zh) 2014-08-27 2015-08-26 半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014173067A JP6425462B2 (ja) 2014-08-27 2014-08-27 半導体装置

Publications (2)

Publication Number Publication Date
JP2016048592A JP2016048592A (ja) 2016-04-07
JP6425462B2 true JP6425462B2 (ja) 2018-11-21

Family

ID=55403235

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014173067A Active JP6425462B2 (ja) 2014-08-27 2014-08-27 半導体装置

Country Status (3)

Country Link
US (1) US10199085B2 (ja)
JP (1) JP6425462B2 (ja)
CN (1) CN105390481A (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5820001B2 (ja) * 2014-02-24 2015-11-24 ファナック株式会社 Cpuの異常検出機能を備えた制御装置
KR102393426B1 (ko) * 2015-11-10 2022-05-04 에스케이하이닉스 주식회사 반도체장치
KR102561346B1 (ko) * 2016-08-23 2023-07-31 에스케이하이닉스 주식회사 반도체장치
US9811267B1 (en) * 2016-10-14 2017-11-07 Sandisk Technologies Llc Non-volatile memory with intelligent temperature sensing and local throttling
JP6756965B2 (ja) 2016-12-09 2020-09-16 富士通株式会社 半導体装置及び半導体装置の制御方法
JP6761179B2 (ja) 2016-12-14 2020-09-23 富士通株式会社 半導体装置及び半導体装置の制御方法
US9857978B1 (en) * 2017-03-09 2018-01-02 Toshiba Memory Corporation Optimization of memory refresh rates using estimation of die temperature
KR102283330B1 (ko) * 2017-03-27 2021-08-02 삼성전자주식회사 반도체 소자
KR20180130872A (ko) * 2017-05-30 2018-12-10 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
US10332582B2 (en) * 2017-08-02 2019-06-25 Qualcomm Incorporated Partial refresh technique to save memory refresh power
KR102420005B1 (ko) * 2017-12-21 2022-07-12 에스케이하이닉스 주식회사 파워 게이팅 제어 회로
KR102443555B1 (ko) * 2018-04-16 2022-09-16 에스케이하이닉스 주식회사 반도체 메모리 장치
US10497423B1 (en) * 2018-05-14 2019-12-03 Nanya Technology Corporation Frequency-adjusting circuit, electronic memory, and method for determining a refresh frequency for a plurality of dram chips
US10928870B2 (en) * 2018-05-29 2021-02-23 Marvell Asia Pte, Ltd. Apparatus and methods for temperature-based memory management
US10748874B2 (en) * 2018-10-24 2020-08-18 Micron Technology, Inc. Power and temperature management for functional blocks implemented by a 3D stacked integrated circuit
KR102693213B1 (ko) * 2018-11-30 2024-08-09 에스케이하이닉스 주식회사 메모리 시스템
US10978136B2 (en) * 2019-07-18 2021-04-13 Apple Inc. Dynamic refresh rate control
US10878881B1 (en) * 2019-11-26 2020-12-29 Nanya Technology Corporation Memory apparatus and refresh method thereof
CN113945293B (zh) * 2020-06-30 2023-04-18 长鑫存储技术有限公司 半导体装置
EP3961633A4 (en) * 2020-06-30 2022-08-17 Changxin Memory Technologies, Inc. SEMICONDUCTOR DEVICE
CN113870916B (zh) * 2020-06-30 2024-03-26 长鑫存储技术有限公司 半导体装置
KR20220062756A (ko) * 2020-11-09 2022-05-17 삼성전자주식회사 메모리 장치, 스토리지 모듈, 호스트 및 이들의 동작 방법
US20220198022A1 (en) * 2020-12-23 2022-06-23 Intel Corporation Secure device power-up apparatus and method
US11721381B2 (en) * 2021-08-03 2023-08-08 Micron Technology, Inc. Performing refresh operations of a memory device according to a dynamic refresh frequency
KR20230043525A (ko) * 2021-09-24 2023-03-31 에스케이하이닉스 주식회사 반도체 시스템 및 반도체 시스템의 동작 방법
CN113936733A (zh) * 2021-10-15 2022-01-14 西安紫光国芯半导体有限公司 三维集成电路晶圆的测试方法、测试装置和三维集成电路

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7214910B2 (en) * 2004-07-06 2007-05-08 International Business Machines Corporation On-chip power supply regulator and temperature control system
US7400945B2 (en) * 2005-03-23 2008-07-15 Intel Corporation On-die temperature monitoring in semiconductor devices to limit activity overload
US7594132B2 (en) * 2005-05-18 2009-09-22 Lg Electronics Inc. Computer system with power-saving capability and method for implementing power-saving mode in computer system
KR100725458B1 (ko) * 2005-12-23 2007-06-07 삼성전자주식회사 온도 보상 셀프 리프레시 신호를 공유하는 멀티 칩 패키지
JP2007220233A (ja) 2006-02-17 2007-08-30 Fujitsu Ltd 半導体記憶装置、半導体装置及び電子装置
JP2011170943A (ja) 2010-02-22 2011-09-01 Sony Corp 記憶制御装置、記憶装置、記憶装置システム
KR101817156B1 (ko) * 2010-12-28 2018-01-10 삼성전자 주식회사 관통 전극을 갖는 적층 구조의 반도체 장치, 반도체 메모리 장치, 반도체 메모리 시스템 및 그 동작방법
US9490003B2 (en) * 2011-03-31 2016-11-08 Intel Corporation Induced thermal gradients
JP2013101728A (ja) * 2011-11-07 2013-05-23 Elpida Memory Inc 半導体装置
DE112011105998T5 (de) * 2011-12-23 2014-09-18 Intel Corporation Speicheroperationen unter Verwendung von Systemtemperatursensordaten
US9006000B2 (en) * 2012-05-03 2015-04-14 Sandisk Technologies Inc. Tj temperature calibration, measurement and control of semiconductor devices
JP6101047B2 (ja) * 2012-11-07 2017-03-22 キヤノン株式会社 情報処理装置及びその制御方法、並びにプログラム
US9287196B2 (en) * 2012-12-28 2016-03-15 Intel Corporation Resonant clocking for three-dimensional stacked devices
US9342443B2 (en) * 2013-03-15 2016-05-17 Micron Technology, Inc. Systems and methods for memory system management based on thermal information of a memory system

Also Published As

Publication number Publication date
JP2016048592A (ja) 2016-04-07
US10199085B2 (en) 2019-02-05
CN105390481A (zh) 2016-03-09
US20160064063A1 (en) 2016-03-03

Similar Documents

Publication Publication Date Title
JP6425462B2 (ja) 半導体装置
KR101596281B1 (ko) 온도 관련 공유 제어회로를 갖는 반도체 메모리 장치
TWI630620B (zh) 用於熱電記憶體溫度控制之系統及方法
US7206244B2 (en) Temperature based DRAM refresh
US9390784B2 (en) Semiconductor memory device and semiconductor package
EP2875527B1 (en) Thermal management of tightly integrated semiconductor device, system and/or package
JP5000844B2 (ja) メモリのリフレッシュ周期を制御するメモリコントローラおよびリフレッシュ周期制御方法
KR20030011257A (ko) 디램 재충전 타이밍 조절 장치, 시스템 및 방법
US20180052506A1 (en) Voltage and frequency scaling apparatus, system on chip and voltage and frequency scaling method
US10224078B2 (en) Semiconductor device and refresh rate control method of semiconductor device based on measured temperature
US7099735B2 (en) Method and apparatus to control the temperature of a memory device
JP7240553B2 (ja) 動的リフレッシュレート制御
US6809914B2 (en) Use of DQ pins on a ram memory chip for a temperature sensing protocol
US7610165B2 (en) Semiconductor memory device having on die thermal sensor
JP2007165527A (ja) 半導体集積回路の制御方法
US9413353B2 (en) Thermal voltage margin recovery
US6873509B2 (en) Use of an on-die temperature sensing scheme for thermal protection of DRAMS
KR102721449B1 (ko) 동적 리프레시 레이트 제어
JP2010160837A (ja) Sdram、sdramのリフレッシュ発行システム、及びsdramのリフレッシュ発行方法
JP2017157258A (ja) セルフリフレッシュ制御装置及び揮発性半導体記憶装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180320

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180518

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180925

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181023

R150 Certificate of patent or registration of utility model

Ref document number: 6425462

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150