JP2007165527A - 半導体集積回路の制御方法 - Google Patents

Abstract

【課題】製造コストや消費電力を低減できる半導体集積回路の制御方法を提供する。
【解決手段】期間Ｔ１においてリセット信号およびクロック信号の生成処理が完了した後に、内部温度が温度Ｂへ到達するまでリセット状態を保つ。内部温度が温度Ｂへ到達すると、期間Ｔ２として、リセット信号の解除および初期設定動作シーケンスの開始を行う。これにより、初期設定動作が行われるときの内部温度の最低値を温度Ａより高くすることが可能となる。
【選択図】図１

Description

本発明は、半導体集積回路の制御方法に関し、特に、温度が下がるほど動作可能な周波数が下がる半導体集積回路における製造コストや消費電力を低減するための技術に関する。

トランジスタの閾値電圧（Ｖｔｈ）に対して電源電圧の高い、電源電圧がだいたい１．５Ｖ以上の従来のプロセスでは、ゲート遅延はドレインノードの充放電時間が支配的であり、ノードの容量Ｃが一定であるとすると、トランジスタのソース−ドレイン電流（Ｉｄｓ）によりゲート遅延量が決まる。Ｉｄｓは低温ほど大きく、温度が高くなれば減少する温度特性を持っているため、電源電圧の高いプロセスでは温度が高い方がゲート遅延が大きくなる。そのため高温での動作が動作速度（周波数）を見る上では最も厳しい温度条件となる（高温ワースト特性）ため、回路設計／シミュレーションや実デバイス評価では高温時を想定した設計／評価で十分であった。

しかしながら、低電圧化が進んだ先端プロセスでは、特に低消費電力対応のプロセスにおいては、低消費電力化の観点から、Ｖｔｈをスケーリングに応じて低く設定できず、電源電圧に対するＶｔｈの割合が高くなる。そのような低電圧／低リークプロセスの場合、ゲート遅延量はＶｔｈの影響が支配的になる場合がある。Ｖｔｈは高温ほど低く、温度が低くなれば増加する温度特性を持っているため、温度が低い方がゲート遅延が大きくなる。そのためこれらの回路では低温での動作が動作速度（周波数）を見る上では最も厳しい温度条件となる（低温ワースト特性）ため、回路設計／シミュレーションや実デバイス評価では低温時を想定した設計／評価が必要になる。

低温／高温どちらの条件が厳しいかは、ゲート長、回路トポロジ、製造ばらつき、電圧条件などさまざまな要因で決まる。また、マルチＶｔｈプロセスでは、トランジスタごとに変わる。傾向としては、リーク電流が特に問題となるメモリ等は低温が厳しく、高速動作を要する回路は高温が厳しくなる。

従って、同一ＬＳＩ内に、低温でのクリティカルパスと高温でのクリティカルパスが別々に存在することになり、その両方を所望の周波数で動作させる必要がある。

場合によっては、１つのクリティカルパス内に低温が厳しいゲートと高温が厳しいゲートが混在することになる。その場合、低温が厳しいゲートは低温での遅延値を使用し、高温が厳しいゲートは高温での遅延値を使用しなければならず、実際にありえない条件で、過剰なマージンで設計しなければならない。過剰なマージンは、製造コストや消費電力を増やすことにつながる。

また、実デバイスでのテストでは、クリティカルパス内に低温が厳しいゲートと高温が厳しいゲートが混在する場合には現実の最悪値は中間の温度になるため、１点または数点の特定の温度でテストした場合に、それが最も厳しい条件とは限らない。そのため最も厳しい条件でも動作可能な周波数を保証するために、過剰なマージンを見込んだより厳しいテストが必要となり、結果として歩留まりを下げ、製造コストが高くなる。

特許文献１〜４には、高温または低温における動作を安定化させる回路または装置の例が開示されている。

特開２００４−６４７３号公報 特開２００５−２０３４２７号公報 特開２００１−３４５４２０号公報 特開平８−７００９７号公報

上述したように、従来の半導体集積回路においては、過剰なマージンを見込んで設計やテストを行う必要があるので、製造コストや消費電力が高くなってしまうという問題点があった。

本発明はこれらの問題を解決するためになされたものであり、製造コストや消費電力を低減できる半導体集積回路の制御方法を提供することを目的とするものである。

本発明に係る半導体集積回路の制御方法は、動作可能な周波数が温度の上昇に伴い上がる温度領域を少なくとも有する半導体集積回路の制御方法であって、所定の指示が与えられた後に内部温度が所定の温度へ到達するまで半導体集積回路が待機状態を保つ待機工程と、内部温度が所定の温度へ到達した後に半導体集積回路が所定の動作を開始する工程とを備える。

本発明に係る半導体集積回路の制御方法は、動作可能な周波数が温度の上昇に伴い上がる温度領域を少なくとも有する半導体集積回路の制御方法であって、所定の指示が与えられた後に内部温度が所定の温度へ到達するまで半導体集積回路が待機状態を保つ待機工程と、内部温度が所定の温度へ到達した後に半導体集積回路が所定の動作を開始する工程とを備える。従って、所定の温度より低い温度では所望の周波数へ到達する必要がなくなる。よって、高速化のための回路やバッファ等を不要とすることができるので、製造コストや消費電力を低減することが可能となる。

本発明に係る半導体集積回路（ＬＳＩ）の制御方法は、低温ワースト特性による不具合を避けるために、内部温度が所定の温度へ到達するまで待機するか、あるいは内部温度を積極的に上昇させることを特徴とする。以下、ＬＳＩ全体が低温ワースト特性を有する場合または低温ワースト特性を有する一部のモジュールがＬＳＩに内蔵される場合における各実施の形態について、図面を用いて詳細に説明する。

＜実施の形態１＞
図１は、実施の形態１に係るＬＳＩ１００の構成を示すブロック図である。図２のグラフにおいて実線で示されるように、図１のＬＳＩ１００は、低電圧／低電力プロセスで製造されており、動作可能な周波数が温度の上昇に伴い上がる温度領域を少なくとも有するものとする（図２では、説明の都合上、全温度領域において、動作可能な周波数が温度の上昇に伴い上がる場合（すなわち周波数−温度特性が低温ワーストとなる場合）について示している）。なお、図２においては、従来の、動作可能な周波数が温度の上昇に伴い下がる周波数−温度特性が、比較用に点線で示されている（図２では、説明の都合上、全温度領域において、動作可能な周波数が温度の上昇に伴い下がる場合（高温ワースト特性）について示している）。また、本発明は、動作可能な周波数が温度の上昇に伴い上がる温度領域と動作可能な周波数が温度の上昇に伴い下がる温度領域とが混在する場合においても、適用可能である。

図１に示されるように、ＬＳＩ１００は、ＣＰＵ１０とＳＲＡＭ２０と周辺ＩＯ３０とバスＩ／Ｆ４０とＰＬＬ５０とを備えている。ＣＰＵ１０とＳＲＡＭ２０と周辺ＩＯ３０とバスＩ／Ｆ４０とには、リセット信号等を含む各種信号がそれぞれ入力される。なお、図１においては、リセット信号等を含む各種信号がＰＬＬ５０に入力されない場合が示されているが、これらの各種信号はＰＬＬ５０に入力されてもよい。

図３は、一般的なＬＳＩを動作させた場合におけるＬＳＩの内部温度の変化を比較用に示すグラフである。図３においては、一般的なＬＳＩの動作の時系列として、電源を投入した後に、リセット信号を生成する期間Ｔ１、初期設定を行う期間Ｔ２、および演算などを行う期間Ｔ３を考える。

期間Ｔ１において、電源を投入する前は内部温度は周囲温度とほぼ同じであるが、リセット信号が生成されこれによりクロック信号が生成されると、温度が少しずつ上がっていく。次に、期間Ｔ２において、リセット信号が解除され初期設定動作が開始されると、温度上昇率はさらに高くなる。次に、期間Ｔ３において、初期設定動作が完了し本格的に演算が開始されると、さらに高温となる。

図２に示されるように、低温ワースト特性を有するＬＳＩにおいては、内部温度が低くなるほど、動作が遅くなるので、周波数が低くなる。しかしながら、初期設定動作以降の動作は、所望の周波数以上で動作を行う必要がある。従って、図３に示されるように、周囲温度と動作が保証できる下限である温度Ａ（点線）とが等しい場合が、最も厳しい状態となる。

図４は、実施の形態１に係るＬＳＩ１００の内部温度の変化を示すグラフである（なお、図示の都合上、図３とは縮尺が異なっている。また、図４以降の各図においても、都合に応じて縮尺を変えている）。図４に示されるように、初期設定動作を、リセット信号およびクロック信号の生成処理が完了するのを条件として開始するのではなく、内部温度が温度Ａより高い所定の温度Ｂまで上昇するのを条件として開始することにより、初期設定動作が行われるときの内部温度の最低値を温度Ａより高くすることが可能となる。すなわち、ＬＳＩ１００を、内部温度が温度Ｂへ到達するまで待ってからリセット信号の解除および初期設定動作シーケンスの開始を行うように設計すればよい。

このように、温度Ｂへの到達を待って初期設定動作を開始することにより、温度Ｂより低い温度において所望の周波数で動作させる必要がなくなる（すなわち温度Ｂより低い温度においては所望の周波数より低い周波数で動作させてよい）。従って、リセット信号およびクロック信号が生成された直後に初期設定動作を開始する場合に比べて、高速化のための回路やバッファ等を不要とすることができる。よって、ＬＳＩ１００において、面積を縮小したり消費電力を低減したりすることができる。また、設計に関する制約が緩くなり設計が容易となるので、開発期間を短縮し開発コストを低減することができる。

温度Ｂへ到達したことを検知するためには、電源が投入される都度にＬＳＩ１００の内部温度を実際に測定してもよく、あるいは、温度Ｂへ到達すると見込まれる期間Ｔ１’の長さを予め求めておきその期間Ｔ１’の経過を以て温度Ｂへ到達したとみなしてもよい。

温度Ｂへ到達したことを期間Ｔ１’の経過を以て検知する場合には、ＬＳＩ１００は、電源を投入してから経過した時間をタイマやＲＣ積による遅延で測定し、期間Ｔ１’を過ぎたら、リセット信号を解除するか、あるいは割り込み処理等で初期設定動作シーケンスを開始させる。なお、期間Ｔ１’の長さは、消費電力値や熱抵抗値からシミュレーションにより予め算出しておいてもよく、あるいは、ＬＳＩ１００を試作し実測により求めておいてもよい。

ＬＳＩ１００の内部温度を実際に測定する場合には、ＬＳＩ１００の近くに温度センサを配置するか、あるいは、図５に示されるように、ＬＳＩ１００内部に温度センサ６０を配置すればよい。ＬＳＩ１００は、温度センサ６０を用いて測定される温度が温度Ｂへ到達すると同時に、リセット信号を解除するか、あるいは割り込み処理等で初期設定動作シーケンスを開始させる。

また、温度Ｂへ到達したことを検知する上記以外の手法としては、図６に示されるような、温度に依存する遅延値を有する遅延測定回路２００を用いてもよい。遅延測定回路２００は、フリップフロップ回路１１０、温度に依存する遅延値を有するバッファ１２０〜１４０、およびフリップフロップ回路１５０を直列に接続させた構成からなる。また、フリップフロップ回路１１０，１５０には、同一のクロック信号が入力される。

図７は、図６の遅延測定回路２００を用いた遅延測定動作を示すタイミングチャートである。フリップフロップ回路１１０からバッファ１２０へ入力される信号ａは、クロック信号のＨレベルへの立ち上がりに同期してＬレベルへ立ち下がる。この信号ａは、バッファ１２０〜１４０で温度に依存する遅延を与えられた後に、信号ｂとしてバッファ１４０からフリップフロップ回路１５０へ入力される。フリップフロップ回路１５０は、入力された信号ｂとクロック信号との論理和（ＯＲ）を信号ｃとして出力する。

信号ｂは、温度が比較的に高く所定の遅延値より小さい場合には、実線に示されるように、クロック信号がＨレベルのときにＬレベルへ立ち下がる。このとき、信号ｃは、実線に示されるようにＬレベルとなる。一方、信号ｂは、温度が比較的に低く所定の遅延値より大きい場合には、点線に示されるように、クロック信号がＨレベルのときにＬレベルへ立ち下がる。このとき、信号ｃは、点線に示されるようにＨレベルとなる。すなわち、信号ｃを用いて、温度を所定の閾値と比較することができる。

なお、図６では、フリップフロップ回路１１０，１５０間において、バッファ１２０〜１４０を介在させて遅延を生成する場合について説明したが、単なるディレイラインやバッファ／インバータチェーンを介在させてもよく、あるいは、クリティカルパスのレプリカ回路を介在させることによりさらに精度を高めてもよい。具体的には、図６において、バッファ１２０〜１４０に代えて、クリティカルパスと全く同じ回路構成および配線形状を有する回路を配置する。これにより、クリティカルパスと同等の遅延を持つ遅延測定回路を実現できる。このような遅延測定回路を実現するためには、クリティカルパスが正確に分かっていることが必要となり、回路構成が大きくなるというデメリットはあるが、バッファ１２０〜１４０を用いる場合に比べて、温度や電圧、製造ばらつき等に対する特性の変化が本物のクリティカルパスにより近くなるので、正確な測定を行うことが可能となる。

このように、本実施の形態に係るＬＳＩ１００では、内部温度が、動作が保証できる下限である温度Ａより高い所定の温度Ｂへ到達するまではリセット状態を保ち、温度Ｂへ到達してから初期設定動作シーケンスを開始する。従って、温度Ｂより低い温度では所望の周波数へ到達する必要がなくなる。よって、高速化のための回路やバッファ等を不要とすることができるので、製造コストや消費電力を低減することが可能となる。

なお、上述においては、電源を投入する指示が与えられた場合について説明したが、これに限らず、低電力モードで全部または一部のモジュールを休止させたスタンバイモードから通常動作モードへ復帰する指示や、動作周波数を下げた状態から動作周波数を上げ通常動作モードへ復帰する指示や、割り込みによる起動を行う指示が与えられた場合等においても、同様に、内部温度が温度Ｂまで上昇してから復帰動作シーケンスを開始させてもよい。

また、上述においては、期間Ｔ１において、クロック信号が供給された状態でリセット状態を保つ場合について説明したが、これに限らず、期間Ｔ１においてはクロック供給を停止しておき、内部温度が温度Ｂへ到達した時点でクロック供給を開始してもよい。

また、上述においては、内部温度が温度Ｂへ到達するまでリセット状態を保つ場合について説明したが、リセット状態に限らず、待機状態であればよい。

また、上述においては、内部温度が温度Ｂへ到達した後に初期設定動作を開始する場合について説明したが、初期設定動作に限らず、それ以外の所定の動作であってもよい。

＜実施の形態２＞
実施の形態１においては、ＬＳＩ１００全体が、温度Ｂへ到達するまで待機状態を保ち温度Ｂへ到達してから初期設定動作シーケンスを開始させる場合について説明した。しかし、一部のモジュール（例えばＳＲＡＭ２０）のみが低温ワースト特性を有する場合には、ＬＳＩ１００全体が待機状態を保つ必要はなく、ＳＲＡＭ２０のみが待機状態を保てばよい。

図８は、実施の形態２に係るＬＳＩ１００の動作を示すグラフである。図８に示されるように、本実施の形態においては、図３と同様に、電源を投入した後に期間Ｔ１においてリセット信号（およびクロック信号）の生成処理を行い、生成処理が完了した後に期間Ｔ２において初期設定動作を行い、初期設定動作が完了した後に期間Ｔ３において演算動作などを行う。また、図８に示されるように、本実施の形態においては、ＬＳＩ１００は、初期設定動作を開始してから内部温度が温度Ｂへ到達するまでは、低温ワースト特性を有するＳＲＡＭ２０へのアクセスを禁止し、温度Ｂへ到達するのを待ってアクセスを解除する（ＳＲＡＭ２０は、温度Ｂへ到達するまで待機状態を保つ）。この温度Ｂは、ＳＲＡＭ２０が所望の周波数で動作を行うことができる温度の最低値として定められる。このように定めることにより、ＳＲＡＭ２０において、温度Ｂより低い温度で所望の周波数で動作させる必要がなくなる。

なお、本実施の形態においては、ＳＲＡＭ２０以外のモジュールが待機状態を保たず温度Ｂへ到達するまでＳＲＡＭ２０へのアクセスを禁止すること以外は、実施の形態１と同様の動作を行う。

このように、本実施の形態においては、ＳＲＡＭ２０以外のモジュールは、温度Ｂへ到達する前に初期設定動作を開始する。従って、実施の形態１の効果に加えて、処理能力を高めることができるという効果を奏する。

なお、上述においては、ＳＲＡＭ２０を例にとり説明を行ったが、ＳＲＡＭ２０に限らず、ＣＰＵ１０や周辺ＩＯ３０等、ＬＳＩ１００に内蔵される低温ワースト特性を有するモジュール（第１モジュール）であればよい。また、図１に示されていない種類のモジュールであってもよく、さらに、複数個のモジュールが低温ワースト特性を有していてもよい。複数個のモジュールが低温ワースト特性を有する場合には、各回路の温度特性に応じて、複数種類の温度Ｂが定められることとなる。

＜実施の形態３＞
実施の形態１では、初期設定動作を内部温度が温度Ｂまで上昇するのを条件として開始させることにより、温度Ｂより低い温度においてＬＳＩ１００を所望の周波数で動作させる必要をなくす場合について説明した。しかし、初期設定動作を所望の周波数で動作させる必要のない低速動作と所望の周波数で動作させる必要のある通常動作（以下では高速動作とも呼ぶ）との２段階に分け、温度Ｂより低い温度においては低速動作を行ってもよい。

図９は、実施の形態３に係るＬＳＩ１００の動作を示すグラフである。図９に示されるように、本実施の形態においては、図３と同様に、電源を投入した後に期間Ｔ１においてリセット信号（およびクロック信号）の生成処理を行い、生成処理が完了した後に期間Ｔ４として低速で動作を開始する（この場合、初期設定動作が開始される）。そして、内部温度が温度Ｂへ到達するまで低速動作を行い、内部温度が温度Ｂへ到達した後は高速動作への切り替え（第１切り替え）を行う（期間Ｔ５）。

なお、低速動作における動作速度は、期間Ｔ４が開始する時点（の温度）において動作が保証できる上限の速度を第１速度とすると、第１速度より低く定められるものとする。このように定めることにより、ＬＳＩ１００の誤動作を防ぐことができる。

図１０に示されるように、低速動作と高速動作との切り替えは、例えば、クロック信号の周波数を切り替えることにより行ってもよい。すなわち、内部温度が温度Ｂより低い期間Ｔ４においては低周波数のクロック信号を用いて低速動作を行い、内部温度が温度Ｂより高い期間Ｔ５においては高周波数のクロック信号を用いて高速動作を行えばよい。

なお、本実施の形態においては、ＬＳＩ１００は、初期設定動作を２段階に分け温度Ｂより低い温度において低速動作を行うこと以外は、実施の形態１と同様の動作を行う。

このように、本実施の形態においては、リセット状態を保つのではなく、低速で初期設定動作を行う。従って、実施の形態１の効果に加えて、処理能力を高めることができるという効果を奏する。

＜実施の形態４＞
実施の形態３においては、ＬＳＩ１００全体が、温度Ｂへ到達するまで低速動作を行ってから、通常動作を開始させる場合について説明した。しかし、一部のモジュール（例えばＳＲＡＭ２０）のみが低温ワースト特性を有する場合には、ＬＳＩ１００全体が低速動作を行う必要はなく、ＳＲＡＭ２０のみが低速動作を行えばよい。

図１１は、実施の形態４に係るＬＳＩ１００の動作を示すグラフである。図１１に示されるように、本実施の形態においては、図９と同様に、電源を投入した後に期間Ｔ１においてリセット信号（およびクロック信号）の生成処理を行い、生成処理が完了した後に期間Ｔ４として低温ワースト特性を有するＳＲＡＭ２０のみが低速で、ＳＲＡＭ２０以外のモジュールは高速で（通常速度で）、それぞれ動作を開始する（この場合、初期設定動作が開始される）。

そして、ＳＲＡＭ２０は、内部温度が温度Ｂへ到達するまで低速動作を行い、内部温度が温度Ｂへ到達した後は高速動作に切り替える（期間Ｔ５）。これにより、ＳＲＡＭ２０において、温度Ｂより低い温度で所望の周波数で動作させる必要がなくなる。

なお、本実施の形態においては、ＬＳＩ１００は、温度Ｂより低い温度において低速動作を行うモジュールがＳＲＡＭ２０のみであること以外は、実施の形態３と同様の動作を行う。

このように、本実施の形態においては、ＳＲＡＭ２０以外のモジュールは、温度Ｂへ到達する前に初期設定動作を開始する。従って、実施の形態３の効果に加えて、処理能力をさらに高めることができるという効果を奏する。

なお、上述においては、実施の形態２と同様に、ＳＲＡＭ２０を例にとり説明を行ったが、ＳＲＡＭ２０に限らず、ＣＰＵ１０や周辺ＩＯ３０等、ＬＳＩ１００に内蔵される低温ワースト特性を有するモジュール（第１モジュール）であればよい。また、図１に示されていない種類のモジュールであってもよく、さらに、複数個のモジュールが低温ワースト特性を有していてもよい。複数個のモジュールが低温ワースト特性を有する場合には、各回路の温度特性に応じて、複数種類の温度Ｂが定められることとなる。

また、動作速度の切り替えは、実施の形態３と同様にクロック信号の周波数を切り替えることにより行ってもよく、あるいは、ＳＲＡＭ２０やＤＲＡＭのようなメモリの場合には、読み出しまたは書き込みの速度（レイテンシ）を切り替えることにより行ってもよい。

＜実施の形態５＞
実施の形態３においては、動作速度を２段階で切り替える場合について説明したが、段階数は２個に限らず、３個以上であってもよい。

図１２は、実施の形態５に係るＬＳＩ１００の動作を示すグラフである。図１２に示されるように、本実施の形態においては、図９と同様に、電源を投入した後に期間Ｔ１においてリセット信号（およびクロック信号）の生成処理を行い、生成処理が完了した後に期間Ｔ４として低速で動作を開始する（この場合、初期設定動作が開始される）。そして、内部温度が温度Ｃへ到達するまで低速動作を行い、内部温度が温度Ｃへ到達した後は中速動作への切り替え（第２切り替え）を行う（期間Ｔ６）。さらに、内部温度が温度Ｂへ到達するまで中速動作を行い、内部温度が温度Ｂへ到達した後は高速動作への切り替え（第３切り替え）を行う（期間Ｔ５）。

なお、低速動作における動作速度は、期間Ｔ４が開始する時点（の温度）において動作が保証できる上限の速度を第１速度とすると、第１速度より低く定められるものとする。また、中速動作における動作速度は、期間Ｔ６が開始する時点（の温度）において動作が保証できる上限の速度を第２速度とすると、第２速度より低く定められるものとする（期間Ｔ６が開始する時点においては期間Ｔ４が開始する時点より温度が上昇しているので、第２速度は第１速度より高い）。このように定めることにより、ＬＳＩ１００の誤動作を防ぐことができる。

なお、本実施の形態においては、ＬＳＩ１００は、初期設定動作を３段階に分け温度Ｃより低い温度において低速動作を行い温度Ｃ以上で且つ温度Ｂより低い温度において中速動作を行うこと以外は、実施の形態３と同様の動作を行う。また、段階数は、２個に限らず、例えば第２切り替えと第３切り替えとの間で複数段階の切り替えが行われてもよい。また、ＬＳＩ１００全体ではなく、一部のモジュールのみが動作速度を切り替えてもよい。

このように、本実施の形態においては、実施の形態３における段階数を３個以上に増やすことにより、よりきめ細かく周波数を設定することを可能としている。従って、実施の形態３に比べて、期間Ｔ６において（温度が温度Ｃ以上で且つ温度Ｂより低い期間において）、動作させる周波数を高めることができるので、内部温度の上昇率を高め内部温度を早く温度Ｂへ到達させることが可能となる。よって、初期設定動作を早く開始することができる。すなわち、実施の形態３の効果に加えて、処理能力をさらに高めることができるという効果を奏する。

＜実施の形態６＞
実施の形態１〜５においては、温度Ｂへ到達するまで待ってから初期設定動作シーケンスを開始させる場合について説明したが、ＬＳＩ１００は、単に待つだけではなく、内部温度を積極的に高めてもよい。すなわち、ＬＳＩ１００は、初期設定動作シーケンスが開始される前はアイドル状態であるので、動作が保証できる上限の周波数より高い周波数で動作させても誤動作しない。従って、ＬＳＩ１００を、初期設定動作シーケンスが開始される前において、通常動作時より高い周波数で動作させることにより、温度上昇率を高め内部温度を早く温度Ｂへ到達させることが可能となる。

図１３は、実施の形態６に係るＬＳＩ１００の動作を示すグラフである。図１３（ａ）の実線および図１３（ｂ）に示されるように、本実施の形態においては、ＬＳＩ１００は、内部温度が温度Ｂへ到達するまでは周波数が通常より高いクロックで動作を行い、内部温度が温度Ｂへ到達するとクロックの周波数を通常値に切り替えるとともに初期設定動作シーケンスを開始する。周波数が高いクロックで動作する場合には、クロックバッファ等のスイッチング回数が増えるので、温度上昇率が高められる。従って、図１３（ａ）においては、実線で示される本実施の形態に係るグラフは、点線で示されるようにクロックを通常の周波数のみで動作させる場合に比べて、温度Ｂへ早く到達する。

なお、本実施の形態においては、ＬＳＩ１００は、内部温度が所定の温度Ｂへ到達するまで周波数が通常より高いクロックで動作を行うこと以外は、実施の形態１と同様の動作を行う。

このように、本実施の形態においては、ＬＳＩ１００は、内部温度が温度Ｂへ到達するまでは周波数が通常動作時より高いクロックでアイドリング動作を行うので、内部温度の上昇率を高め内部温度を早く温度Ｂへ早く到達させることができる。従って、初期設定動作を早く開始することができる。よって、実施の形態１の効果に加えて、処理能力を高めることができるという効果を奏する。

＜実施の形態７＞
実施の形態６においては、周波数が通常より高いクロックで動作を行うことにより内部温度を高める場合について説明したが、ＬＳＩ１００は、クロックの周波数に限らず、あるいは、電源電圧を高めることにより内部温度を高めてもよい。

図１４は、実施の形態７に係るＬＳＩ１００の動作を示すグラフである。図１４（ａ）の実線および図１４（ｂ）に示されるように、本実施の形態においては、ＬＳＩ１００は、内部温度が温度Ｂへ到達するまでは通常動作時より高い電源電圧で動作を行い、内部温度が温度Ｂへ到達すると電源電圧を通常値に切り替えるとともに初期設定動作シーケンスを開始する。高い電源電圧で動作する場合には、消費電力が増えるので、温度上昇率が高められる。従って、図１４（ａ）においては、実線で示される本実施の形態に係るグラフは、点線で示されるように通常の電源電圧のみで動作させる場合に比べて、温度Ｂへ早く到達する。

なお、本実施の形態においては、ＬＳＩ１００は、内部温度が所定の温度Ｂへ到達するまで通常より高い電源電圧で動作を行うこと以外は、実施の形態１と同様の動作を行う。

このように、本実施の形態においては、ＬＳＩ１００は、内部温度が温度Ｂへ到達するまでは通常より高い電源電圧で動作を行うので、内部温度の上昇率を高め内部温度を早く温度Ｂへ到達させることができる。従って、実施の形態６と同様の効果を奏する。

＜実施の形態８＞
実施の形態６〜７においては、周波数や電源電圧等を高めることによりＬＳＩ１００の内部温度を高める場合について説明したが、これに限らず、あるいは、ＬＳＩ１００内にヒーターを設けることにより内部温度を高めてもよい。

図１５は、実施の形態８に係るＬＳＩ１００内の配置を示す模式図である。図１５に示されるように、ＬＳＩ１００は、低温ワースト特性を有するモジュール７１と、高温ワースト特性を有するモジュール７２と、ヒーター７３とを備えている。このヒーター７３は、タングステンやポリシリコン等の高抵抗素子からなり、モジュール７１の近傍に設けられる。ヒーター７３を用いることにより、モジュール７１の温度を早く上昇させることが可能となる。また、内度温度が温度Ｂに到達するとともにヒーター７３をオフすることにより低電力化を実現することができる。あるいは、温度Ｂよりさらに低い温度でヒーター７３をオフしたり低電力モードではヒーター７３をオフしておくすることにより、ヒーター７３を必要最小限でごく部分的にのみ使用してもよい。

このように、本実施の形態においては、ヒーター７３をモジュール７１の近傍に設けることにより、モジュール７１の温度上昇率を高めている。従って、内部温度を早く温度Ｂへ到達させることができる。よって、実施の形態６〜７と同様の効果を奏する。

＜実施の形態９＞
実施の形態８においては、ヒーター７３をモジュール７１の近傍に設けることによりＬＳＩ１００の内部温度を高める場合について説明したが、ヒーター７３に限らず、あるいは、比較的に（モジュール７１より）発熱しやすいモジュールをモジュール７１の近傍に設けることにより内部温度を高めてもよい。

図１６は、実施の形態９に係るＬＳＩ１００内の配置を示す模式図である。図１６に示されるように、ＬＳＩ１００は、低温ワースト特性を有するモジュール７１と、高温ワースト特性を有するモジュール７２と、比較的に発熱しやすいモジュール７４とを備えている。モジュール７４の例としては、ＣＰＵのような高速演算を行う回路や、クロック生成回路のような低電力モードであっても高速に動作する回路や、大きなバッファ回路を持つモジュールが考えられる。あるいは、高速メモリや高速演算器モジュールなどの、消費電力が大きい回路が考えられる。

図１６においては、モジュール７４は、モジュール７１近傍に配置されている。このように配置することにより、モジュール７４からの発熱を伝えモジュール７１の温度を早く上昇させることが可能となる。

このように、本実施の形態においては、比較的に発熱しやすいモジュール７４（第２モジュール）を低温ワースト特性を有するモジュール７１近傍に配置することにより、モジュール７１の温度上昇率を高めている。従って、内部温度を早く温度Ｂへ到達させることができる。よって、実施の形態６〜８と同様の効果を奏する。

なお、上述においては、比較的に発熱しやすいモジュール７４を用いてモジュール７１の温度を上昇させる場合について説明したが、これに限らず、例えば高温ワースト特性を有するモジュール７２（但し、モジュール７１より発熱しやすいものに限る）を用いてもよい。これにより、モジュール７２における発熱をモジュール７１へ伝え、モジュール７２の温度を下降させることが可能となる。従って、モジュール７２において、速度向上や、誤動作防止（歩留まり向上）、低電力／低コスト化を実現することができる。

＜実施の形態１０＞
実施の形態９においては、低温ワースト特性を有するモジュール７１近傍に比較的に発熱しやすいモジュール７４を配置させる場合について説明したが、これに限らず、あるいは、モジュール７１，７４を、ペルチェ素子を介して接続してもよい。

図１７は、実施の形態１０に係るＬＳＩ１００内のモジュールの配置を示す模式図である。図１７に示されるように、ＬＳＩ１００においては、低温ワースト特性を有するモジュール７１と比較的に発熱しやすいモジュール７４とが、ペルチェ素子７５，７６を介して接続されている。ペルチェ素子７５，７６は、それぞれ、２種類の異なる金属（アルミニウムや、銅、タングステン、チタン、コバルト等）から構成されてもよく、あるいは、２種類の異なる導電型（ｎ型およびｐ型）を有する半導体（シリコンやゲルマニウム等）から構成されてもよい。

図１７に示されるように、ペルチェ素子７５，７６は、電流Ｉを流されることにより、モジュール７４からの発熱を吸熱しモジュール７１へ放熱する。これにより、モジュール７４からの発熱を伝えモジュール７１の温度を早く上昇させることが可能となる。

このように、本実施の形態においては、比較的に発熱しやすいモジュール７４と低温ワースト特性を有するモジュール７１とをペルチェ素子７５，７６を介して接続することにより、モジュール７１の温度上昇率を高めている。従って、内部温度を早く温度Ｂへ到達させることができる。よって、実施の形態６〜９と同様の効果を奏する。

＜実施の形態１１＞
実施の形態９〜１０においては、低温ワースト特性を有するモジュール７１の温度を、比較的に発熱しやすいモジュール７４からの発熱で上昇させる場合について説明した。しかし、これに限らず、モジュール７１を、放熱量を低減することにより温度を上昇させてもよい。

図１８は、実施の形態１１に係るＬＳＩ１００において放熱量を低減する一の手法を示す断面図である。図１８においては、シリコン基板３００表面のトランジスタ領域３１０上には、絶縁膜４００が全面的に形成されている。絶縁膜４００上には、金属からなる配線層５００が全面的に形成されている。

シリコン基板３００の左半分には低温ワースト特性を有するモジュール７１が形成されており、絶縁膜４００のうちモジュール７１上に位置する領域４１０は低い熱伝導率を有する材料で構成されている。すなわち、モジュール７１は、低い熱伝導率を有する材料で構成される領域４１０で覆われることにより、放熱量を低減されている。これにより、モジュール７１の温度を早く上昇させることが可能となる。低い熱伝導率を有する領域４１０を形成する手法としては、電子ビーム蒸着（ＥＢ−ＰＶＤ）法をジルコニア等のセラミックスコーティング合成に適用し低熱伝導セラミックス膜を形成する等の手法が考えられる。なお、この絶縁膜４００は、その全てが低い熱伝導率を有する材料で構成されていてもよい。また、絶縁膜４００には、トランジスタ領域３１０と配線層５００とを接続するためのコンタクトホール４２０が形成されている。

図１９は、本実施の形態に係るＬＳＩ１００において放熱量を低減する他の手法を示す断面図である。図１９は、図１８において、シリコン基板３００上に配線層５００を直接に形成するとともに、絶縁膜４００ａを、配線層５００上で且つモジュール７１上方に位置する領域に形成させたものである。なお、この絶縁膜４００ａは、配線層５００上で全面的に形成されてもよい。

図２０は、本実施の形態に係るＬＳＩ１００において放熱量を低減する他の手法を示す断面図である。図２０において、ＬＳＩ１００は、その表面上に、低い熱伝導率を有する材料で構成された絶縁膜４００ｂを全面的に形成された後に、パッケージ６００で覆われている。この絶縁膜４００ｂとしては、例えば低熱伝導性シートを用いて、ＬＳＩ１００上に貼り付ければよい。なお、この絶縁膜４００ｂは、ＬＳＩ１００のうち低温ワースト特性を有するモジュール７１上のみに形成されてもよい。

このように、本実施の形態においては、ＬＳＩ１００は、低い熱伝導率を有する材料で覆われることにより、放熱量を低減し、ＬＳＩ１００またはモジュール７１の温度上昇率を高めている。従って、内部温度を早く温度Ｂへ到達させることができる。よって、実施の形態６〜１０と同様の効果を奏する。

＜実施の形態１２＞
実施の形態９〜１０においては、低温ワースト特性を有するモジュール７１の温度を、比較的に発熱しやすいモジュール７４からの発熱で上昇させる場合について説明した。しかし、複数個のＬＳＩを同一パッケージ内に封止するマルチチップパッケージの場合には、これに限らず、比較的に発熱量の多い他のＬＳＩからの発熱で上昇させてもよい。

図２１は、実施の形態１２に係るＬＳＩ１００の配置を模式的に示す断面図である。図２１において、ＬＳＩ１００は、低温ワースト特性を有するモジュール７１の表面上に、比較的に発熱量の多いＬＳＩ１０１を配置された後に、パッケージ６００で覆われている。このように配置することにより、モジュール７１の温度を早く上昇させることが可能となる。

なお、このＬＳＩ１０１は、例えばＬＳＩ１００全体が低温ワースト特性を有する場合等には、ＬＳＩ１００上で全面的に配置されてもよい。また、ＬＳＩ１００上に限らず、ＬＳＩ１００下に配置されてもよい。

また、比較的に発熱量の多いＬＳＩ１０１に限らず、ＬＳＩ１００の起動前から稼働しているＬＳＩや、ＬＳＩ１００が低電力モードになっている場合にも通常に動作しているＬＳＩを用いてもよい。

このように、本実施の形態においては、比較的に発熱量の多いＬＳＩ１０１をＬＳＩ１００近傍に配置することにより、ＬＳＩ１００またはモジュール７１の温度上昇率を高めている。従って、内部温度を早く温度Ｂへ到達させることができる。よって、実施の形態６〜１１と同様の効果を奏する。

＜実施の形態１３＞
実施の形態１１においては、低温ワースト特性を有するＬＳＩ１００を、低い熱伝導率を有する材料で覆うことにより放熱量を低減し内部温度を早く上昇させる場合について説明した。また、実施の形態１２においては、ＬＳＩ１００の上または下に、比較的に発熱量の多いＬＳＩ１０１等を配置する場合について説明した。

しかし、低い熱伝導率を有する材料や比較的に発熱量の多いＬＳＩ１０１に限らず、他のＬＳＩでＬＳＩ１００を上下で挟み込むことによりモジュール７１の放熱量を低減させてもよい。

図２２は、実施の形態１２に係るＬＳＩ１００の配置を模式的に示す断面図である。図２２において、ＬＳＩ１００は、他のＬＳＩ１０２に挟まれるように配置された後に、パッケージ６００で覆われている。このように配置することにより、ＬＳＩ１０２が断熱材として機能しＬＳＩ１００の放熱量を低減できるとともに、ＬＳＩ１０２の稼働による発熱を伝えることができる。これにより、ＬＳＩ１００の温度を早く上昇させることが可能となる。

ＬＳＩ１０２としては、通常のＬＳＩであってもよいが、比較的に発熱量の多いＬＳＩや、ＬＳＩ１００の起動前から稼働しているＬＳＩや、ＬＳＩ１００が低電力モードになっている場合にも通常モードで稼働するＬＳＩを用いることにより、発熱を伝えモジュール７１の温度をさらに早く上昇させることができる。

例えば、ＳＲＡＭやＤＲＡＭ等のメモリ用ＬＳＩとＣＰＵ用ＬＳＩとアナログ回路用ＬＳＩとの３チップが同一パッケージ内に封止されている場合、メモリ用ＬＳＩのみが、微細かつ低リーク（高Ｖｔｈ）プロセスを使用しているので低温ワースト特性を有しやすい。このような場合には、高速（低Ｖｔｈ）で高温ワースト特性を有し且つ発熱量が多いＣＰＵ用ＬＳＩやアナログ回路用ＬＳＩをＬＳＩ１０２として上下でＬＳＩ１００を挟み込みことにより、放熱量を低減するとともに発熱を伝え、ＬＳＩ１００の温度を早く上昇させることが可能となる。なお、ＬＳＩ１０２は、ＬＳＩ１００の上下いずれか一方のみに配置されてもよい。

このように、本実施の形態においては、ＬＳＩ１００は、断熱材としての他のＬＳＩ１０２で挟まれることにより放熱量を低減されたり、ＬＳＩ１０２からの発熱を伝えられたりすることで、温度上昇率を高めている。従って、内部温度を早く温度Ｂへ到達させることができる。よって、実施の形態６〜１２と同様の効果を奏する。

実施の形態１に係るＬＳＩの構成を示すブロック図である。 実施の形態１に係るＬＳＩの周波数−温度特性を示すグラフである。 ＬＳＩの内部温度の変化を比較用に示すグラフである。 実施の形態１に係るＬＳＩの内部温度の変化を示すグラフである。 実施の形態１に係るＬＳＩの構成を示すブロック図である。 実施の形態１に係る遅延測定回路の構成を示す回路図である。 実施の形態１に係る遅延測定回路を用いた遅延測定動作を示すタイミングチャートである。 実施の形態２に係るＬＳＩの動作を示すグラフである。 実施の形態３に係るＬＳＩの動作を示すグラフである。 実施の形態３に係るＬＳＩにおけるクロック信号を示すタイミングチャートである。 実施の形態４に係るＬＳＩの動作を示すグラフである。 実施の形態５に係るＬＳＩの動作を示すグラフである。 実施の形態６に係るＬＳＩの動作を示すグラフおよびクロック信号を示すタイミングチャートである。 実施の形態７に係るＬＳＩの動作を示すグラフおよび電源電圧を示すタイミングチャートである。 実施の形態８に係るＬＳＩ内のモジュールの配置を示す模式図である。 実施の形態９に係るＬＳＩ内のモジュールの配置を示す模式図である。 実施の形態１０に係るＬＳＩ内のモジュールの配置を示す模式図である。 実施の形態１１に係るＬＳＩにおいて放熱量を低減する一の手法を示す断面図である。 実施の形態１１に係るＬＳＩにおいて放熱量を低減する他の手法を示す断面図である。 実施の形態１１に係るＬＳＩにおいて放熱量を低減する他の手法を示す断面図である。 実施の形態１２に係るＬＳＩの配置を模式的に示す断面図である。 実施の形態１３に係るＬＳＩの配置を模式的に示す断面図である。

符号の説明

１０ ＣＰＵ、２０ ＳＲＡＭ、３０ 周辺ＩＯ、４０ バスＩ／Ｆ、５０ ＰＬＬ、６０ 温度センサ、７１，７２，７４ モジュール、７３ ヒーター、７５〜７６ ペルチェ素子、１００〜１０２ ＬＳＩ、１１０，１５０ フリップフロップ回路、１２０〜１４０ バッファ、２００ 遅延測定回路、３００ シリコン基板、３１０ トランジスタ領域、４００ 絶縁膜、４１０ 領域、４２０ コンタクトホール、５００ 配線層、６００ パッケージ、ａ〜ｃ 信号、Ａ〜Ｃ 温度、Ｔ１〜Ｔ６ 期間。

Claims (27)

1. 動作可能な周波数が温度の上昇に伴い上がる温度領域を少なくとも有する半導体集積回路の制御方法であって、
   所定の指示が与えられた後に内部温度が所定の温度へ到達するまで前記半導体集積回路が待機状態を保つ待機工程と、
   前記内部温度が前記所定の温度へ到達した後に前記半導体集積回路が所定の動作を開始する工程と
   を備える半導体集積回路の制御方法。
2. 動作可能な周波数が温度の上昇に伴い上がる温度領域を少なくとも有する第１モジュールを備える半導体集積回路の制御方法であって、
   所定の指示が与えられた後に内部温度が所定の温度へ到達するまで前記第１モジュールが待機状態を保つ待機工程と、
   前記内部温度が前記所定の温度へ到達した後に前記第１モジュールが所定の動作を開始する工程と
   を備える半導体集積回路の制御方法。
3. 請求項１又は請求項２に記載の半導体集積回路の制御方法であって、
   前記待機状態は、リセット状態である
   半導体集積回路の制御方法。
4. 動作可能な周波数が温度の上昇に伴い上がる温度領域を少なくとも有する半導体集積回路の制御方法であって、
   所定の指示が与えられた後に前記半導体集積回路が所定の第１速度より低い速度で所定の動作を開始する動作開始工程と、
   前記内部温度が前記所定の温度へ到達した後に前記半導体集積回路が前記所定の第１速度より高い速度に切り替えて動作する第１切り替え工程と
   を備える半導体集積回路の制御方法。
5. 動作可能な周波数が温度の上昇に伴い上がる温度領域を少なくとも有する第１モジュールを備える半導体集積回路の制御方法であって、
   所定の指示が与えられた後に前記第１モジュールが所定の第１速度より低い速度で所定の動作を開始する動作開始工程と、
   前記内部温度が前記所定の温度へ到達した後に前記第１モジュールが前記所定の第１速度より高い速度へ切り替えて動作する第１切り替え工程と
   を備える半導体集積回路の制御方法。
6. 請求項５に記載の半導体集積回路の制御方法であって、
   前記第１モジュールはメモリであり、
   前記動作開始工程において、前記メモリは、読み出し速度または書き込み速度を下げることにより前記所定の第１速度より低い速度で動作を行う
   半導体集積回路の制御方法。
7. 動作可能な周波数が温度の上昇に伴い上がる温度領域を少なくとも有する半導体集積回路の制御方法であって、
   所定の指示が与えられた後に前記半導体集積回路が前記所定の第１速度より低い速度で所定の動作を開始する動作開始工程と、
   前記動作開始工程の後に前記半導体集積回路が前記所定の第１速度より高い所定の第２速度へ切り替えて動作する第２切り替え工程と
   前記内部温度が前記所定の温度へ到達した後に前記半導体集積回路が前記所定の第２速度より高い速度へ切り替えて動作する第３切り替え工程と
   を備える半導体集積回路の制御方法。
8. 動作可能な周波数が温度の上昇に伴い上がる温度領域を少なくとも有する第１モジュールを備える半導体集積回路の制御方法であって、
   所定の指示が与えられた後に前記第１モジュールが前記所定の第１速度より低い速度で所定の動作を開始する動作開始工程と、
   前記動作開始工程の後に前記第１モジュールが前記所定の第１速度より高い所定の第２速度へ切り替えて動作する第２切り替え工程と
   前記内部温度が前記所定の温度へ到達した後に前記第１モジュールが前記所定の第２速度より高い速度へ切り替えて動作する第３切り替え工程と
   を備える半導体集積回路の制御方法。
9. 請求項７に記載の半導体集積回路の制御方法であって、
   前記第２切り替え工程の後かつ前記第３切り替え工程の前に、前記半導体集積回路が速度を複数段階で切り替える工程
   をさらに備える半導体集積回路の制御方法。
10. 請求項８に記載の半導体集積回路の制御方法であって、
    前記第２切り替え工程の後かつ前記第３切り替え工程の前に、前記第１モジュールが速度を複数段階で切り替える工程
    をさらに備える半導体集積回路の制御方法。
11. 動作可能な周波数が温度の上昇に伴い上がる温度領域を少なくとも有する半導体集積回路の制御方法であって、
    所定の指示が与えられた後に内部温度が所定の温度へ到達するまで前記半導体集積回路が待機状態を保ちつつ通常動作時より高い周波数でアイドリング動作を行う待機工程と、
    前記内部温度が前記所定の温度へ到達した後に前記半導体集積回路が所定の動作を開始する工程と
    を備える半導体集積回路の制御方法。
12. 動作可能な周波数が温度の上昇に伴い上がる温度領域を少なくとも有する半導体集積回路の制御方法であって、
    所定の指示が与えられた後に内部温度が所定の温度へ到達するまで前記半導体集積回路が待機状態を保ちつつ通常動作時より高い電源電圧で動作を行う待機工程と、
    前記内部温度が前記所定の温度へ到達した後に前記半導体集積回路全体が所定の動作を開始する工程と
    を備える半導体集積回路の制御方法。
13. 請求項１乃至請求項１２のいずれかに記載の半導体集積回路の制御方法であって、
    前記内部温度が前記所定の温度へ到達したかどうかを、前記半導体集積回路に内蔵された温度センサにより検知する工程
    をさらに備える半導体集積回路の制御方法。
14. 請求項１乃至請求項１２のいずれかに記載の半導体集積回路の制御方法であって、
    前記内部温度が前記所定の温度へ到達したかどうかを、予め設定された期間の経過に基づき検知する工程
    をさらに備える半導体集積回路の制御方法。
15. 請求項１乃至請求項１２のいずれかに記載の半導体集積回路の制御方法であって、
    前記内部温度が前記所定の温度へ到達したかどうかを、遅延測定回路により検知する工程
    をさらに備える半導体集積回路の制御方法。
16. 請求項１乃至請求項１５のいずれかに記載の半導体集積回路の制御方法であって、
    前記待機工程においては、クロック供給は停止されている
    半導体集積回路の制御方法。
17. 請求項１乃至請求項１６のいずれかに記載の半導体集積回路の制御方法であって、
    前記所定の指示は、電源を投入する指示である
    半導体集積回路の制御方法。
18. 請求項１乃至請求項１６のいずれかに記載の半導体集積回路の制御方法であって、
    前記所定の指示は、低電力モードから復帰する指示である
    半導体集積回路の制御方法。
19. 請求項１乃至請求項１６のいずれかに記載の半導体集積回路の制御方法であって、
    前記所定の指示は、動作周波数を変更する指示である
    半導体集積回路の制御方法。
20. 請求項１乃至請求項１６のいずれかに記載の半導体集積回路の制御方法であって、
    前記所定の指示は、割り込みによる起動を行う指示である
    半導体集積回路の制御方法。
21. 請求項２，５，６，８，１０のいずれかに記載の半導体集積回路の制御方法であって、
    前記待機工程は、前記第１モジュールの近傍に配置され且つ所定の温度以上あるいは低電力モードでは動作しないヒーターを用いて前記内部温度を上昇させる昇温工程
    を有する半導体集積回路の制御方法。
22. 請求項２，５，６，８，１０のいずれかに記載の半導体集積回路の制御方法であって、
    前記待機工程は、前記第１モジュールの近傍に配置され前記第１モジュールより発熱しやすい第２モジュールを用いて前記内部温度を上昇させる昇温工程
    を有する半導体集積回路の制御方法。
23. 請求項２２に記載の半導体集積回路の制御方法であって、
    前記第２モジュールは、動作可能な周波数が温度の上昇に伴い下がる温度領域を少なくとも有する
    半導体集積回路の制御方法。
24. 請求項２２又は請求項２３に記載の半導体集積回路の制御方法であって、
    前記昇温工程においては、前記第１モジュール・前記第２モジュール間に介在するペルチェ素子がさらに用いられる
    半導体集積回路の制御方法。
25. 請求項２，５，６，８，１０のいずれかに記載の半導体集積回路の制御方法であって、
    前記待機工程は、前記第１モジュールを覆うように配置され低い熱伝導率を有する絶縁領域を用いて前記内部温度を上昇させる昇温工程
    を有する半導体集積回路の制御方法。
26. 請求項２，５，６，８，１０のいずれかに記載の半導体集積回路の制御方法であって、
    前記待機工程は、前記第１モジュールより発熱しやすく前記第１モジュールを覆うように配置され前記半導体集積回路とは異なる他の半導体集積回路を用いて前記内部温度を上昇させる昇温工程
    を有する半導体集積回路の制御方法。
27. 請求項１乃至請求項２０のいずれかに記載の半導体集積回路の制御方法であって、
    前記待機工程は、前記半導体集積回路に隣接して配置され前記半導体集積回路とは異なる他の半導体集積回路を用いて前記内部温度を上昇させる昇温工程
    を有する半導体集積回路の制御方法。
    

Images