CN105390481A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN105390481A
CN105390481A CN201510531518.2A CN201510531518A CN105390481A CN 105390481 A CN105390481 A CN 105390481A CN 201510531518 A CN201510531518 A CN 201510531518A CN 105390481 A CN105390481 A CN 105390481A
Authority
CN
China
Prior art keywords
temperature sensor
semiconductor device
chip
semiconductor chip
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510531518.2A
Other languages
English (en)
Inventor
野村隆夫
森凉
福冈一树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN105390481A publication Critical patent/CN105390481A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4068—Voltage or leakage in refresh operations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Memory System (AREA)

Abstract

本发明的各个实施例涉及半导体器件。提供了一种能够在防止存储器的功能恶化的同时控制存储器并且减少半导体器件的功耗的半导体器件。半导体器件包括第一半导体芯片(逻辑芯片)和第二半导体芯片(存储器芯片)。第一半导体芯片包括：多个温度传感器，设置在彼此不同的位置中；以及存储器控制器，基于该多个温度传感器中的相应的一个温度传感器的输出结果，来控制设置在第二半导体芯片中的多个存储器区域中的每一个。

Description

半导体器件
相关申请的交叉引用
本申请基于并且要求于2014年8月27日提交的日本专利申请2014-173067号的优先权的权益，其内容以引用的方式全部并入本文。
技术领域
本发明涉及一种半导体器件，并且具体地涉及一种包括温度传感器的半导体器件。
背景技术
由于在半导体器件中的部件诸如晶体管的集成密度已经增加，所以已经存在如下情况：半导体器件具有温度由于其操作所生成的热量而局部上升的区域。在相关领域中，温度传感器设置在半导体器件的这种高温区域中。然后，通过基于来自温度传感器的输出结果而控制半导体器件本身，来降低半导体器的功能的恶化。
例如，日本特开2007-220233号公报公开了一种半导体芯片，该半导体芯片包括设置在存储器单元阵列附近并且检测芯片的温度的温度传感器、处理来自温度传感器的输出的运算电路、振荡器、输出电路、和刷新电路。进一步地，日本特开2007-220233号公报还公开了一种模式设置电路，该模式设置电路进行设置，以便针对通过划分存储器单元阵列而形成的子存储器单元阵列中的每一个而应该还是不应该执行刷新操作。
进一步地，日本特开2013-101728号公报显示温度传感器设置在SoC(片上系统)侧。
进一步地，日本特开2011-170943号公报提及：由逻辑侧来接收设置在DRAM侧的温度传感器的信息。
发明内容
然而，本发明已经发现了以下问题。在多个半导体芯片彼此耦合的情况下，即使温度传感器设置在一个半导体芯片中的温度由于该半导体芯片本身的操作而上升的位置中，该温度传感器也不一定能无延迟地检测到从邻近半导体芯片传来的热量。因此，可能不能充分地防止该半导体芯片本身的功能恶化。例如，虽然日本特开2011-170943号公报公开了一种设置在每个存储器中的温度传感器，但是其未公开当逻辑侧生成热量时如何处理温度传感器。进一步地，提前预测在半导体芯片中的温度由于来自邻近半导体芯片的热量而上升的一个或多个位置、以及在该半导体芯片本身中恰当地设置另一个或多个温度传感器，是十分困难的。
进一步地，例如，当半导体芯片本身为存储器芯片时，对其存储器单元进行控制，以应对高温度。然而，不需要始终控制所有存储器单元。频繁地访问不必要进行控制的存储器单元会导致另一个问题：存储器芯片的功耗会增加。例如，在DRAM的刷新控制中，当如在日本特开2013-101728号公报中所示地刷新在存储器芯片中的所有存储器单元时，也不必要地刷新了温度不高的存储器单元，由此不必要地增加了存储器芯片的功耗。
其他问题和新颖特征将通过在本说明书和对应附图中的以下说明而变得更加显而易见。
本发明的第一方面是一种半导体器件，其包括：第一半导体芯片；以及第二半导体芯片，耦合至第一半导体芯片。第一半导体芯片包括存储器电路，该存储器电路包括多个存储器区域，这些存储器区域中的每一个包括存储器单元。第二半导体芯片包括：多个温度传感器，设置在第二半导体芯片中的彼此不同的位置中，该多个温度传感器中的每一个配置为测量温度；以及存储器控制器，基于从该多个温度传感器中的相应的一个温度传感器输出的输出结果，而控制第一半导体芯片的存储器电路的多个存储器区域中的每一个。
根据本方面，可以防止(或者降低)存储器电路的功能恶化，并且同时减少其功耗。
附图说明
上述的和其他的方面、优点和特征将通过以下对特定实施例的说明并且结合对应附图而变得更加显而易见，在图中：
图1是根据第一实施例的半导体器件的截面图；
图2是用于根据第一实施例的半导体器件的AR模式的流程图；
图3是示出了根据第一实施例的半导体器件的温度传感器布置的示例的框图；
图4是根据第二实施例的半导体器件的截面图；
图5是示出了根据第一实施例的半导体器件的电路配置的示例的框图；
图6是示出了根据第一实施例的半导体器件的温度传感器控制器的示例的框图；
图7是示出了在根据第一实施例的半导体器件的刷新模式之间的转换关系的示意图；
图8是用于根据第一实施例的半导体器件的刷新模式转换的流程图；
图9是用于根据第一实施例的半导体器件的从PSR模式转换到SR模式的流程图；
图10是示出了根据第一实施例的半导体器件的最大温度差计算电路的配置的示例的框图；
图11是示出了根据第一实施例的半导体器件的温度传感器布置的示例的框图；
图12是示出了根据第二实施例的半导体器件的温度传感器布置的示例的示意图；
图13是示出了根据第二实施例的在半导体器件中的温度变化的曲线图；以及
图14是示出了根据第三实施例的半导体器件的温度传感器和辅助温度传感器的布置的示例的示意图。
具体实施方式
下文将阐释根据本发明的一个实施例的半导体器件。应该注意，在本说明书中的半导体器件指下列各项中的任何一项：在其中按照集成的方式形成有用于实施期望功能的电子电路的半导体芯片、在其中形成有尚未被切割为单独芯片的多个这种半导体芯片的半导体晶片、在其中有通过使用树脂等封装的一个或者多个半导体芯片的器件等。
第一实施例
图1示出了根据本发明的第一实施例的半导体器件的截面图的示例。半导体器件包括由硅等制成的半导体芯片1、2和3、中介(interposer)衬底6、焊球8和树脂5。半导体芯片1、2和3上下地堆叠在中介衬底6(布线衬底)上。树脂5密封封闭半导体芯片1、2和3。半导体芯片1和2中的每一个包括硅通孔(即，硅贯通接触(siliconthrough-contact)(下文称为“通孔”))4和凸点电极7。半导体芯片3包括凸点电极7。半导体芯片3也可以包括连接至凸点电极7的硅通孔，与半导体芯片2的情况一样。然而，在本示例中，未在半导体芯片3中设置硅通孔。
半导体器件3通过其凸点电极7电连接至半导体器件2，并且还通过形成在半导体器件2中的晶体管的金属、硅通孔4和凸点电极7电连接至半导体器件1。半导体器件2通过其凸点电极7电连接至半导体器件1，并且还通过形成在半导体器件1中的晶体管的金属、硅通孔4和凸点电极7电连接至中介衬底6。中介衬底6通过焊球8安装在主板等上。半导体器件1通过其凸点电极7电连接至中介衬底6。应注意，中介衬底6是由玻璃环氧树脂制成的衬底，并且包括布线图案。应注意，在图1中，三个半导体芯片即半导体芯片1、2和3上下堆叠，并且硅通孔设置在这些半导体芯片中的每一个中。然而，四个或更多个半导体芯片可以上下堆叠，并且硅通孔设置在这些半导体芯片中的每一个中。在上述情况中的任何一种情况下，在邻近半导体芯片之间的距离为约50μm。应注意，一般而言，在形成在半导体芯片上的布线线路之间的距离，短于在形成在中介衬底上的布线线路之间的距离。
应注意，半导体芯片1是在其上形成有逻辑电路的芯片。例如，半导体芯片1是在其上设置有用于移动设备或者通信设备的基带处理器或者应用处理器的逻辑芯片。逻辑芯片也称为“SoC(片上系统)”。半导体芯片2和3中的每一个是例如在其中形成有DRAM(动态随机存取存储器)的存储器芯片。在下文中，半导体芯片1称为“逻辑芯片1”，并且半导体芯片2和3称为“DRAM芯片2和3”。应注意，一般而言，存储器(诸如，DRAM)在其存储容量与其操作速度之间具有折衷关系。在形成部分存储元件(存储器单元)的晶体管中的至少一个中，其栅极长度(工艺规则(processrule))，例如，具有如下倾向：当前者(即，操作速度)比后者(即，存储容量)更重要时，增加栅极长度；而当后者比前者更重要时，减小栅极长度。因此，存储器芯片的晶体管中的至少一个的栅极长度可以长于、短于或者等于形成逻辑芯片半导体元件的晶体管中的至少一个的栅极长度。
图3示出了在逻辑芯片1和DRAM芯片2中的温度传感器的布置的示例。逻辑芯片1包括多个各种逻辑电路17诸如CPU(中央处理单元)和GPU(图形处理单元)、设置为对应于该多个逻辑电路的多个温度传感器16、和I/O(输入/输出)接口18。I/O接口18设置在芯片的中央处。I/O接口18用作与设置在逻辑芯片1上方和下方的芯片连接的物理连接部，并且也用于与那些芯片通信。在图1中示出的硅通孔被包括在该I/O接口18中。应注意，I/O接口18并不一定需要设置在逻辑芯片1的中央处，并且可以设置在逻辑芯片1的端部中。然而，将I/O接口18设置在逻辑芯片1的中央处，与将I/O接口18设置在I/O接口18的端部中的情况相比，可以更加容易低通过硅通孔将逻辑芯片1连接至设置在逻辑芯片1上方和下方的芯片，即使在这些芯片的尺寸为小的情况下。温度传感器16检测对应的逻辑电路的温度。例如，作为其中一个温度传感器16的温度传感器I检测CPU_0的温度。温度传感器II检测CPU_1的温度。温度触感器III检测GPU的温度。应注意，一个温度触感器可以检测两个或更多个逻辑电路的温度。例如，当CPU_0和CPU_1设置为更加靠近彼此时，设置在它们之间的温度传感器I可以用于CPU_0和CPU_1两者。对于DRAM芯片2，每个芯片(单片(slice))包括多个存储器通道14、I/O接口15和多个温度传感器13。在DRAM芯片2和3中的每一个中，设置了四个存储器通道5(通道A至D)。如稍后描述的，存储器通道中的每一个包括存储器单元阵列、和用于控制存储器单元阵列的各种控制电路。I/O接口15设置在芯片的中央处。I/O接口15用作与设置在该DRAM芯片上方和下方的芯片连接的物理连接部，并且用于与其他芯片通信。在图1中示出的硅通孔被包括在该I/O接口15中。温度传感器13设置在I/O接口15的内部或者外部。
图11是示出了逻辑芯片的温度传感器设置在逻辑电路的高温部分与DRAM芯片的存储器通道彼此重叠的位置中的示例的示意图。逻辑电路、温度传感器和存储器通道与在图3中示出的逻辑电路、温度传感器和存储器通道相同。存储器通道14(通道A至D)和I/O接口15设置在DRAM芯片2中。在逻辑芯片1中，设置有CPU_0、CPU_1和GPU作为逻辑电路17。进一步地，由逻辑电路中的每一个的操作导致的热量传播到其外围区域。温度传感器I(温度传感器16)设置在逻辑芯片1中如下位置(高温部分)中：在该位置处温度由于CPU_0生成的热量而上升，并且存储器通道在其处位于该温度传感器正上方或者正下方。这样，温度传感器I(温度传感器16)用于对存储器通道A执行刷新控制。温度传感器II和III也按照与上述温度传感器I的方式相似的方式设置，并且用于分别对存储器通道B和D执行刷新控制。应注意，刷新指用于保持存储的数据的操作。具体地，刷新指从存储器单元读出数据并且再将读出的数据写回到相同的存储器单元中的操作。在动态型存储器单元中，累积在存储数据的电容器中的电荷由于热或者泄漏电流而随着时间减少。因此，有必要按照规则的时间间隔来执行读出数据并且再次写入数据的刷新操作。刷新周期指这些规则间隔。
进一步地，温度传感器可以设置在CPU_0与CPU_1的高温部分彼此重叠的区域中。在这种情况下，存储器通道A和存储器通道B位于温度传感器正上方或者正下方。在逻辑芯片的每个温度传感器与DRAM芯片的每个存储器通道之间的关联，包括上述情况，由开关44(图6)(稍后描述)实现。
图5是按照更加详细的方式示出了逻辑芯片1和DRAM芯片2的配置的电路配置图。逻辑芯片1包括多个逻辑电路17(例如，CPU_0、CPU_1和GPU)、用于这些逻辑电路的温度管理系统20、存储器控制器22和功率控制单元21。温度管理系统20包括，如上所阐释的，设置为对应于相应逻辑电路的多个温度传感器16、以及处理来自温度传感器16的输出值的温度传感器控制器19。功率控制单元21通过将逻辑电路中的每一个的模式为改变为下电(power-down)模式或者通过使用相似的方法，来控制该逻辑电路的功耗。存储器控制器22接收来自CPU(CPU_0或者CPU_1)的信息，并且控制其访问DRAM芯片2。存储器控制器22包括刷新周期确定电路23、刷新周期存储寄存器24、调度器25、总线控制器26、命令总线27和数据总线28。针对并且对应于存储器通道A、B、C和D中的每一个，设置一组刷新周期确定电路、刷新周期存储寄存器、调度器、总线控制器、命令总线和数据总线。
DRAM芯片2包括存储器通道14、温度传感器13和温度传感器控制器29。存储器通道14中的每一个包括存储器单元阵列38，每个存储器单元阵列38包括存储器单元、行解码器(未示出)、列解码器(未示出)、感测放大器(未示出)、行缓冲器34、列缓冲器36、数据总线37、状态寄存器30、自刷新控制器31、控制电路32和逻辑门33。行缓冲器包括刷新计数器35。将数据写入存储器单元或者从存储器单元读出数据如下执行：从存储器控制器22发出写入或者读出命令；并且通过控制电路32指定低位地址。应注意，刷新计数器35可以设置在行缓冲器34外部。存在四个存储器通道，即，存储器通道A、B、C和D。在图中，存储器通道A作为代表性存储器通道示出，并且用附图标记14表示。存储器通道B、C和D中的每一个具有与存储器通道A的配置相似的配置。进一步地，温度传感器13是选自在图3中示出的温度传感器X至Z的温度传感器，并且在图6中作为代表性温度传感器示出。
在图5中，刷新周期确定电路23基于从温度传感器控制器19接收的温度信息、和从DRAM芯片2接收的温度信息，来确定用于存储器通道的刷新周期。刷新周期按照如下方式来确定：温度信息所表示的温度越高，刷新周期就越短。稍后描述刷新周期改变流程的细节。当确定新的刷新周期时，将确定的刷新周期存储在刷新周期存储寄存器24中并且发送至调度器25。当确定了刷新周期时，调度器25控制定时，在该定时处根据确定的刷新周期将刷新命令发送至DRAM芯片。刷新命令通过总线控制器和命令总线发送至DRAM芯片。应注意，命令总线27连接至DRAM芯片的端子，诸如，RAS(行地址选通)、CAS(列地址选通)、WE(写入使能)、CK(时钟)、CKE(时钟使能)、CS(芯片选择)和Add(地址输入)。进一步地，数据总线28连接至DRAM芯片的其他端子，诸如，DQ(数据输入/输出)、DQS(数据选通)和DM(输入数据屏蔽)。在宽I/O的JEDEC标准下规定了DRAM芯片的这些端子的规格。利用上述配置，当逻辑芯片的温度传感器检测到高温度时，可以控制对应存储器通道的刷新操作，由此可以充分地防止DRAM芯片的功能恶化，并且可以减少DRAM芯片的功耗。进一步地，通过在DRAM芯片中以及在逻辑芯片中设置温度传感器，可以基于DRAM芯片的温度而执行刷新控制，由此可以更进一步地防止DRAM芯片的功能恶化，并且可以更进一步地减少DRAM芯片的功耗。
图6是示出了温度传感器控制器19的内部配置的示例的电路配置图。温度传感器控制器19包括保存温度阈值的阈值寄存器41、将在阈值寄存器中的值与输入的温度信息进行比较的比较器42、对温度信息进行粗粒可视化(coarsely-visualize)(转换)的电路43、开关44、存储用于开关的控制信息的寄存器45、和最大温度差计算电路46。存在多个组，每个组由阈值寄存器41、比较器42和粗粒化(coarse-graining)电路43组成。进一步地，这些组中的每一个组对应于CPU_0、CPU_1和GPU中的相应一个。
逻辑芯片1的温度传感器16中的每一个测量设置有温度传感器的区域的温度(模拟值)，将测量到的模拟温度值转换为数字值，并且将该数字值作为温度信息输出至温度传感器控制器19。温度传感器控制器19通过使用粗粒化电路43，而将输入的温度信息缩小为具有刷新周期确定和最大温度差计算所需的最小位数的信号，并且然后将获得的具有最小位数的信号输出至存储器控制器22。粗粒化电路43设置为将硬件简化，并且不是不可缺少的部件。应注意，DRAM芯片的状态寄存器(稍后描述)也包括用于简化温度信息的粗粒化电路。
通过开关44将逻辑电路中的每一个的(粗粒可视化的)温度信息与刷新周期确定电路23中的相应的一个相关联。与在图11中示出的示例相似，由于需要将温度传感器I与存储器通道A相关联，所以开关选择对应于存储器通道A的刷新周期确定电路。寄存器45保存用于指定应该与一个温度传感器相关联的一个或多个存储器通道的值。因此，对于来自一个温度传感器的温度信息，可以任意地从对应于存储器通道A、B、C和D的四个刷新周期确定电路之中，选择对应于一个或多个必要存储器通道的刷新周期确定电路。这样，可以按照一对多的方式，而将逻辑芯片的温度传感器与DRAM芯片的存储器通道相关联。因此，即使当在DRAM芯片中的存储器通道的位置针对不同的DRAM芯片有所不同时，逻辑芯片的温度传感器也可以设置在对应于这些存储器通道的位置中。寄存器45可以例如从CPU_0被访问，并且保持CPU_0在初始化进程中指定一个或多个存储器通道所使用的值。应注意，开关并不一定需要由寄存器控制。即，开关可以由熔丝(fuse)控制。
至此，已经阐释了对应于逻辑电路CPU_0的温度传感器I。基于温度信息而分别对对应于CPU_1和GPU的温度传感器II和III中的每一个进行的控制，也按照与用于CPU_0的方式相似的方式来执行。接通或者关断开关，从而使温度传感器II和III分别对应于存储器通道B和D。进一步地，当提前确定了应该将温度传感器与哪些存储器通道相关联时，开关是没有必要的。即，温度传感器控制器19可以配置为使得针对其对应的存储器通道，向刷新周期确定单元提供每个温度传感器的温度信息，而不使用开关。
温度传感器控制器19可以基于逻辑电路中的每一个的温度信息，而将该逻辑电路的模式改变为下电模式。
作为代表性示例，下文阐释了基于温度信息对对应于逻辑电路CPU_0的温度传感器I的控制。保存在阈值寄存器41中的温度信息表示：例如，高得足以对逻辑电路的操作具有不良影响的值(例如，高于或等于105℃)。比较器42将从温度传感器I接收的温度信息与保存在阈值寄存器中的温度信息进行比较，并且将比较结果提供至中断控制器(未示出)。当从温度传感器I提供的温度信息高于保存在阈值寄存器中的温度信息时，中断控制器向位于温度传感器I附近的逻辑电路CPU_0输出中断信号。在接收到中断信号之时，逻辑电路CPU_0访问功率控制单元21，并且功率控制单元21将逻辑电路CPU_0的模式改变为低功耗模式。应注意，中断控制器可以直接访问功率控制单元，而非通过CPU_0访问功率控制单元。低功耗模式的示例包括时钟控制和功率截止。在时钟控制中，通过功率控制单元和时钟控制装置(包括振荡器)将每个逻辑电路的时钟频率调节为更低值或者0。一个或多个寄存器可以用于选择频率和/或逻辑电路。进一步地，在功率截止中，可以相继切断每个逻辑电路的电源，或者在有来自功率控制单元的指令的情况下，可以同时切断所有逻辑电路的电源。温度管理系统可以防止逻辑电路具有高温度，并且从而防止逻辑电路发生故障。
图7示出了用于DRAM芯片的各种刷新模式和在这些刷新模式之间的转换关系。应注意，在以下阐释中，“CPU”指CPU_0或者CPU_1。作为DRAM芯片的刷新模式，存在自动刷新(auto-refresh)模式(下文称为“AR模式”)、自刷新(self-refresh)模式(下文称为“SR模式”)和伪刷新(pseudo-refresh)模式(下文称为”PSR模式”)。在AR模式中，DRAM芯片接收直接来自CPU的指令，并且从而在监测逻辑电路和DRAM芯片的温度的同时执行刷新操作。在SR模式中，DRAM芯片主动地(voluntarily)在监测其自己的温度传感器13的值的同时执行刷新操作。在PSR模式中，DRAM芯片不接收直接来自CPU的指令，但是却在监测逻辑电路和DRAM芯片的温度的同时执行刷新操作。应注意，当DRAM芯片处于上述三种模式中的SR模式中时，最小化了DRAM芯片的功耗。
进一步地，在AR模式和PSR模式中，可以针对每个存储器通道执行刷新操作，并且可以针对每个存储器通道限定刷新周期。在SR模式中，虽然可以针对每个通道执行刷新操作，但是仅仅可以针对每个DRAM芯片限定刷新周期。进一步地，在AR模式中，在针对存储器通道执行刷新操作的同时，可以从该存储器通道读出数据或者向该存储器通道写入数据。与之形成对照的是，在SR模式和PSR模式中，在针对存储器通道执行刷新操作的同时，不可以从该存储器通道读出数据或者向该存储器通道写入数据。
在这三种模式之间实现转换的条件如下：
条件1：AR模式->SR模式：根据CPU的指令任意地执行；
条件2：SR模式->PSR模式：根据在图8(稍后描述)中示出的流程图执行；
条件3：SR模式->AR模式：根据CPU的指令任意地执行；
条件4：PSR模式->SR模式：根据在图9中示出的流程图(稍后描述)执行；以及
条件5：PSR模式->AR模式：根据CPU的指令任意地执行。
虽然可以通过SR模式将模式从AR模式改变为PSR模式，但是不可以直接将其从AR模式改变为PSR模式。进一步地，当CPU需要使DRAM芯片进入低功耗状态时，可以在条件1下改变模式。当CPU需要从存储器通道读出信息或者需要向存储器通道写入信息时，可以在条件3或者5下改变模式。
下文将详细阐释刷新模式中的每一个。
(a)SR模式
通过CPU(例如，CPU_0)将SR模式设置为DRAM芯片的初始模式。当设置SR模式时，将自刷新使能信号从控制电路32输出至自刷新控制器31。然后，温度传感器13读出DRAM芯片的温度，并且温度传感器控制器29基于该温度确定刷新周期。应注意，该刷新周期也根据在偏移寄存器(稍后描述)中的值而改变。自刷新控制器31基于确定的刷新周期，通过逻辑门33向设置在行缓冲器34中的刷新计数器35输出刷新命令。刷新计数器35在每次刷新计数器35接收到刷新命令的时候，使其自己的值递增。这样，对对应于相同行地址的存储器单元执行刷新操作。逻辑门的功能稍后描述。
应注意，由温度传感器控制器29确定的刷新周期的信息也被发送至状态寄存器30，并且被保存在状态寄存器30中。
图8示出了从SR模式到PSR模式的转换的流程图。在步骤S1中，当设置了SR模式时，设置在存储器控制器22中的调度器25将设置在状态寄存器30中的偏移寄存器设置为0。偏移寄存器稍后描述。
在步骤S2中，在SR模式下，也通过设置在逻辑芯片1中的每个温度传感器16来检测温度。进一步地，通过设置在温度传感器控制器19中的最大温差计算电路46，来计算在多个检测到的温度之间的最大温差。最大温差计算电路46的细节稍后描述。
在步骤S3、S4和S5中，当在步骤S2中计算得到的最大温差小于5℃时，当已经将偏移寄存器设置为0时，维持偏移寄存器不变，而当已经将偏移寄存器设置为1时，将偏移寄存器更新到0。然后，该进程回到步骤S2。
在步骤S6、S7和S8中，当在步骤S2中计算得到的最大温差不小于5℃并且不大于15℃时，当已经将偏移寄存器设置为1时，维持偏移寄存器不变，而当已经将偏移寄存器设置为0时，将偏移寄存器更新到1。然后，该进程回到步骤S2。
在步骤S9中，当在步骤S2中计算得到的最大温差大于15℃时，禁止转换到SR模式。
在步骤S10中，当模式为SR模式时，将模式改变为PSR模式。另一方面，当模式不为SR模式(为AR模式)时，维持AR模式。然后，该进程回到步骤S2。
当将偏移寄存器从0更新到1时，校正(即，改变)由温度传感器控制器29设置的刷新周期。例如，当由温度传感器控制器29设置的刷新周期为70μs并且在逻辑芯片中的温度差不小于5℃并且不大于15℃时，在更新偏移寄存器之后，将刷新周期改变为80μs。通过更新偏移寄存器，即使在SR模式中，DRAM芯片也可以获得逻辑芯片的温度信息。因此，通过根据在偏移寄存器中的值来校正(即，改变)由温度传感器控制器29设置的刷新周期，可以在更佳的刷新周期中执行刷新操作。应注意，调度器包括内部复制寄存器，在该内部复制寄存器中偏移寄存器的值被复制，以便检查偏移寄存器的状态。因此，每当更新DRAM芯片的偏移寄存器时，便更新复制寄存器。
(2)AR模式
通过CPU(例如，CPU_0)将AR模式设置为DRAM芯片的初始模式。图2示出了当设置了AR模式时，用于确定刷新周期的流程图。
在步骤S17和S18中，当设置了AR模式时，温度传感器控制器29将由温度传感器13读出的DRAM芯片的温度信息TM存储到在DRAM芯片侧的状态寄存器30中。同时，在逻辑芯片侧，将温度传感器16读出的逻辑芯片的温度信息TL发送至温度传感器控制器19，如上面描述的。
在步骤S19和S20中，当温度信息TL等于或者高于105℃时，将逻辑芯片设置为上述下电模式。应注意，在此时，可以通过例如关断从命令总线输出的时钟使能信号，来使对应于高温逻辑电路所在位置的存储器通道下电。通过仅仅使对应的存储器通道下电，与使所有存储器通道下电的情况相比，可以防止DRAM芯片的性能明显恶化。
在步骤S21、S22和S23中，将存储在状态寄存器30中的温度信息TM和由温度传感器控制器19得到的温度信息TL(低于105℃)发送至刷新周期确定电路23。在刷新周期确定电路中，将来自温度信息TL的值与温度信息TM的值进行比较。然后，当温度信息TL等于或者高于温度信息TM(TL≥TM)时，基于来自温度信息TL的值来设置刷新周期。当温度信息TL低于温度信息TM(TL<TM)时，基于来自温度信息TM的值来设置刷新周期。对于温度信息TL和TM中的任何一个，温度越高，越需要将刷新周期设置为更小的值。例如，当温度为80℃时，将刷新周期设置为10μs。进一步地，当温度为90℃时，将刷新周期设置为5μs。在设置刷新周期后的几微秒之后，该进程回到步骤S18。应注意，通过DRAM芯片的DQ、DQS和DQM端子中的任何一个，来执行将来自状态寄存器30的温度信息发送至刷新周期确定电路23。
将确定的刷新周期存储在刷新周期存储寄存器中，并且发送至调度器。当确定了刷新周期时，调度器控制根据确定的刷新周期来执行刷新操作的定时，并且通过总线控制器向命令总线发送刷新命令。将刷新命令从命令总线发送至设置在DRAM芯片中的控制电路，并且然后，通过逻辑门33发送至设置在行缓冲器34中的刷新计数器35。导致刷新操作的后续进程流，与用于上述SR模式的进程流相似。在图5中，逻辑门33为异或门。然而，逻辑门33不限于异或门，并且可以是能够防止同时执行SR模式和AR模式的任何控制装置。
应注意，即使在AR模式中，也要执行在图8中示出的流程图。与初始设置SR模式的情况的不同之处仅在于步骤S11。即，当最大温差大于15℃时，维持AR模式，而不是改变为PSR模式。
(3)PSR模式
如上面描述的，当DRAM芯片处于SR模式时，当在逻辑芯片中的最大温度差触发了模式改变时，设置PSR模式。在PSR模式中改变刷新周期，与在AR模式中改变刷新周期(图2)相似。
图9是用于在从SR模式改变到PSR模式之后再度将模式改变为SR模式的流程图。如步骤S13、S14和S15所示，即使当将模式设置为PSR模式时，也继续执行在逻辑芯片中的最大温差计算。然后，当最大温差变为小于或等于15℃时，使模式返回到SR模式，并且同时，将0设置到上述偏移寄存器。在使模式返回到SR模式之后，从在图8中的步骤S1再次执行该进程。当温差变得更小时，可以通过使模式返回到SR模式，来进一步减少DRAM芯片的功耗。
图10示出了设置在温度传感器控制器19中的最大温差计算电路46的配置。当提供了所有的粗粒可视化温度信息时，通过开关47选择其中两条信息，并且通过差值计算电路48计算在这两个温度之间的温度差。将计算得到的差值信息存储在寄存器47中。这样，选择了在多条输入温度信息之间的所有可能的组合，并且获得了在它们之间的差值，并且将该差值存储在相应的寄存器中。通过开关50选择存储在相应寄存器中的多条差值信息中的两条，并且通过比较电路51将所选的差值彼此进行比较。这样，将最大差值的信息发送至调度器25。通过使用控制信号(计数器)52来执行对开关47和50的控制以及对存储有差值数据的寄存器的控制。应注意，虽然在图10中示出了三个寄存器49，但是寄存器的数量当然根据温度传感器的数量而改变。
上述配置相似地适用于存储器通道B、C和D中的每一个。
本发明涉及多个半导体芯片彼此耦合的半导体器件。当多个芯片上下堆叠时，具体地，本发明的优越性不仅体现在针对热量采取的对策，还体现在减小半导体器件的尺寸。因此，本发明常常可以用于移动电子设备/系统，诸如，智能手机、平板计算机和其他各种可穿戴装置。
以下是上述实施例的代表性特征。
上述实施例的一个方面涉及一种半导体器件，包括：第一半导体芯片(存储器芯片)，在该第一半导体芯片中设置有存储器电路(DRAM电路)，该存储器电路包括多个存储器区域(多个存储器通道)，这些存储器区域中的每一个包括存储器单元；以及第二半导体芯片(逻辑芯片)，多个温度传感器设置在第二半导体芯片中的彼此不同的位置中，这些温度传感器中的每一个测量温度。第二半导体芯片包括：存储器控制器，基于从多个温度传感器中的相应的一个温度传感器输出的输出结果，控制多个存储器区域中的每一个。这样，基于对应温度传感器的测量结果来执行存储器区域的控制，由此可以降低(或者防止)由于高温度导致的存储器电路的功能恶化。
根据另一方面，连接至在其中形成有存储器电路(DRAM电路)的另一半导体芯片的半导体器件(半导体芯片)包括：温度传感器，测量温度；以及控制器，基于温度传感器的输出结果和从存储器电路接收的温度信息来控制位于存储器电路中的存储器区域(存储器通道)。由于不仅基于半导体器件本身的温度信息而且还基于在其中设置有存储器电路的半导体芯片的温度信息来执行对存储器区域的控制，所以更加恰当地执行了对存储器区域的控制，由此可以降低(或者防止)由于高温度导致的存储器电路的功能恶化。
根据另一方面，包括执行期望操作的逻辑电路(CPU)的半导体器件(例如，逻辑芯片)包括：温度传感器，测量温度；功率控制器，基于来自温度传感器的输出结果来控制逻辑电路的功耗；以及存储器控制器，基于从温度传感器输出的输出结果来控制存储器电路的存储器区域(存储器通道)。这样，通过使用测量温度的温度传感器以便在半导体芯片具有高温度时通过使半导体芯片下电来减少功耗，可以恰当地控制存储器电路的存储器区域。
第二实施例
图4示出了根据本发明的第二实施例的半导体器件的截面图的示例。半导体器件进一步包括半导体芯片9。半导体芯片9由硅衬底形成，并且通过其自己的凸点电极电连接至半导体芯片1。应注意，半导体芯片9是与半导体芯片1相似的逻辑芯片，并且半导体芯片9在下文中称为“逻辑芯片9”。应注意，在图4中，仅仅在半导体芯片1和2中设置硅通孔。然而，也可以在三个或更多个半导体芯片中设置硅通孔。在任何一种情况下，在半导体芯片1和2之间的距离为约50μm，并且在半导体芯片2和9之间的距离为约50μm至1mm。其他特征与在图1中示出的半导体器件的特征相似。
图12示出了在彼此相邻的逻辑芯片9和DRAM芯片2中的温度传感器的布置的示例。逻辑芯片9和DRAM芯片2设置为使得它们在平面图中不彼此重叠。逻辑芯片9的配置与在图3和图5中示出的逻辑芯片1的配置相似。进一步地，DRAM芯片2的配置与在图3和图5中示出的逻辑芯片2的配置相似。温度传感器53设置在高温部分10附近，该高温部分10具有由于逻辑芯片9生成的热量而导致的高温度，并且温度传感器54设置在DRAM芯片中。在这种情况下，在高温部分10与DRAM芯片2的存储器通道之间的距离长于在第一实施例中示出的情况中的距离，在该第一实施例中，逻辑芯片与DRAM芯片上下堆叠。
图13示出了在图12中示出的温度传感器布置的情况下温度的上升情况。由逻辑芯片生成的热量随着时间增加，并且首先由温度传感器53检测到。进一步地，大约在温度传感器53检测到的温度值超过固定阈值温度TTHL9的时间处，热量终于开始被温度传感器54检测到。固定温度阈值是，例如，存储在存储器通道中的数据可能会损坏的温度。通过位于高温部分的温度传感器53来检测热量、并且从而在温度传感器54检测到热量之前改变刷新周期，可以防止数据损坏。应注意，可以想到采用以下方法：提前将温度阈值设置为更低值，并且在温度传感器54检测到热量时执行对存储器通道的控制。然而，在这种方法中，频繁地改变刷新周期，由此导致了半导体芯片的功耗增加的问题。在本实施例中，可以将温度阈值设置为更高值，由此可以防止不必要的刷新操作并且从而减少半导体芯片的功耗。
第三实施例
图14示出了在根据本发明的第二实施例的半导体器件中的热量从逻辑芯片转移到DRAM芯片的状态，并且还示出了温度传感器布置的另一示例。逻辑芯片1和DRAM芯片2上下堆叠。每个芯片的配置与在第一实施例中的芯片的配置相似。当逻辑芯片1具有高温度时，热量首先传播到在DRAM芯片2中的对应于在逻辑芯片1中的高温部分55的位置56。应注意，DRAM芯片2位于逻辑芯片1上方/下方。因此，为了恰当地保护DRAM芯片，期望将温度传感器57设置在逻辑芯片的高温部分55中或者附近。进一步地，温度传感器58设置在DRAM芯片2中，并且辅助温度传感器59设置在逻辑芯片1中的位于温度传感器58正上方/正下方的位置中。温度传感器控制器(在图14中未示出)从由温度传感器58和辅助温度传感器59检测到的温度获得温度差δT。然后，温度传感器控制器将该温度差δT加到由温度传感器57检测到的温度上，或者从由温度传感器57检测到的温度减去该温度差δT。这样，可以比从半导体芯片1的温度传感器57的温度值更加准确地获得在DRAM芯片2中的高温部分56的温度，由此可以准确地执行与在第一实施例中执行的控制一样的控制。
上文已经基于实施例按照具体的方式对由发明人进行的本发明进行了阐释。然而，本发明不限于上述实施例，并且不言而喻的，在不脱离本发明的精神和范围的情况下，可以进行各种修改。
例如，根据上述实施例的半导体器件可以具有在其中半导体衬底、半导体层、扩散层(扩散区域)等的导电类型(p型或者n型)可以相反的配置。因此，当将n型和p型中的一种定义为第一导电类型并且将另一种定义为第二导电类型时，第一导电类型和第二导电类型可以分别是p型和n型。可替代地，第一导电类型和第二导电类型可以分别是n型和p型。
若期望，本领域中的普遍技术人员可以将第一实施例和第二实施例组合在一起。
虽然已经借由多个实施例对本发明进行了描述，但是本领域的技术人员要认识到，在随附权利要求书的精神和范围内，可以用多种修改例来实践本发明，并且本发明不限于上面所描述的示例。
进一步地，权利要求书的范围不受上面所描述的实施例的限制。
而且，要注意，申请人意欲涵盖所有权利要求要素的等同物，即使在后续的申请和审查期间被修改亦是如此。

Claims (17)

1.一种半导体器件，包括：
第一半导体芯片；以及
第二半导体芯片，耦合至所述第一半导体芯片，其中
所述第一半导体芯片包括存储器电路，所述存储器电路包括多个存储器区域，所述存储器区域中的每一个存储器区域包括存储器单元，并且
所述第二半导体芯片包括：
多个温度传感器，在所述第二半导体芯片中设置彼此不同的位置中，所述多个温度传感器中的每一个温度传感器配置为测量温度；以及
存储器控制器，基于从所述多个温度传感器中的相应的一个温度传感器输出的输出结果，而控制所述第一半导体芯片的所述存储器电路的所述多个存储器区域中的每一个存储器区域。
2.根据权利要求1所述的半导体器件，其中
所述存储器控制器向所述第一半导体芯片发送指令，所述指令用于指示：基于所述多个温度传感器中的相应的一个温度传感器的输出结果，来刷新所述多个存储器区域中的每一个存储器区域。
3.根据权利要求1所述的半导体器件，其中
所述存储器控制器基于所述多个温度传感器中的相应的一个温度传感器的输出结果，来确定刷新周期，所述多个存储器区域中的相应的一个存储器区域在确定的所述刷新周期中被刷新。
4.根据权利要求1所述的半导体器件，其中
所述第一半导体芯片和所述第二半导体芯片通过硅贯通电极而彼此耦合。
5.根据权利要求1所述的半导体器件，进一步包括布线线路，其中
所述第一半导体芯片和所述第二半导体芯片被布置为使得它们在平面图中不彼此重叠；并且
所述半导体器件进一步包括布线衬底，在所述布线衬底上，所述第一半导体芯片和所述第二半导体芯片通过所述布线线路而彼此耦合。
6.根据权利要求1所述的半导体器件，其中
所述第一半导体芯片和所述第二半导体芯片按照它们的主表面彼此相对的方式布置，从而使得：针对所述多个温度传感器中的每一个温度传感器，所述多个存储器区域中的每一个存储器区域在与所述第一半导体芯片的所述主表面垂直的方向上，定位在与所述温度传感器对准的位置中。
7.根据权利要求1所述的半导体器件，其中
所述多个温度传感器中的每一个温度传感器包括：开关电路，将所述温度传感器与所述多个存储器区域中的至少一个存储器区域相关联。
8.根据权利要求1所述的半导体器件，其中
形成所述存储器控制器的晶体管中的至少一个晶体管的栅极长度比形成所述存储器单元的晶体管中的至少一个晶体管的栅极长度更长。
9.根据权利要求1所述的半导体器件，其中
形成所述存储器控制器的晶体管中的至少一个晶体管的栅极长度比形成所述存储器单元的晶体管中的至少一个晶体管的栅极长度更短。
10.一种半导体器件，设置在第一半导体衬底上，所述半导体器件耦合至设置在与所述第一半导体衬底不同的第二半导体衬底上的存储器电路，所述半导体器件包括：
逻辑电路，执行期望的操作；
温度传感器，测量温度；以及
存储器控制器，基于所述温度传感器的输出结果、以及从所述存储器电路接收的温度信息，来控制位于所述存储器电路中的存储器区域。
11.根据权利要求10所述的半导体器件，其中
所述存储器控制器包括：
寄存器，保存有表示了用于所述存储器区域的刷新周期的值；
刷新周期确定电路，将所述温度传感器的输出结果的值与从所述存储器电路接收的所述温度信息的值进行比较，并且当所述输出结果的值大于所述温度信息的值时，向所述寄存器设置第一值，而当所述输出结果的值小于所述温度信息的值时，向所述寄存器设置第二值；以及
调度器，向所述存储器电路发送指令，所述指令用于指示：在由保存在所述寄存器中的值指定的所述刷新周期中，刷新所述存储器区域。
12.根据权利要求10所述的半导体器件，其中
所述温度传感器包括第一温度传感器和第二温度传感器，并且
所述半导体器件进一步包括：
计算来自所述第一温度传感器的输出值与来自所述第二温度传感器的输出值之差的电路；
输出所述计算的结果的最大值的电路；以及
寄存器，存储用于基于所述最大值来校正所述刷新周期的信息。
13.根据权利要求12所述的半导体器件，进一步包括：刷新模式设置电路，基于所述最大值，来设置针对所述存储器区域的刷新模式。
14.根据权利要求13所述的半导体器件，其中
在设置为第一刷新模式的情况下，当所述最大值小于或等于第一阈值时，所述刷新模式设置电路维持所述第一刷新模式，而当所述最大值大于所述第一阈值时，所述刷新模式设置电路将所述刷新模式从所述第一刷新模式改变为第二刷新模式。
15.根据权利要求13所述的半导体器件，其中
在设置为第一刷新模式的情况下，当所述最大值小于或等于第一阈值时，所述刷新模式设置电路将所述刷新模式从所述第一刷新模式改变为第二刷新模式。
16.根据权利要求10所述的半导体器件，其中
由所述温度传感器的输出结果以及从所述存储器电路接收的所述温度信息，来计算温度差，并且将所述温度差与所述温度传感器的输出结果相加、或者从所述温度传感器的输出结果减去所述温度差。
17.一种半导体器件，包括：
逻辑电路，执行期望的操作；
温度传感器，测量温度；
功率控制器，基于来自所述温度传感器的输出结果，来控制所述逻辑电路的功耗；以及
存储器控制器，基于来自所述温度传感器的输出结果，来控制存储器区域。
CN201510531518.2A 2014-08-27 2015-08-26 半导体器件 Pending CN105390481A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-173067 2014-08-27
JP2014173067A JP6425462B2 (ja) 2014-08-27 2014-08-27 半導体装置

Publications (1)

Publication Number Publication Date
CN105390481A true CN105390481A (zh) 2016-03-09

Family

ID=55403235

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510531518.2A Pending CN105390481A (zh) 2014-08-27 2015-08-26 半导体器件

Country Status (3)

Country Link
US (1) US10199085B2 (zh)
JP (1) JP6425462B2 (zh)
CN (1) CN105390481A (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106683696A (zh) * 2015-11-10 2017-05-17 爱思开海力士有限公司 半导体器件
CN107958677A (zh) * 2016-10-14 2018-04-24 桑迪士克科技有限责任公司 具有智能温度感测和局部限制的非易失性存储器
CN108665921A (zh) * 2017-03-27 2018-10-16 三星电子株式会社 半导体器件
CN109947006A (zh) * 2017-12-21 2019-06-28 爱思开海力士有限公司 电力门控控制电路
CN110543280A (zh) * 2018-05-29 2019-12-06 马维尔国际贸易有限公司 基于温度的存储器管理的装置和方法
TWI691958B (zh) * 2017-08-02 2020-04-21 美商高通公司 用於節省記憶體刷新功率的部分刷新技術
CN112863568A (zh) * 2019-11-26 2021-05-28 南亚科技股份有限公司 存储器装置以及其刷新方法
WO2022000926A1 (zh) * 2020-06-30 2022-01-06 长鑫存储技术有限公司 半导体装置
US20220307908A1 (en) * 2020-06-30 2022-09-29 Changxin Memory Technologies, Inc. Semiconductor device

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5820001B2 (ja) * 2014-02-24 2015-11-24 ファナック株式会社 Ｃｐｕの異常検出機能を備えた制御装置
KR102561346B1 (ko) * 2016-08-23 2023-07-31 에스케이하이닉스 주식회사 반도체장치
JP6756965B2 (ja) 2016-12-09 2020-09-16 富士通株式会社 半導体装置及び半導体装置の制御方法
JP6761179B2 (ja) * 2016-12-14 2020-09-23 富士通株式会社 半導体装置及び半導体装置の制御方法
US9857978B1 (en) * 2017-03-09 2018-01-02 Toshiba Memory Corporation Optimization of memory refresh rates using estimation of die temperature
KR20180130872A (ko) * 2017-05-30 2018-12-10 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
KR102443555B1 (ko) * 2018-04-16 2022-09-16 에스케이하이닉스 주식회사 반도체 메모리 장치
US10497423B1 (en) * 2018-05-14 2019-12-03 Nanya Technology Corporation Frequency-adjusting circuit, electronic memory, and method for determining a refresh frequency for a plurality of dram chips
US10748874B2 (en) * 2018-10-24 2020-08-18 Micron Technology, Inc. Power and temperature management for functional blocks implemented by a 3D stacked integrated circuit
KR20200065762A (ko) * 2018-11-30 2020-06-09 에스케이하이닉스 주식회사 메모리 시스템
US10978136B2 (en) * 2019-07-18 2021-04-13 Apple Inc. Dynamic refresh rate control
EP3961633A4 (en) * 2020-06-30 2022-08-17 Changxin Memory Technologies, Inc. SEMICONDUCTOR DEVICE
KR20220062756A (ko) * 2020-11-09 2022-05-17 삼성전자주식회사 메모리 장치, 스토리지 모듈, 호스트 및 이들의 동작 방법
US20220198022A1 (en) * 2020-12-23 2022-06-23 Intel Corporation Secure device power-up apparatus and method
US11721381B2 (en) * 2021-08-03 2023-08-08 Micron Technology, Inc. Performing refresh operations of a memory device according to a dynamic refresh frequency
KR20230043525A (ko) * 2021-09-24 2023-03-31 에스케이하이닉스 주식회사 반도체 시스템 및 반도체 시스템의 동작 방법
CN113936733A (zh) * 2021-10-15 2022-01-14 西安紫光国芯半导体有限公司 三维集成电路晶圆的测试方法、测试装置和三维集成电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060242447A1 (en) * 2005-03-23 2006-10-26 Sivakumar Radhakrishnan On-die temperature monitoring in semiconductor devices to limit activity overload
CN103460382A (zh) * 2011-03-31 2013-12-18 英特尔公司 感生热梯度
US20140140156A1 (en) * 2011-12-23 2014-05-22 Kenneth Shoemaker Memory operations using system thermal sensor data

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7214910B2 (en) * 2004-07-06 2007-05-08 International Business Machines Corporation On-chip power supply regulator and temperature control system
US7594132B2 (en) * 2005-05-18 2009-09-22 Lg Electronics Inc. Computer system with power-saving capability and method for implementing power-saving mode in computer system
KR100725458B1 (ko) * 2005-12-23 2007-06-07 삼성전자주식회사 온도 보상 셀프 리프레시 신호를 공유하는 멀티 칩 패키지
JP2007220233A (ja) 2006-02-17 2007-08-30 Fujitsu Ltd 半導体記憶装置、半導体装置及び電子装置
JP2011170943A (ja) * 2010-02-22 2011-09-01 Sony Corp 記憶制御装置、記憶装置、記憶装置システム
KR101817156B1 (ko) * 2010-12-28 2018-01-10 삼성전자 주식회사 관통 전극을 갖는 적층 구조의 반도체 장치, 반도체 메모리 장치, 반도체 메모리 시스템 및 그 동작방법
JP2013101728A (ja) * 2011-11-07 2013-05-23 Elpida Memory Inc 半導体装置
US9006000B2 (en) * 2012-05-03 2015-04-14 Sandisk Technologies Inc. Tj temperature calibration, measurement and control of semiconductor devices
JP6101047B2 (ja) * 2012-11-07 2017-03-22 キヤノン株式会社 情報処理装置及びその制御方法、並びにプログラム
US9287196B2 (en) * 2012-12-28 2016-03-15 Intel Corporation Resonant clocking for three-dimensional stacked devices
US9342443B2 (en) * 2013-03-15 2016-05-17 Micron Technology, Inc. Systems and methods for memory system management based on thermal information of a memory system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060242447A1 (en) * 2005-03-23 2006-10-26 Sivakumar Radhakrishnan On-die temperature monitoring in semiconductor devices to limit activity overload
CN103460382A (zh) * 2011-03-31 2013-12-18 英特尔公司 感生热梯度
US20140140156A1 (en) * 2011-12-23 2014-05-22 Kenneth Shoemaker Memory operations using system thermal sensor data

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106683696B (zh) * 2015-11-10 2020-07-10 爱思开海力士有限公司 半导体器件
CN106683696A (zh) * 2015-11-10 2017-05-17 爱思开海力士有限公司 半导体器件
CN107958677B (zh) * 2016-10-14 2021-07-16 桑迪士克科技有限责任公司 具有智能温度感测和局部限制的非易失性存储器
CN107958677A (zh) * 2016-10-14 2018-04-24 桑迪士克科技有限责任公司 具有智能温度感测和局部限制的非易失性存储器
CN108665921A (zh) * 2017-03-27 2018-10-16 三星电子株式会社 半导体器件
CN108665921B (zh) * 2017-03-27 2022-04-26 三星电子株式会社 半导体器件
TWI691958B (zh) * 2017-08-02 2020-04-21 美商高通公司 用於節省記憶體刷新功率的部分刷新技術
US10726904B2 (en) 2017-08-02 2020-07-28 Qualcomm Incorporated Partial refresh technique to save memory refresh power
US11164618B2 (en) 2017-08-02 2021-11-02 Qualcomm Incorporated Partial refresh technique to save memory refresh power
US11631450B2 (en) 2017-08-02 2023-04-18 Qualcomm Incorporated Partial refresh technique to save memory refresh power
CN109947006A (zh) * 2017-12-21 2019-06-28 爱思开海力士有限公司 电力门控控制电路
CN110543280A (zh) * 2018-05-29 2019-12-06 马维尔国际贸易有限公司 基于温度的存储器管理的装置和方法
CN112863568A (zh) * 2019-11-26 2021-05-28 南亚科技股份有限公司 存储器装置以及其刷新方法
WO2022000926A1 (zh) * 2020-06-30 2022-01-06 长鑫存储技术有限公司 半导体装置
US20220307908A1 (en) * 2020-06-30 2022-09-29 Changxin Memory Technologies, Inc. Semiconductor device

Also Published As

Publication number Publication date
JP6425462B2 (ja) 2018-11-21
US20160064063A1 (en) 2016-03-03
US10199085B2 (en) 2019-02-05
JP2016048592A (ja) 2016-04-07

Similar Documents

Publication Publication Date Title
CN105390481A (zh) 半导体器件
CN108320764B (zh) 半导体设备、存储器模块及其操作方法
KR101242809B1 (ko) 온도 기반 ｄｒａｍ 리프레시
US20190161341A1 (en) Systems and methods for temperature sensor access in die stacks
US8174921B2 (en) Semiconductor memory device having shared temperature control circuit
US11581024B2 (en) Memory module with battery and electronic system having the memory module
KR101796116B1 (ko) 반도체 장치, 이를 포함하는 메모리 모듈, 메모리 시스템 및 그 동작방법
JP5000844B2 (ja) メモリのリフレッシュ周期を制御するメモリコントローラおよびリフレッシュ周期制御方法
US10990301B2 (en) Memory module capable of reducing power consumption and semiconductor system including the same
KR20030011257A (ko) 디램 재충전 타이밍 조절 장치, 시스템 및 방법
KR20160120630A (ko) 멀티칩 패키지에서 온도 편차를 이용하여 동작 제어하는 방법 및 장치
US11823728B2 (en) Dynamic refresh rate control
KR20140142091A (ko) 온도에 따라 완화된 타이밍 요건으로 사용되는 메모리 장치 및 이를 이용하는 메모리 콘트롤러
US11776612B2 (en) Memory with per die temperature-compensated refresh control
US9672891B2 (en) Memory device, memory module including the memory device, method of fabricating the memory module, and method of repairing the memory module
US6873509B2 (en) Use of an on-die temperature sensing scheme for thermal protection of DRAMS
CN111801736A (zh) 具有非均匀刷新的存储器设备
US7679984B2 (en) Configurable memory data path
KR20180099216A (ko) 전력 소모를 감소시킬 수 메모리 모듈 및 이를 포함하는 반도체 시스템

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160309

RJ01 Rejection of invention patent application after publication