KR20180099216A - 전력 소모를 감소시킬 수 메모리 모듈 및 이를 포함하는 반도체 시스템 - Google Patents

전력 소모를 감소시킬 수 메모리 모듈 및 이를 포함하는 반도체 시스템 Download PDF

Info

Publication number
KR20180099216A
KR20180099216A KR1020170026345A KR20170026345A KR20180099216A KR 20180099216 A KR20180099216 A KR 20180099216A KR 1020170026345 A KR1020170026345 A KR 1020170026345A KR 20170026345 A KR20170026345 A KR 20170026345A KR 20180099216 A KR20180099216 A KR 20180099216A
Authority
KR
South Korea
Prior art keywords
power supply
supply voltage
memory
voltage
level
Prior art date
Application number
KR1020170026345A
Other languages
English (en)
Inventor
김정현
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020170026345A priority Critical patent/KR20180099216A/ko
Priority to US15/884,693 priority patent/US10990301B2/en
Priority to CN201810163182.2A priority patent/CN108511012B/zh
Publication of KR20180099216A publication Critical patent/KR20180099216A/ko
Priority to US16/705,841 priority patent/US11449246B2/en
Priority to US17/216,292 priority patent/US20210216224A1/en
Priority to US17/888,283 priority patent/US20220391108A1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)

Abstract

메모리 모듈은 메모리 장치 및 전원 컨트롤러를 포함할 수 있다. 상기 메모리 장치는 제 1 메모리 전원전압 및 제 2 메모리 전원전압을 공급받아 동작할 수 있다. 상기 전원 컨트롤러는 상기 메모리 장치의 동작 상태 정보에 따라 제 1 전원전압 및 제 2 전원전압의 레벨을 변화시켜 상기 제 1 메모리 전원전압 및 상기 제 2 메모리 전원전압을 공급할 수 있다.

Description

전력 소모를 감소시킬 수 메모리 모듈 및 이를 포함하는 반도체 시스템 {MEMORY MODULE CAPABLE OF REDUCING POWER CONSUMPTION AND SEMICONDUCTOR SYSTEM INCLUDING THE SAME}
본 발명은 반도체 기술에 관한 것으로, 더 상세하게는 메모리 모듈 및 이를 포함하는 반도체 시스템에 관한 것이다.
전자장치는 많은 전자 구성요소를 포함하고 있고, 그 중 컴퓨터 시스템 반도체로 구성된 많은 전자 구성요소들을 포함할 수 있다. 일반적인 컴퓨터 장치는 신호 전송 라인을 포함하는 메인 보드 상에 프로세서와 메모리를 장착하고, 상기 프로세서와 메모리가 데이터 통신을 수행하도록 구성된다. 상기 메모리는 복수의 메모리 장치가 모듈 형태로 구성되어 상기 메인 보드 상에 장착될 수 있다. 상기 컴퓨터 장치는 전원 관리 집적 회로와 같은 전원을 포함할 수 있고, 상기 메모리 모듈은 상기 전원으로부터 복수의 전원전압을 공급받아 동작할 수 있다. 상기 메모리 모듈은 다양한 동작을 수행할 수 있고, 상기 복수의 전원전압이 모두 필요한 동작과 일부만 필요한 동작이 있을 수 있다. 하지만, 상기 메모리 모듈은 상기 전원으로부터 항상 고정된 전원전압을 인가 받으므로, 불필요한 전력 소모가 발생할 수 있다.
본 발명의 실시예는 메모리 장치의 동작 및 온도에 따라 전원전압의 레벨을 변화시켜 사용할 수 있는 메모리 모듈 및 이를 포함하는 시스템을 제공할 수 있다.
본 발명의 실시예에 따른 메모리 모듈은 제 1 메모리 전원전압 및 제 2 메모리 전원전압을 공급받아 동작하는 메모리 장치; 및 전원으로부터 제 1 전원전압 및 제 2 전원전압을 수신하고, 동작 상태 정보에 기초하여 상기 제 1 전원전압 및 제 2 전원전압의 레벨을 변화시켜 상기 제 1 메모리 전원전압 및 상기 제 2 메모리 전원전압을 공급하는 전원 컨트롤러를 포함할 수 있다.
본 발명의 실시예에 따른 메모리 모듈은 제 1 메모리 전원전압 및 제 2 메모리 전원전압을 공급받아 동작하는 메모리 장치; 및 전원으로부터 제 1 전원전압 및 제 2 전원전압을 수신하고, 상기 메모리 장치의 노멀 동작 및 제 1 스탠바이 동작에서 제 1 전원전압과 실질적으로 동일한 레벨을 갖는 상기 제 1 메모리 전원전압을 공급하고, 제 2 스탠바이 동작에서 제 1 전원전압이 상기 제 1 메모리 전원전압으로 공급되는 것을 차단하며, 상기 메모리 장치의 노멀 동작에서 상기 제 2 전원전압과 실질적으로 동일한 레벨을 갖는 상기 제 2 메모리 전원전압을 공급하고, 상기 제 1 스탠바이 동작 및 상기 제 2 스탠바이 동작에서 상기 제 2 전원전압보다 낮은 레벨을 갖는 상기 제 1 메모리 전원전압을 공급하는 전원 컨트롤러를 포함할 수 있다.
본 발명의 실시예는 메모리 모듈 및 반도체 시스템의 전력 소모를 감소시켜 상기 메모리 모듈 및 반도체 시스템이 저전력 어플리케이션에 사용될 수 있도록 한다. 또한, 본 발명의 실시예는 온도 변화에 무관하게 메모리 모듈의 동작 성능을 최적화시킬 수 있다.
도 1은 본 발명의 실시예에 따른 반도체 시스템의 구성을 보여주는 도면,
도 2는 도 1에 도시된 전원전압 제어 회로의 구성을 보여주는 도면,
도 3 및 도 4는 본 발명의 실시예에 따른 메모리 모듈의 동작을 보여주는 타이밍도,
도 5는 본 발명의 실시예에 따른 시스템의 구성을 보여주는 도면,
도 6은 본 발명의 실시예에 따른 시스템의 구성을 보여주는 도면이다.
도 1은 본 발명의 실시예에 따른 반도체 시스템(1)의 구성을 보여주는 도면이다. 상기 반도체 시스템(1)은 호스트(101) 및 메모리 모듈(100)을 포함할 수 있다. 상기 호스트(101)와 메모리 모듈(100)은 데이터 통신을 수행할 수 있다. 상기 호스트(101)는 다양한 제어 신호를 상기 메모리 모듈(100)로 제공하여 상기 메모리 모듈(100)이 데이터 입출력 동작을 수행할 수 있도록 한다. 예를 들어, 상기 호스트(101)는 커맨드 신호(CMD), 어드레스 신호(ADD), 클럭 신호(CLK) 및 데이터(DQ)를 상기 메모리 모듈(100)로 제공하여 상기 메모리 모듈(100)이 데이터의 저장 및 출력 동작을 수행할 수 있도록 제어할 수 있다. 상기 호스트(101)로부터 상기 메모리 모듈(100)로 데이터가 전송되어 전송된 데이터가 상기 메모리 모듈(100)에 저장되는 동작은 라이트 동작일 수 있다. 상기 메모리 모듈(100)에 저장된 데이터가 출력되어 출력된 데이터가 상기 호스트(10)로 전송되는 동작은 리드 동작일 수 있다. 라이트 동작에서, 상기 호스트(101)는 상기 커맨드 신호(CMD), 상기 어드레스 신호(ADD) 및 상기 데이터(DQ)를 상기 메모리 모듈(100)로 제공할 수 있다. 리드 동작에서, 상기 호스트(101)는 상기 커맨드 신호(CMD) 및 상기 어드레스 신호(ADD)를 상기 메모리 모듈(100)로 제공하고, 상기 메모리 모듈(100)은 상기 데이터(DQ)를 상기 호스트(101)로 출력할 수 있다. 상기 호스트(101)와 상기 메모리 모듈(100)은 복수의 버스로 연결될 수 있고, 상기 복수의 버스는 상기 커맨드 신호(CMD)를 전송하는 커맨드 버스, 상기 어드레스 신호(ADD)를 전송하는 어드레스 버스, 상기 데이터(DQ)를 전송하는 데이터 버스, 상기 클럭 신호(CLK)를 전송하는 클럭 버스 등을 포함할 수 있다. 일 실시예에서, 상기 커맨드 신호(CMD)와 상기 어드레스 신호(ADD)는 하나의 신호로서 전송될 수도 있다. 상기 호스트(101)는 상기 커맨드 신호(CMD), 상기 어드레스 신호(ADD), 상기 클럭 신호(CLK) 및 상기 데이터(DQ)를 전송하기 위한 인터페이스 회로인 물리적 계층을 포함할 수 있다. 상기 호스트(101)는 중앙처리장치(CPU), 그래픽 처리 장치(Graphic Processing Unit, GPU), 멀티미디어 프로세서(Multi-Media Processor, MMP), 디지털 신호 프로세서(Digital Signal Processor) 및 메모리 컨트롤러를 포함할 수 있다. 또한 어플리케이션 프로세서(AP)와 같이 다양한 기능을 가진 프로세서 칩들을 조합하여 시스템 온 칩(System On Chip)의 형태로 구현될 수 있다.
상기 메모리 모듈(100)은 적어도 하나의 메모리 장치(110) 및 전원 컨트롤러(120)를 포함할 수 있다. 도 1에서, 하나의 메모리 장치(110)만이 도시되었지만, 상기 메모리 모듈(100)은 복수의 메모리 장치를 포함할 수 있다. 또한, 상기 메모리 모듈(100)은 동종의 메모리 장치뿐만 아니라 서로 다른 종류의 메모리 장치를 포함할 수도 있다. 상기 메모리 장치(110)는 휘발성 메모리와 비휘발성 메모리를 포함할 수 있다. 상기 휘발성 메모리는 SRAM (Static RAM), DRAM (Dynamic RAM), SDRAM (Synchronous DRAM)을 포함할 수 있고, 상기 비휘발성 메모리는 ROM (Read Only Memory), PROM (Programmable ROM), EEPROM (Electrically Erase and Programmable ROM), EPROM (Electrically Programmable ROM), 플래시 메모리, PRAM (Phase change RAM), MRAM (Magnetic RAM), RRAM (Resistive RAM) 및 FRAM (Ferroelectric RAM) 등을 포함할 수 있다. 상기 메모리 장치(110)는 라이트 동작에서 상기 호스트(101)로부터 전송된 상기 커맨드 신호(CMD), 상기 어드레스 신호(ADD), 상기 클럭 신호(CLK) 및 상기 데이터(DQ)를 수신할 수 있고, 리드 동작에서 상기 호스트로부터 전송된 상기 커맨드 신호(CMD), 상기 어드레스 신호(ADD) 및 상기 클럭 신호(CLK)를 수신하고, 상기 호스트(101)로 상기 데이터(DQ)를 전송할 수 있다.
상기 전원 컨트롤러(120)는 상기 메모리 장치(110)가 동작하기에 적합한 전원전압을 제공할 수 있다. 상기 전원 컨트롤러(120)는 제 1 전원전압(VPP) 및 제 2 전원전압(VDD)을 수신할 수 있다. 상기 전원 컨트롤러(120)는 상기 제 1 전원전압(VPP)으로부터 제 1 메모리 전원전압(MVPP)을 생성할 수 있고, 상기 제 2 전원전압(VDD)으로부터 제 2 메모리 전원전압(MVDD)을 생성할 수 있다. 상기 전원 컨트롤러(120)는 상기 제 1 및 제 2 메모리 전원전압(MVPP, MVDD)을 상기 메모리 장치(110)로 출력 또는 공급할 수 있고, 상기 메모리 장치(110)는 상기 제 1 및 제 2 메모리 전원전압(MVPP, MVDD)을 공급받아 동작할 수 있다. 상기 전원 컨트롤러(120)는 상기 메모리 장치(110)의 동작 상태 정보에 기초하여 상기 메모리 장치(110)로 공급되는 전원전압의 레벨을 변화시킬 수 있다. 상기 반도체 시스템(1)은 전원(103)을 더 포함할 수 있다. 상기 전원(103)은 상기 반도체 시스템(1)의 구성요소로서 다양한 전원전압을 생성 및 제공할 수 있는 전원 관리 집적 회로일 수 있다. 상기 전원(103)은 상기 제 1 전원전압(VPP) 및 상기 제 2 전원전압(VDD)을 생성할 수 있다. 상기 제 2 전원전압(VDD)은 상기 제 1 전원전압(VPP)보다 낮은 레벨을 가질 수 있다. 상기 제 1 전원전압(VPP)은 고전압 또는 펌핑전압일 수 있고, 상기 메모리 장치(110)의 내부 회로 중 상대적으로 높은 레벨의 전압으로 동작하는 내부 회로로 공급될 수 있는 전압이다. 예를 들어, 상기 제 1 전원전압(VPP)은 워드라인 드라이버와 같은 회로에서 사용될 수 있다. 상기 제 2 전원전압(VDD)은 노멀 전원전압으로서, 상기 제 1 전원전압(VPP)을 사용하는 내부 회로를 제외한 나머지 내부 회로에서 사용될 수 있다. 도 1에서, 상기 전원(103)은 상기 메모리 모듈(100) 외부에 배치되는 것으로 예시하였으나, 일 실시예에서, 상기 전원(103)은 상기 메모리 모듈(100)의 구성 요소로서 상기 메모리 모듈(100) 내부에 배치될 수도 있다.
상기 전원 컨트롤러(120)는 상기 메모리 장치(110)의 동작 상태 정보에 따라 상기 제 1 및 제 2 전원전압(VPP, VDD)의 레벨을 변화시켜 상기 제 1 및 제 2 메모리 전원전압(MVPP, MVDD)을 생성할 수 있다. 상기 동작 상태 정보는 상기 메모리 장치(110)의 동작 모드 정보 및 온도 정보를 포함할 수 있다. 상기 메모리 장치(110)의 동작 모드 정보는 상기 메모리 장치(110)가 수행하는 동작에 관한 정보를 포함할 수 있다. 예를 들어, 상기 동작 모드 정보는 노멀 동작 모드, 제 1 스탠바이 동작 모드 및 제 2 스탠바이 동작 모드에 관한 정보를 포함할 수 있다. 상기 메모리 장치(110)는 노멀 동작, 제 1 스탠바이 동작 및 제 2 스탠바이 동작을 수행할 수 있다. 상기 노멀 동작은 상기 메모리 장치(110)의 액티브 동작일 수 있고, 상기 메모리 장치(110)가 상기 호스트(101)와 통신하여 라이트 동작 및 리드 동작을 수행할 수 있는 동작 모드일 수 있다. 상기 제 1 스탠바이 동작은 저전력 동작 모드로서, 상기 메모리 장치(110)가 상기 라이트 동작 및 리드 동작을 수행하지 않는 동작 모드일 수 있다. 상기 제 1 스탠바이 동작 중에 상기 메모리 장치(110)는 상기 호스트(101)로부터 주기적으로 리프레쉬 커맨드를 수신하여 리프레쉬 동작을 수행할 수 있다. 따라서, 상기 제 1 스탠바이 동작 중에, 상기 메모리 장치(110)의 리프레쉬 동작을 수행하기 위한 내부 회로들은 동작이 필요할 수 있고, 그 외의 내부 회로들은 동작이 필요하지 않을 수 있다. 상기 제 2 스탠바이 동작은 최저전력 동작 모드로서 슬립 모드, 딥 파워다운 모드일 수 있고, 상기 메모리 장치(110)는 상기 제 2 스탠바이 동작 중에 리프레쉬 동작도 수행하지 않을 수 있다. 따라서, 상기 메모리 장치(110)의 내부 회로들은 모두 동작이 필요하지 않을 수 있다.
상기 전원 컨트롤러(120)는 상기 메모리 장치(110)의 상기 노멀 동작에서 상기 제 1 전원전압(VPP)과 실질적으로 동일한 레벨을 갖는 제 1 메모리 전원전압(MVPP)을 공급하고, 상기 제 2 전원전압(VDD)과 실질적으로 동일한 레벨을 갖는 제 2 메모리 전원전압(MVDD)을 공급할 수 있다. 상기 전원 컨트롤러(120)는 상기 메모리 장치(110)의 노멀 동작에서 상기 제 1 전원전압(VPP)을 그대로 상기 제 1 메모리 전원전압(MVPP)으로 출력할 수 있고, 상기 제 2 전원전압(VDD)을 그대로 상기 제 2 메모리 전원전압(MVDD)으로 출력할 수 있다. 상기 전원 컨트롤러(120)는 상기 메모리 장치(110)의 상기 제 1 스탠바이 동작에서 상기 제 1 전원전압(VPP)과 실질적으로 동일한 레벨을 갖는 제 1 메모리 전원전압(MVPP)을 공급하고, 상기 제 2 전원전압(VDD)보다 낮은 레벨을 갖는 제 2 메모리 전원전압(MVDD)을 공급할 수 있다. 상기 전원 컨트롤러(120)는 상기 메모리 장치(110)의 제 1 스탠바이 동작에서 상기 제 1 전원전압(VPP)을 그대로 상기 제 1 메모리 전원전압(MVPP)으로 출력할 수 있고, 상기 제 2 전원전압(VDD)의 레벨을 소정 레벨 강하시켜 강하된 제 2 전원전압을 상기 제 2 메모리 전원전압(MVDD)으로 출력할 수 있다. 상기 전원 컨트롤러(120)는 상기 메모리 장치(110)의 상기 제 2 스탠바이 동작에서 상기 제 1 전원전압(MVPP)이 제 1 메모리 전원전압(MVPP)으로 공급되는 것을 차단할 수 있고, 상기 제 2 전원전압(VDD)보다 낮은 레벨을 갖는 제 2 메모리 전원전압(MVDD)을 공급할 수 있다. 상기 전원 컨트롤러(120)는 상기 메모리 장치의 제 2 스탠바이 동작에서 상기 제 1 전원전압(VPP)이 상기 제 1 메모리 전원전압(MVPP)으로 제공되는 것을 차단할 수 있고, 상기 제 2 전원전압(VDD)의 레벨을 소정 레벨 강하시켜 강하된 제 2 전원전압을 상기 제 2 메모리 전원전압(MVDD)으로 출력할 수 있다. 상기 전원 컨트롤러(120)는 상기 제 1 전원전압(VPP)을 상기 제 1 메모리 전원전압(MVPP)으로 제공하지 않는 대신에, 저전압을 상기 제 1 메모리 전원전압(MVPP)으로 제공할 수 있다. 상기 저전압은 상기 제 1 메모리 전원전압(MVPP)을 수신하는 상기 메모리 장치(110)의 내부 회로들이 플로팅되는 것을 방지하기 위해 인가되는 전압일 수 있다. 상기 저전압은 예를 들어, 접지전압 또는 상기 제 1 전원전압(VPP)보다 낮은 레벨을 갖는 어떠한 전압일 수 있다. 상기 저전압은 상기 제 1 전원전압(VPP)의 레벨을 강하시켜 생성될 수 있다.
상기 메모리 모듈(100)이 복수의 메모리 장치를 포함할 때, 상기 전원 컨트롤러(120)는 상기 복수의 메모리 장치 각각의 동작 상태 정보를 수신할 수 있다. 상기 전원 컨트롤러(120)는 상기 복수의 메모리 장치 각각의 동작 상태 정보에 따라 상기 복수의 메모리 장치로 서로 다른 메모리 전원전압(MVPP, MVDD)을 공급할 수 있다. 예를 들어, 상기 메모리 모듈(100)이 제 1 메모리 장치 및 제 2 메모리 장치를 포함할 때, 상기 전원 컨트롤러(120)는 상기 제 1 메모리 장치로 제 3 및 제 4 메모리 전원전압을 공급하고, 상기 제 2 메모리 장치로 제 5 및 제 6 메모리 전원전압을 공급할 수 있다. 상기 제 1 메모리 장치가 노멀 동작을 수행하고 상기 제 2 메모리 장치가 제 1 스탠바이 동작을 수행한다고 가정하자. 상기 전원 컨트롤러(120)는 상기 제 1 전원전압(VPP)을 그대로 상기 제 3 메모리 전원전압으로 출력하고, 상기 제 2 전원전압(VDD)을 그대로 상기 제 4 메모리 전원전압으로 출력할 수 있다. 또한, 상기 전원 컨트롤러(120)는 상기 제 1 전원전압(VPP)을 그대로 상기 제 5 메모리 전원전압으로 출력하고, 상기 제 2 전원전압(VDD)을 소정 레벨 강하시켜 강하된 제 2 전원전압을 상기 제 6 메모리 전원전압으로 출력할 수 있다.
상기 메모리 장치(110)의 온도 정보는 상기 메모리 장치(110) 및/또는 상기 메모리 모듈(100)의 온도를 측정한 정보일 수 있다. 예를 들어, 상기 온도 정보는 상기 메모리 장치(110) 및/또는 메모리 모듈(100)의 온도가 제 1 온도, 제 2 온도 및 제 3 온도 중 어느 하나인지에 대한 정보를 포함할 수 있다. 예를 들어, 상기 제 2 온도는 상기 제 1 온도보다 낮은 온도일 수 있고, 상기 제 3 온도는 상기 제 2 온도보다 높은 온도일 수 있다. 상기 제 1 온도는 실온 (room temperature)일 수 있고, 상기 제 2 온도는 냉온(cold temperature)일 수 있으며, 상기 제 3 온도는 고온(hot temperature)일 수 있다. 상기 메모리 장치(110)가 상기 제 1 온도에서 기준 성능 발휘할 수 있다고 가정할 때, 상기 제 2 온도에서는 반도체 소자의 열화가 상대적으로 적으므로 상기 메모리 장치(110)는 상기 기준 성능보다 더 높은 성능을 발휘할 수 있다. 따라서, 상기 메모리 장치(110)는 상대적으로 낮은 레벨을 갖는 전원전압을 사용하더라도 기준 성능을 발휘할 수 있다. 상기 제 3 온도에서 반도체 소자의 열화가 쉽게 발생할 수 있으므로 상기 메모리 장치(110)는 상기 기준 성능보다 더 낮은 성능을 발휘할 수 있다. 따라서, 상기 메모리 장치(110)는 상대적으로 높은 레벨을 갖는 전원전압을 사용해야 기준 성능을 발휘할 수 있다.
상기 전원 컨트롤러(120)는 상기 메모리 장치(110)의 온도가 제 1 온도일 때, 상기 제 1 전원전압(VPP)과 실질적으로 동일한 레벨을 갖는 상기 제 1 메모리 전원전압(MVPP)을 공급할 수 있다. 상기 전원 컨트롤러(120)는 상기 메모리 장치(110)의 온도가 제 1 온도일 때, 상기 제 1 전원전압(VPP)을 그대로 상기 제 1 메모리 전원전압(MVPP)으로 출력할 수 있다. 상기 전원 컨트롤러(120)는 상기 메모리 장치(110)의 온도가 제 2 온도일 때, 상기 제 1 전원전압(VPP)보다 낮은 레벨을 갖는 상기 제 1 메모리 전원전압(MVPP)을 공급할 수 있다. 상기 전원 컨트롤러(120)는 상기 메모리 장치(110)의 온도가 제 2 온도일 때, 상기 제 1 전원전압(VPP)의 레벨을 소정 레벨 강하시켜 강하된 제 1 전원전압을 상기 제 1 메모리 전원전압(MVPP)으로 출력할 수 있다. 상기 전원 컨트롤러(120)는 상기 메모리 장치(110)의 온도가 제 3 온도일 때, 상기 제 1 전원전압(VPP)보다 높은 레벨을 갖는 상기 제 1 메모리 전원전압(MVPP)을 공급할 수 있다. 상기 전원 컨트롤러(120)는 상기 메모리 장치(110)의 온도가 제 3 온도일 때, 상기 제 1 전원전압(VPP)의 레벨을 소정 레벨 상승시켜 상승된 제 1 전원전압을 상기 제 1 메모리 전원전압(MVPP)으로 출력할 수 있다. 상기 전원 컨트롤러(120)는 상기 메모리 장치의 온도와 무관하게 상기 제 2 전원전압(VDD)과 실질적으로 동일한 레벨을 갖는 제 2 메모리 전원전압(MVDD)을 공급할 수 있다. 상기 전원 컨트롤러(120)는 상기 제 2 전원전압(VDD)을 그대로 상기 제 2 메모리 전원전압(MVDD)으로 출력할 수 있다. 일 실시예에서, 상기 전원 컨트롤러(120)는 상기 메모리 장치(110)의 제 2 온도에서 상기 제 2 전원전압(VDD)보다 낮은 레벨을 갖는 상기 제 2 메모리 전원전압(MVDD)을 공급할 수 있고, 상기 제 3 온도에서 상기 제 2 전원전압(VDD)보다 높은 레벨을 갖는 상기 제 2 메모리 전원전압(MVDD)을 공급할 수 있다.
상기 전원 컨트롤러(120)는 커맨드 신호(CMD), 동작 플래그(OFALG) 및 온도 플래그(TFLAG) 중 하나를 수신하여 상기 동작 상태 정보를 생성할 수 있다. 상기 커맨드 신호(CMD) 또는 동작 플래그(OFLAG)는 상기 메모리 장치(110)가 수행하는 동작에 관한 모든 정보를 포함할 수 있다. 일 실시예에서, 상기 전원 컨트롤러(120)는 상기 커맨드 신호(CMD)에 기초하여 상기 호스트(101)에 의해 상기 메모리 장치(110)의 동작 모드에 대한 정보를 획득할 수 있다. 일 실시예에서, 상기 전원 컨트롤러(120)는 상기 커맨드 신호(CMD) 대신에 상기 동작 플래그(OFLAG)에 기초하여 상기 동작 상태 정보를 생성할 수 있다. 상기 동작 플래그(OFLAG)는 상기 메모리 장치(110)가 수행하는 동작에 관한 정보를 포함하는 신호로서 상기 호스트(101)로부터 별도로 전송될 수 있는 신호일 수 있다. 상기 동작 플래그(OFLAG)는 상기 커맨드 신호(CMD)를 대체하여 상기 메모리 장치(110)의 동작 모드에 관한 정보를 제공할 수 있다. 상기 동작 플래그(OFLAG)를 사용할 때, 상기 전원 컨트롤러(120)는 상기 커맨드 신호(CMD)를 분석하기 위한 커맨드 디코더를 구비하지 않을 수 있고, 상기 전원 컨트롤러(120)의 회로 부담을 완화시킬 수 있다. 상기 온도 플래그(TFLAG)는 상기 메모리 장치(110) 및/또는 상기 메모리 모듈(120)의 온도에 대한 정보를 포함할 수 있다. 상기 메모리 모듈(100)은 온도 센서(130)를 더 포함할 수 있다. 상기 온도 센서(130)는 상기 메모리 장치(110) 및/또는 상기 메모리 모듈(120)의 온도를 측정하고, 측정된 온도에 기초하여 상기 온도 플래그(TFLAG)를 생성할 수 있다.
도 1에서, 상기 전원 컨트롤러(120)는 전원전압 제어 회로(121), 제 1 전원전압 생성 회로(122) 및 제 2 전원전압 생성 회로(123)를 포함할 수 있다. 상기 전원전압 제어 회로(121)는 상기 커맨드 신호(CMD), 상기 동작 플래그(OFLAG) 및 상기 온도 플래그(TFLAG) 중 하나를 수신하여 상기 동작 상태 정보를 생성하고, 상기 동작 상태 정보에 기초하여 제 1 전압 제어신호(VC1<0:n>) 및 제 2 전압 제어신호(VC2<0:n>)를 생성할 수 있다. 상기 제 1 및 제 2 전압 제어신호(VC1<0:n>, VC2<0:n>)는 각각 복수의 비트를 포함하는 코드 신호일 수 있고, 상기 n은 1이상의 정수일 수 있다. 상기 제 1 전원전압 생성 회로(122)는 상기 제 1 전원전압(VPP)을 수신하고, 상기 제 1 전압 제어신호(VC1<0:n>)에 기초하여 상기 제 1 전원전압(VPP)의 레벨을 변화시켜 상기 제 1 메모리 전원전압(MVPP)을 생성할 수 있다. 상기 제 2 전원전압 생성 회로(123)는 상기 제 2 전원전압(VDD)을 수신하고, 상기 제 2 전압 제어신호(VC2<0:n>)에 기초하여 상기 제 2 전원전압(VDD)의 레벨을 변화시켜 상기 제 2 메모리 전원전압(MVDD)을 생성할 수 있다.
도 2는 도 1에 도시된 전원전압 제어 회로(121)의 구성을 보여주는 도면이다. 도 2에서, 상기 전원전압 제어 회로(121)는 동작 상태 판단기(210), 제 1 전압 제어신호 생성기(220) 및 제 2 전압 제어신호 생성기(230)를 포함할 수 있다. 상기 동작 상태 판단기(210)는 상기 커맨드 신호(CMD) 또는 동작 플래그(OFLAG), 상기 온도 플래그(TFLAG)를 수신하여 상기 동작 상태 정보(OSI)를 생성할 수 있다. 예를 들어, 상기 동작 상태 정보(OSI)는 복수의 비트를 포함하는 코드 신호일 수 있고, 상기 동작 상태 판단기(210)는 상기 복수의 코드의 논리 값을 변화시켜 상기 메모리 장치(110)의 동작 모드와 관련된 다양한 정보와 상기 메모리 장치(110) 및/또는 상기 메모리 모듈(100)의 온도에 관한 정보를 포함하는 상기 동작 상태 정보(OSI)를 생성할 수 있다.
상기 제 1 전압 제어신호 생성기(220)는 상기 동작 상태 정보(OSI)에 기초하여 상기 제 1 전압 제어신호(VC1<0:n>)를 생성할 수 있다. 상기 제 1 전압 제어신호 생성기(220)는 업 코드 값, 디폴트 코드 값, 다운 코드 값 및 최소 코드 값 중 어느 하나를 갖는 상기 제 1 전압 제어신호(VC1<0:n>)를 생성할 수 있다. 상기 제 2 전압 제어신호 생성기(230)는 상기 동작 상태 정보(OSI)에 기초하여 상기 제 2 전압 제어신호(VC2<0:n>)를 생성할 수 있다. 상기 제 2 전압 제어신호 생성기(230)는 디폴트 코드 값 및 다운 코드 값 중 어느 하나를 갖는 제 2 전압 제어신호(VC2<0:n>)를 생성할 수 있다. 본 발명의 실시예에서, 상기 전원 컨트롤러(120)는 상기 제 2 전원전압(VDD)의 레벨을 상승시키거나 상기 제 2 전원전압(VDD)이 상기 제 2 메모리 전원전압(MVDD)으로 제공되는 것을 차단하지 않기 때문에 상기 제 2 전압 제어신호 생성기(230)는 업 코드 값 또는 최소 코드 값을 갖는 상기 제 2 전압 제어신호(VC2<0:n>)를 생성하지 않을 수 있다. 그러나, 어플리케이션에 따라 상기 전원 컨트롤러(120)는 상기 제 2 전원전압(VDD)의 레벨을 상승시키거나 상기 제 2 전원전압(VDD)이 제 2 메모리 전원전압(MVDD)으로 제공되는 것을 차단할 수 있고, 상기 제 2 전압 제어신호 생성기(230)는 업 코드 값 및 최소 코드 값을 갖는 상기 제 2 전압 제어신호(VC2<0:n>)를 생성할 수 있다.
상기 제 1 전원전압 생성 회로(122)는 상기 업 코드 값을 갖는 제 1 전압 제어신호(VC1<0:n>)에 기초하여 상기 제 1 전원전압(VPP)의 레벨을 상승시키고, 상승된 제 1 전원전압을 상기 제 1 메모리 전원전압(MVPP)으로 출력할 수 있다. 상기 제 1 전원전압 생성 회로(122)는 상기 디폴트 코드 값을 갖는 제 1 전압 제어신호(VC1<0:n>)에 기초하여 상기 제 1 전원전압(VPP)을 그대로 상기 제 1 메모리 전원전압(MVPP)으로 출력할 수 있다. 상기 제 1 전원전압 생성 회로(122)는 상기 제 1 다운 코드 값을 갖는 제 1 전압 제어신호(VC1<0:n>)에 기초하여 상기 제 1 전원전압(VPP)의 레벨을 강하시키고, 강하된 제 1 전원전압을 상기 제 1 메모리 전원전압(MVPP)으로 출력할 수 있다. 상기 제 1 전원전압 생성 회로(122)는 상기 최소 코드 값을 갖는 제 1 전압 제어신호(VC1<0:n>)에 기초하여 상기 제 1 전원전압(VPP)이 상기 제 1 메모리 전원전압(MVPP)으로 제공되는 것을 차단할 수 있다. 상기 제 1 전원전압 생성 회로(122)는 상기 제 1 전원전압(VPP)이 상기 메모리 전원전압(MVPP)으로 제공되는 것을 차단하고, 상기 저전압을 상기 제 1 메모리 전원전압(MVPP)으로 제공할 수 있다. 상기 저전압이 상기 제 1 전원전압(VPP)보다 낮고 접지전압보다 높은 레벨을 가질 때, 상기 제 1 전원전압 생성 회로(122)는 상기 제 1 전원전압(VPP)을 강하시켜 강하된 제 1 전원전압을 상기 저전압으로 생성할 수 있다. 상기 제 2 전원전압 생성 회로(123)는 상기 디폴트 코드 값을 갖는 제 2 전압 제어신호(VC2<0:n>)에 기초하여 상기 제 2 전원전압(VDD)을 그대로 상기 제 2 메모리 전원전압(MVDD)으로 출력할 수 있다. 상기 제 2 전원전압 생성 회로(123)는 상기 다운 코드 값을 갖는 제 2 전압 제어신호(VC2<0:n>)에 기초하여 상기 제 2 전원전압(VDD)의 레벨을 강하시키고, 강하된 제 2 전원전압을 상기 제 2 메모리 전원전압(MVDD)으로 출력할 수 있다.
도 3 및 도 4는 본 발명의 실시예에 따른 메모리 모듈(100)의 동작을 보여주는 타이밍도이다. 도 1 내지 도 4를 참조하여 본 발명의 실시예에 따른 메모리 모듈(100)의 동작을 설명하면 다음과 같다. 먼저, 도 3은 상기 메모리 장치(110)의 다양한 동작에 따른 메모리 모듈(100)의 동작 방법으로 보여준다. 상기 메모리 장치(110)가 노멀 동작을 수행할 때, 상기 전원 컨트롤러(120)는 상기 제 1 전원전압(VPP)과 실질적으로 동일한 레벨을 갖는 제 1 메모리 전원전압(MVPP)을 공급하고, 상기 제 2 전원전압(VDD)과 실질적으로 동일한 레벨을 갖는 제 2 메모리 전원전압(MVDD)을 공급할 수 있다. 상기 동작 상태 판단기(210)는 커맨드 신호(CMD) 또는 동작 플래그(OFLAG)에 기초하여 상기 동작 상태 정보(OSI)를 생성하고, 상기 제 1 전압 제어신호 생성기(220)는 디폴트 코드 값을 갖는 제 1 전압 제어신호(VC1<0:n>)를 생성하며, 상기 제 2 전압 제어신호 생성기(230)는 디폴트 코드 값을 갖는 제 2 전압 제어신호(VC2<0:n>)를 생성할 수 있다. 상기 제 1 전원전압 생성 회로(122)는 상기 제 1 전원전압(VPP)을 그대로 상기 제 1 메모리 전원전압(MVPP)으로 출력하고, 상기 제 2 전원전압 생성 회로(123)는 상기 제 2 전원전압(VDD)을 그대로 상기 제 2 메모리 전원전압(MVDD)으로 출력할 수 있다.
상기 메모리 장치(110)가 제 1 스탠바이 동작으로 진입할 때, 상기 전원 컨트롤러(120)는 상기 제 1 전원전압(VPP)과 실질적으로 동일한 레벨을 갖는 제 1 메모리 전원전압(MVPP)을 공급하고, 상기 제 2 전원전압(VDD)보다 낮은 레벨을 갖는 제 2 메모리 전원전압(MVDD)을 공급할 수 있다. 상기 동작 상태 판단기(210)는 상기 커맨드 신호(CMD) 또는 동작 플래그(OFLAG)에 기초하여 상기 동작 상태 정보(OSI)를 생성하고, 상기 제 1 전압 제어신호 생성기(220)는 디폴트 코드 값을 갖는 제 1 전압 제어신호(VC1<0:n>)를 생성하며, 상기 제 2 전압 제어신호 생성기(230)는 다운 코드 값을 갖는 제 2 전압 제어신호(VC2<0:n>)를 생성할 수 있다. 상기 제 1 전원전압 생성 회로(122)는 상기 제 1 전원전압(VPP)을 그대로 상기 제 1 메모리 전원전압(MVPP)으로 출력하고, 상기 제 2 전원전압 생성 회로(123)는 상기 제 2 전원전압(VDD)의 레벨을 강하시켜 강하된 제 2 전원전압을 상기 제 2 메모리 전원전압(MVDD)으로 출력할 수 있다. 따라서, 상기 제 1 스탠바이 동작 중에, 상기 메모리 장치(110)는 상기 제 1 전원전압(VPP)과 실질적으로 동일한 레벨을 갖는 제 1 메모리 전원전압(MVPP)을 수신하므로, 안정적으로 리프레쉬 동작을 수행할 수 있다. 상기 리프레쉬 동작과 관련되지 않는 내부 회로들은 강하된 제 2 전원전압을 수신하게 되므로, 상기 메모리 장치(110)에서 소모되는 전력이 감소될 수 있다.
상기 메모리 장치(110)가 제 2 스탠바이 동작으로 진입할 때, 상기 전원 컨트롤러(120)는 상기 제 1 메모리 전원전압(MVPP)을 공급하지 않을 수 있고, 상기 제 2 전원전압(VDD)보다 낮은 레벨을 갖는 제 2 메모리 전원전압(MVDD)을 공급할 수 있다. 상기 동작 상태 판단기(210)는 상기 커맨드 신호(CMD) 또는 동작 플래그(OFLAG)에 기초하여 상기 동작 상태 정보(OSI)를 생성하고, 상기 제 1 전압 제어신호 생성기(220)는 최소 코드 값을 갖는 제 1 전압 제어신호(VC1<0:n>)를 생성하며, 상기 제 2 전압 제어신호 생성기(230)는 다운 코드 값을 갖는 제 2 전압 제어신호(VC2<0:n>)를 생성할 수 있다. 상기 제 1 전원전압 생성 회로(122)는 상기 제 1 전원전압(VPP)이 상기 제 1 메모리 전원전압(MVPP)으로 제공되는 것을 차단하고, 상기 저전압(VL)을 상기 제 1 메모리 전원전압(MVPP)으로 제공할 수 있다. 또한, 상기 제 2 전원전압 생성 회로(123)는 상기 제 2 전원전압(VDD)의 레벨을 강하시켜 강하된 제 2 전원전압을 상기 제 2 메모리 전원전압(MVDD)으로 출력할 수 있다. 따라서, 상기 제 2 스탠바이 동작 중에, 상기 메모리 장치(110)가 소모하는 전력은 최소화될 수 있다.
도 4는 메모리 장치(110) 및/또는 메모리 모듈(100)의 온도에 따른 상기 메모리 모듈(100)의 동작을 보여주는 도면이다. 상기 메모리 장치(110) 및/또는 메모리 모듈(100)의 온도가 실온(ROOM)일 때, 상기 전원 컨트롤러(120)는 상기 제 1 전원전압(VPP)과 실질적으로 동일한 레벨을 갖는 제 1 메모리 전원전압(MVPP)을 공급하고, 상기 제 2 전원전압(VDD)과 실질적으로 동일한 레벨을 갖는 제 2 메모리 전원전압(MVDD)을 공급할 수 있다. 상기 동작 상태 판단기(210)는 상기 온도 플래그(TFLAG)에 기초하여 상기 동작 상태 정보(OSI)를 생성하고, 상기 제 1 전압 제어신호 생성기(220)는 디폴트 코드 값을 갖는 상기 제 1 전압 제어신호(VC1<0:n>)를 생성하며, 상기 제 2 전압 제어신호 생성기(230)는 디폴트 코드 값을 갖는 상기 제 2 전압 제어신호(VC2<0:n>)를 생성할 수 있다. 상기 제 1 전원전압 생성 회로(122)는 상기 제 1 전원전압(VPP)을 그대로 상기 제 1 메모리 전원전압(MVPP)으로 출력하고, 상기 제 2 전원전압 생성 회로(123)는 상기 제 2 전원전압(VDD)을 그대로 상기 제 2 메모리 전원전압(MVDD)으로 출력할 수 있다.
상기 메모리 장치(110) 및/또는 메모리 모듈(100)의 온도가 저온(COLD)일 때, 상기 전원 컨트롤러(120)는 상기 제 1 전원전압(VPP)보다 낮은 레벨을 갖는 제 1 메모리 전원전압(MVPP)을 공급하고, 상기 제 2 전원전압(VDD)과 실질적으로 동일한 레벨을 갖는 제 2 메모리 전원전압(MVDD)을 공급할 수 있다. 상기 동작 상태 판단기(210)는 상기 온도 플래그(TFLAG)에 기초하여 상기 동작 상태 정보(OSI)를 생성하고, 상기 제 1 전압 제어신호 생성기(220)는 다운 코드 값을 갖는 상기 제 1 전압 제어신호(VC1<0:n>)를 생성하며, 상기 제 2 전압 제어신호 생성기(230)는 디폴트 코드 값을 갖는 상기 제 2 전압 제어신호(VC2<0:n>)를 생성할 수 있다. 상기 제 1 전원전압 생성 회로(122)는 상기 제 1 전원전압(VPP)의 레벨을 강하시켜 강하된 제 1 전원전압을 상기 제 1 메모리 전원전압(MVPP)으로 출력하고, 상기 제 2 전원전압 생성 회로(123)는 상기 제 2 전원전압(VDD)을 그대로 상기 제 2 메모리 전원전압(MVDD)으로 출력할 수 있다. 따라서, 상기 메모리 장치(110)는 보다 낮은 레벨을 갖는 전원전압을 공급받아 적은 전력을 소모하면서 기준 성능을 발휘할 수 있다.
상기 메모리 장치(110) 및/또는 메모리 모듈(100)의 온도가 고온(HOT)일 때, 상기 전원 컨트롤러(120)는 상기 제 1 전원전압(VPP)보다 높은 레벨을 갖는 제 1 메모리 전원전압(MVPP)을 공급하고, 상기 제 2 전원전압(VDD)과 실질적으로 동일한 레벨을 갖는 제 2 메모리 전원전압(MVDD)을 공급할 수 있다. 상기 동작 상태 판단기(210)는 상기 온도 플래그(TFLAG)에 기초하여 상기 동작 상태 정보(OSI)를 생성하고, 상기 제 1 전압 제어신호 생성기(220)는 업 코드 값을 갖는 상기 제 1 전압 제어신호(VC1<0:n>)를 생성하며, 상기 제 2 전압 제어신호 생성기(230)는 디폴트 코드 값을 갖는 상기 제 2 전압 제어신호(VC2<0:n>)를 생성할 수 있다. 상기 제 1 전원전압 생성 회로(122)는 상기 제 1 전원전압(VPP)을 상승시켜 상승된 제 1 전원전압을 상기 제 1 메모리 전원전압(MVPP)으로 출력하고, 상기 제 2 전원전압 생성 회로(123)는 상기 제 2 전원전압(VDD)을 그대로 상기 제 2 메모리 전원전압(MVDD)으로 출력할 수 있다. 따라서, 상기 메모리 장치(110)는 보다 높은 레벨을 갖는 전원전압을 공급받아 기준 성능을 발휘할 수 있다. 도 3 및 도 4에서, 상기 메모리 장치(110)의 다양한 동작 또는 온도에 따른 메모리 모듈(100)의 동작을 독립적으로 설명하였으나, 이에 한정하려는 것은 아니다. 상기 메모리 장치(110)의 다양한 동작에 따른 메모리 모듈(100)의 동작과 상기 메모리 장치(110)의 온도에 따른 메모리 모듈(100)의 동작은 서로 중첩될 수 있다.
도 5는 본 발명의 실시예에 따른 시스템(3)의 구성을 보여주는 도면이다. 도 5에서, 상기 시스템(3)은 메인 보드(301), 프로세서(310) 및 메모리 모듈(320)을 포함할 수 있다. 상기 메인 보드(301)는 시스템을 구성하는 부품을 장착하기 위한 기판으로서, 마더 보드(Mother Board)로 언급될 수 있다. 상기 메인 보드(301)는 상기 프로세서(310)가 장착될 수 있는 슬롯(도시하지 않음) 및 상기 메모리 모듈(320)이 장착될 수 있는 슬롯(302)을 포함할 수 있다. 상기 메인 보드(301)는 상기 프로세서(310)와 상기 메모리 모듈(320)을 전기적으로 연결하기 위한 배선(303)을 포함할 수 있다. 상기 프로세서(310)는 상기 메인 보드(301) 상에 장착될 수 있다. 상기 프로세서(310)는 중앙처리장치(CPU), 그래픽 처리 장치(Graphic Processing Unit, GPU), 멀티미디어 프로세서(Multi-Media Processor, MMP), 디지털 신호 프로세서(Digital Signal Processor)를 포함할 수 있다. 또한 어플리케이션 프로세서(AP)와 같이 다양한 기능을 가진 프로세서 칩들을 조합하여 시스템 온 칩(System On Chip)의 형태로 구현될 수 있다.
상기 메모리 모듈(320)은 상기 메인 보드(301)의 슬롯(302)을 통해 상기 메인 보드(301) 상에 장착될 수 있다. 상기 메모리 모듈(320)은 모듈 기판에 형성된 모듈 핀 및 상기 슬롯(302)을 통해 상기 메인 보드(301)의 배선(303)과 연결될 수 있다. 상기 메모리 모듈(320)은 예를 들어, UDIMM (Unbuffered Dual Inline Memory Module), DIMM (Dual Inline Memory Module), RDIMM (Registered Dual Inline Memory Module), LRDIMM (Load Reduced Dual Inline Memory Module), SODIMM (Small Outline Dual Inline Memory Module), NVDIMM (Non-Volatile Dual Line Memory Module) 등을 포함할 수 있다. 도 1에 도시된 메모리 모듈(100)은 상기 메모리 모듈(320)로 적용될 수 있다. 상기 메모리 모듈(320)은 각각 복수의 메모리 장치(321)를 포함할 수 있다. 상기 복수의 메모리 장치(321)는 각각 휘발성 메모리 장치 및 비휘발성 메모리 장치 중 하나 이상을 포함할 수 있다. 상기 휘발성 메모리 장치는 SRAM, DRAM, SDRAM 등을 포함할 수 있고, 상기 비휘발성 메모리 장치는 ROM, PROM, EEPROM, EPROM, 플래시 메모리, PRAM, MRAM, RRAM 및 FRAM 등을 포함할 수 있다. 또한, 상기 메모리 장치(321)는 복수의 칩이 적층되어 형성되는 적층 메모리 장치 또는 멀티 칩 패키지를 포함할 수 있다.
도 6은 본 발명의 실시예에 따른 시스템(4)의 구성을 보여주는 도면이다. 도 6에서, 상기 시스템(4)은 프로세서(410), 메모리 컨트롤러(420) 및 메모리 장치(430)를 포함한다. 상기 프로세서(410)는 칩 셋(440)을 통해 상기 메모리 컨트롤러(420)와 연결될 수 있고, 상기 메모리 컨트롤러(420)는 복수의 버스를 통해 상기 메모리 장치(430)와 연결될 수 있다. 도 6에서, 상기 프로세서(410)는 하나인 것으로 예시되었으나, 이에 한정하는 것은 아니고, 물리적 또는 논리적으로 복수의 프로세서가 구비될 수 있다. 상기 칩 셋(440)은 상기 프로세서(410) 및 상기 메모리 컨트롤러(420) 사이에서 신호가 전송되는 통신 경로를 제공할 수 있다. 상기 프로세서(410)는 연산 동작을 수행하고, 원하는 데이터를 입출력 시키기 위해 상기 칩 셋(440)을 통해 상기 메모리 컨트롤러(420)로 리퀘스트 및 데이터를 전송할 수 있다.
상기 메모리 컨트롤러(420)는 상기 복수의 버스를 통해 커맨드 신호, 어드레스 신호, 클럭 신호 및 데이터를 전송할 수 있다. 상기 메모리 장치(430)는 상기 메모리 컨트롤러(420)로부터 상기 신호들을 수신하여 데이터를 저장할 수 있고, 저장하고 있는 데이터를 상기 메모리 컨트롤러(420)로 출력할 수 있다. 상기 메모리 장치(430)는 하나 이상의 메모리 모듈을 포함할 수 있고, 도 1에 도시된 메모리 모듈(100)을 채용할 수 있다.
도 6에서, 상기 시스템(4)은 입출력 버스(510), 입출력 장치(520, 530, 540), 디스크 드라이버 컨트롤러(450) 및 디스크 드라이브(460)를 더 포함할 수 있다. 상기 칩 셋(440)은 입출력 버스(510)와 연결될 수 있다. 상기 입출력 버스(510)는 상기 칩 셋(440)으로부터 입출력 장치(520, 530, 540)까지의 신호 전송을 위한 통신 경로를 제공할 수 있다. 상기 입출력 장치는 마우스(520), 비디오 디스플레이(530), 또는 키보드(540)를 포함할 수 있다. 상기 입출력 버스(510)는 상기 입출력 장치(520, 530, 540)와 통신하는 어떠한 통신 프로토콜이라도 포함할 수 있다. 또한, 상기 입출력 버스(510)는 상기 칩 셋(440) 내부로 집적될 수 있다.
상기 디스크 드라이버 컨트롤러(450)는 상기 칩 셋(440)과 연결되어 동작할 수 있다. 상기 디스크 드라이버 컨트롤러(450)는 상기 칩 셋(440)과 하나 또는 그 이상의 디스크 드라이브(460) 사이의 통신 경로를 제공할 수 있다. 상기 디스크 드라이브(460)는 명령과 데이터를 저장함으로써 외부 데이터 저장 장치로 활용될 수 있다. 상기 디스크 드라이버 컨트롤러(450) 및 상기 디스크 드라이브(460)는 입출력 버스(510)를 포함하는 어떠한 통신 프로토콜을 사용하여 서로 또는 상기 칩 셋(440)과 통신할 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
1: 반도체 시스템 2/3: 시스템
100: 메모리 모듈 101: 호스트
103: 전원 110: 메모리 장치
120: 전원 컨트롤러 121: 전원전압 제어 회로
122: 제 1 전원전압 생성 회로 123: 제 2 전원전압 생성 회로
130: 온도 센서 210: 동작 상태 판단기
220: 제 1 전압 제어신호 생성기 230: 제 2 전압 제어신호 생성기

Claims (20)

  1. 제 1 메모리 전원전압 및 제 2 메모리 전원전압을 공급받아 동작하는 메모리 장치; 및
    전원으로부터 제 1 전원전압 및 제 2 전원전압을 수신하고, 동작 상태 정보에 기초하여 상기 제 1 전원전압 및 제 2 전원전압의 레벨을 변화시켜 상기 제 1 메모리 전원전압 및 상기 제 2 메모리 전원전압을 공급하는 전원 컨트롤러를 포함하는 메모리 모듈.
  2. 제 1 항에 있어서,
    상기 동작 상태 정보는 상기 메모리 장치의 동작 모드 정보 및 온도 정보를 포함하는 메모리 모듈.
  3. 제 2 항에 있어서,
    상기 메모리 장치의 동작 모드 정보는 노멀 동작 모드, 제 1 스탠바이 동작 모드 및 제 2 스탠바이 동작 모드에 관한 정보를 포함하는 메모리 모듈.
  4. 제 3 항에 있어서,
    상기 메모리장치는 상기 제 1 스탠바이 동작 중에 리프레쉬 동작을 수행하고, 상기 제 2 스탠바이 동작 중에 상기 리프레쉬 동작을 수행하지 않는 메모리 모듈.
  5. 제 1 항에 있어서,
    상기 전원 컨트롤러는 상기 메모리 장치의 노멀 동작 모드에서 상기 제 1 전원전압과 실질적으로 동일한 레벨을 갖는 상기 제 1 메모리 전원전압을 공급하고, 상기 제 2 전원전압과 실질적으로 동일한 레벨을 갖는 상기 제 2 메모리 전원전압을 공급하는 메모리 모듈.
  6. 제 1 항에 있어서,
    상기 전원 컨트롤러는 상기 메모리 장치의 제 1 스탠바이 동작 모드에서 상기 제 1 전원전압과 실질적으로 동일한 레벨을 갖는 상기 제 1 메모리 전원전압을 공급하고, 상기 제 2 전원전압보다 낮은 레벨을 갖는 상기 제 2 메모리 전원전압을 공급하는 메모리 모듈.
  7. 제 1 항에 있어서,
    상기 전원 컨트롤러는 상기 메모리 장치의 제 2 스탠바이 동작 모드에서 상기 제 1 전원전압이 상기 제 1 메모리 전원전압으로 공급되는 것을 차단하고, 상기 제 2 전원전압보다 낮은 레벨을 갖는 상기 제 2 메모리 전원전압을 공급하는 메모리 모듈.
  8. 제 7 항에 있어서,
    상기 전원 컨트롤러는 상기 메모리 장치의 제 2 스탠바이 동작 모드에서 저전압을 상기 제 1 메모리 전원전압으로 공급하고, 상기 저전압은 상기 제 1 전원전압보다 낮은 레벨을 갖는 메모리 모듈.
  9. 제 1 항에 있어서,
    상기 전원 컨트롤러는 상기 메모리 장치의 온도가 제 1 온도일 때 상기 제 1 전원전압과 실질적으로 동일한 레벨을 갖는 상기 제 1 메모리 전원전압을 공급하고, 상기 제 2 전원전압과 실질적으로 동일한 레벨을 갖는 상기 제 2 메모리 전원전압을 공급하는 메모리 모듈.
  10. 제 9 항에 있어서,
    상기 전원 컨트롤러는 상기 메모리 장치의 온도가 상기 제 1 온도보다 낮은 제 2 온도 일 때 상기 제 1 전원전압의 레벨보다 낮은 레벨을 갖는 상기 제 1 메모리 전원전압을 공급하고, 상기 제 2 전원전압과 실질적으로 동일한 레벨을 갖는 상기 제 2 메모리 전원전압을 공급하는 메모리 모듈.
  11. 제 9 항에 있어서,
    상기 전원 컨트롤러는 상기 메모리 장치의 온도가 상기 제 1 온도보다 높은 제 3 온도일 때 상기 제 1 전원전압보다 높은 레벨을 갖는 상기 제 1 메모리 전원전압을 공급하고, 상기 제 2 전원전압과 실질적으로 동일한 레벨을 갖는 상기 제 2 메모리 전원전압을 공급하는 메모리 모듈.
  12. 제 1 항에 있어서,
    상기 전원 컨트롤러는 커맨드, 동작 플래그 및 온도 플래그 중 하나에 기초하여 상기 동작 상태 정보를 생성하고, 상기 동작 상태 정보에 따라 제 1 전압 제어신호 및 제 2 전압 제어신호를 생성하는 전원전압 제어 회로;
    상기 제 1 전압 제어신호에 기초하여 상기 제 1 전원전압의 레벨을 변화시켜 상기 제 1 메모리 전원전압을 생성하는 제 1 전원전압 생성 회로; 및
    상기 제 2 전압 제어신호에 기초하여 상기 제 2 전원전압의 레벨을 변화시켜 상기 제 2 메모리 전원전압을 생성하는 제 2 전원전압 생성 회로를 포함하는 메모리 모듈.
  13. 제 12 항에 있어서,
    상기 전원전압 제어 회로는 상기 커맨드 또는 상기 동작 플래그, 상기 온도 플래그에 기초하여 상기 동작 상태 정보를 생성하는 동작 상태 판단기;
    상기 동작 상태 정보에 기초하여 상기 제 1 전압 제어신호를 생성하는 제 1 전압 제어신호 생성기; 및
    상기 동작 상태 정보에 기초하여 상기 제 2 전압 제어신호를 생성하는 제 2 전압 제어신호 생성기를 포함하는 메모리 모듈.
  14. 제 13 항에 있어서,
    상기 제 1 전압 제어신호 생성기는 상기 동작 상태 정보에 따라 업 코드 값, 디폴트 코드 값, 다운 코드 값 및 최소 코드 값 중 어느 하나를 갖는 상기 제 1 전압 제어신호를 생성하고,
    상기 제 1 전원전압 생성 회로는 상기 업 코드 값을 갖는 제 1 전압 제어신호에 따라 상기 제 1 전원전압의 레벨을 상승시켜 상승된 제 1 전원전압을 상기 제 1 메모리 전원전압을 출력하고, 상기 디폴트 코드 값을 갖는 제 1 전압 제어신호에 따라 상기 제 1 전원전압을 그대로 상기 제 1 메모리 전원전압으로 출력하며, 상기 다운 코드 값을 갖는 제 1 전압 제어신호에 따라 상기 제 1 전원전압의 레벨을 강하시켜 강하된 제 1 전원전압을 상기 제 1 메모리 전원전압을 출력하고, 상기 최소 코드 값을 갖는 상기 제 1 전압 제어신호에 따라 상기 제 1 전원전압이 상기 제 1 메모리 전원전압으로 제공되는 것을 차단시키는 메모리 모듈.
  15. 제 13 항에 있어서,
    상기 제 2 전압 제어신호 생성기는 상기 동작 상태 정보에 따라 디폴트 코드 값 및 다운 코드 값을 갖는 값 중 어느 하나를 갖는 상기 제 2 전압 제어신호를 생성하고,
    상기 제 2 전원전압 생성 회로는 상기 디폴트 코드 값을 갖는 제 2 전압 제어신호에 따라 상기 제 2 전원전압을 그대로 상기 제 2 메모리 전원전압으로 출력하고, 상기 다운 코드 값을 갖는 제 2 전압 제어신호에 따라 상기 제 2 전원전압의 레벨을 강하시켜 강하된 제 2 전원전압을 상기 제 2 메모리 전원전압으로 출력하는 메모리 모듈.
  16. 제 1 항에 있어서,
    상기 제 1 전원전압은 상기 제 2 전원전압보다 높은 레벨을 갖는 메모리 모듈.
  17. 제 1 메모리 전원전압 및 제 2 메모리 전원전압을 공급받아 동작하는 메모리 장치; 및
    전원으로부터 제 1 전원전압 및 제 2 전원전압을 수신하고, 상기 메모리 장치의 노멀 동작 및 제 1 스탠바이 동작에서 제 1 전원전압과 실질적으로 동일한 레벨을 갖는 상기 제 1 메모리 전원전압을 공급하고, 제 2 스탠바이 동작에서 제 1 전원전압이 상기 제 1 메모리 전원전압으로 공급되는 것을 차단하며, 상기 메모리 장치의 노멀 동작에서 상기 제 2 전원전압과 실질적으로 동일한 레벨을 갖는 상기 제 2 메모리 전원전압을 공급하고, 상기 제 1 스탠바이 동작 및 상기 제 2 스탠바이 동작에서 상기 제 2 전원전압보다 낮은 레벨을 갖는 상기 제 1 메모리 전원전압을 공급하는 전원 컨트롤러를 포함하는 메모리 모듈.
  18. 제 17 항에 있어서,
    상기 전원 컨트롤러는 상기 제 2 스탠바이 동작에서 저전압을 상기 제 1 메모리 전원전압으로 공급하고, 상기 저전압은 상기 제 1 전원전압보다 낮은 레벨을 갖는 메모리 모듈.
  19. 제 17 항에 있어서,
    상기 전원 컨트롤러는 상기 메모리 장치의 온도가 제 1 온도일 때 상기 제 1 전원전압과 실질적으로 동일한 레벨을 갖는 상기 제 1 메모리 전원전압을 공급하고, 상기 메모리 장치의 온도가 상기 제 1 온도보다 낮은 제 2 온도일 때 상기 제 1 전원전압보다 낮은 레벨을 갖는 상기 제 1 메모리 전원전압을 공급하며, 상기 메모리 장치의 온도가 상기 제 1 온도보다 높은 제 3 온도일 때 상기 제 1 전원전압보다 높은 레벨을 갖는 상기 제 1 메모리 전원전압을 공급하고, 상기 메모리 장치의 온도와 무관하게 상기 제 2 전원전압과 실질적으로 동일한 레벨을 갖는 상기 제 2 메모리 전원전압을 공급하는 메모리 모듈.
  20. 제 17 항에 있어서,
    상기 제 1 전원전압은 상기 제 2 전원전압보다 낮은 레벨을 갖는 메모리 모듈.
KR1020170026345A 2017-02-28 2017-02-28 전력 소모를 감소시킬 수 메모리 모듈 및 이를 포함하는 반도체 시스템 KR20180099216A (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020170026345A KR20180099216A (ko) 2017-02-28 2017-02-28 전력 소모를 감소시킬 수 메모리 모듈 및 이를 포함하는 반도체 시스템
US15/884,693 US10990301B2 (en) 2017-02-28 2018-01-31 Memory module capable of reducing power consumption and semiconductor system including the same
CN201810163182.2A CN108511012B (zh) 2017-02-28 2018-02-26 能够降低功耗的存储器模块和包括其的半导体系统
US16/705,841 US11449246B2 (en) 2017-02-28 2019-12-06 Memory module capable of reducing power consumption and semiconductor system including the same
US17/216,292 US20210216224A1 (en) 2017-02-28 2021-03-29 Memory module capable of reducing power consumption and semiconductor system including the same
US17/888,283 US20220391108A1 (en) 2017-02-28 2022-08-15 Memory module capable of reducing power consumption and semiconductor system including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170026345A KR20180099216A (ko) 2017-02-28 2017-02-28 전력 소모를 감소시킬 수 메모리 모듈 및 이를 포함하는 반도체 시스템

Publications (1)

Publication Number Publication Date
KR20180099216A true KR20180099216A (ko) 2018-09-05

Family

ID=63594818

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170026345A KR20180099216A (ko) 2017-02-28 2017-02-28 전력 소모를 감소시킬 수 메모리 모듈 및 이를 포함하는 반도체 시스템

Country Status (1)

Country Link
KR (1) KR20180099216A (ko)

Similar Documents

Publication Publication Date Title
US11449246B2 (en) Memory module capable of reducing power consumption and semiconductor system including the same
CN108320764B (zh) 半导体设备、存储器模块及其操作方法
US11226766B2 (en) Buffer circuit with data bit inversion
US10559335B2 (en) Method of training drive strength, ODT of memory device, computing system performing the same and system-on-chip performing the same
CN107039059B (zh) 存储器封装，包括其的存储器模块及存储器封装操作方法
US8782452B2 (en) Method and system for power-efficient and non-signal-degrading voltage regulation in memory subsystems
US9082506B2 (en) Synchronous semiconductor memory device having delay locked loop circuit and method of controlling the delay locked loop circuit
US9395779B2 (en) System including memory controller for managing power of memory
KR20200020048A (ko) 반도체 메모리 장치, 이의 동작 방법 및 이를 포함하는 시스템
US20150213845A1 (en) System using minimum operation power and power supply voltage setting method of memory device
CN108376555B (zh) 存储器设备及其测试方法以及存储器模块及使用其的系统
US11662799B2 (en) Semiconductor memory device, electronic device and method for setting the same
KR20180099216A (ko) 전력 소모를 감소시킬 수 메모리 모듈 및 이를 포함하는 반도체 시스템
US11226762B2 (en) Memory command that specifies one of multiple possible write data values where the write data is not transported over a memory data bus
KR20180099223A (ko) 전력 소모를 감소시킬 수 메모리 모듈, 이의 동작 방법 및 이를 포함하는 반도체 시스템
US20190073020A1 (en) Dynamic memory offlining and voltage scaling
KR102410958B1 (ko) 메모리 모듈 및 이를 포함하는 메모리 시스템
KR20180119963A (ko) 전원 관리 집적 회로를 포함하는 메모리 장치 및 메모리 모듈
US20230083475A1 (en) Semiconductor memory device, memory system and method of controlling the same
US20240028531A1 (en) Dynamic switch for memory devices
CN114596892A (zh) 用于响应于内部电力使用而提供电力的设备及方法