CN103460382A - 感生热梯度 - Google Patents

感生热梯度 Download PDF

Info

Publication number
CN103460382A
CN103460382A CN2012800167422A CN201280016742A CN103460382A CN 103460382 A CN103460382 A CN 103460382A CN 2012800167422 A CN2012800167422 A CN 2012800167422A CN 201280016742 A CN201280016742 A CN 201280016742A CN 103460382 A CN103460382 A CN 103460382A
Authority
CN
China
Prior art keywords
tube core
heat sensor
temperature
temperature difference
dram
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012800167422A
Other languages
English (en)
Other versions
CN103460382B (zh
Inventor
K·D·休梅克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Priority to CN201510627479.6A priority Critical patent/CN105244053B/zh
Publication of CN103460382A publication Critical patent/CN103460382A/zh
Application granted granted Critical
Publication of CN103460382B publication Critical patent/CN103460382B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K3/00—Thermometers giving results other than momentary value of temperature
    • G01K3/08—Thermometers giving results other than momentary value of temperature giving differences of values; giving differentiated values
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/20—Cooling means
    • G06F1/206—Cooling means comprising thermal management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4067—Refresh in standby or low power modes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Human Computer Interaction (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Dram (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

确定第一管芯上的第一热传感器与第二热传感器之间的温度差；将温度差从第一管芯传送到第二管芯上的电路。确定来自第二管芯上的热传感器的温度。在第二管芯上利用温度差和来自热传感器的温度来更改第二管芯上的一个或多个电路的操作特性。

Description

感生热梯度
技术领域
本发明的实施例涉及半导体器件。本发明的实施例更具体地涉及用于容许半导体器件中的感生热梯度的技术。
背景
半导体器件在操作时产生热能量。由于热能量可能不是均匀的，因此可能存在热梯度。随着系统变得越小且半导体器件被更紧密地包装，这可能导致器件之间的机械耦合。这种紧机械耦合可能导致半导体器件彼此之间的非期望感生热梯度。
这些非期望热梯度可能导致操作误差。例如，在动态随机存取存储器(DRAM)中，非期望热梯度可能导致不适当的刷新频率以及甚至数据丢失。
附图简述
本发明的各实施例在各附图中是以示例方式而非限定方式示出的，在附图中相似的附图标记指代相似的要素。
图1是具有与处理器/逻辑管芯层叠的一个或多个存储器管芯的封装的一个实施例的框图。
图2是具有单个传感器的第一管芯和具有多个传感器的第二管芯的一个实施例的框图。
图3是用于使用温度差信息来操作存储器阵列的技术的一个实施例的流程图。
图4是电子系统的一个实施例的框图。
具体实施方式
在以下描述中，陈述了多个具体细节。然而，本发明的各个实施例在没有这些具体细节的情况下也可实践。在其他实例中，公知的电路、结构和技术未被详细示出，以免混淆对本描述的理解。
当处理器(或芯片上系统，SoC)和DRAM管芯被层叠时，可能在DRAM与逻辑芯片之间有小的热梯度。逻辑芯片典型地包含若干热传感器，这些热传感器被用来监视逻辑芯片的各个部分上的温度并且通常被放置在预期有局部化热点之处。逻辑芯片可跨与该逻辑芯片中的更多和更少活跃区相对应的管芯展现高热梯度。
DRAM芯片可展现基于温度的可变保留时间。低功率DRAM芯片可在称为“温度补偿自刷新”的特征中使用此属性。这可降低自刷新期间的刷新频率，由此降低较低温度下的待机功耗。典型地，DRAM芯片具有单个热传感器，因为DRAM芯片通常具有相对均匀的功率分布。然而，当与具有非均匀功率分布的逻辑芯片紧密耦合时，DRAM热传感器可能并不位于DRAM芯片的最热点的附近。这可能导致DRAM以不恰当的低速率进行刷新，这会导致数据丢失。
本文中描述的技术通过一种或多种策略来解决此问题。在一个实施例中，可针对层叠上的所有器件标准化热传感器的位置。位置可被指定为例如与不能用于DRAM中的存储器阵列的区域中的标准化垂直互联阵列的特定偏移量。在一个实施例中，SoC(或其他计算元件)可计算最热点与标准位置之间的温度差。在一个实施例中，模式寄存器可被SoC(或其他计算元件)用来与DRAM就标准位置与热点之间的温度差进行通信。DRAM可在随后利用此差异来相应地设置刷新速率。
在替代实施例中，技术可适于在没有标准热传感器位置的情况下起作用。在这些实施例中，SoC(或其他计算元件)可计算跨其管芯的最大温度梯度并使用此信息来编程DRAM偏移量温度。这可允许DRAM比绝对需要更频繁地刷新其内容，这可导致增大的功耗，但是可防止数据丢失。
图1是具有与处理器/逻辑管芯层叠的一个或多个存储器管芯的封装的一个实施例的框图。在图1的示例中，例示了包含存储器阵列(例如，DRAM)的若干管芯；然而，可支持任何数目的存储器管芯。
集成电路封装120可以是本领域公知的任何类型的封装，该封装具有本领域公知的任何类型的接口(例如，球栅阵列等)。在封装120内，逻辑管芯140可被电耦合至接口。一个或多个存储器模块150可被电耦合至逻辑管芯140。逻辑管芯140可以是例如处理器管芯、芯片上系统(SoC)管芯或可具有不均匀热图案的任何其他管芯。
一个或多个存储器模块150也可物理连接至逻辑管芯140，其可具有一个或多个管芯的热结果。由于逻辑管芯140可具有不均匀热梯度，所以逻辑管芯140与存储器模块150中的一个或多个之间的物理连接，存储器模块150中的一个或多个的热梯度可能并非如所预期的。典型地，存储器模块(例如，DRAM)跨管芯具有相对一致的温度，因为存储器模块上的电路利用是相对分布式的。
因此，热传感器在存储器模块管芯上的放置可能是相对不重要的。即，当存储器模块在没有任何外部热影响的情况下操作时，单个热传感器可能是足够的，并且热传感器的位置可能相对灵活。
与存储器模块相比，逻辑管芯具有被一致且频繁使用的电路，这导致这些区域中较高的操作温度。因此，逻辑管芯通常具有位于较高预期温度的位置处的热传感器，从而可监视这些热点。当逻辑管芯与另一管芯(例如，存储器管芯150)形成接触时，逻辑管芯上的热点可能造成存储器管芯上相应的热点。因而，来自存储器管芯热传感器的热信息可能是不准确的。
在一个实施例中，存储器管芯150具有在已知位置处的热传感器。即，每个传感器管芯可具有相同的热传感器位置。逻辑管芯140可在紧邻或基本上毗邻存储器管芯150的热传感器的位置处具有相对应的热传感器。逻辑管芯140也可在例如对应于一个或多个热点的其他位置处具有热传感器。
在一个实施例中，逻辑管芯可确定热点处的热传感器与同存储器模块中的热传感器相对应的热传感器之间的温度差。逻辑管芯上的热传感器之间的温度差可被存储器模块用来确定对由存储器模块上的热传感器所指示的温度的调节。可基于经调节的温度而非所测量的温度来更改存储器模块的行为。
图2是具有单个传感器的第一管芯和具有多个传感器的第二管芯的一个实施例的框图。图2的示例例示了两个管芯，这两个管芯可被层叠以使得来自一个管芯的热可传递至另一个管芯。图2的示例例示了仅两个管芯，但是所例示的概念可适用于任何数量的层叠管芯。
管芯220可包括任何类型的电路，例如，DRAM阵列，或者其他存储器结构235。管芯220包括与管理逻辑230耦合的热传感器240。在一个实施例中，当管芯220包括DRAM时，管理逻辑230可用于从热传感器240读取温度信息并且可使用该温度信息来更改存储器阵列235的行为或操作。在一个实施例中，存储器阵列235的刷新速率可通过管理逻辑230基于来自热传感器240的信息来调节。
管芯250可包括逻辑电路，例如，处理器核、图形处理器、芯片上系统(SoC)或其他逻辑275。管芯250可具有多种类型的电路，例如，处理器核、高速缓存存储器、收发器等。由于管芯250可具有带不规则热梯度的电路，因此管芯250可具有多个热传感器(例如，260，265)，这些传感器中的一个将与热传感器240对准。
在一个实施例中，热传感器240可被放置在管芯220上为管芯250的设计者和/或制造商所知的预定位置。热传感器260被定位成使得当管芯220被层叠在管芯250上时，热传感器240和260将被对准或在空间上足够靠近，这样来自热传感器260的温度信息可与来自热传感器240的温度信息一起使用。
控制电路270与热传感器260和265耦合，以收集温度信息。在一个实施例中，控制电路270确定热传感器265与热传感器260之间的温度差。控制电路270可将此差异(或指示差异范围的信息)传送到管理逻辑230。在一个实施例中，管理逻辑230中的寄存器中的位被设置成指示温度差(例如，0指示0-10度差异、1指示10+度差异)。在另一实施例中，多个位被用来提供更多粒度的范围，或者可传送实际温度差。
管理逻辑230使用来自控制电路270的温度差信息以及来自热传感器240的温度信息来管理存储器阵列235的操作。在一个实施例中，管理逻辑230控制存储器阵列235的刷新速率。管理逻辑230可组合温度差信息与来自热传感器240的温度信息，以确定用于存储器阵列235的管理的操作温度值。例如，如果温度差指示较高温度，则管理逻辑230可增大存储器阵列235的刷新速率。
图3是用于使用温度差信息来操作存储器阵列的技术的一个实施例的流程图。参照附图3描述的操作可通过跨一个或多个管散布的控制和/或管理电路来执行。
附图3的操作可适用于在物理上彼此接触以使得可发生热传递的多个管芯的配置。在一个实施例中，下管芯上的至少一个热传感器与上管芯上的至少一个传感器对准。在一个实施例中，下管芯包含逻辑电路，例如，处理器核或芯片上系统。上管芯可包含存储器结构，例如，DRAM。在替换性实施例中，逻辑电路在上管芯上，而存储器模块在下管芯上。
在逻辑管芯上收集来自两个或更多个热传感器的温度信息(310)。逻辑管芯可具有任何数目个热传感器，并且逻辑管芯上的一个或多个电路可通过利用从多个热传感器收集的温度信息来管理逻辑管芯的操作。
针对管芯上的至少一对热传感器确定温度差信息(320)。在一个实施例中，将用于确定温度差的热传感器中的至少一个与存储器模块管芯上的相对应的热传感器对准。
在逻辑管芯与存储器管芯之间传送温度差信息(330)。在一个实施例中，可通过指示温度差范围的一个或多个比特来传达温度差，或者可传送指示实际温度差的数。例如，在单比特实施例中，0可指示第一范围中的温度差(例如，0-5度、0-10度、0-12度)，而1可指示第二范围中的温度差(例如，＞5度、＞10度、＞12度)。
在两比特实施例中，可支持四个范围。例如，00可指示第一范围(例如，0-5度、0-7度、0-10度)，01可指示第二范围(例如，6-10度、8-15度、11-20度)，10可指示第三范围(例如，11-15度、16-20度、21-25度)，而11可指示第四范围(例如，＞15度、＞20度、＞25度)。可类似地支持具有不同比特数目的其他实施例。
针对存储器模块聚集温度信息(340)。在一个实施例中，存储器模块仅具有一个热传感器，该热传感器与逻辑管芯的热传感器中的一个对准。在替代实施例中，存储器模块可具有多个热传感器。存储器模块可具有管理(或其他控制)电路，其利用温度信息来管理存储器模块的操作。在一个实施例中，至少部分地基于存储器模块的操作温度来确定存储器阵列的刷新速率。
管理电路利用来自存储器模块热传感器的温度信息以及温度差信息来调节(若有必要的话)存储器模块的操作参数(350)。在一个实施例中，可基于通过温度差信息调节的所测得的温度来确定存储器模块的刷新速率。也可调节其他操作参数。
在替代实施例中，可通过利用温度差信息来作出其他调节。例如，如果两个逻辑管芯被层叠，且相应的热传感器不被对准，则可在管芯之间共享温度差信息，这将允许相应的控制电路具有更准确的信息，操作参数将基于该更准确的信息。
图4是电子系统的一个实施例的框图。图4中例示的电子系统旨在表示一系列电子系统(或者有线或者无线)，包括例如台式计算机系统、膝上型计算机系统、蜂窝电话、包括蜂窝启用PDA之类的个人数字助理(PDA)、机顶盒。替换性电子系统可包括更多、更少和/或不同组件。
图4中例示的组件中的一个或多个可在如上所描述的物理接触的管芯上。例如，处理器410中的一个或多个以及作为存储器420的部分的一个或多个DRAM模块可如以上所描述地来布置。其他组件可被类似地布置。
电子系统400包括用于传达信息的总线405或其他通信设备，以及耦合至总线405的可处理信息的处理器410。虽然电子系统400被例示为具有单个处理器，但是电子系统400可包括多个处理器和/或协处理器。电子系统400还可包括耦合至总线405的随机存取存储器(RAM)或其它动态存储设备420(称为主存储器)，且可存储可由处理器410执行的信息和指令。主存储器420还可用于存储处理器410执行指令期间的临时变量或其它中间信息。
电子系统400还可包括耦合至总线405的只读存储器(ROM)和/或其它静态存储设备430，这些存储器和/或存储设备可存储供处理器410使用的静态信息和指令。数据存储设备440可被耦合至总线405来存储信息和指令。诸如磁盘或光盘之类的数据存储设备440以及相应驱动可被耦合至电子系统400。
电子系统400也可经由总线405耦合至显示设备450，诸如阴极射线管(CRT)或液晶显示屏(LCD)，用于向用户显示信息。包括字母数字和其他键的字母数字输入设备460可被耦合至总线405以向处理器410传达信息和命令选择。另一类型的用户输入设备是光标控件470，诸如鼠标、跟踪球或光标方向键，用于向处理器410传达方向信息和命令选择，以及用于控制显示器450上的光标移动。
电子系统400还可包括用于提供对诸如局域网之类的网络的访问的网络接口480。网络接口480可包括例如具有天线485的无线网络接口，天线485可表示一个或多个天线。网络接口480还可包括例如用于经由网络缆线487与远程设备通信的有线网络接口，该网络缆线可以是例如以太网缆线、同轴电缆、光纤电缆、串行缆线或并行缆线。
在一个实施例中，网络接口480可通过遵循IEEE802.11b和/或IEEE802.11g标准提供对局域网的访问，和/或无线网络接口可通过遵循蓝牙标准提供对个域网的访问。也可支持其他无线网络接口和/或协议。
IEEE802.11b对应于1999年9月16日批准的题为“Local and MetropolitanArea Networks，Part11：Wireless LAN Medium Access Control(MAC)andPhysical Layer(PHY)Specifications：Higher-Speed Physical Layer Extension inthe2.4GHz Band(局域网和城域网，第11部分：无线LAN媒体接入控制(MAC)和物理层(PHY)规范：2.4GHz频带中的高速物理层扩展)”的IEEEStd.802.11b-1999以及相关文献。IEEE802.11g对应于2003年6月27日批准的题为“Local and Metropolitan Area Networks，Part11：Wireless LAN MediumAccess Control(MAC)and Physical Layer(PHY)Specifications：Higher-SpeedPhysical Layer Extension in the2.4GHz Band(局域网和城域网，第11部分：无线LAN媒体接入控制(MAC)和物理层(PHY)规范，修正：2.4GHz频带中的更高速率扩展)”的IEEE Std.802.11g-2003以及相关文献。在由蓝牙技术联盟公司(Bluetooth Special Interest Group，Inc.)在2001年2月22日公布的““Specification of the Bluetooth System：Core，Version1.1(蓝牙系统规范：内核，版本1.1)”中描述了蓝牙协议。也可支持蓝牙标准的相关联以及先前或后继版本。
作为经由无线LAN标准的通信的补充或替代，网络接口480可提供无线通信，该无线通信使用例如时分多址(TDMA)协议、全球移动通信系统(GSM)、码分多址(CDMA)协议和/或任何其他类型的无线通信协议。
在本说明书中，对“一个实施例”或“一实施例”的引用意味着结合该实施例描述的特定特征、结构或特性被包括在本发明的至少一个实施例中。在本说明书各处中出现的短语“在一个实施例中”并不一定全部指代同一实施例。
尽管已经依据若干实施例描述了本发明，然而本领域的技术人员将意识到本发明不限于所述实施例，而是可利用所附权利要求的精神和范围内的修改和改变来实施。如此，描述被视为说明性的，而不是限制性的。

Claims (15)

1.一种装置，包括：
具有热传感器的第一管芯；
具有第一热传感器和第二热传感器的第二管芯，所述第二管芯在物理上紧邻所述第一管芯，而所述第一管芯的所述热传感器与所述第二管芯的所述第一热传感器对准；
与所述第二管芯上的所述第一热传感器以及所述第二管芯上的所述第二热传感器耦合的控制逻辑，所述控制逻辑用于确定所述第二管芯上的所述第一热传感器与所述第二管芯上的所述第二热传感器之间的温度差；
与所述控制逻辑和所述第一管芯上的所述热传感器耦合的管理逻辑，所述管理逻辑用于接收所述温度差以及来自所述第一管芯上的所述热传感器的温度测量，以及用于基于从所述第二管芯传达的所述温度差和来自所述第一管芯上的所述热传感器的所述温度测量来管理所述第一管芯的操作特性。
2.如权利要求1所述的装置，其特征在于，所述第一管芯包括动态随机存取存储器(DRAM)阵列。
3.如权利要求2所述的装置，其特征在于，所述管理逻辑基于所述第二管芯上的所述温度梯度以及来自所述第一管芯上的所述热传感器的所述温度测量来更改所述DRAM阵列的刷新速率。
4.如权利要求2所述的装置，其特征在于，所述第二管芯包括处理器核。
5.如权利要求2所述的装置，其特征在于，所述第二管芯包括芯片上系统(SoC)。
6.一种系统，包括：
与天线耦合的无线收发器电路；
具有热传感器的第一管芯；
具有第一热传感器和第二热传感器的第二管芯，所述第二管芯在物理上毗邻所述第一管芯，而所述第一管芯的所述热传感器与所述第二管芯的所述第一热传感器对准，所述第二管芯还与所述无线收发器电路耦合；
与所述第二管芯上的所述第一热传感器以及所述第二管芯上的所述第二热传感器耦合的控制逻辑，所述控制逻辑用于确定所述第二管芯上的所述第一热传感器与所述第二管芯上的所述第二热传感器之间的温度差；
与所述控制逻辑和所述第一管芯上的所述热传感器耦合的管理逻辑，所述管理逻辑用于接收来自所述第二管芯的所述温度差以及来自所述第一管芯上的所述热传感器的温度测量，以及用于基于所述第二管芯上的所述温度差和来自所述第一管芯上的所述热传感器的所述温度测量来管理所述第一管芯的操作特性。
7.如权利要求6所述的系统，其特征在于，所述第一管芯包括动态随机存取存储器(DRAM)阵列。
8.如权利要求7所述的系统，其特征在于，所述管理逻辑基于所述温度差以及来自所述第一管芯上的所述热传感器的所述温度测量来更改所述DRAM阵列的刷新速率。
9.如权利要求7所述的系统，其特征在于，所述第二管芯包括处理器核。
10.如权利要求7所述的系统，其特征在于，所述第二管芯包括芯片上系统(SoC)。
11.一种方法，包括：
确定第一管芯上的第一热传感器与第二热传感器之间的温度差；
将所述温度差从所述第一管芯传送到第二管芯上的电路；
确定来自所述第二管芯上的热传感器的温度；
利用所述温度差和来自所述第二管芯上的所述热传感器的所述温度来更改所述第二管芯上的一个或多个电路的操作特性。
12.如权利要求11所述的方法，其特征在于，所述第二管芯包括动态随机存取存储器(DRAM)阵列。
13.如权利要求12所述的方法，其特征在于，所述电路基于来自所述第二管芯上的所述热传感器的所述温度测量来更改所述DRAM阵列的刷新速率。
14.如权利要求12所述的方法，其特征在于，所述第一管芯包括处理器核。
15.如权利要求12所述的方法，其特征在于，所述第二管芯包括芯片上系统(SoC)。
CN201280016742.2A 2011-03-31 2012-02-08 感生热梯度 Active CN103460382B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510627479.6A CN105244053B (zh) 2011-03-31 2012-02-08 感生热梯度

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/077,661 US9490003B2 (en) 2011-03-31 2011-03-31 Induced thermal gradients
US13/077,661 2011-03-31
PCT/US2012/024340 WO2012134637A1 (en) 2011-03-31 2012-02-08 Induced thermal gradients

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201510627479.6A Division CN105244053B (zh) 2011-03-31 2012-02-08 感生热梯度

Publications (2)

Publication Number Publication Date
CN103460382A true CN103460382A (zh) 2013-12-18
CN103460382B CN103460382B (zh) 2016-08-17

Family

ID=46926406

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201510627479.6A Active CN105244053B (zh) 2011-03-31 2012-02-08 感生热梯度
CN201280016742.2A Active CN103460382B (zh) 2011-03-31 2012-02-08 感生热梯度

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201510627479.6A Active CN105244053B (zh) 2011-03-31 2012-02-08 感生热梯度

Country Status (6)

Country Link
US (2) US9490003B2 (zh)
EP (2) EP2695192B1 (zh)
KR (2) KR101732840B1 (zh)
CN (2) CN105244053B (zh)
TW (2) TWI537719B (zh)
WO (1) WO2012134637A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105390481A (zh) * 2014-08-27 2016-03-09 瑞萨电子株式会社 半导体器件
CN110010174A (zh) * 2015-04-08 2019-07-12 三星电子株式会社 在多芯片封装中使用温度偏差来控制操作的方法和器件
CN113936733A (zh) * 2021-10-15 2022-01-14 西安紫光国芯半导体有限公司 三维集成电路晶圆的测试方法、测试装置和三维集成电路

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI430094B (zh) * 2011-09-22 2014-03-11 Phison Electronics Corp 記憶體儲存裝置、記憶體控制器與溫度管理方法
US10156512B2 (en) * 2013-03-01 2018-12-18 Futurewei Technologies, Inc. System and method for measuring thermal reliability of multi-chip modules
KR102063817B1 (ko) * 2013-03-04 2020-01-08 삼성전자주식회사 반도체 패키지를 포함하는 반도체 장치의 표면 온도 제어 방법
US9285278B2 (en) * 2013-05-09 2016-03-15 Apple Inc. System and methods for thermal control using sensors on die
US9390785B2 (en) 2014-03-27 2016-07-12 Intel Corporation Method, apparatus and system for determining a write recovery time of a memory based on temperature
US9996110B2 (en) * 2014-12-24 2018-06-12 Intel Corporation Direct attach dock cooling leveraging maximum silicon junction temperature control
US10248173B2 (en) 2016-03-31 2019-04-02 Intel Corporation Determining thermal margins in a multi-die processor
KR102571497B1 (ko) 2016-05-10 2023-08-29 삼성전자주식회사 멀티 스택 칩 패키지를 포함하는 데이터 저장 장치 및 그것의 동작 방법
US9653144B1 (en) * 2016-06-28 2017-05-16 Intel Corporation Apparatuses, methods, and systems for package on package memory refresh and self-refresh rate management
KR102656205B1 (ko) * 2016-10-25 2024-04-11 에스케이하이닉스 주식회사 온도 제어 장치, 이를 포함하는 반도체 장치 및 반도체 장치의 제어 방법
EP3340187A1 (en) * 2016-12-26 2018-06-27 Thomson Licensing Device and method for generating dynamic virtual contents in mixed reality
KR20180099266A (ko) 2017-02-28 2018-09-05 삼성전자주식회사 데이터 저장 장치, 그의 동작 방법 및 그를 포함하는 전자 시스템
KR20190036893A (ko) 2017-09-28 2019-04-05 삼성전자주식회사 메모리 장치 및 그것의 제어 방법
FR3075392B1 (fr) * 2017-12-14 2020-09-11 Thales Sa Surveillance d'un defaut dans un equipement electrique
US10528288B2 (en) 2017-12-20 2020-01-07 International Business Machines Corporation Three-dimensional stacked memory access optimization
US10497423B1 (en) * 2018-05-14 2019-12-03 Nanya Technology Corporation Frequency-adjusting circuit, electronic memory, and method for determining a refresh frequency for a plurality of dram chips
US10928439B2 (en) * 2018-10-03 2021-02-23 Semiconductor Components Industries, Llc Thermal gradient correction of a current monitor signal
US11321008B2 (en) 2018-11-15 2022-05-03 Micron Technology, Inc. Temperature-based memory management

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009081225A1 (en) * 2007-12-24 2009-07-02 Nokia Corporation Thermal sensors for stacked dies
US20100142291A1 (en) * 2008-12-08 2010-06-10 Jae Hoon Joo Mobile system on chip (SoC) and mobile terminal using the mobile SoC, and method for refreshing a memory in the mobile SoC

Family Cites Families (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5502838A (en) * 1994-04-28 1996-03-26 Consilium Overseas Limited Temperature management for integrated circuits
US5902044A (en) * 1997-06-27 1999-05-11 International Business Machines Corporation Integrated hot spot detector for design, analysis, and control
US6789037B2 (en) 1999-03-30 2004-09-07 Intel Corporation Methods and apparatus for thermal management of an integrated circuit die
US6169442B1 (en) * 1999-04-13 2001-01-02 Analog Devices, Inc. IC monitoring chip and a method for monitoring temperature of a component in a computer
US6488405B1 (en) * 2000-03-08 2002-12-03 Advanced Micro Devices, Inc. Flip chip defect analysis using liquid crystal
US6513723B1 (en) * 2000-09-28 2003-02-04 Emerson Electric Co. Method and apparatus for automatically transmitting temperature information to a thermostat
US6662136B2 (en) 2001-04-10 2003-12-09 International Business Machines Corporation Digital temperature sensor (DTS) system to monitor temperature in a memory subsystem
US6557072B2 (en) 2001-05-10 2003-04-29 Palm, Inc. Predictive temperature compensation for memory devices systems and method
US20030158683A1 (en) 2002-02-19 2003-08-21 Claude Gauthier Temperature calibration using on-chip electrical fuses
US6908227B2 (en) * 2002-08-23 2005-06-21 Intel Corporation Apparatus for thermal management of multiple core microprocessors
US6781908B1 (en) 2003-02-19 2004-08-24 Freescale Semiconductor, Inc. Memory having variable refresh control and method therefor
KR100577560B1 (ko) * 2003-12-23 2006-05-08 삼성전자주식회사 온도감지 데이터에 응답하는 내부회로를 갖는 반도체메모리장치
US7583551B2 (en) 2004-03-10 2009-09-01 Micron Technology, Inc. Power management control and controlling memory refresh operations
NO20042771D0 (no) 2004-06-30 2004-06-30 Thin Film Electronics Asa Optimering av driftstemperatur i et ferroelektrisk eller elektret minne
US7099735B2 (en) 2004-06-30 2006-08-29 Intel Corporation Method and apparatus to control the temperature of a memory device
US8122187B2 (en) 2004-07-02 2012-02-21 Qualcomm Incorporated Refreshing dynamic volatile memory
US7347621B2 (en) * 2004-07-16 2008-03-25 International Business Machines Corporation Method and system for real-time estimation and prediction of the thermal state of a microprocessor unit
US7523285B2 (en) * 2004-08-20 2009-04-21 Intel Corporation Thermal memory control
JP4479453B2 (ja) 2004-10-01 2010-06-09 三菱電機株式会社 電力半導体装置
KR100611505B1 (ko) 2004-12-17 2006-08-11 삼성전자주식회사 동적 온도 모니터링이 가능한 메모리 모듈 및 메모리모듈의 동작 방법
US7413342B2 (en) * 2005-02-22 2008-08-19 Micron Technology, Inc. DRAM temperature measurement system
US7400945B2 (en) 2005-03-23 2008-07-15 Intel Corporation On-die temperature monitoring in semiconductor devices to limit activity overload
US7260007B2 (en) * 2005-03-30 2007-08-21 Intel Corporation Temperature determination and communication for multiple devices of a memory module
US20060236027A1 (en) 2005-03-30 2006-10-19 Sandeep Jain Variable memory array self-refresh rates in suspend and standby modes
US9171585B2 (en) * 2005-06-24 2015-10-27 Google Inc. Configurable memory circuit system and method
US7535020B2 (en) * 2005-06-28 2009-05-19 Kabushiki Kaisha Toshiba Systems and methods for thermal sensing
US8330476B2 (en) 2005-08-31 2012-12-11 Ati Technologies Ulc Dynamic voltage and power management by temperature monitoring
DE102005056907B3 (de) * 2005-11-29 2007-08-16 Infineon Technologies Ag 3-dimensionales Mehrchip-Modul
US7765825B2 (en) 2005-12-16 2010-08-03 Intel Corporation Apparatus and method for thermal management of a memory device
US7441949B2 (en) 2005-12-16 2008-10-28 Micron Technology, Inc. System and method for providing temperature data from a memory device having a temperature sensor
KR100725458B1 (ko) * 2005-12-23 2007-06-07 삼성전자주식회사 온도 보상 셀프 리프레시 신호를 공유하는 멀티 칩 패키지
US7590473B2 (en) 2006-02-16 2009-09-15 Intel Corporation Thermal management using an on-die thermal sensor
US7510323B2 (en) * 2006-03-14 2009-03-31 International Business Machines Corporation Multi-layered thermal sensor for integrated circuits and other layered structures
CN100390750C (zh) 2006-04-04 2008-05-28 威盛电子股份有限公司 存储器刷新速度的控制装置及方法
JP5065618B2 (ja) * 2006-05-16 2012-11-07 株式会社日立製作所 メモリモジュール
US7532021B2 (en) * 2006-06-06 2009-05-12 Advanced Inquiry Systems, Inc. Apparatus for translated wafer stand-in tester
US7535110B2 (en) * 2006-06-15 2009-05-19 Marvell World Trade Ltd. Stack die packages
US8118483B2 (en) 2006-06-21 2012-02-21 Intel Corporation Thermal sensor having toggle control
US20080005591A1 (en) * 2006-06-28 2008-01-03 Trautman Mark A Method, system, and apparatus for dynamic thermal management
US7549795B2 (en) * 2006-06-30 2009-06-23 Intel Corporation Analog thermal sensor array
US8272781B2 (en) 2006-08-01 2012-09-25 Intel Corporation Dynamic power control of a memory device thermal sensor
US8762097B2 (en) 2006-08-04 2014-06-24 Apple Inc. Method and apparatus for a thermal control system based on virtual temperature sensor
KR100832029B1 (ko) 2006-09-28 2008-05-26 주식회사 하이닉스반도체 온도 정보 출력 장치 및 그를 갖는 반도체 소자
US8122265B2 (en) * 2006-12-29 2012-02-21 Intel Corporation Power management using adaptive thermal throttling
KR100834403B1 (ko) * 2007-01-03 2008-06-04 주식회사 하이닉스반도체 안정적인 셀프리프레쉬 동작을 수행하는 메모리장치 및셀프리프레쉬주기 제어신호 생성방법
KR101257912B1 (ko) * 2007-02-14 2013-04-24 삼성전자주식회사 반도체 메모리 장치와 이 장치의 단자 배치 방법, 및 이장치를 구비한 메모리 모듈과 이 모듈의 기판의 단자 및라인 배치 방법
US20080239852A1 (en) 2007-03-28 2008-10-02 Reza Jazayeri Test feature to improve DRAM charge retention yield
KR100949877B1 (ko) 2007-04-10 2010-03-25 주식회사 하이닉스반도체 반도체 패키지
JP5669338B2 (ja) * 2007-04-26 2015-02-12 株式会社日立製作所 半導体装置
US7621671B2 (en) * 2007-05-16 2009-11-24 Infineon Technologies Ag Method and apparatus for thermal protection in an integrated circuit
US7771115B2 (en) 2007-08-16 2010-08-10 Micron Technology, Inc. Temperature sensor circuit, device, system, and method
US7768857B2 (en) 2007-12-03 2010-08-03 Qimonda Ag Method of refreshing data in a storage location based on heat dissipation level and system thereof
FI122943B (fi) * 2007-12-04 2012-09-14 Sensire Oy Laite, menetelmä ja järjestelmä tiedon välittämiseksi RFID-laitteilta
KR101007988B1 (ko) 2008-01-02 2011-01-14 주식회사 하이닉스반도체 온도정보 출력회로 및 이를 이용한 멀티칩패키지
US8209493B2 (en) * 2008-03-26 2012-06-26 Intel Corporation Systems and methods for scheduling memory requests during memory throttling
US20090256622A1 (en) * 2008-04-11 2009-10-15 Nortel Networks Limited Soft thermal failure in a high capacity transmission system
US7923829B2 (en) * 2008-05-06 2011-04-12 Mediatek Inc. Bonding pad sharing method applied to multi-chip module and apparatus thereof
KR101596281B1 (ko) 2008-12-19 2016-02-22 삼성전자 주식회사 온도 관련 공유 제어회로를 갖는 반도체 메모리 장치
US7929368B2 (en) 2008-12-30 2011-04-19 Micron Technology, Inc. Variable memory refresh devices and methods
US7984250B2 (en) 2008-12-31 2011-07-19 Intel Corporation Dynamic updating of thresholds in accordance with operating conditons
US8032804B2 (en) * 2009-01-12 2011-10-04 Micron Technology, Inc. Systems and methods for monitoring a memory system
US8624527B1 (en) 2009-03-27 2014-01-07 Oree, Inc. Independently controllable illumination device
US8527113B2 (en) 2009-08-07 2013-09-03 Irobot Corporation Remote vehicle
US20110093132A1 (en) 2009-10-19 2011-04-21 Apple Inc. Platform-independent thermal management of components in electronic devices
US8796863B2 (en) * 2010-02-09 2014-08-05 Samsung Electronics Co., Ltd. Semiconductor memory devices and semiconductor packages
KR101817156B1 (ko) * 2010-12-28 2018-01-10 삼성전자 주식회사 관통 전극을 갖는 적층 구조의 반도체 장치, 반도체 메모리 장치, 반도체 메모리 시스템 및 그 동작방법
KR101642208B1 (ko) 2011-12-23 2016-07-22 인텔 코포레이션 동적 메모리 성능 스로틀링
WO2013095673A1 (en) * 2011-12-23 2013-06-27 Intel Corporation Self-repair logic for stacked memory architecture
KR101678751B1 (ko) 2011-12-23 2016-11-23 인텔 코포레이션 스택 메모리 아키텍처의 별개의 마이크로채널 전압 도메인들
US9396787B2 (en) 2011-12-23 2016-07-19 Intel Corporation Memory operations using system thermal sensor data
JP5846664B2 (ja) 2011-12-28 2016-01-20 インテル・コーポレーション メモリ回路試験エンジン用の汎用アドレススクランブラ
US8645777B2 (en) 2011-12-29 2014-02-04 Intel Corporation Boundary scan chain for stacked memory
US8892269B2 (en) 2012-03-30 2014-11-18 Intel Corporation Power down and quick start of thermal sensor
US9322837B2 (en) * 2012-09-12 2016-04-26 Renesas Electronics Corporation Semiconductor device
US9016939B2 (en) * 2012-10-01 2015-04-28 Taiwan Semiconductor Manufacturing Co., Ltd. Thermal sensor with second-order temperature curvature correction
JP6101047B2 (ja) * 2012-11-07 2017-03-22 キヤノン株式会社 情報処理装置及びその制御方法、並びにプログラム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009081225A1 (en) * 2007-12-24 2009-07-02 Nokia Corporation Thermal sensors for stacked dies
US20100142291A1 (en) * 2008-12-08 2010-06-10 Jae Hoon Joo Mobile system on chip (SoC) and mobile terminal using the mobile SoC, and method for refreshing a memory in the mobile SoC

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105390481A (zh) * 2014-08-27 2016-03-09 瑞萨电子株式会社 半导体器件
US10199085B2 (en) 2014-08-27 2019-02-05 Renesas Electronics Corporation Semiconductor device
CN110010174A (zh) * 2015-04-08 2019-07-12 三星电子株式会社 在多芯片封装中使用温度偏差来控制操作的方法和器件
US11640955B2 (en) 2015-04-08 2023-05-02 Samsung Electronics Co., Ltd. Method and device for controlling operation using temperature deviation in multi-chip
CN110010174B (zh) * 2015-04-08 2023-08-08 三星电子株式会社 在多芯片封装中使用温度偏差来控制操作的方法和器件
CN113936733A (zh) * 2021-10-15 2022-01-14 西安紫光国芯半导体有限公司 三维集成电路晶圆的测试方法、测试装置和三维集成电路

Also Published As

Publication number Publication date
KR20130133001A (ko) 2013-12-05
TWI567546B (zh) 2017-01-21
CN103460382B (zh) 2016-08-17
TWI537719B (zh) 2016-06-11
US20160055901A1 (en) 2016-02-25
US20120249218A1 (en) 2012-10-04
EP2695192A4 (en) 2014-12-10
EP2996014B1 (en) 2018-05-16
US9490003B2 (en) 2016-11-08
TW201250467A (en) 2012-12-16
KR20150132589A (ko) 2015-11-25
CN105244053B (zh) 2018-07-10
KR101732840B1 (ko) 2017-05-04
WO2012134637A1 (en) 2012-10-04
EP2996014A1 (en) 2016-03-16
KR101594663B1 (ko) 2016-02-16
EP2695192A1 (en) 2014-02-12
TW201610668A (zh) 2016-03-16
EP2695192B1 (en) 2017-05-03
CN105244053A (zh) 2016-01-13

Similar Documents

Publication Publication Date Title
CN103460382A (zh) 感生热梯度
US10514305B2 (en) Induced thermal gradients
US9396787B2 (en) Memory operations using system thermal sensor data
US8737108B2 (en) 3D memory configurable for performance and power
CN102272849B (zh) 可变存储器刷新装置和方法
CN103988140A (zh) 利用封装上的输入/输出接口互连在封装中封装的芯片与裸晶
US20130279276A1 (en) Separate microchannel voltage domains in stacked memory architecture
CN104115229A (zh) 动态存储器性能调节
CN107077882A (zh) 一种dram刷新方法、装置和系统
He et al. PUAR: Performance and usage aware routing algorithm for long and linear wireless sensor networks
CN103562885B (zh) 在动态随机存取存储器中提供高速缓存标记的方法、装置及系统
US8762607B2 (en) Mechanism for facilitating dynamic multi-mode memory packages in memory systems
CN107624178A (zh) 快速归零的机柜式架构（rsa）和共享存储器控制器（smc）技术
JP2014532929A (ja) 埋め込みメモリ及び埋め込み式記憶システム
CN103999010A (zh) 用于封装体上输入/输出架构的分布式静电放电保护
US20030056057A1 (en) System and method for power reduction of memory
KR101112182B1 (ko) 동적 멀티 기기 환경에서의 정보 분배
JP2009205603A (ja) Ｉｃタグ及び生産ラインシステム及び検査ラインシステム
CN104115086A (zh) 用于封装件上输入/输出架构的非线性端接
Al-Shalabi et al. Research Article A Novel Adjacent Sensors-Based Mechanism to Increase Performance of Wireless Sensor Networks
Wang et al. A Power Management Scheme with SDMA for WPANs
Ooi Database Meets Deep Learning: Challenges and Opportunities

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant