DE102005056907B3 - 3-dimensionales Mehrchip-Modul - Google Patents

3-dimensionales Mehrchip-Modul Download PDF

Info

Publication number
DE102005056907B3
DE102005056907B3 DE102005056907A DE102005056907A DE102005056907B3 DE 102005056907 B3 DE102005056907 B3 DE 102005056907B3 DE 102005056907 A DE102005056907 A DE 102005056907A DE 102005056907 A DE102005056907 A DE 102005056907A DE 102005056907 B3 DE102005056907 B3 DE 102005056907B3
Authority
DE
Germany
Prior art keywords
chip
low
temperature functional
integrated circuit
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102005056907A
Other languages
English (en)
Inventor
Hans-Joachim Dr. Barth
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102005056907A priority Critical patent/DE102005056907B3/de
Priority to PCT/EP2006/067882 priority patent/WO2007062944A1/de
Application granted granted Critical
Publication of DE102005056907B3 publication Critical patent/DE102005056907B3/de
Priority to US12/124,335 priority patent/US7986033B2/en
Priority to US13/157,586 priority patent/US8247910B2/en
Priority to US13/587,835 priority patent/US8598718B2/en
Priority to US14/068,748 priority patent/US8786104B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Die vorliegende Erfindung betrifft ein 3-dimensionales Mehrchip-Modul mit einem ersten integrierten Schaltkreis-Chip (IC1) der zumindest einen ersten Hochtemperatur-Funktionsbereich (HTB1) und einen ersten Niedertemperatur-Funktionsbereich (NTB1) aufweist, und zumindest einem zweiten integrierten Schaltkreis-Chip (IC2) mit einem zweiten Hochtemperatur-Funktionsbereich (HTB2) und einem zweiten Niedertemperatur-Funktionsbereich (NTB2), wobei der zweite Hochtemperatur-Funktionsbereich (HTB2) gegenüber dem ersten Niedertemperatur-Funktionsbereich (NTB1) angeordnet ist. Alternativ kann auch zwischen dem ersten und zweiten Chip (IC1, IC2) zumindest ein Niedertemperatur-Chip angeordnet sein, der nur einen Niedertemperatur-Funktionsbereich aufweist.

Description

  • Die vorliegende Erfindung bezieht sich auf ein 3-dimensionales Mehrchip-Modul und insbesondere auf eine Multiprozessor-Datenverarbeitungseinheit mit optimierter Wärmeverteilung und verbesserten elektrischen Eigenschaften.
  • Üblicherweise werden in der Halbleitertechnik integrierte Schaltungen auf einem Halbleiterwafer hergestellt, wobei nach der Fertigstellung der integrierten Schaltungen im Wafer dieser in eine Vielzahl von einzelnen Chips bzw. Bausteinen zerteilt wird. Diese „2-dimensionalen" Chips werden anschließend beispielsweise auf einen Verdrahtungsrahmen (lead frame) durch ein Bondverfahren oder ein sogenanntes ,Flip-Chip'-Bumpverfahren montiert und in einem Gehäuse gepackt.
  • Nachteilig bei der Verwendung von derartigen „2-dimensionalen" Chips sind jedoch ein erhöhter Platzbedarf, reduzierte Ausbeute, sowie unerwünschte hohe Signallaufzeiten, Kapazitäten und Induktivitäten. Es werden daher zunehmend so genannte 3-dimensionale Mehrchip-Module hergestellt, wobei mehrere derartiger 2-dimensionaler Chips bzw. Bausteine übereinander gestapelt und elektrisch (sowie mechanisch) miteinander verbunden werden.
  • Aus der Druckschrift WO 2006/012167 A1 ist ein 3-dimensionales Mehrchip-Modul bekannt, wobei eine Vielzahl von Funktionsbausteinen bzw. -chips aufeinander gestapelt und über einen Blindbaustein bzw. -chip auf einem Substrat befestigt sind. Der Blindbaustein wirkt hierbei als Wärmesenke bzw. Wärmespreizer und besteht vorzugsweise aus einem Halbleiter chip in dem keinerlei elektrische Schaltungen realisiert sind.
  • Insbesondere bei der Realisierung von Multiprozessor-Datenverarbeitungseinheiten, die eine Vielzahl von miteinander verschalteten Prozessoren bzw. Prozessor-Kernen aufweisen, ergeben sich ferner wesentliche Probleme bei der internen Wärmeverteilung bzw. Wärmeabfuhr. Es werden daher insbesondere bei der Herstellung von Multiprozessor-Datenverarbeitungseinheiten weiterhin 2-dimensionale Chips verwendet, auf denen sich zwei oder mehrere Prozessorkerne verteilt im Halbleiterbaustein befinden. Hierbei ergeben sich jedoch wiederum die Nachteile von unzureichenden Signallaufzeiten, welche bei den derzeitigen Taktraten zu besonderen Problemen führen.
    •
  • Der Erfindung liegt daher die Aufgabe zu Grunde ein 3-dimensionales Mehrchip-Modul zu schaffen, welches verbesserte Wärmeeigenschaften und Signallaufzeiten aufweist.
  • Erfindungsgemäß wird diese Aufgabe durch die Merkmale der Patentansprüche 1 oder 2 gelöst.
  • Genauer gesagt kann ein 3-dimensionales Mehrchip-Modul, welches einen ersten integrierten Schaltkreis-Chip und zumindest einen weiteren integrierten Schaltkreis-Chip mit jeweils einem Hochtemperatur-Funktionsbereich und einem Niedertemperatur-Funktionsbereich aufweist, derart aufgebaut sein, dass zwischen den integrierten Schaltkreis-Chips zumindest ein Niedertemperatur-Chip angeordnet ist, der nur einen Niedertemperatur-Funktionsbereich aufweist. Auf diese Weise kann eine unerwünschte Wärmebündelung bzw. -konzentration an einem Ort im Mehrchip-Modul zuverlässig verhindert und die Wärmeverteilung vergleichmäßigt werden.
  • Alternativ kann im 3-dimensionalen Mehrchip-Modul der zumindest eine weitere Hochtemperatur-Funktionsbereich des zumindest einen weiteren integrierten Schaltkreis-Chips gegenüber einem ersten Niedertemperatur-Funktionsbereich des ersten integrierten Schaltkreis-Chip angeordnet sein, wodurch sich wiederum eine ausgeglichene Wärmeverteilung im Mehrchip-Modul erreichen lässt.
  • Vorzugsweise können die vorstehend genannten Alternativen auch miteinander kombiniert werden, wodurch sich eine weitere Verbesserung der Wärmeverteilung im Mehrchip-Modul realisieren lässt.
  • Vorzugsweise sind die integrierten Schaltkreis-Chips gleich bzw. gleichartig aufgebaut, wobei die Anordnung ihrer Hoch temperatur-Funktionsbereiche zueinander um 90 Grad, 180 Grad oder 270 Grad gedreht oder aber zu einer Symmetrieachse des Chips gespiegelt ist, wodurch sich die Herstellungskosten für ein Mehrchip-Modul mit optimaler Wärmeverteilung wesentlich reduzieren lassen.
  • Vorzugsweise wird ein Hochtemperatur-Funktionselement im Hochtemperatur-Funktionsbereich eines ersten Chips mit einem Niedertemperatur-Funktionselement im Niedertemperatur-Funktionsbereich des weiteren Chips oder des Niedertemperatur-Chips derart elektrisch verbunden, dass eine Gesamt-Verdrahtungslänge über mehrere Chips gegenüber einer Verdrahtungslänge innerhalb des gleichen Chips verkürzt ist. Neben der optimierten Wärmeverteilung können auf diese Weise auch die Signallaufzeiten und somit unerwünschte parasitäre Kapazitäten oder Induktivitäten wesentlich reduziert werden, was zu verbesserten elektrischen Eigenschaften, d.h. zu schnelleren Schaltzeiten durch reduzierte Signalverzögerungen (RC-Delays), der zu realisierenden Gesamt-Schaltung führt.
  • Vorzugsweise sind die integrierten Schaltkreis-Chips Mikrokontroller- oder Mikroprozessor-Bausteine, deren Hochtemperatur-Funktionsbereiche die Prozessor-Kerne und deren Niedertemperatur-Funktionsbereiche deren Cash-Speicher, Register und/oder Bus-Steuereinheiten darstellen. Auf diese Weise können äußerst leistungsfähige Multiprozessor-Datenverarbeitungseinheiten im Wesentlichen unter Verwendung von bereits existierenden Mikrokontroller- oder Mikroprozessor-Bausteinen realisiert werden. Die Herstellungskosten sind daher ebenfalls wesentlich reduziert.
  • Als Niedertemperatur-Chips können hierbei insbesondere Cash-Speicher-Bausteine, wie z.B. SRAM-Speicher, eingefügt werden, die eine äußerst geringe Wärmeentwicklung aufweisen, jedoch nunmehr mit minimalen Signallaufzeiten angesteuert werden können. Andere Niedertemperatur-Funktionsbereiche oder Niedertemperatur-Chips können alternativ als DRAM-Speicher, als EEPROM, Flash-Speicher (NAND-Flash, NOR-Flash, usw.) oder als anderer nicht-flüchtiger Speicher (non-volatile memory (NVM), z.B. als FERAM, MRAM, usw.) ausgeführt sein. Auch Kombinationen verschiedener Speichertypen sind möglich, sowohl auf einem Chip, als auch auf unterschiedlichen Chips.
  • Zur Realisierung der elektrischen Verbindung zwischen den jeweiligen Chips können sowohl „face-to-face-bonds" als auch „through-Si-via-bonds" oder eine Kombination von „through-Si-vias" mit „micro-bumps" verwendet werden.
  • Alternativ zu den vorstehend beschriebenen Mikroprozessoren bzw. Mikrokontrollern können auch Leistungshalbleiter-Bausteine mit Bereichen starker Wärmeentwicklung als integrierte Schaltkreis-Chips in Mehrchip-Modulen verwendet werden.
  • In den Unteransprüchen sind weitere vorteilhafte Ausgestaltungen der Erfindung gekennzeichnet.
  • Die Erfindung wird nachstehend anhand von Ausführungsbeispielen unter Bezugnahme auf die Zeichnung näher beschrieben.
    •
  • Es zeigen:
  • 1 eine vereinfachte perspektivische Ansicht eines Mehrchip-Moduls gemäß einem ersten Ausführungsbeispiel;
  • 2 ein vereinfachte perspektivische Ansicht eines Mehrchip-Moduls gemäß einem zweiten Ausführungsbeispiel;
  • 3A und B eine vereinfachte perspektivische Ansicht eines Mehrchip-Moduls gemäß einem dritten und vierten Ausführungsbeispiel;
  • 4 eine vereinfachte perspektivische Ansicht eines Mehrchip-Moduls gemäß einem fünften Ausführungsbeispiel; und
  • 5 eine vereinfachte Draufsicht eines Mikroprozessor-Bausteins, wie er in den 1 bis 4 als integrierter Schaltkreis-Chip verwendet werden kann.
  • 1 zeigt eine vereinfachte perspektivische Ansicht eines 3-dimensionalen Mehrchip-Moduls gemäß einem ersten Ausführungsbeispiel.
  • Genauer gesagt wird gemäß 1 mittels herkömmlicher Herstellungsverfahren ein erster integrierter Schaltkreis-Chip IC1 und ein zweiter integrierter Schaltkreis-Chip IC2 hergestellt, welche jeweils zumindest einen Hochtemperatur-Funktionsbereich HTB1 und HTB2 mit hoher Wärmeabgabe bzw. Wärmeentwicklung aufweisen. Der verbleibende Teil der integrierten Schaltkreis-Chips IC1 und IC2 weist lediglich eine geringe Wärmeabgabe bzw. Wärmeentwicklung auf, weshalb diese Bereiche als Niedertemperatur-Funktionsbereiche NTB1 und NTB2 bezeichnet werden.
  • Für typische High Performance Mikroprozessoren liegen die mittleren Leistungsdichten (power densities) heute bei ca. 0.4–0.6 Watt/mm2 (ITRS Roadmap, 2003 Edition, Seite 472) mit steigender Tendenz in der Zukunft. Lokal über dem Prozessor-Kern können jedoch leicht höhere Leistungsdichten von bis zu 3 Watt/mm2 oder mehr auftreten, in den Speicherbereichen dagegen treten Leistungsdichten auf, die kleiner als 0.3 Watt/mm2 sind. Hochtemperatur-Funktionsbereiche haben demnach Leistungsdichten größer als ca. 0.7 Watt/mm2 und Niedertemperatur-Funktionsbereiche haben Leistungsdichten kleiner als 0.3 Watt/mm2.
  • Beispielsweise kann als integrierter Schaltkreis-Chip ein Mikroprozessor-Baustein IC gemäß 5 verwendet werden. Derartige Mikroprozessor-Bausteine weisen üblicherweise einen Prozessor-Kern oder zentrale Prozessor Einheit (CPU) als Hochtemperatur-Funktionsbereich HTB auf, welcher im Betrieb eine starke Wärmeentwicklung aufweist. Der verbleibende Teil des Mikroprozessor-Bausteins IC wird aufgrund seiner geringen Wärmeabgabe als Niedertemperatur-Funktionsbereich NTB bezeichnet und z.B. für einen System-Bus 1 und einen Speicher-Bus 4, sowie für Daten-Cash-Speicher 2 und Befehls-Cash-Speicher 3 verwendet, die sich üblicherweise in unmittelbarer Nähe des Prozessorkerns bzw. des Hochtemperatur-Funktionsbereichs HTB befinden. In diesem prozessornahen Bereich sind üblicherweise auch verschiedenste Registerbereiche 6 und 7 angeordnet. Darüber hinaus besitzen derartige herkömmliche Mikroprozessor-Bausteine IC einen relativ großen Flächenanteil für einen Daten-Cash-Speicher 5, der als sogenannter L2-Cash eine Vielzahl von Transistoren zur Realisierung z.B. eines SRAM-Speichers aufweist. Eine Temperaturentwicklung in den Einheiten 1 bis 7 und insbesondere des Daten-Cash-Speichers 5 des Niedertemperatur-Funktionsbereichs NTB ist üblicherweise sehr gering.
  • Gemäß 1 kann nunmehr ein 3-dimensionales Mehrchip-Modul, welches vorzugsweise aus zwei gleichen Mikroprozessor-Bausteinen gemäß 5 bestehen kann, derart realisiert, dass die integrierten Schaltkreis-Chips IC1 und IC2 hinsichtlich ihrer Hauptoberflächen gegenüberliegend angeordnet und sowohl mechanisch als auch elektrisch miteinander verbunden sind. Hierbei ist der zumindest eine weitere Hochtemperatur-Funktionsbereich HTB2 des zweiten integrierten Schaltkreis-Chips IC2 unmittelbar gegenüber dem ersten Niedertemperatur-Funktionsbereich NTB1 des ersten integrierten Schaltkreis-Chips IC1 angeordnet. Bei einer derartigen Realisierung eines aus zwei integrierten Schaltkreis-Chips bestehenden 3-dimensionalen Mehrchip-Moduls erhält man eine verbesserte Wärmeverteilung, da die wärmeerzeugenden Hochtemperatur-Funktionsbereiche sich nicht unmittelbar berühren bzw. unmittelbar gegenüber angeordnet sondern räumlich zueinander verschoben sind.
  • Vorzugsweise wird eine derartige Anordnung durch Verwendung von gleichen bzw. identischen integrierten Schaltkreis-Chips IC1 und IC2 realisiert, welche hinsichtlich Ihrer in 1 dargestellten Symmetrieachse A gespiegelt sind. Vorzugsweise weist hierbei die Symmetrieachse A einen maximal möglichen Abstand zum Hochtemperatur-Funktionsbereich HTB auf und liegt üblicherweise in der Mitte des integrierten Schaltkreis-Chips.
  • Insbesondere bei einer „Wafer-to-Wafer"-Montage, bei der noch unzerteilte Wafer aufeinander gelegt und miteinander verbunden werden, kann eine derartige Spiegelung sehr leicht durchgeführt werden, indem zwei mit einer Vielzahl von integrierten Schaltkreis-Chips versehene Wafer entweder mit ihren Rückseiten oder mit ihren Vorderseiten aufeinander gelegt und kontaktiert werden.
  • Zur Realisierung eines 3-dimensionalen Mehrchip-Moduls müssen die so aneinander befestigten Wafer nur noch mittels eines dem Fachmann bekannten „face-to-face-bond"- und/oder einem „through-Si-via-bond"-Verfahren und/oder einer Kombination eines „through-Si-via"-Verfahrens mit „micro-solder-bumps" miteinander elektrisch verbunden werden.
  • Bei den „face-to-face-bonds" werden typischer Weise die Chip-Anschlussflächen (Metall-Pads) auf benachbarten Chips miteinander verlötet (z.B. bei 300°C unter Schutzgasatmosphäre können zwei Cu-Pads mit Sn als Lot verlötet werden, wobei sich eine elektrisch leitende und stabile Cu3Sn-Phase bildet). Bei den „through-Si-via-bonds" werden typischer Weise die mit Metall gefüllten und durch das Si-Substrat führenden Kontakte oder Vias des einen Chips mit metallischen Chip-Anschlussflächen (Metall-Pads) des benachbarten Chips gebondet. Als Metalle zur Via-Füllung und zur Ausformung der Anschlussflächen eignen sich z.B. Cu, Ag, Au, Al, Ni, W, Co, Ti, Ta, oder andere gut leitfähige Materialien, Metall-Legierungen oder Kombinationen aus unterschiedlichen Metallen die zuverlässig zusammengebondet werden können. Unter bestimmten Umständen kann es auch vorteilhaft sein anstatt der Metall-zu-Metall- Bondung mikroskopische Lot-Kügelchen (Micro-Solder-Bumps) zur Verbindung der „through-Si-vias" des einen Chips mit den Anschlussflächen des zweiten Chips zu nutzen. Diese „Micro-Solder-Bumps" sind typischer Weise zwischen 5 μm bis zu einigen 100 μm groß und können beispielsweise aus Sn, SnPb, SnAg, SnAgCu, SnIn, SnBi, SnCu, In, BiPb, BiAg, BiCu, PbAg, PbCu oder anderen Metallen oder Metall-Kombinationen mit niedrigem Schmelzpunkt realisiert werden.
  • Derartige elektrische Verbindungen für 3-dimensionale Mehrchip-Module sind dem Fachmann allgemein bekannt und darüber hinaus beispielsweise aus der Literaturstelle S. Pozder et al.: „Back-end compatibility of bonding and thinning processes for a wafer-level 3D interconnect technology platform", Proceedings of International Interconnect Technology Conference (IITC) 2004, Seiten 102 bis 104. Die so aneinander befestigten Wafer-Stapel können anschließend in üblicher Weise geteilt bzw. zersägt werden, wodurch man das gewünschte 3-dimensionale Mehrchip-Modul erhält.
  • Obwohl man durch die vorstehend beschriebene Spiegelung und das Verarbeiten auf Wafer-Ebene die Kosten für das 3-dimensionale Mehrchip-Modul stark reduzieren kann, sind grundsätzlich auch alternative Herstellungsverfahren denkbar, bei denen beispielsweise ein bereits vereinzelter integrierter Schaltkreis-Chip auf einen Wafer aufgebracht wird (die-to-wafer) oder zwei vereinzelte integrierte Schaltkreis-Chips wie in 1 dargestellt um die Symmetrieachse A gespiegelt aufeinander gestapelt werden (die-to-die).
  • Insbesondere die zuletzt genannten Herstellungsverfahren, d.h. „die-to-die" und „die-to-wafer" ermöglichen darüber hinaus alternative Stapelanordnungen bzw. 3-dimensionale Mehrchip-Module.
  • 2 zeigt eine vereinfachte perspektivische Ansicht eines 3-dimensionalen Mehrchip-Moduls gemäß einem zweiten Aus führungsbeispiel, wobei gleiche Bezugszeichen gleiche oder entsprechende Elemente wie in 1 und 5 bezeichnen, weshalb auf eine wiederholte Beschreibung nachfolgend verzichtet wird.
  • Gemäß 2 besteht das 3-dimensionale Mehrchip-Modul nunmehr aus vier integrierten Schaltkreis-Chips IC1 bis IC4, welche wiederum jeweils einen Hochtemperatur-Funktionsbereich HTB1 bis HTB4 und einen Niedertemperatur-Funktionsbereich NTB1 bis NTB4 aufweisen.
  • Gemäß 2 wird eine optimale Wärmeverteilung im Mehrchip-Modul dadurch erreicht, dass die Anordnung der jeweiligen Hochtemperatur-Funktionsbereiche HTB1 bis HTB4 zueinander um 90 Grad, 180 Grad oder 270 Grad gedreht ist. Genauer gesagt kann der zweite Hochtemperatur-Funktionsbereich HTB2 um 90 Grad gegenüber dem ersten Hochtemperatur-Funktionsbereich HTB1 bezüglich einer gemeinsamen Mittelpunkt-Achse M gedreht angeordnet sein. In gleicher Weise kann der dritte Hochtemperatur-Funktionsbereich HTB3 um 180 Grad und der vierte Hochtemperatur-Funktionsbereich HTB4 um 270 Grad gegenüber dem ersten Hochtemperatur-Funktionsbereich HTB1 gedreht angeordnet sein, wodurch sich die gewünschte optimale Wärmeverteilung im 3-dimensionalen Mehrchip-Modul ergibt. Selbstverständlich können die Hochtemperatur-Funktionsbereiche zueinander auch in anderer Weise um 90, 180 oder 270 Grad gedreht angeordnet werden und/oder mit einer gespiegelten Anordnung kombiniert werden.
  • Wiederum werden zum mechanischen und elektrischen Verbinden die in der vorstehend genannten Literaturstelle verwendeten Materialien und Verfahren insbesondere BCB (Benzozyklobuten) als mechanisches Verbindungsmittel und „face-to-face-bonds" und/oder „through-Si-via-bonds" als elektrische Verbindungen verwendet, wobei die jeweiligen vorderseitigen Anschlussflächen der Chips miteinander verlötet werden und/oder durch das Si-Substrat führende Kontaktvias des einen Chips mit den Anschlussflächen des angrenzenden Chips verbunden werden.
  • 3A zeigt eine vereinfachte perspektivische Ansicht eines 3-dimensionalen Mehrchip-Moduls gemäß einem dritten und vierten Ausführungsbeispiel, wobei gleiche Bezugszeichen gleiche oder entsprechende Elemente bezeichnen wie in 1 und 2, weshalb auf eine wiederholte Beschreibung nachfolgend verzichtet wird.
  • Gemäß dem dritten Ausführungsbeispiel nach 3A besteht das 3-dimensionale Mehrchip-Modul nunmehr aus einem ersten integrierten Schaltkreis-Chip IC1, der wiederum zumindest einen ersten Hochtemperatur-Funktionsbereich HTB1 mit hoher Wärmeabgabe und einen ersten Niedertemperatur-Funktionsbereich NTB1 mit geringer Wärmeabgabe aufweist, und zumindest einem zweiten integrierten Schaltkreis-Chip IC2, der ebenfalls einen zweiten Hochtemperatur-Funktionsbereich HTB2 mit hoher Wärmeabgabe und einen zweiten Niedertemperatur-Funktionsbereich NTB2 mit geringer Wärmeabgabe aufweist. Wiederum sind die beiden Chips IC1 und IC2 hinsichtlich ihrer Hauptoberflächen gegenüberliegend angeordnet und mechanisch sowie elektrisch miteinander verbunden.
  • Zur Realisierung einer optimalen Wärmeverteilung im Mehrchip-Modul findet jedoch gemäß diesem dritten Ausführungsbeispiel zunächst keine Spiegelung oder Verdrehung der Hochtemperatur-Funktionsbereiche HTB zueinander statt, sondern es wird zwischen dem ersten integrierten Schaltkreis-Chip IC1 und dem zweiten integrierten Schaltkreis-Chip IC2 zumindest ein Niedertemperatur-Chip IC5 angeordnet, der nur einen Niedertemperatur-Funktionsbereich NTB5 mit geringer Wärmeentwicklung bzw. Wärmeabgabe aufweist.
  • Vorzugsweise ist der zusätzlich zwischen den integrierten Schaltkreis-Chips IC1 und IC2 eingefügte Niedertemperatur-Chip IC5 ein sogenannter L2-Cash-Speicher und insbesondere ein SRAM-Speicher, sofern als integrierte Schaltkreis-Chips IC1 und IC2 Mikroprozessor-Bausteine gemäß 5 verwendet werden. Alternative können als Niedertemperatur-Funktionsbe reiche oder Niedertemperatur-Chips DRAM-Speicher, EEPROM, Flash-Speicher (NAND-Flash, NOR-Flash, usw.) oder andere nicht-flüchtige Speicher (non-volatile memory (NVM), z.B. als FERAM, MRAM, usw.) verwendet werden. Auch Kombinationen verschiedener Speichertypen sind möglich, sowohl auf einem Chip, als auch auf unterschiedlichen Chips.
  • Durch das Einfügen des Niedertemperatur-Chips IC5, welcher nur Niedertemperatur-Funktionsbereiche NTB5 und somit nur eine geringe Wärmeabgabe aufweist, kann die Wärmeverteilung im Mehrchip-Modul wiederum vergleichmäßigt werden, wodurch sich eine Wärmeabfuhr des Mehrchip-Moduls vereinfachen lässt.
  • Die Wärmeabfuhr erfolgt hierbei in üblicher Weise mittels aktiver oder passiver Kühlung (d.h. Kühlkörper, Luftkühlung, Flüssigkeitskühlung usw.).
  • Gemäß einem vierten Ausführungsbeispiel nach 3B können selbstverständlich die Ausführungsbeispiele gemäß 1 bis 3A auch miteinander kombiniert werden, wobei zusätzlich zu einer Spiegelung und/oder Drehung der Hochtemperatur-Funktionsbereiche auch das Einfügen von zumindest einem Niedertemperatur-Chip zwischen zwei integrierten Schaltkreis-Chips mit Hochtemperatur-Funktionsbereichen durchgeführt werden kann.
  • Obwohl man auf diese Art und Weise bereits eine hervorragende Wärmeverteilung im 3-dimensionalen Mehrchip-Modul erhält und somit bisher nicht gekannte und leistungsfähige Mehrchip-Schaltungen kostengünstig realisiert werden können, besteht ein weiterer Vorteil der vorliegenden Erfindung in der besonderen elektrischen Verbindung von Hochtemperatur-Funktionselementen in den Hochtemperatur-Funktionsbereichen mit Niedertemperatur-Funktionselementen in Niedertemperatur-Funktionsbereichen auf einem anderen Chip.
  • 4 zeigt eine vereinfachte perspektivische Ansicht zur Veranschaulichung eines 3-dimensionalen Mehrchip-Moduls gemäß einem vierten Ausführungsbeispiel, wobei dieses Verbindungskonzept weitergehend verdeutlicht wird. Gleiche Bezugszeichen bezeichnen hierbei wiederum gleiche Elemente oder Bereiche wie in den 1 bis 3, weshalb auf eine detaillierte Beschreibung nachfolgend verzichtet wird.
  • Gemäß 4 besteht das 3-dimensionale Mehrchip-Modul wiederum aus einem ersten integrierten Schaltkreis-Chip IC1 und einem zweiten integrierten Schaltkreis-Chip IC2, welche unmittelbar aufeinander gestapelt werden. Zur Verkürzung von Signallaufzeiten und zur Verringerung von Leitungskapazitäten und -Induktivitäten werden nunmehr jedoch die üblicherweise innerhalb eines Chips befindlichen Verdrahtungen aufgebrochen und neu angelegt. Genauer gesagt wird hierbei ein Hochtemperatur-Funktionselement HTF1 im Hochtemperatur-Funktionsbereich HTB1 des ersten Chips IC1 nicht mit seinem üblicherweise zugehörigen Niedertemperatur-Funktionselement NTF1 verdrahtet, sondern mit einem auf dem zweiten Chip IC2 im zweiten Niedertemperatur-Funktionsbereich NTB2 liegenden chip-fremden Niedertemperatur-Funktionselement NTF2 verbunden.
  • Vorzugsweise wird diese elektrische Verbindung nur für die Fälle realisiert, für die eine Gesamt-Verdrahtungslänge zwischen dem Hochtemperatur-Funktionselement HTF1 und dem zugehörigen Niedertemperatur-Funktionselement NTF2 verkürzt ist. Auf diese Weise ergeben sich neuartige Funktionseinheiten, FE1 und FE2, welche nunmehr chip-übergreifend in mehreren Teilbereichen der verschiedenen Chips realisiert sind. Sowohl die Signallaufzeiten als auch die parasitären Kapazitäten und Induktivitäten können dadurch wesentlich verringert werden, wodurch sich die elektrischen Eigenschaften einer Gesamtschaltung wesentlich verbessern.
  • Insbesondere bei Verwendung der eingangs genannten gleichen Mikroprozessor-Bausteine gemäß 5 können somit die Spei cherzellen der Daten-Cash-Speicher 5 mit wesentlich verkürzten Verdrahtungslängen den angrenzenden oder sich in der Nähe befindlichen Prozessorkernen anderer Chips zugeordnet werden.
  • Eine Gesamt-Verdrahtungslänge ergibt sich hierbei zu:
    Figure 00140001
    wobei x, y, z eine jeweilige Verdrahtungslänge in x-, y- und z-Richtung eines jeweiligen Chips und n = 1 bis m als Index der jeweiligen Chips ICn verwendet wird.
  • Wiederum kann auch eine derartige elektrische Verbindung auch bei dem Ausführungsbeispiel gemäß 3A und 3B durchgeführt werden, wobei vorzugsweise Hochtemperatur-Funktionselemente mit Niedertemperatur-Funktionselementen verbunden werden, die sich im 3-dimensionalen Raum in möglichst kurzem Abstand befinden. Dies lässt sich insbesondere dann einfach realisieren, wenn die Hochtemperaturbereiche HTB1, HTB2 der Chips IC1, IC2 jeweils gegeneinander verdreht oder gespiegelt sind, so daß sie an unterschiedliche Niedertemperaturbereiche des Chips IC5 angrenzen (3B).
  • Auf diese Weise erhält man nicht nur ein 3-dimensionales Mehrchip-Modul mit verbesserter Wärmeverteilung sondern auch eine dadurch zu realisierende Schaltung mit verbesserten elektrischen Eigenschaften (insbesondere verringerte Signallaufzeiten und Kapazitäten sowie Induktivitäten).
  • Obwohl die Erfindung vorstehend anhand eines Mikroprozessor-Bausteins gemäß 5 beschrieben wurde, ist sie insbesondere auch für Mikrokontroller-Bausteine mit zumindest einem Controller-Kern und allgemein für Datenverarbeitungs-Bausteine anwendbar, welche einen oder mehrere Prozessor-Kerne oder Controller-Kerne als Hochtemperatur-Funktionsbereiche und sonstige Speicher-Bereiche als Niedertemperatur-Funktionsbereiche aufweisen.
  • Ferner ist die vorliegende Erfindung auch auf Leistungshalbleiter-Bausteine mit Bereichen starker Wärmeentwicklung anwendbar, welche insbesondere in der Kfz-Elektronik zum Einsatz gelangen.
    • 1
    System-Bus
    2
    Daten-Cash I
    3
    Befehls-Cash
    4
    Speicher-Bus
    5
    Daten-Cash II
    6
    Register I
    7
    Register II
    IC, IC1 bis IC4
    integrierter Schaltkreis-Chip
    HTB
    Hochtemperatur-Funktionsbereiche
    NTB
    Niedertemperatur-Funktionsbereiche
    IC5
    Niedertemperatur-Chip
    HTF
    Hochtemperatur-Funktionselemente
    NTF
    Niedertemperatur-Funktionselemente
    FE1, FE2
    Funktionseinheiten
    A
    Symmetrieachse
    M
    Mittelpunktachse

Claims (14)

  1. 3-dimensionales Mehrchip-Modul mit einem ersten integrierten Schaltkreis-Chip (IC1), der zumindest einen ersten Hochtemperatur-Funktionsbereich (HTB1) mit hoher Wärmeabgabe und einen ersten Niedertemperatur-Funktionsbereich (NTB1) mit geringer Wärmeabgabe aufweist; und zumindest einem weiteren integrierten Schaltkreis-Chip (IC2), der zumindest einen weiteren Hochtemperatur-Funktionsbereich (HTB2) mit hoher Wärmeabgabe und einen weiteren Niedertemperatur-Funktionsbereich (NTB2) mit geringer Wärmeabgabe aufweist, wobei die Chips (IC1, IC2) hinsichtlich ihrer Hauptoberflächen gegenüberliegend angeordnet und elektrisch miteinander verbunden sind, und zwischen dem ersten integrierten Schaltkreis-Chip (IC1) und dem zumindest einen weiteren integrierten Schaltkreis-Chip (IC2) zumindest ein Niedertemperatur-Chip (IC5) angeordnet ist, der nur einen Niedertemperatur-Funktionsbereich (NTB5) aufweist.
  2. 3-dimensionales Mehrchip-Modul mit einem ersten integrierten Schaltkreis-Chip (IC1), der zumindest einen ersten Hochtemperatur-Funktionsbereich (HTB1) mit hoher Wärmeabgabe und einen ersten Niedertemperatur-Funktionsbereich (NTB1) mit geringer Wärmeabgabe aufweist; und zumindest einem weiteren integrierten Schaltkreis-Chip (IC2), der zumindest einen weiteren Hochtemperatur-Funktionsbereich (HTB2) mit hoher Wärmeabgabe und einen weiteren Niedertemperatur-Funktionsbereich (NTB2) mit geringer Wärmeabgabe aufweist, wobei die Chips (IC1, IC2) hinsichtlich ihrer Hauptoberflächen gegenüberliegend angeordnet und elektrisch miteinander verbunden sind, und der zumindest eine weitere Hochtemperatur-Funktionsbereich (HTB2) gegenüber dem ersten Niedertemperatur-Funktionsbereich (NTB1) angeordnet ist.
  3. 3-dimensionales Mehrchip-Modul nach Patentanspruch 2, dadurch gekennzeichnet, dass zwischen dem ersten integrierten Schaltkreis-Chip (IC1) und dem zumindest einen weiteren integrierten Schaltkreis-Chip (IC2) zumindest ein Niedertemperatur-Chip (IC5) angeordnet ist, der nur einen Niedertemperatur-Funktionsbereich (NTB5) mit geringer Wärmeabgabe aufweist.
  4. 3-dimensionales Mehrchip-Modul nach einem der Patentansprüche 1 bis 3, dadurch gekennzeichnet, dass die integrierten Schaltkreis-Chips (IC1, IC2) gleich sind.
  5. 3-dimensionales Mehrchip-Modul nach einem der Patentansprüche 1 bis 4, dadurch gekennzeichnet, dass die Hochtemperatur-Funktionsbereiche (HTB1, HTB2) zueinander um 90 Grad, 180 Grad oder 270 Grad gedreht oder gespiegelt angeordnet sind.
  6. 3-dimensionales Mehrchip-Modul nach einem der Patentansprüche 1 bis 5, dadurch gekennzeichnet, dass ein Hochtemperatur-Funktionselement (HTF1) im Hochtemperatur-Funktionsbereich (HTB1) des ersten integrierten Schaltkreis-Chips (IC1) mit einem Niedertemperatur-Funktionselement (NTF2) im Niedertemperatur-Funktionsbereich (NTB2) des zweiten integrierten Schaltkreis-Chips (IC2) oder mit einem Niedertemperatur-Funktionselement des Niedertemperatur-Chips (IC5) elektrisch verbunden ist.
  7. 3-dimensionales Mehrchip-Modul nach Patentanspruch 6, dadurch gekennzeichnet, dass die elektrische Verbindung nur für die Fälle realisiert ist, für die eine Gesamt-Verdrahtungslänge zwischen einem Hochtemperatur-Funktionselement (HTF1, HTF2) und einem geeigneten Niedertem peratur-Funktionselement (NTF1, NTF2) im Vergleich zu einer Gesamt-Verdrahtungslänge auf dem gleichen Chip verkürzt ist.
  8. 3-dimensionales Mehrchip-Modul nach Patentanspruch 7, dadurch gekennzeichnet, dass die Gesamt-Verdrahtungslänge (L) gleich
    Figure 00200001
    ist, mit x, y, z als jeweiliger Verdrahtungslänge in einer x-, y- und z-Richtung eines jeweiligen Chips und n = 1 bis m als Index für den jeweiligen Chip.
  9. 3-dimensionales Mehrchip-Modul nach einem der Patentansprüche 1 bis 8, dadurch gekennzeichnet, dass die integrierten Schaltkreis-Chips (IC1, IC2) Mikroprozessor-Bausteine darstellen.
  10. 3-dimensionales Mehrchip-Modul nach einem der Patentansprüche 1 bis 8, dadurch gekennzeichnet, dass die integrierten Schaltkreis-Chips (IC1, IC2) Mikrokontroller-Bausteine darstellen.
  11. 3-dimensionales Mehrchip-Modul nach einem der Patentansprüche 9 oder 10, dadurch gekennzeichnet, dass die Hochtemperatur-Funktionsbereiche (HTB1, HTB2) Prozessor-Kerne oder Controller-Kerne und die Niedertemperatur-Funktionsbereiche (NTB1, NTB2) Speichereinheiten, vorzugsweise Cash-Speicher, SRAM, DRAM, EEPROM, Flash-Speicher oder andere nichtflüchtige Speicher, Register und/oder Bus-Steuereinheiten aufweisen.
  12. 3-dimensionales Mehrchip-Modul nach einem der Patentansprüche 9 bis 11, dadurch gekennzeichnet, dass die Niedertemperatur-Chips (IC5) Speicherbausteine, vorzugsweise Cash-Speicherbausteine, SRAM, DRAM, EEPROM, Flash-Speicherbausteine oder andere nichtflüchtige Speicherbausteine darstellen.
  13. 3-dimensionales Mehrchip-Modul nach einem der Patentansprüche 1 bis 8, dadurch gekennzeichnet, dass die integrierten Schaltkreis-Chips (IC1, IC2) Leistungshalbleiter-Bausteine mit Bereichen starker Wärmeentwicklung darstellen.
  14. 3-dimensionales Mehrchip-Modul nach einem der Patentansprüche 1 bis 13, dadurch gekennzeichnet, dass die elektrische Verbindung mit einem face-to-face-bond und/oder einem through-Si-via-bond oder einer Kombination von through-Si-vias mit micro-solder-bumps realisiert ist.
DE102005056907A 2005-11-29 2005-11-29 3-dimensionales Mehrchip-Modul Expired - Fee Related DE102005056907B3 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE102005056907A DE102005056907B3 (de) 2005-11-29 2005-11-29 3-dimensionales Mehrchip-Modul
PCT/EP2006/067882 WO2007062944A1 (de) 2005-11-29 2006-10-27 3-dimensionales mehrchip-modul
US12/124,335 US7986033B2 (en) 2005-11-29 2008-05-21 Three-dimensional multichip module
US13/157,586 US8247910B2 (en) 2005-11-29 2011-06-10 Three-dimensional multichip module
US13/587,835 US8598718B2 (en) 2005-11-29 2012-08-16 Three-dimensional multichip module
US14/068,748 US8786104B2 (en) 2005-11-29 2013-10-31 Three-dimensional multichip module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005056907A DE102005056907B3 (de) 2005-11-29 2005-11-29 3-dimensionales Mehrchip-Modul

Publications (1)

Publication Number Publication Date
DE102005056907B3 true DE102005056907B3 (de) 2007-08-16

Family

ID=37891560

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005056907A Expired - Fee Related DE102005056907B3 (de) 2005-11-29 2005-11-29 3-dimensionales Mehrchip-Modul

Country Status (3)

Country Link
US (4) US7986033B2 (de)
DE (1) DE102005056907B3 (de)
WO (1) WO2007062944A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013163177A1 (en) * 2012-04-27 2013-10-31 Qualcomm Incorporated Thermal management floorplan for a multi-tier stacked ic package

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5572979B2 (ja) * 2009-03-30 2014-08-20 ソニー株式会社 半導体装置の製造方法
US20120063090A1 (en) * 2010-09-09 2012-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Cooling mechanism for stacked die package and method of manufacturing the same
US9343436B2 (en) 2010-09-09 2016-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked package and method of manufacturing the same
US9658678B2 (en) 2011-03-31 2017-05-23 Intel Corporation Induced thermal gradients
US9490003B2 (en) * 2011-03-31 2016-11-08 Intel Corporation Induced thermal gradients
US8653658B2 (en) 2011-11-30 2014-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. Planarized bumps for underfill control
WO2013080426A1 (ja) * 2011-12-01 2013-06-06 パナソニック株式会社 熱を考慮した構造を持つ集積回路装置、三次元集積回路、三次元プロセッサ装置、及びプロセススケジューラ
US9646942B2 (en) 2012-02-23 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for controlling bump height variation
US8970035B2 (en) 2012-08-31 2015-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structures for semiconductor package
US9041176B2 (en) 2012-10-08 2015-05-26 Qualcomm Incorporated Hybrid semiconductor module structure
TWI483378B (zh) * 2013-01-04 2015-05-01 Tsai Yu Huang 三維晶片堆疊結構
US9886275B1 (en) * 2013-10-09 2018-02-06 Mellanox Technologies Ltd. Multi-core processor using three dimensional integration
US10672745B2 (en) * 2016-10-07 2020-06-02 Xcelsis Corporation 3D processor
US10672663B2 (en) 2016-10-07 2020-06-02 Xcelsis Corporation 3D chip sharing power circuit
US10580757B2 (en) 2016-10-07 2020-03-03 Xcelsis Corporation Face-to-face mounted IC dies with orthogonal top interconnect layers
WO2018067719A2 (en) 2016-10-07 2018-04-12 Invensas Bonding Technologies, Inc. Direct-bonded native interconnects and active base die
US10580735B2 (en) 2016-10-07 2020-03-03 Xcelsis Corporation Stacked IC structure with system level wiring on multiple sides of the IC die
US11176450B2 (en) 2017-08-03 2021-11-16 Xcelsis Corporation Three dimensional circuit implementing machine trained network
CN113140185A (zh) * 2021-04-21 2021-07-20 深圳市芯视佳半导体科技有限公司 一种硅基oled微显示控制系统及方法
CN113178169B (zh) * 2021-04-27 2023-08-04 深圳市芯视佳半导体科技有限公司 硅基oled芯片结构、ar设备及制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006012167A1 (en) * 2004-06-25 2006-02-02 Intel Corporation Bottom heat spreader

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4843542A (en) * 1986-11-12 1989-06-27 Xerox Corporation Virtual memory cache for use in multi-processing systems
US5138438A (en) * 1987-06-24 1992-08-11 Akita Electronics Co. Ltd. Lead connections means for stacked tab packaged IC chips
DE69330450T2 (de) * 1992-08-05 2001-11-08 Fujitsu Ltd Dreidimensionaler Multichipmodul
US5783870A (en) * 1995-03-16 1998-07-21 National Semiconductor Corporation Method for connecting packages of a stacked ball grid array structure
US5760478A (en) 1996-08-20 1998-06-02 International Business Machines Corporation Clock skew minimization system and method for integrated circuits
US5818107A (en) * 1997-01-17 1998-10-06 International Business Machines Corporation Chip stacking by edge metallization
US6075287A (en) * 1997-04-03 2000-06-13 International Business Machines Corporation Integrated, multi-chip, thermally conductive packaging device and methodology
US5977640A (en) * 1998-06-26 1999-11-02 International Business Machines Corporation Highly integrated chip-on-chip packaging
JP4361670B2 (ja) * 2000-08-02 2009-11-11 富士通マイクロエレクトロニクス株式会社 半導体素子積層体、半導体素子積層体の製造方法、及び半導体装置
US6433413B1 (en) * 2001-08-17 2002-08-13 Micron Technology, Inc. Three-dimensional multichip module
US20050173807A1 (en) * 2004-02-05 2005-08-11 Jianbai Zhu High density vertically stacked semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006012167A1 (en) * 2004-06-25 2006-02-02 Intel Corporation Bottom heat spreader

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Pozder, S. u.a., In: Proceedings of International Interconnect Technology Conference (IITC) 2004, S. 102-104 *
The International Technology Roadmap for Semi- conductors 2003, S. 472
The International Technology Roadmap for Semiconductors 2003, S. 472 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013163177A1 (en) * 2012-04-27 2013-10-31 Qualcomm Incorporated Thermal management floorplan for a multi-tier stacked ic package

Also Published As

Publication number Publication date
US20110233775A1 (en) 2011-09-29
US20140054799A1 (en) 2014-02-27
US7986033B2 (en) 2011-07-26
US20120313263A1 (en) 2012-12-13
WO2007062944A1 (de) 2007-06-07
US8247910B2 (en) 2012-08-21
US8598718B2 (en) 2013-12-03
US20080225493A1 (en) 2008-09-18
US8786104B2 (en) 2014-07-22

Similar Documents

Publication Publication Date Title
DE102005056907B3 (de) 3-dimensionales Mehrchip-Modul
DE102009030524B4 (de) Baugruppe und Verfahren für eine integrierte Schaltung mit mehreren Chips
DE112009000351B4 (de) Mikroelektronischer Baustein, der Siliziumpatches für Zwischenverbindungen hoher Dichte enthält, und Verfahren zum Herstellen desselben
DE202019005951U1 (de) Systeme zum Implementieren eines skalierbaren Systems
DE102008048420A1 (de) Chip-Anordnung und Verfahren zum Herstellen einer Chip-Anordnung
DE112007000352T5 (de) Mehrchip-Modul für Batterie-Leistungsregelung
DE112021000867T5 (de) Hochdichte 3d-verbindungs-konfiguration
DE10049551A1 (de) Gestapeltes Halbleiterbauteil
DE112006000647T5 (de) Verfahren zum Bilden selbst-passivierender Interconnects und resultierender Vorrichtungen
DE19639247A1 (de) Schaltungsanordnung
DE112004001678T5 (de) Verfahren und Vorrichtung für ein Paket mit zwei Substraten
DE102006001999A1 (de) Signalneuverteilung unter Verwendung einer Brückenschicht für ein Mehrchipmodul
DE102006036798B4 (de) Elektronisches Bauteil und Verfahren zum Herstellen
DE102012215438A1 (de) System mit einem High-Power-Chip und einem Low-Power-Chip, das niedrige Verbindungsparasitäten aufweist
DE10142119B4 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE102014117953B4 (de) Halbleiterbauelement und Halbleiterpackage mit mehreren Halbleiterchips und einem Laminat und Herstellungsverfahren dafür
DE112016007578T5 (de) Verbindungstruktur für einen gestapelten Die in einem mikroelektronischen Bauelement
DE102006011473B4 (de) Mehrchipgehäuse und Verfahren zum Bilden von Mehrchipgehäusen für eine ausgeglichene Leistung
DE102021109881B3 (de) Architektur für computingsystempackage und herstellungsverfahren dazu
DE102018127167A1 (de) Halbleiterbauelement mit höckerstruktur und verfahren zum herstellen eines halbleiterbauelements
DE112006001732T5 (de) Bleifreies Halbleitergehäuse
DE112014000601T5 (de) Techniken zur Verbesserung der Bruchfestigkeit von Verbindungen
DE112019000113T5 (de) Halbleiterbauteil mit einem verteilten speicherchip-modul
DE112020002861T5 (de) Heterogene integrationsstruktur für datenverarbeitung mit künstlicher intelligenz
DE102021101251A1 (de) Schutz vor antenneneffekten und schutz vor elektrostatischen entladungen für dreidimensionale integrierte schaltkreise

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee