DE102006001999A1 - Signalneuverteilung unter Verwendung einer Brückenschicht für ein Mehrchipmodul - Google Patents

Signalneuverteilung unter Verwendung einer Brückenschicht für ein Mehrchipmodul Download PDF

Info

Publication number
DE102006001999A1
DE102006001999A1 DE102006001999A DE102006001999A DE102006001999A1 DE 102006001999 A1 DE102006001999 A1 DE 102006001999A1 DE 102006001999 A DE102006001999 A DE 102006001999A DE 102006001999 A DE102006001999 A DE 102006001999A DE 102006001999 A1 DE102006001999 A1 DE 102006001999A1
Authority
DE
Germany
Prior art keywords
integrated circuit
contact surfaces
bridge layer
mcm
chip module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102006001999A
Other languages
English (en)
Inventor
Thoai-Thai Le
Hong-Hoon Oh
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102006001999A1 publication Critical patent/DE102006001999A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04G—SCAFFOLDING; FORMS; SHUTTERING; BUILDING IMPLEMENTS OR AIDS, OR THEIR USE; HANDLING BUILDING MATERIALS ON THE SITE; REPAIRING, BREAKING-UP OR OTHER WORK ON EXISTING BUILDINGS
    • E04G1/00—Scaffolds primarily resting on the ground
    • E04G1/24—Scaffolds primarily resting on the ground comprising essentially special base constructions; comprising essentially special ground-engaging parts, e.g. inclined struts, wheels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04G—SCAFFOLDING; FORMS; SHUTTERING; BUILDING IMPLEMENTS OR AIDS, OR THEIR USE; HANDLING BUILDING MATERIALS ON THE SITE; REPAIRING, BREAKING-UP OR OTHER WORK ON EXISTING BUILDINGS
    • E04G1/00—Scaffolds primarily resting on the ground
    • E04G1/17—Comprising essentially pre-assembled three-dimensional elements, e.g. cubic elements
    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04G—SCAFFOLDING; FORMS; SHUTTERING; BUILDING IMPLEMENTS OR AIDS, OR THEIR USE; HANDLING BUILDING MATERIALS ON THE SITE; REPAIRING, BREAKING-UP OR OTHER WORK ON EXISTING BUILDINGS
    • E04G1/00—Scaffolds primarily resting on the ground
    • E04G1/28—Scaffolds primarily resting on the ground designed to provide support only at a low height
    • E04G1/30—Ladder scaffolds
    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04G—SCAFFOLDING; FORMS; SHUTTERING; BUILDING IMPLEMENTS OR AIDS, OR THEIR USE; HANDLING BUILDING MATERIALS ON THE SITE; REPAIRING, BREAKING-UP OR OTHER WORK ON EXISTING BUILDINGS
    • E04G7/00—Connections between parts of the scaffold
    • E04G7/02—Connections between parts of the scaffold with separate coupling elements
    • E04G7/06—Stiff scaffolding clamps for connecting scaffold members of common shape
    • E04G7/20—Stiff scaffolding clamps for connecting scaffold members of common shape for ends of members only, e.g. for connecting members in end-to-end relation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04G—SCAFFOLDING; FORMS; SHUTTERING; BUILDING IMPLEMENTS OR AIDS, OR THEIR USE; HANDLING BUILDING MATERIALS ON THE SITE; REPAIRING, BREAKING-UP OR OTHER WORK ON EXISTING BUILDINGS
    • E04G1/00—Scaffolds primarily resting on the ground
    • E04G1/24—Scaffolds primarily resting on the ground comprising essentially special base constructions; comprising essentially special ground-engaging parts, e.g. inclined struts, wheels
    • E04G2001/242—Scaffolds movable on wheels or tracks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Architecture (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structural Engineering (AREA)
  • Civil Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Ein Mehrchipmodul (MCM) weist eine erste integrierte Schaltung (310) und eine zweite integrierte Schaltung (320), eine Brückenschicht (330) über zumindest einem Abschnitt der zweiten integrierten Schaltung (320), eine oder mehrere erste Zwischenverbindungen, die leitfähig zwischen eine oder mehrere Kontaktflächen der ersten integrierten Schaltung (310) und eine oder mehrere erste Kontaktflächen der Brückenschicht (330) geschaltet sind, und eine oder mehrere zweite Zwischenverbindungen, die leitfähig zwischen eine oder mehrere zweite Kontaktflächen der Brückenschicht (330) und eine oder mehrere Kontaktflächen für ein Gehäuse geschaltet sind, auf. Zumindest ein Abschnitt der ersten integrierten Schaltung (310) ist über einem Abschnitt der zweiten integrierten Schaltung (320) positioniert. Die Brückenschicht (330) für eines oder mehrere Ausführungsbeispiele könnte einen oder mehrere Signalpfade zwischen einer oder mehreren ersten Kontaktflächen der Brückenschicht (330) und einer oder mehreren zweiten Kontaktflächen der Brückenschicht (330) definieren. Die Brückenschicht (330) für eines oder mehrere Ausführungsbeispiele könnte einen oder mehrere Signalpfade zwischen einer oder mehreren ersten Kontaktflächen der Brückenschicht (330) und einem Eingangs-/Ausgangs-(I/O)Schaltungsaufbau der zweiten integrierten Schaltung (320) definieren und könnte einen oder mehrere Signalpfade zwischen dem I/O-Schaltungsaufbau der zweiten integrierten Schaltung (320) und einer oder mehreren ...

Description

  • Die Erfindung bezieht sich allgemein auf Mehrchipmodule (MCMs).
  • Viele elektronische Anwendungen benötigen einen Satz Integrierte-Schaltung-(IC-)Chips, die gemeinsam auf z. B. einer gemeinsamen gedruckten Schaltungs-(PC-)Platine, gehäust sind. Viele Anwendungen verlangen z. B., dass ein Prozessor und ein bestimmter Typ Speicher oder unterschiedliche Typen Speicher, wie z. B. ein dynamischer Direktzugriffsspeicher (DRAM) und ein nichtflüchtiger (z. B. Flash-)Speicher auf der gleichen PC-Platine enthalten sind. Wenn Massenproduktionsvorteile den Ton angeben, ist es manchmal kostenwirksamer, diese integrierten Schaltungen gemeinsam in ein einzelnes Mehrchipmodul (MCM) zu häusen, was eine enge Integration der Vorrichtungen erlaubt und weniger PC-Platinenraum einnimmt.
  • Die 1 und 2 stellen ein MCM 100 des Stands der Technik vor einer Gehäuseeinkapselung dar. Das MCM 100 weist eine obere integrierte Schaltung (IC) 110, die über einer unteren integrierten Schaltung 120 positioniert ist, die über einem Häusungssubstrat 140 positioniert ist, auf. Da die Größe der oberen integrierten Schaltung 110 kleiner ist als die der unteren integrierten Schaltung 120, erfordert die Verwendung einer Drahtbondverbindungstechnik zur Bildung des MCM 100 lange Bonddrähte, wie z. B. einen Bonddraht 150, um von der oberen integrierten Schaltung 110 über die untere integrierte Schaltung 120 hinaus zu dem Gehäusesubstrat 140 zu reichen. Derartige lange Bonddrähte jedoch könnten die Dünnheit, mit der das Gehäuse für das MCM 100 gebildet werden kann, während eine Stabilität der Bonddrähte beibehalten wird, einschränken.
  • Folglich werden Techniken und Vorrichtungen für ein verbessertes MCM-Häusen benötigt.
    •
  • Es ist die Aufgabe der vorliegenden Erfindung, ein Verfahren oder ein Mehrchipmodul mit verbesserten Charakteristika zu schaffen.
  • Diese Aufgabe wird durch ein Verfahren gemäß Anspruch 1 oder 6 oder ein Mehrchipmodul gemäß Anspruch 10 oder 17 gelöst.
  • Eines oder mehrere offenbarte Verfahren zum Häusen einer ersten integrierten Schaltung und einer zweiten integrierten Schaltung weisen ein Positionieren zumindest eines Abschnitts der ersten integrierten Schaltung über einem Abschnitt der zweiten integrierten Schaltung, ein Koppeln einer oder mehrerer Kontaktflächen der ersten integrierten Schaltung mit einer oder mehreren ersten Kontaktflächen einer Brückenschicht über zumindest einem Abschnitt der zweiten integrierten Schaltung und ein Koppeln einer oder mehrerer zweiter Kontaktflächen der Brückenschicht mit einer oder mehreren Kontaktflächen für ein Gehäuse auf. Die Brückenschicht definiert einen oder mehrere Signalpfade zwischen der einen oder den mehreren ersten Kontaktflächen der Brückenschicht und der einen oder den mehreren zweiten Kontaktflächen der Brückenschicht.
  • Eines oder mehrere offenbarte Verfahren zum Häusen einer ersten integrierten Schaltung und einer zweiten integrierten Schaltung weisen ein Positionieren zumindest eines Abschnitts der ersten integrierten Schaltung über einem Abschnitt der zweiten integrierten Schaltung, ein Koppeln einer oder mehrerer Kontaktflächen der ersten integrierten Schaltung mit einer oder mehreren ersten Kontaktflächen einer Brückenschicht über zumindest einem Abschnitt der zweiten integrierten Schaltung und ein Koppeln einer oder mehrerer zweiter Kontaktflächen der Brückenschicht mit einer oder mehreren Kontaktflächen für ein Gehäuse auf. Die eine oder die mehreren ersten Kontaktflächen sind leitfähig mit einem Eingangs-/Ausgangs-(I/O-)Schaltungsaufbau der zweiten integrierten Schaltung gekoppelt. Die eine oder die mehreren zweiten Kontaktflächen sind leitfähig mit dem I/O-Schaltungsaufbau der zweiten integrierten Schaltung gekoppelt, um Signale aus dem Gehäuse heraus von der ersten integrierten Schaltung zu senden und/oder Signale für die erste integrierte Schaltung von außerhalb des Gehäuses zu empfangen.
  • Eines oder mehrere offenbarte Mehrchipmodule (MCMs) weisen eine erste integrierte Schaltung und eine zweite integrierte Schaltung, eine Brückenschicht über zumindest einem Abschnitt der zweiten integrierten Schaltung, eine oder mehrere erste Zwischenverbindungen, die leitfähig zwischen eine oder mehrere Kontaktflächen der ersten integrierten Schaltung und eine oder mehrere erste Kontaktflächen der Brückenschicht geschaltet sind, und eine oder mehrere zweite Zwischenverbindungen, die leitfähig zwischen eine oder mehrere zweite Kontaktflächen der Brückenschicht und eine oder mehrere Kontaktflächen für ein Gehäuse geschaltet sind, auf. Zumindest ein Abschnitt der ersten integrierten Schaltung ist über einem Abschnitt der zweiten integrierten Schaltung positioniert. Die Brückenschicht definiert einen oder mehrere Signalpfade zwischen der einen oder den mehreren ersten Kontaktflächen der Brückenschicht und der einen oder den mehreren zweiten Kontaktflächen der Brückenschicht.
  • Eines oder mehrere offenbarte Mehrchipmodule (MCMs) weisen eine erste integrierte Schaltung und eine zweite integrierte Schaltung, eine Brückenschicht über zumindest einem Abschnitt der zweiten integrierten Schaltung, eine oder mehrere erste Zwischenverbindungen, die leitfähig zwischen eine oder mehrere Kontaktflächen der ersten integrierten Schaltung und eine oder mehrere erste Kontaktflächen der Brückenschicht geschaltet sind, und eine oder mehrere zweite Zwischenverbindungen, die leitfähig zwischen eine oder mehrere zweite Kontaktflächen der Brückenschicht und eine oder mehrere Kontaktflächen für ein Gehäuse geschaltet sind, auf. Zumindest ein Abschnitt der ersten integrierten Schaltung ist über einem Abschnitt der zweiten integrierten Schaltung positioniert. Die Brückenschicht definiert einen oder mehrere Signalpfade zwischen der einen oder den mehreren ersten Kontaktflächen der Brückenschicht und einem Eingangs-/Ausgangs-(I/O-)Schaltungsaufbau der zweiten integrierten Schaltung und definiert einen oder mehrere Signalpfade zwischen dem I/O-Schaltungsaufbau der zweiten integrierten Schaltung und der einen oder den mehreren zweiten Kontaktflächen der Brückenschicht, um Signale aus dem Gehäuse heraus von der ersten integrierten Schaltung zu senden und/oder Signale für die erste integrierte Schaltung von außerhalb des Gehäuses zu empfangen.
    •
  • Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf die beigefügten Zeichnungen näher erläutert, wobei angemerkt wird, dass die beigefügten Zeichnungen nur typische Ausführungsbeispiele dieser Erfindung darstellen und deshalb nicht als einschränkend für deren Schutzbereich aufgefasst werden sollen, da die Erfindung andere gleichermaßen wirksame Ausführungsbeispiele zulassen könnte. Es zeigen:
  • 1 eine Draufsicht eines Mehrchipmoduls (MCM) des Stands der Technik vor einer Gehäuseeinkapselung;
  • 2 eine Teil-Seitenquerschnittsansicht des MCM des Stands der Technik aus 1;
  • 3 für eines oder mehrere Ausführungsbeispiele eine Draufsicht eines MCM, vor einer Gehäuseeinkapselung, das eine Brückenschicht für eine Signalneuverteilung aufweist;
  • 4 für eines oder mehrere Ausführungsbeispiele eine Teil-Seitenquerschnittsansicht des MCM aus 3;
  • 5 für eines oder mehrere Ausführungsbeispiele eine Teil-Seitenquerschnittsansicht eines weiteren MCM, vor einer Gehäuseeinkapselung, das eine Brückenschicht für eine Signalneuverteilung aufweist;
  • 6 für eines oder mehrere Ausführungsbeispiele eine auseinandergezogene perspektivische Ansicht eines weiteren MCM, vor einer Gehäuseeinkapselung, das eine Brückenschicht für eine Signalneuverteilung aufweist; und
  • 7 für eines oder mehrere Ausführungsbeispiele ein Flussdiagramm zum Bilden eines MCM unter Verwendung einer Brückenschicht für eine Signalneuverteilung.
  • Ausführungsbeispiele der Erfindung schaffen allgemein eine Signalneuverteilung unter Verwendung einer Brückenschicht für ein Mehrchipmodul (MCM), um die Bereitstellung stabilerer Eingangs-/Ausgangs-(I/O-)Zwischenverbindungen für eine oder mehrere integrierte Schaltungen des MCM zu unterstützen. Für eines oder mehrere Ausführungsbeispiele könnten kürzere Zwischenverbindungen verwendet werden, um leitfähig eine obere integrierte Schaltung mit einer Brückenschicht über einer unteren integrierten Schaltung zu koppeln und leitfähig die Brückenschicht mit einer oder mehreren Kontaktflächen für ein Gehäuse zu koppeln, das die obere und die untere integrierte Schaltung häusen soll. Auf diese Weise könnten lange Zwischenverbindungen, wie z. B. lange Bonddrähte, vermieden werden, was ein Ermöglichen dessen, dass das Gehäuse dünner hergestellt werden kann, während eine Stabilität der Zwischenverbindungen beibehalten wird, unterstützt.
  • Die 3 und 4 stellen für eines oder mehrere Ausführungsbeispiele ein Mehrchipmodul (MCM) 300 vor einer Gehäuseeinkapselung dar. Das MCM 300 weist eine obere integrierte Schaltung 310, eine untere integrierte Schaltung 320, eine Brückenschicht 330 über zumindest einem Abschnitt der unteren integrierten Schaltung 320 und ein Gehäusesubstrat 340 auf.
  • Die obere und die untere integrierte Schaltung 310 und 320 könnten einen beliebigen geeigneten Schaltungsaufbau aufweisen. Als ein Beispiel könnte die obere integrierte Schaltung 310 einen Dynamischer-Direktzugriffsspeicher(DRAM-)Schaltungsaufbau aufweisen und die untere integrierte Schaltung 320 könnte einen Flash-Speicher-Schaltungsaufbau oder einen Schaltungsaufbau eines elektrisch löschbaren programmierbaren Nur-Lese-Speichers (EEPROM) aufweisen. Als weiteres Beispiel könnte die obere integrierte Schaltung 310 einen beliebigen geeigneten Speicherschaltungsaufbau aufweisen und die untere integrierte Schaltung 320 könnte einen Prozessorschaltungsaufbau aufweisen. Wiederum als weiteres Beispiel könnte die obere integrierte Schaltung 310 einen beliebigen geeigneten Schaltungsaufbau unter Verwendung einer Komplementär-Metalloxidhalbleiter-(CMOS-)Technologie aufweisen und die untere integrierte Schaltung 320 könnte einen beliebigen geeigneten Schaltungsaufbau unter Verwendung einer Bipolar-Technologie aufweisen. Die obere und die untere integrierte Schaltung 310 und 320 für eines oder mehrere Ausführungsbeispiele könnten einen Schaltungsaufbau aufweisen, um das MCM 300 als ein System in einem Gehäuse (SiP) zu bilden.
  • Zumindest ein Abschnitt der oberen integrierten Schaltung 310 ist über einem Abschnitt der unteren integrierten Schaltung 320 positioniert und führt dazu, dass zumindest ein Abschnitt der Brückenschicht 330 freiliegende Kontaktflächen aufweist. Die obere integrierte Schaltung 310 für eines oder mehrere Ausführungsbeispiele, wie in 3 dargestellt ist, könnte eine Länge und/oder Breite aufweisen, die kleiner ist als diejenigen der unteren integrierten Schaltung 320. Zumindest ein Abschnitt der unteren integrierten Schaltung 320 ist über einem Abschnitt des Gehäusesubstrats 340 positioniert und führt dazu, dass zumindest ein Abschnitt des Gehäusesubstrats 340 eine oder mehrere freiliegende Kontaktflächen aufweist.
  • Die Brückenschicht 330 definiert einen oder mehrere Signalpfade zwischen einer oder mehreren ersten Kontaktflächen der Brückenschicht 330, wie z. B. Bondverbindungsanschlussflächen 331 und 332, und einer oder mehreren zweiten Kontaktflächen der Brückenschicht 330, wie z. B. Bondverbindungsanschlussflächen 336 und 337.
  • Eine oder mehrere erste Zwischenverbindungen sind leitfähig zwischen eine oder mehrere Kontaktflächen der oberen integrierten Schaltung 310 und die eine oder die mehreren ersten Kontaktflächen der Brückenschicht 330 geschaltet. Die obere integrierte Schaltung 310 für eines oder mehrere Ausführungsbeispiele könnte eine oder mehrere Kontaktflächen, wie z. B. Bondverbindungsanschlussflächen 311 und 312, an einer Oberfläche der oberen integrierten Schaltung 310, die weg von der unteren integrierten Schaltung 320 zeigt, aufweisen. Die eine oder die mehreren ersten Zwischenverbindungen für eines oder mehrere Ausführungsbeispiele könnten z. B. einen oder mehrere Bonddrähte aufweisen. Wie in den 3 und 4 dargestellt ist, könnte ein Bonddraht 351 z. B. verwendet werden, um die Bondverbindungsanschlussflächen 311 und 331 zu verbinden.
  • Eine oder mehrere zweite Zwischenverbindungen sind leitfähig zwischen die eine oder die mehreren zweiten Kontaktflächen der Brückenschicht 330 und eine oder mehrere Kontaktflächen des Gehäusesubstrats 340, wie z. B. Bondverbindungsanschlussflächen 346 und 347, geschaltet. Die eine oder die mehreren zweiten Zwischenverbindungen für eines oder mehrere Ausführungsbeispiele könnten z. B. einen oder mehrere Bonddrähte aufweisen. Wie in den 3 und 4 dargestellt ist, könnte ein Bonddraht 356 z. B. verwendet werden, um die Bondverbindungsanschlussflächen 336 und 346 miteinander zu verbinden.
  • Die Brückenschicht 330 könnte einen Signalpfad zwischen ersten und zweiten Kontaktflächen an beliebigen geeigneten Orten auf der Brückenschicht 330 definieren, um die Bereitstellung eines Signalpfads zwischen einer Kontaktfläche an einem beliebigen geeigneten Ort auf der oberen integrierten Schaltung 310 und einer Kontaktfläche an einem beliebigen geeigneten Ort an dem Gehäusesubstrat 340 zu unterstützen. Auf diese Weise könnte die obere integrierte Schaltung 310 für eines oder mehrere Ausführungsbeispiele mit reduzierter Sorge darüber, wo Eingangs-/Ausgangs-(I/O-)Zwischenverbindungen für die obere integrierte Schaltung 310 mit dem Gehäusesubstrat 340 hergestellt werden sollen, entworfen werden. Die Brückenschicht 330 für eines oder mehrere Ausführungsbeispiele, wie in den 3 und 4 dargestellt, könnte die Bereitstellung eines Signalspfads zwischen einer Kontaktfläche, die sich auf der oberen integrierten Schaltung 310 näher an einer Seite des Gehäusesubstrats 340 befindet, und einer Kontaktfläche, die sich auf dem Gehäusesubstrat 340 entlang der gleichen Seite des Gehäusesubstrats 340 erstreckt, unterstützen. Die Brückenschicht 330 für eines oder mehrere Ausführungsbeispiele könnte die Bereitstellung eines Signalpfads zwischen einer Kontaktfläche, die auf der oberen integrierten Schaltung 310 näher an einer Seite des Gehäusesubstrats 340 angeordnet ist, und einer Kontaktfläche, die auf dem Gehäusesubstrat 340 entlang einer unterschiedlichen Seite des Gehäusesubstrats 340 angeordnet ist, unterstützen.
  • Die Brückenschicht 330 für eines oder mehrere Ausführungsbeispiele könnte außerdem einen oder mehrere Signalpfade zwischen einem beliebigen geeigneten Schaltungsaufbau an einem oder mehreren beliebigen geeigneten Orten in der unteren integrierten Schaltung 320 und einer oder mehreren Kontaktflächen an einem oder mehreren beliebigen geeigneten Orten auf der Brückenschicht 330 definieren. Eine derartige Kontaktfläche für eines oder mehrere Ausführungsbeispiele könnte leitfähig durch eine Zwischenverbindung, wie z. B. einen Bonddraht, mit einer Kontaktfläche auf dem Gehäusesubstrat 340 gekoppelt sein, um eine Eingangs-/Ausgangs-(I/O-)Zwischenverbindung für die untere integrierte Schaltung 320 zu dem Gehäusesubstrat 340 bereitzustellen. Eine derartige Kontaktfläche für eines oder mehrere Ausführungsbeispiele könnte leitfähig durch eine Zwischenverbindung, wie z. B. einen Bonddraht, mit einer Kontaktfläche auf der oberen integrierten Schaltung 310 gekoppelt sein, um die Bereitstellung einer Eingangs-/Ausgangs-(I/O-)Zwischenverbindung zwischen der oberen integrierten Schaltung 310 und der unteren integrierten Schaltung 320 zu unterstützen.
  • Die Brückenschicht 330 für eines oder mehrere Ausführungsbeispiele könnte einen oder mehrere Signalpfade für sowohl die obere integrierte Schaltung 310 als auch die untere integrierte Schaltung 320 definieren, um eine oder mehrere Gehäuse-Eingangs-/Ausgangs-(I/O-)Zwischenverbindungen gemeinschaftlich zu verwenden. Auf diese Weise könnte das MCM 300 für eines oder mehrere Ausführungsbeispiele mit einer reduzierten Anzahl von I/O-Zwischenverbindungen entworfen sein. Das MCM 300 z. B. könnte unterschiedliche Typen von Speichervorrichtungen (z. B. DRAM und Flash-Speicher) umfassen, die eine gemeinsame Anzahl von Adress-, Daten- oder Befehlsleitungen, die von einem externen Anschlussstift über die Brückenschicht 330 zu beiden Bauelementen geführt sind, gemeinschaftlich verwenden.
  • Die Brückenschicht 330 für eines oder mehrere Ausführungsbeispiele, wie in 5 dargestellt ist, könnte einen Signalpfad zwischen einer ersten und zweiten Kontaktfläche auf der Brückenschicht 330, wie z. B. Bondverbindungsanschlussflächen 531 und 536, und zwischen der zweiten Kontaktfläche auf der Brückenschicht 330 und einem Schaltungsaufbau der unteren integrierten Schaltung 320, z. B. durch eine Anschlussfläche 321, definieren, um eine I/O-Zwischenverbindung für sowohl die obere integrierte Schaltung 310 als auch die untere integrierte Schaltung 320 zu dem Gehäusesubstrat 340 unter Verwendung der gleichen Zwischenverbindung, wie z. B. einem Bonddraht 556, die leitfähig zwischen die zweite Kontaktfläche der Brückenschicht 330 und das Gehäusesubstrat 340 geschaltet ist, bereitzustellen. Obwohl die Brückenschicht 330 für eines oder mehrere Ausführungsbeispiele als die zweite Kontaktfläche über der Anschlussfläche 321 definierend dargestellt ist, könnte dieselbe den Signalpfad zwischen der zweiten Kontaktfläche auf der Brückenschicht 330 und einem beliebigen geeigneten Schaltungsaufbau an einem beliebigen geeigneten Ort in der unteren integrierten Schaltung 320 definieren.
  • Die Brückenschicht 330 könnte über der unteren integrierten Schaltung 320 in einer beliebigen geeigneten Weise gebildet sein, um einen oder mehrere beliebige geeignete Signalpfade in einer beliebigen geeigneten Weise zu definieren. Die Brückenschicht 330 für eines oder mehrere Ausführungsbeispiele könnte als eine Mehrzahl von Teilschichten gebildet sein, um Signalpfade zu definieren, die einander überkreuzen. Die Brückenschicht 330 für eines oder mehrere Ausführungsbeispiele könnte als eine oder mehrere zusätzliche Metallschichten über der unteren integrierten Schaltung 320 gebildet sein.
  • 6 stellt für eines oder mehrere Ausführungsbeispiele ein Mehrchipmodul (MCM) 600 vor einer Gehäuseeinkapselung dar. Das MCM 600 weist eine obere integrierte Schaltung 610, eine untere integrierte Schaltung 620, eine Brückenschicht 630 über zumindest einem Abschnitt der unteren integrierten Schaltung 620 und ein Gehäusesubstrat 640 auf. Die obere integrierte Schaltung 610, die untere integrierte Schaltung 620, die Brückenschicht 630 und das Gehäusesubstrat 640 entsprechen allgemein der oberen integrierten Schaltung 310, der unteren integrierten Schaltung 320, der Brückenschicht 330 und dem Gehäusesubstrat 340 aus 3 und 4.
  • Die Brückenschicht 630 aus 6 definiert einen oder mehrere Signalpfade zwischen einer oder mehreren ersten Kontaktflächen der Brückenschicht 630, wie z. B. einer Bondverbindungsanschlussfläche 631, und einem Eingangs-/Ausgangs-(I/O-)Schaltungsaufbau 628 der unteren integrierten Schaltung 620 und definiert einen oder mehrere Signalpfade zwischen dem I/O-Schaltungsaufbau 628 und einer oder mehreren zweiten Kontaktflächen der Brückenschicht 630, wie z. B. einer Bondverbindungsanschlussfläche 636.
  • Eine oder mehrere erste Zwischenverbindungen, wie z. B. ein Bonddraht 651, sind leitfähig zwischen eine oder mehrere Kontaktflächen der oberen integrierten Schaltung 610, wie z. B. eine Bondverbindungsanschlussfläche 611, und die eine oder die mehreren ersten Kontaktflächen der Brückenschicht 630 geschaltet. Eine oder mehrere zweite Zwischenverbindungen, wie z. B. ein Bonddraht 656, sind leitfähig zwischen die eine oder die mehreren zweiten Kontaktflächen der Brückenschicht 630 und eine oder mehrere Kontaktflächen des Gehäusesubstrats 640, wie z. B. eine Bondverbindungsanschlussfläche 646, geschaltet.
  • Durch ein derartiges Verbinden der oberen integrierten Schaltung 610 mit dem Gehäusesubstrat 640 könnte die obere integrierte Schaltung 610 dann unter Verwendung des I/O-Schaltungsaufbaus 628 der unteren integrierten Schaltung Signale aus dem Gehäuse heraus für das MCM 600 senden und/oder Signale von außerhalb des Gehäuses für das MCM 600 empfangen. Der I/O-Schaltungsaufbau 628 für eines oder mehrere Ausführungsbeispiele könnte einen beliebigen geeigneten Schaltungsaufbau aufweisen, um I/O-Signale für die obere integrierte Schaltung 610 zu schalten. Der I/O-Schaltungsaufbau 628 für eines oder mehrere Ausführungsbeispiele könnte einen beliebigen geeigneten Schaltungsaufbau aufweisen, um als die I/O-Schnittstelle für die obere integrierte Schaltung 610 zu dienen. Ein Verbinden der oberen integrierten Schaltung 610 mit dem I/O-Schaltungsaufbau 628 der unteren integrierten Schaltung 620 für eines oder mehrere Ausführungsbeispiele könnte außerdem die Bereitstellung einer schnelleren Signalverbindung zwischen der oberen integrierten Schaltung 610 und der unteren integrierten Schaltung 620 unterstützen und die Bereitstellung einer stabilen Belastung auf den Gehäuse-I/O-Zwischenverbindungen für die untere integrierte Schaltung 620 unterstützen.
  • 7 stellt für eines oder mehrere Ausführungsbeispiele ein Flussdiagramm 700 zum Bilden eines Mehrchipmoduls (MCM) unter Verwendung einer Brückenschicht für eine Signalneuverteilung dar. Das Flussdiagramm 700 könnte z. B. verwendet werden, um das MCM 300 aus 3 oder das MCM 600 aus 6 zu bilden.
  • Wie in 7 dargestellt ist, wird eine erste integrierte Schaltung für Block 702 gebildet und eine zweite integrierte Schaltung wird für Block 704 gebildet. Die erste und die zweite integrierte Schaltung könnten in einer beliebigen geeigneten Weise gebildet werden, um einen beliebigen geeigneten Schaltungsaufbau aufzuweisen. Die erste integrierte Schaltung entspricht allgemein der oberen integrierten Schaltung 310 der 3–5 oder der oberen integrierten Schaltung 610 aus 6 und die zweite integrierte Schaltung entspricht allgemein der unteren integrierten Schaltung 320 der 3–5 oder der unteren integrierten Schaltung 620 aus 6.
  • Für Block 706 wird eine Brückenschicht über zumindest einem Abschnitt der zweiten integrierten Schaltung gebildet. Die Brückenschicht könnte in einer beliebigen geeigneten Weise über einem oder mehreren beliebigen geeigneten Abschnitten der oder der gesamten zweiten integrierten Schaltung gebildet sein. Für Block 708 wird zumindest ein Abschnitt der ersten integrierten Schaltung über einem Abschnitt der zweiten integrierten Schaltung positioniert. Die erste integrierte Schaltung für eines oder mehrere Ausführungsbeispiele könnte direkt über der Brückenschicht positioniert sein und in einer beliebigen geeigneten Weise mit der Brückenschicht gekoppelt sein. Für eines oder mehrere weitere Ausführungsbeispiele, bei dem/denen die Brückenschicht über nur einem oder mehreren Abschnitten der zweiten integrierten Schaltung gebildet ist, könnte die erste integrierte Schaltung für eines oder mehrere Ausführungsbeispiele direkt über der zweiten integrierten Schaltung positioniert und in einer beliebigen geeigneten Weise mit der zweiten integrierten Schaltung gekoppelt werden.
  • Für Block 710 werden eine oder mehrere Kontaktflächen der ersten integrierten Schaltung mit einer oder mehreren Kontaktflächen der Brückenschicht gekoppelt. Für Block 712 werden eine oder mehrere Kontaktflächen der Brückenschicht mit einer oder mehreren Kontaktflächen für ein Gehäuse gekoppelt.
  • Derartige Kontaktflächen könnten in einer beliebigen geeigneten Weise definiert sein, wie z. B. in der Form einer Bondverbindungsanschlussfläche. Die eine oder die mehreren Kontaktflächen für ein Gehäuse für eines oder mehrere Ausführungsbeispiele könnten auf einem Gehäusesubstrat definiert sein, über dem die zweite integrierte Schaltung positioniert sein könnte. Das Gehäusesubstrat könnte aus einem beliebigen geeigneten Material gebildet sein. Die eine oder die mehreren Kontaktflächen für ein Gehäuse für eines oder mehrere weitere Ausführungsbeispiele könnten auf einem Gehäuseanschlussleitungsrahmen definiert sein.
  • Kontaktflächen könnten miteinander in einer beliebigen geeigneten Weise unter Verwendung einer beliebigen geeigneten Zwischenverbindung, wie z. B. einem Bonddraht, gekoppelt sein. Für eines oder mehrere Ausführungsbeispiele könnte ein beliebige geeignete Drahtbondverbindungstechnik eingesetzt werden.
  • Für Block 714 werden die erste und die zweite integrierte Schaltung eingekapselt. Die erste und die zweite integrierte Schaltung könnten in einer beliebigen geeigneten Weise unter Verwendung eines beliebigen geeigneten Materials eingekapselt werden.
  • Die Operationen für die Blöcke 702, 704, 706, 708, 710, 712 und/oder 714 könnten in einer beliebigen geeigneten Reihenfolge durchgeführt werden und könnten durchgeführt werden oder auch nicht, um zeitlich die Durchführung einer beliebigen geeigneten Operation mit einer beliebigen weiteren geeigneten Operation zu überlagern. Als ein Beispiel könnte die erste integrierte Schaltung für Block 702 gebildet werden, nachdem die zweite integrierte Schaltung für Block 704 gebildet wurde.
  • Richtungsausdrücke, wie z. B. oben, unten und über, werden, wie sie in dieser detaillierten Beschreibung eingesetzt werden, aus Bequemlichkeit zur Beschreibung eines Mehrchipmoduls (MCM) bezüglich eines Bezugsrahmens unabhängig davon, wie das MCM räumlich ausgerichtet sein könnte, verwendet.
  • Ausführungsbeispiele der Erfindung, die allgemein eine Signalneuverteilung unter Verwendung einer Brückenschicht für ein Mehrchipmodul (MCM) bereitstellen, um die Bereitstellung stabilerer Eingangs-/Ausgangs-(I/O-)Zwischenverbindungen für eine oder mehrere integrierte Schaltungen des MCM zu unterstützen, wurden deshalb beschrieben. Während Vorstehendes auf Ausführungsbeispiele der vorliegenden Erfindung gerichtet ist, könnten weitere und andere Ausführungsbeispiele der Erfindung entwickelt werden, ohne von dem grundlegenden Schutzbereich derselben abzuweichen, und der Schutzbereich derselben ist durch die folgenden Ansprüche bestimmt.

Claims (22)

  1. Verfahren zum Häusen einer ersten integrierten Schaltung und einer zweiten integrierten Schaltung, mit folgenden Schritten: Positionieren (708) zumindest eines Abschnitts der ersten integrierten Schaltung über einem Abschnitt der zweiten integrierten Schaltung; Koppeln (710) einer oder mehrerer Kontaktflächen der ersten integrierten Schaltung mit einer oder mehreren ersten Kontaktflächen einer Brückenschicht über zumindest einem Abschnitt der zweiten integrierten Schaltung, wobei die Brückenschicht einen oder mehrere Signalpfade zwischen der einen oder den mehreren ersten Kontaktflächen der Brückenschicht und einer oder mehreren zweiten Kontaktflächen der Brückenschicht definiert; und Koppeln (712) der einen oder der mehreren zweiten Kontaktflächen der Brückenschicht mit einer oder mehreren Kontaktflächen für ein Gehäuse.
  2. Verfahren gemäß Anspruch 1, bei dem das Koppeln (712) einer oder mehrerer zweiter Kontaktflächen der Brückenschicht mit einer oder mehreren Kontaktflächen für ein Gehäuse ein Koppeln einer oder mehrerer zweiter Kontaktflächen, die leitfähig mit einem Schaltungsaufbau der zweiten integrierten Schaltung gekoppelt sind, mit einer oder mehreren Kontaktflächen für ein Gehäuse aufweist.
  3. Verfahren gemäß Anspruch 1 oder 2, bei dem das Koppeln (710) einer oder mehrerer Kontaktflächen der ersten integrierten Schaltung mit einer oder mehreren ersten Kontaktflächen der Brückenschicht ein Koppeln einer oder mehrerer Kontaktflächen an einer Oberfläche der ersten integrierten Schaltung, die weg von der zweiten integrierten Schaltung zeigt, mit einer oder mehreren ersten Kontaktflächen der Brückenschicht aufweist.
  4. Verfahren gemäß einem der Ansprüche 1 bis 3, bei dem das Koppeln (710) einer oder mehrerer Kontaktflächen der ersten integrierten Schaltung mit einer oder mehreren ersten Kontaktflächen der Brückenschicht ein Verwenden einer Drahtbondverbindungstechnik aufweist.
  5. Verfahren gemäß einem der Ansprüche 1 bis 4, bei dem das Koppeln (712) einer oder mehrerer zweiter Kontaktflächen der Brückenschicht mit einer oder mehreren Kontaktflächen für ein Gehäuse ein Verwenden einer Drahtbondverbindungstechnik aufweist.
  6. Verfahren zum Häusen einer ersten integrierten Schaltung und einer zweiten integrierten Schaltung, mit folgenden Schritten: Positionieren (708) zumindest eines Abschnitts der ersten integrierten Schaltung über einem Abschnitt der zweiten integrierten Schaltung; Koppeln (710) einer oder mehrerer Kontaktflächen der ersten integrierten Schaltung mit einer oder mehreren ersten Kontaktflächen einer Brückenschicht über zumindest einem Abschnitt der zweiten integrierten Schaltung, wobei die eine oder die mehreren ersten Kontaktflächen leitfähig mit einem Eingangs-/Ausgangs-(I/O-)Schaltungsaufbau der zweiten integrierten Schaltung gekoppelt sind; und Koppeln (712) einer oder mehrerer zweiter Kontaktflächen der Brückenschicht mit einer oder mehreren Kontaktflächen für ein Gehäuse, wobei die eine oder die mehreren zweiten Kontaktflächen leitfähig mit dem I/O-Schaltungsaufbau der zweiten integrierten Schaltung gekoppelt sind, um Signale aus dem Gehäuse heraus von der ersten integrierten Schaltung zu senden und/oder Signale für die erste integrierte Schaltung von außerhalb des Gehäuses zu empfangen.
  7. Verfahren gemäß Anspruch 6, bei dem das Koppeln (710) einer oder mehrerer Kontaktflächen der ersten integrierten Schaltung mit einer oder mehreren ersten Kontaktflächen der Brückenschicht ein Koppeln einer oder mehrerer Kontaktflächen an einer Oberfläche der ersten integrierten Schaltung, die weg von der zweiten integrierten Schaltung zeigt, mit einer oder mehreren ersten Kontaktflächen der Brückenschicht aufweist.
  8. Verfahren gemäß Anspruch 6 oder 7, bei dem das Koppeln (710) einer oder mehrerer Kontaktflächen der ersten integrierten Schaltung mit einer oder mehreren ersten Kontaktflächen der Brückenschicht ein Verwenden einer Drahtbondverbindungstechnik aufweist.
  9. Verfahren gemäß einem der Ansprüche 6 bis 8, bei dem das Koppeln (712) einer oder mehrerer zweiter Kontaktflächen der Brückenschicht mit einer oder mehreren Kontaktflächen für ein Gehäuse ein Verwenden einer Drahtbondverbindungstechnik aufweist.
  10. Mehrchipmodul (MCM) mit folgenden Merkmalen: einer ersten integrierten Schaltung (310) und einer zweiten integrierten Schaltung (320), wobei zumindest ein Abschnitt der ersten integrierten Schaltung über einem Abschnitt der zweiten integrierten Schaltung positioniert ist; einer Brückenschicht (330) über zumindest einem Abschnitt der zweiten integrierten Schaltung, wobei die Brückenschicht (330) einen oder mehrere Signalpfade zwischen einer oder mehreren ersten Kontaktflächen der Brückenschicht und einer oder mehreren zweiten Kontaktflächen der Brückenschicht definiert; einer oder mehreren ersten Zwischenverbindungen, die leitfähig zwischen eine oder mehrere Kontaktflächen der ersten integrierten Schaltung und die eine oder die mehreren ersten Kontaktflächen der Brückenschicht geschaltet sind; und einer oder mehreren zweiten Zwischenverbindungen, die leitfähig zwischen die eine oder die mehreren zweiten Kontaktflächen der Brückenschicht und eine oder mehrere Kontaktflächen für ein Gehäuse geschaltet sind.
  11. Mehrchipmodul (MCM) gemäß Anspruch 10, bei dem die Brückenschicht (330) einen oder mehrere Signalpfade zwischen einer oder mehreren zweiten Kontaktflächen der Brückenschicht und einem Schaltungsaufbau der zweiten integrierten Schaltung (320) definiert.
  12. Mehrchipmodul (MCM) gemäß Anspruch 10 oder 11, bei dem eine oder mehrere erste Zwischenverbindungen leitfähig zwischen eine oder mehrere Kontaktflächen an einer Oberfläche der ersten integrierten Schaltung (310), die weg von der zweiten integrierten Schaltung zeigt, und eine oder mehrere erste Kontaktflächen der Brückenschicht geschaltet sind.
  13. Mehrchipmodul (MCM) gemäß einem der Ansprüche 10 bis 12, bei dem eine oder mehrere erste Zwischenverbindungen einen Bonddraht aufweisen.
  14. Mehrchipmodul (MCM) gemäß einem der Ansprüche 10 bis 13, bei dem eine oder mehrere zweite Zwischenverbindungen einen Bonddraht aufweisen.
  15. Mehrchipmodul (MCM) gemäß einem der Ansprüche 10 bis 14, das ein Gehäusesubstrat (340) aufweist, wobei die zweite integrierte Schaltung (320) über dem Gehäusesubstrat positioniert ist, und wobei eine oder mehrere Kontaktflächen für das Gehäuse auf dem Gehäusesubstrat (340) definiert sind.
  16. Mehrchipmodul (MCM) gemäß einem der Ansprüche 10 bis 15, bei dem die erste integrierte Schaltung (310) einen dynamischen Direktzugriffsspeicher aufweist und die zweite integrierte Schaltung (320) einen Flash-Speicher aufweist.
  17. Mehrchipmodul (MCM) mit folgenden Merkmalen: einer ersten integrierten Schaltung und einer zweiten integrierten Schaltung, wobei zumindest ein Abschnitt der ersten integrierten Schaltung über einem Abschnitt der zweiten integrierten Schaltung positioniert ist; einer Brückenschicht über zumindest einem Abschnitt der zweiten integrierten Schaltung; einer oder mehreren ersten Zwischenverbindungen, die leitfähig zwischen eine oder mehrere Kontaktflächen der ersten integrierten Schaltung und eine oder mehrere erste Kontaktflächen der Brückenschicht geschaltet sind; und einer oder mehreren zweiten Zwischenverbindungen, die leitfähig zwischen eine oder mehrere zweite Kontaktflächen der Brückenschicht und eine oder mehrere Kontaktflächen für ein Gehäuse geschaltet sind, wobei die Brückenschicht einen oder mehrere Signalpfade zwischen der einen oder den mehreren ersten Kontaktflächen der Brückenschicht und einem Eingangs-/Ausgangs-(I/O-)Schaltungsaufbau der zweiten integrierten Schaltung definiert und einen oder mehrere Signalpfade zwischen dem I/O-Schaltungsaufbau der zweiten integrierten Schaltung und der einen oder den mehreren zweiten Kontaktflächen der Brückenschicht definiert, um Signale aus dem Gehäuse heraus von der ersten integrierten Schaltung zu senden und/oder Signale für die erste integrierte Schaltung von außerhalb des Gehäuses zu empfangen.
  18. Mehrchipmodul (MCM) gemäß Anspruch 17, bei dem eine oder mehrere erste Zwischenverbindungen leitfähig zwischen eine oder mehrere Kontaktflächen an einer Oberfläche der ersten integrierten Schaltung, die weg von der zweiten integrierten Schaltung zeigt, und eine oder mehrere erste Kontaktflächen der Brückenschicht geschaltet sind.
  19. Mehrchipmodul (MCM) gemäß Anspruch 17 oder 18, bei dem eine oder mehrere erste Zwischenverbindungen einen Bonddraht aufweisen.
  20. Mehrchipmodul (MCM) gemäß einem der Ansprüche 17 bis 19, bei dem eine oder mehrere zweite Zwischenverbindungen einen Bonddraht aufweisen.
  21. Mehrchipmodul (MCM) gemäß einem der Ansprüche 17 bis 20, das ein Gehäusesubstrat aufweist, wobei die zweite integrierte Schaltung über dem Gehäusesubstrat positioniert ist, und wobei eine oder mehrere Kontaktflächen für das Gehäuse auf dem Gehäusesubstrat definiert sind.
  22. Mehrchipmodul (MCM) gemäß einem der Ansprüche 17 bis 21, bei dem die erste integrierte Schaltung einen dynamischen Direktzugriffsspeicher aufweist und die zweite integrierte Schaltung einen Flash-Speicher aufweist.
DE102006001999A 2005-01-20 2006-01-16 Signalneuverteilung unter Verwendung einer Brückenschicht für ein Mehrchipmodul Withdrawn DE102006001999A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/039,293 2005-01-20
US11/039,293 US20060157866A1 (en) 2005-01-20 2005-01-20 Signal redistribution using bridge layer for multichip module

Publications (1)

Publication Number Publication Date
DE102006001999A1 true DE102006001999A1 (de) 2006-07-27

Family

ID=36650766

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006001999A Withdrawn DE102006001999A1 (de) 2005-01-20 2006-01-16 Signalneuverteilung unter Verwendung einer Brückenschicht für ein Mehrchipmodul

Country Status (5)

Country Link
US (1) US20060157866A1 (de)
JP (1) JP2006203211A (de)
KR (1) KR100689350B1 (de)
CN (1) CN1832121A (de)
DE (1) DE102006001999A1 (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060202317A1 (en) * 2005-03-14 2006-09-14 Farid Barakat Method for MCP packaging for balanced performance
US7271026B2 (en) * 2005-03-14 2007-09-18 Infineon Technologies Ag Method for producing chip stacks and chip stacks formed by integrated devices
US20070210433A1 (en) * 2006-03-08 2007-09-13 Rajesh Subraya Integrated device having a plurality of chip arrangements and method for producing the same
JP2010010407A (ja) * 2008-06-27 2010-01-14 Toshiba Corp 半導体記憶装置
JP6122290B2 (ja) 2011-12-22 2017-04-26 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 再配線層を有する半導体パッケージ
US8704364B2 (en) * 2012-02-08 2014-04-22 Xilinx, Inc. Reducing stress in multi-die integrated circuit structures
US8704384B2 (en) 2012-02-17 2014-04-22 Xilinx, Inc. Stacked die assembly
US8957512B2 (en) 2012-06-19 2015-02-17 Xilinx, Inc. Oversized interposer
US8869088B1 (en) 2012-06-27 2014-10-21 Xilinx, Inc. Oversized interposer formed from a multi-pattern region mask
US9026872B2 (en) 2012-08-16 2015-05-05 Xilinx, Inc. Flexible sized die for use in multi-die integrated circuit
CN103247612B (zh) * 2013-04-09 2015-09-23 北京兆易创新科技股份有限公司 一种增强型flash芯片和一种芯片封装方法
CN103246553B (zh) 2013-04-09 2016-12-28 北京兆易创新科技股份有限公司 一种增强型Flash芯片和一种芯片封装方法
US9547034B2 (en) 2013-07-03 2017-01-17 Xilinx, Inc. Monolithic integrated circuit die having modular die regions stitched together
CN104103532A (zh) * 2014-06-26 2014-10-15 中国航天科工集团第三研究院第八三五七研究所 一种多基板立体封装芯片方法
US9915869B1 (en) 2014-07-01 2018-03-13 Xilinx, Inc. Single mask set used for interposer fabrication of multiple products
CN107104259B (zh) * 2017-05-25 2019-07-12 东莞质研工业设计服务有限公司 一种3dB电桥
US10381295B2 (en) * 2017-09-12 2019-08-13 Nxp Usa, Inc. Lead frame having redistribution layer
US11270946B2 (en) 2019-08-30 2022-03-08 Stmicroelectronics Pte Ltd Package with electrical interconnection bridge

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19701165C1 (de) * 1997-01-15 1998-04-09 Siemens Ag Chipkartenmodul
JP3560488B2 (ja) * 1999-01-29 2004-09-02 ユナイテッド マイクロエレクトロニクス コープ マルチチップ用チップ・スケール・パッケージ
US6351028B1 (en) * 1999-02-08 2002-02-26 Micron Technology, Inc. Multiple die stack apparatus employing T-shaped interposer elements
DE10044148A1 (de) * 2000-09-06 2002-03-21 Infineon Technologies Ag Elektronisches Bauteil mit gestapelten Bausteinen und Verfahren zu seiner Herstellung
US6552416B1 (en) * 2000-09-08 2003-04-22 Amkor Technology, Inc. Multiple die lead frame package with enhanced die-to-die interconnect routing using internal lead trace wiring
JP2002134685A (ja) * 2000-10-26 2002-05-10 Rohm Co Ltd 集積回路装置
DE10101875B4 (de) * 2001-01-16 2006-05-04 Infineon Technologies Ag Elektronisches Bauteil mit aufeinander gestapelten Halbleiterchips und Verfahren zu seiner Herstellung
JP4790157B2 (ja) * 2001-06-07 2011-10-12 ルネサスエレクトロニクス株式会社 半導体装置
DE10138278C1 (de) * 2001-08-10 2003-04-03 Infineon Technologies Ag Elektronisches Bauteil mit aufeinander gestapelten elektronischen Bauelementen und Verfahren zur Herstellung derselben
DE10139985B4 (de) * 2001-08-22 2005-10-27 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip sowie Verfahren zu seiner Herstellung
DE10142119B4 (de) * 2001-08-30 2007-07-26 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE10142120A1 (de) * 2001-08-30 2003-03-27 Infineon Technologies Ag Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung
US6664176B2 (en) * 2001-08-31 2003-12-16 Infineon Technologies Ag Method of making pad-rerouting for integrated circuit chips
JP3886793B2 (ja) * 2001-12-03 2007-02-28 株式会社ルネサステクノロジ 半導体集積回路装置
US7205647B2 (en) * 2002-09-17 2007-04-17 Chippac, Inc. Semiconductor multi-package module having package stacked over ball grid array package and having wire bond interconnect between stacked packages
DE10259221B4 (de) * 2002-12-17 2007-01-25 Infineon Technologies Ag Elektronisches Bauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben
US7271026B2 (en) * 2005-03-14 2007-09-18 Infineon Technologies Ag Method for producing chip stacks and chip stacks formed by integrated devices
US20060202317A1 (en) * 2005-03-14 2006-09-14 Farid Barakat Method for MCP packaging for balanced performance

Also Published As

Publication number Publication date
US20060157866A1 (en) 2006-07-20
JP2006203211A (ja) 2006-08-03
CN1832121A (zh) 2006-09-13
KR20060084806A (ko) 2006-07-25
KR100689350B1 (ko) 2007-03-02

Similar Documents

Publication Publication Date Title
DE102006001999A1 (de) Signalneuverteilung unter Verwendung einer Brückenschicht für ein Mehrchipmodul
DE102004004880B4 (de) Verbindungsverfahren für direkt verbundene gestapelte integrierte Schaltungen sowie integrierter Schaltungschip und integriertes Schaltungsgehäuse
DE102009030524B4 (de) Baugruppe und Verfahren für eine integrierte Schaltung mit mehreren Chips
DE112009005576B4 (de) Mikroelektronisches Package und Verfahren zur Herstellung eines mikroelektronischen Packages
DE19721967C2 (de) Speicherbaustein
DE69433736T2 (de) Mehrchipmodul
DE10156272B4 (de) Multi-Chip-Speichervorrichtung und Speichermodul mit einer unabhängigen Steuerung der Speicherchips
DE102014016319B4 (de) Package und verfahren zum konfigurieren eines packages für eine integrierte schaltung (ic)
DE3853764T2 (de) Zwischenschaltungssystem für integrierte Halbleiterschaltungen.
DE112009000383T5 (de) Package-on-Package unter Verwendung eines löthöckerlosen Aufbauschicht (BBUL)-Bausteins
DE112007003111T5 (de) Verfahren zum Aufnehmen bestehender Siliziumchips in dreidimensional integrierte Stapel
DE112010002692T5 (de) Stapelchip-Pakete in elner Paket-auf-Paket-Vorrichtung, Verfahren zu ihrem Zusammensetzen,und Systeme, die sie enthalten.
DE102006011473B4 (de) Mehrchipgehäuse und Verfahren zum Bilden von Mehrchipgehäusen für eine ausgeglichene Leistung
DE19639247A1 (de) Schaltungsanordnung
DE112015003753T5 (de) Verbessertes substrat für system-in-package (sip)-vorrichtungen
DE112012002506T5 (de) Mikroelektronische Vorrichtung, Stapelchippackung und Rechnersystem, das diese enthält, Verfahren zur Herstellung eines Mehrfachkanalkommunikationsweges in dieser und Verfahren zum Ermöglichen einer elektrischen Kommunikation zwischen Komponenten einer Stapelchippackung
DE102004001829A1 (de) Halbleitervorrichtung
DE102014117209A1 (de) Ein halbleiterbauelement und ein verfahren zum bilden eines halbleiterbauelements
DE102018115038A1 (de) Halbleitergehäuse und Verfahren zum Herstellen desselben
DE10142119A1 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE112010004254T5 (de) Mikroelektronische Baugruppe und Verfahren zu ihrer Herstellung
DE69933502T2 (de) Kompatibles IC-Gehäuse und Methode zur Entwicklungsanpassungssicherung
DE102011012186A1 (de) Chipmodul und Verfahren zur Bereitstellung eines Chipmoduls
DE10142117A1 (de) Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung
DE102018216399B4 (de) Verfahren zum Herstellen eines Leistungs-Halbleitermoduls und Leistungs-Halbleitermodul

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8139 Disposal/non-payment of the annual fee