DE102018127167A1 - Halbleiterbauelement mit höckerstruktur und verfahren zum herstellen eines halbleiterbauelements - Google Patents
Halbleiterbauelement mit höckerstruktur und verfahren zum herstellen eines halbleiterbauelements Download PDFInfo
- Publication number
- DE102018127167A1 DE102018127167A1 DE102018127167.0A DE102018127167A DE102018127167A1 DE 102018127167 A1 DE102018127167 A1 DE 102018127167A1 DE 102018127167 A DE102018127167 A DE 102018127167A DE 102018127167 A1 DE102018127167 A1 DE 102018127167A1
- Authority
- DE
- Germany
- Prior art keywords
- copper
- layer
- height
- semiconductor device
- pedestal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 94
- 238000000034 method Methods 0.000 title claims description 56
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- 238000010276 construction Methods 0.000 title description 2
- 239000010949 copper Substances 0.000 claims abstract description 116
- 229910052802 copper Inorganic materials 0.000 claims abstract description 114
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 105
- 229910000881 Cu alloy Inorganic materials 0.000 claims abstract description 91
- 239000000758 substrate Substances 0.000 claims abstract description 89
- 229910052751 metal Inorganic materials 0.000 claims abstract description 83
- 239000002184 metal Substances 0.000 claims abstract description 83
- 229910000679 solder Inorganic materials 0.000 claims abstract description 80
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 claims abstract description 65
- 239000000956 alloy Substances 0.000 claims abstract description 40
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 29
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 62
- 238000001465 metallisation Methods 0.000 claims description 40
- 239000010936 titanium Substances 0.000 claims description 33
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 31
- 229910052759 nickel Inorganic materials 0.000 claims description 31
- 229910052719 titanium Inorganic materials 0.000 claims description 31
- 239000000463 material Substances 0.000 claims description 28
- 229920002120 photoresistant polymer Polymers 0.000 claims description 25
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 7
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 7
- 229910052721 tungsten Inorganic materials 0.000 claims description 7
- 239000010937 tungsten Substances 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 6
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 4
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 claims description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 4
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 claims description 4
- 229910052804 chromium Inorganic materials 0.000 claims description 4
- 239000011651 chromium Substances 0.000 claims description 4
- 229910052742 iron Inorganic materials 0.000 claims description 4
- 229910052749 magnesium Inorganic materials 0.000 claims description 4
- 239000011777 magnesium Substances 0.000 claims description 4
- WPBNNNQJVZRUHP-UHFFFAOYSA-L manganese(2+);methyl n-[[2-(methoxycarbonylcarbamothioylamino)phenyl]carbamothioyl]carbamate;n-[2-(sulfidocarbothioylamino)ethyl]carbamodithioate Chemical compound [Mn+2].[S-]C(=S)NCCNC([S-])=S.COC(=O)NC(=S)NC1=CC=CC=C1NC(=S)NC(=O)OC WPBNNNQJVZRUHP-UHFFFAOYSA-L 0.000 claims description 4
- 229910052750 molybdenum Inorganic materials 0.000 claims description 4
- 239000011733 molybdenum Substances 0.000 claims description 4
- 229910052758 niobium Inorganic materials 0.000 claims description 4
- 239000010955 niobium Substances 0.000 claims description 4
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 4
- 229910052715 tantalum Inorganic materials 0.000 claims description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 4
- 229910052725 zinc Inorganic materials 0.000 claims description 4
- 239000011701 zinc Substances 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 208
- 230000008569 process Effects 0.000 description 32
- 238000000231 atomic layer deposition Methods 0.000 description 14
- 238000005229 chemical vapour deposition Methods 0.000 description 14
- 238000005240 physical vapour deposition Methods 0.000 description 14
- 238000007772 electroless plating Methods 0.000 description 11
- 230000005855 radiation Effects 0.000 description 11
- 238000004544 sputter deposition Methods 0.000 description 11
- 238000007747 plating Methods 0.000 description 8
- 238000005566 electron beam evaporation Methods 0.000 description 7
- 238000002207 thermal evaporation Methods 0.000 description 7
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 6
- 239000010931 gold Substances 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- -1 SnAgCu Inorganic materials 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 229910000765 intermetallic Inorganic materials 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229910017750 AgSn Inorganic materials 0.000 description 3
- 229910016347 CuSn Inorganic materials 0.000 description 3
- 229910020658 PbSn Inorganic materials 0.000 description 3
- 101150071746 Pbsn gene Proteins 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 238000007654 immersion Methods 0.000 description 3
- 229910052763 palladium Inorganic materials 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 229910000990 Ni alloy Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 125000003700 epoxy group Chemical group 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000002952 polymeric resin Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 229920003002 synthetic resin Polymers 0.000 description 2
- BUHVIAUBTBOHAG-FOYDDCNASA-N (2r,3r,4s,5r)-2-[6-[[2-(3,5-dimethoxyphenyl)-2-(2-methylphenyl)ethyl]amino]purin-9-yl]-5-(hydroxymethyl)oxolane-3,4-diol Chemical compound COC1=CC(OC)=CC(C(CNC=2C=3N=CN(C=3N=CN=2)[C@H]2[C@@H]([C@H](O)[C@@H](CO)O2)O)C=2C(=CC=CC=2)C)=C1 BUHVIAUBTBOHAG-FOYDDCNASA-N 0.000 description 1
- 239000005749 Copper compound Substances 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 229910005898 GeSn Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- 229910003811 SiGeC Inorganic materials 0.000 description 1
- 229910020328 SiSn Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910001069 Ti alloy Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 150000001880 copper compounds Chemical class 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical compound C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000000454 talc Substances 0.000 description 1
- 229910052623 talc Inorganic materials 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 150000003609 titanium compounds Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05124—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05155—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05166—Titanium [Ti] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05184—Tungsten [W] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
- H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
- H01L2224/11444—Manufacturing methods by blanket deposition of the material of the bump connector in gaseous form
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/116—Manufacturing methods by patterning a pre-deposited material
- H01L2224/1162—Manufacturing methods by patterning a pre-deposited material using masks
- H01L2224/11622—Photolithography
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/118—Post-treatment of the bump connector
- H01L2224/1183—Reworking, e.g. shaping
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13005—Structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13005—Structure
- H01L2224/13009—Bump connector integrally formed with a via connection of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1301—Shape
- H01L2224/13016—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1301—Shape
- H01L2224/13016—Shape in side view
- H01L2224/13018—Shape in side view comprising protrusions or indentations
- H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13075—Plural core members
- H01L2224/1308—Plural core members being stacked
- H01L2224/13083—Three-layer arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/13111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/13116—Lead [Pb] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13139—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13155—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/13199—Material of the matrix
- H01L2224/132—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13238—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13247—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/812—Applying energy for connecting
- H01L2224/81201—Compression bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10252—Germanium [Ge]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1027—IV
- H01L2924/10271—Silicon-germanium [SiGe]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1027—IV
- H01L2924/10272—Silicon Carbide [SiC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/10329—Gallium arsenide [GaAs]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
Abstract
Ein Halbleiterbauelement weist ein Substrat 15 und mindestens eine Höckerstruktur, die über dem Substrat angeordnet ist, auf. Die mindestens eine Höckerstruktur weist einen Sockel auf, der aus einem Metall, das eine geringere Lötbarkeit als Kupfer oder eine Kupferlegierung auf eine Lotlegierung aufweist, gebildet ist, angeordnet über dem Substrat. Eine Lotlegierung wird direkt über und in Kontakt mit einer oberen Fläche des Metalls, das die geringere Lötbarkeit als Kupfer oder eine Kupferlegierung aufweist, gebildet. Der Sockel weist eine Höhe von mehr als 10 µm auf.
Description
- QUERVERWEIS ZU VERBUNDENEN ANMELDUNGEN
- Diese Anmeldung beansprucht den Vorteil der vorläufigen
US-Patentanmeldung Nr. 62/591,534 - STAND DER TECHNIK
- Da Verbrauchergeräte mit immer besserer Leistung als Reaktion auf die Konsumnachfrage kleiner und kleiner geworden sind, hat sich auch die Größe der einzelnen Komponenten dieser Geräte und Vorrichtungen verringert. Halbleiterbauelemente, welche Hauptkomponenten von Verbrauchergeräten wie Mobiltelefonen, Tabletcomputern und dergleichen darstellen, sind kleiner und kleiner geworden. Die Verringerung der Größe von Halbleiterbauelementen ist auch durch Fortschritte der Halbleiterherstellungsverfahren, wie zum Beispiel dem Bilden von Verbindungen zwischen Halbleiterbauelementen, ermöglicht worden.
- Da die Elektronikindustrie dreidimensionale integrierte Schaltungen (3D IC) auf der Grundlage einer Si-Durchkontaktierungs- (TSV-) Technologie entwickelt, wird derzeit das Bearbeiten und die Zuverlässigkeit von Höckern (Bumps), die verwendet werden, um die gestapelten Chips miteinander zu verbinden, aktiv erforscht. Im Zuge der Verringerung der Größe der Höcker wird der Durchmesser eines Höckers auf ungefähr eine Größenordnung kleiner als jene von Flipchip-Lötstellen verringert, und das Volumen ist ungefähr 1000 Mal kleiner. Die viel geringere Größe der Lötverbindungen erhöht die Möglichkeit eines Ausfalls der Höcker-Lötverbindungen.
- Figurenliste
- Die vorliegende Offenbarung ist am besten verständlich aus der folgenden ausführlichen Beschreibung gelesen in Zusammenhang mit den beigefügten Figuren. Es ist festzuhalten, dass im Einklang mit der gängigen Praxis in der Branche verschiedene Merkmale/Elemente nicht maßstabsgetreu dargestellt und ausschließlich zu Darstellungszwecken verwendet sind. Tatsächlich können die Abmessungen der verschiedenen Merkmale/Elemente für die Klarheit der Erörterung beliebig erhöht oder verringert sein.
-
1 ist eine schematische Ansicht einer Höckerstruktur gemäß einer Ausführungsform der Offenbarung. -
2A und2B stellen einen der verschiedenen Vorgänge eines Verfahrens zum Herstellen eines Halbleiterbauelements gemäß einer Ausführungsform der Offenbarung dar.2A ist eine Draufsicht und2B ist eine Querschnittsansicht entlang der LinieA -A von2A . -
3 ist eine Querschnittsansicht, die einen der verschiedenen Vorgänge eines Verfahrens zum Herstellen eines Halbleiterbauelements gemäß einer Ausführungsform der Offenbarung darstellt. -
4 ist eine Querschnittsansicht, die einen der verschiedenen Vorgänge eines Verfahrens zum Herstellen eines Halbleiterbauelements gemäß einer Ausführungsform der Offenbarung darstellt. -
5 ist eine Querschnittsansicht, die einen der verschiedenen Vorgänge eines Verfahrens zum Herstellen eines Halbleiterbauelements gemäß einer Ausführungsform der Offenbarung darstellt. -
6 ist eine Querschnittsansicht, die einen der verschiedenen Vorgänge eines Verfahrens zum Herstellen eines Halbleiterbauelements gemäß einer Ausführungsform der Offenbarung darstellt. -
7 ist eine Querschnittsansicht, die einen der verschiedenen Vorgänge eines Verfahrens zum Herstellen eines Halbleiterbauelements gemäß einer Ausführungsform der Offenbarung darstellt. -
8 ist eine Querschnittsansicht, die einen der verschiedenen Vorgänge eines Verfahrens zum Herstellen eines Halbleiterbauelements gemäß einer Ausführungsform der Offenbarung darstellt. -
9 ist eine Querschnittsansicht, die einen der verschiedenen Vorgänge eines Verfahrens zum Herstellen eines Halbleiterbauelements gemäß einer Ausführungsform der Offenbarung darstellt. -
10A und10B stellen einen der verschiedenen Vorgänge eines Verfahrens zum Herstellen eines Halbleiterbauelements gemäß einer Ausführungsform der Offenbarung dar.10A ist eine Querschnittsansicht entlang der LinieB -B von10B . -
11 ist ein Flussdiagramm, das ein Verfahren zum Herstellen eines Halbleiterbauelements gemäß einer Ausführungsform der Offenbarung darstellt. -
12 ist eine Querschnittsansicht, die einen der verschiedenen Vorgänge eines Verfahrens zum Herstellen eines Halbleiterbauelements gemäß einer Ausführungsform der Offenbarung darstellt. -
13 ist eine Querschnittsansicht, die einen der verschiedenen Vorgänge eines Verfahrens zum Herstellen eines Halbleiterbauelements gemäß einer Ausführungsform der Offenbarung darstellt. -
14 ist eine Querschnittsansicht, die einen der verschiedenen Vorgänge eines Verfahrens zum Herstellen eines Halbleiterbauelements gemäß einer Ausführungsform der Offenbarung darstellt. -
15 ist ein Flussdiagramm, das ein Verfahren zum Herstellen eines Halbleiterbauelements gemäß einer Ausführungsform der Offenbarung darstellt. -
16 ist eine schematische Ansicht einer Höckerstruktur gemäß einer Ausführungsform der Offenbarung. -
17 ist ein Flussdiagramm, das ein Verfahren zum Herstellen eines Halbleiterbauelements gemäß einer Ausführungsform der Offenbarung darstellt. -
18 ist eine schematische Ansicht einer Höckerstruktur gemäß einer Ausführungsform der Offenbarung. -
19 ist ein Flussdiagramm, das ein Verfahren zum Herstellen eines Halbleiterbauelements gemäß einer Ausführungsform der Offenbarung darstellt. -
20 ist eine schematische Ansicht eines Höckers gemäß einer Ausführungsform der Offenbarung. - AUSFÜHRLICHE BESCHREIBUNG
- Es versteht sich, dass die folgende Offenbarung viele verschiedene Ausführungsformen oder Beispiele zum Umsetzen verschiedener Merkmale/Elemente der Erfindung bereitstellt. Spezifische Ausführungsformen oder Beispiele von Komponenten und Anordnungen sind nachfolgend beschrieben, um die vorliegende Offenbarung zu vereinfachen. Das sind natürlich nur Beispiele und sollen in keiner Weise einschränkend wirken. Zum Beispiel sind die Abmessungen nicht auf den offenbarten Bereich oder die offenbarten Werte beschränkt, sondern können von Verfahrensbedingungen und/oder gewünschten Eigenschaften des Bauelements abhängen. Zum Beispiel kann die Bildung eines ersten Elements über oder auf einem zweiten Element in der folgenden Beschreibung Ausführungsformen aufweisen, in welchen das erste und zweite Element in direktem Kontakt gebildet sind, und kann ebenfalls Ausführungsformen aufweisen, in welchen zusätzliche Elemente zwischen dem ersten und dem zweiten Element gebildet sind, sodass das erste und das zweite Element nicht in direktem Kontakt sein können. Zur Vereinfachung und Klarheit können verschiedene Elemente beliebig in unterschiedlichen Maßstäben gezeichnet sein.
- Ferner können hierin Begriffe räumlicher Zusammenhänge, wie zum Beispiel „unterhalb“, „unter“, „niedriger“, „über“, „oben“ und dergleichen, verwendet sein, um den Zusammenhang eines Elements oder Merkmals mit (einem) anderen Element(en) oder Merkmal(en), die in den Figuren dargestellt sind, einfacher zu beschreiben. Es ist beabsichtigt, dass die Begriffe räumlicher Zusammenhänge unterschiedliche Ausrichtungen der verwendeten oder betriebenen Bauelemente zusätzlich zu der in den Figuren dargestellten Ausrichtung umfassen. Das Bauelement/die Vorrichtung kann auch anders ausgerichtet (um 90 Grad gedreht oder in anderen Ausrichtungen) sein, und die hierin verwendeten Begriffe räumlicher Zusammenhänge können ebenfalls dementsprechend ausgelegt werden. Darüber hinaus kann der Begriff „(hergestellt) aus“ entweder „umfassend/aufweisend“ oder „bestehend aus“ bedeuten.
-
1 ist eine schematische Ansicht einer Höckerstruktur gemäß einer Ausführungsform der Offenbarung. Ein Halbleiterbauelement10 weist ein Substrat15 und mindestens eine Höckerstruktur55 , die auf dem Substrat15 angeordnet ist, auf. Ein Kontaktfeld20 ist auf dem Substrat15 angeordnet. Das Kontaktfeld20 ist mit den Schaltkreisen des Substrat15 elektrisch verbunden. Die Höckerstrukturen55 sind über das Kontaktfeld20 mit den Schaltkreisen des Substrats15 verbunden. Die mindestens eine Höckerstruktur55 weist einen Sockel25 auf, der hauptsächlich aus einem Metall, das eine geringere Lötbarkeit (Benetzbarkeit) als Kupfer oder eine Kupferlegierung auf eine Lotlegierung aufweist, gebildet ist. Mit anderen Worten ist es weniger wahrscheinlich, dass das Metall, das eine geringere Lötbarkeit (oder Benetzbarkeit) aufweist, eine intermetallische Verbindung (oder Legierung) mit einer Komponente der Lotlegierung an der Grenzfläche zwischen dem Metall und der Lotlegierung bildet, als Kupfer oder Kupferlegierung. Da der Sockel eine geringere Lötbarkeit aufweist, als Kupfer oder eine Kupferlegierung, wird der Fluss von Lot über die Seite des Sockels nach unten unterbunden. In einigen Ausführungsformen ist der Sockel25 aus einem nickelbasierten Material gebildet. In einigen Ausführungsformen weist nickelbasiertes Material Nickel und Nickellegierungen auf, welche 50 Molprozent oder mehr an Nickel enthalten. In einigen Ausführungsformen weist die Höckerstruktur55 nur eine nickelbasierte Schicht25 auf. In einigen Ausführungsformen weist das Halbleiterbauelement10 eine Under-Bump-Metallisierung40 auf, die auf dem Kontaktfeld20 zwischen dem Sockel25 und dem Substrat15 angeordnet ist. - In einigen Ausführungsformen weist die Höckerstruktur
55 eine Schicht30 aus Cu oder Cu-Legierung auf, die zwischen dem Sockel25 und der Under-Bump-Metallisierung40 angeordnet ist. In einigen Ausführungsformen wird das Metall, welches eine geringere Lötbarkeit (oder Benetzbarkeit) aufweist, derart ausgewählt, dass die Bildung der intermetallischen Verbindung sehr langsam erfolgt, wodurch verhindert wird, dass sich das Lot über die Höhe des Sockels25 bewegt und mit der darunterliegenden Schicht30 aus Cu oder Cu-Legierung in Berührung kommt. Eine Isolierschicht60 ist über dem Substrat15 gebildet und umgibt in einigen Ausführungsformen die Under-Bump-Metallisierung40 . - In einigen Ausführungsformen sind die Kontaktfelder
20 aus einem geeigneten leitfähigen Metall gebildet, wie zum Beispiel Aluminium, Kupfer, Silber, Gold, Nickel, Wolfram, Titan, Legierungen davon und/oder mehrlagige Schichten daraus. - In einigen Ausführungsformen weist die Höckerstruktur
55 eine Lotschicht35 auf, die am Sockel25 angeordnet ist. In einigen Ausführungsformen ist die Lotschicht35 aus einer zinnhaltigen Legierung wie zum Beispiel AgSn, SnAgCu, PbSn und CuSn gebildet. In einigen Ausführungsformen ist die Lotschicht35 in direktem physischem Kontakt mit einer oberen Fläche des Sockels25 angeordnet. In einigen Ausführungsformen ist die Lotschicht35 nicht in direktem physischem Kontakt mit der Schicht30 aus Cu oder Cu-Legierung angeordnet. - In einigen Ausführungsformen weist der Sockel
25 eine HöheD1 auf, die mehr als 10 µm bis zu ungefähr 30 µm beträgt. Bei einer SockelhöheD1 von mehr als 10 µm weist der Sockel25 eine ausreichende Höhe auf, sodass das Lot daran gehindert wird, rasch über den Höcker nach unten zu fließen und Hohlräume in der Lötverbindung zu bilden oder mit anderen Elementen des Halbleiterbauelements in Kontakt zu kommen und einen Kurzschluss zu verursachen. Die SockelhöheD1 ist größer als eine typische Kappenschichthöhe. Kappenschichten werden in herkömmlichen Höckerstrukturen als Sperrschichten verwendet, um zu verhindern, dass Cu in der Schicht aus Cu oder Cu-Legierung in die Lotschicht diffundiert. Bei Sockelhöhen von mehr als ungefähr 30 µm vermindert sich die Bauelementdichte in einer integrierten Schaltung aufgrund der vergrößerten Abstände zwischen den integrierten Schaltungskomponenten. In einigen Ausführungsformen weist der Sockel25 einen Durchmesser im Bereich von ungefähr 5 µm bis ungefähr 40 µm auf. In einigen Ausführungsformen weist der Sockel25 einen Durchmesser im Bereich von ungefähr 20 µm bis ungefähr 25 µm auf. In einer Ausführungsform weist das Halbleiterbauelement10 eine Schicht30 aus Cu oder Cu-Legierung auf, die eine HöheD2 von ungefähr 5 µm bis ungefähr 10 µm zwischen dem Sockel25 und der oberen Fläche der Under-Bump-Metallisierung40 aufweist. In einigen Ausführungsformen ist die HöheD1 des Sockels25 größer als die HöheD2 der Schicht30 aus Cu oder Cu-Legierung. In einigen Ausführungsformen liegt ein Verhältnis der HöheD1 des Sockels25 zur HöheD2 der Schicht30 aus Cu oder Cu-Legierung (D1 /D2 ) im Bereich von ungefähr 6/1 bis ungefähr 1.5/1. In einigen Ausführungsformen liegt ein Verhältnis der HöheD1 des Sockels25 zur HöheD2 der Schicht30 aus Cu oder Cu-Legierung (D1 /D2 ) im Bereich von ungefähr 5/1 bis ungefähr 3/1. In einigen Ausführungsformen liegt ein Verhältnis der HöheD1 des Sockels25 zur HöheD2 der Schicht30 aus Cu oder Cu-Legierung (D1 /D2 ) im Bereich von ungefähr 4/1 bis ungefähr 2/1. - In einigen Ausführungsformen ist die Materialzusammensetzung der Seitenwände der Höckerstruktur
55 im Wesentlichen dieselbe wie die Materialzusammensetzung der inneren Abschnitte der Höckerstruktur55 in einer bestimmten Höhe. Mit anderen Worten gibt es in einigen Ausführungsformen keine zweckbestimmt geformten Schichten der Seitenwände der Höckerstruktur55 . Zum Beispiel gibt es in einigen Ausführungsformen keine zweckbestimmt gebildeten Passivierungsschichten, wie zum Beispiel eine Nitridschicht, an einer Seitenwand des Sockels25 . - Das Halbleiterbauelement
10 ist ein Bauelement-Die, in dem in einigen Ausführungsformen aktive Bauelemente wie zum Beispiel Transistoren angeordnet sind. In anderen Ausführungsformen weist das Halbleiterbauelement10 ein Packagesubstrat oder ein Zwischenelement auf, welches darauf gebildete Bauelement-Dies aufweist. In einigen Ausführungsformen werden die Höckerstrukturen55 dazu verwendet, einen Halbleiterchip oder einen Die mit einem Zwischenelement, einem Packagesubstrat oder einem anderen Halbleiterchip oder -Die zu verbinden. -
2A und2B stellen einen der verschiedenen Vorgänge eines Verfahrens zum Herstellen eines Halbleiterbauelements gemäß einer Ausführungsform der Offenbarung dar.3A ist eine Draufsicht und3B ist eine Querschnittsansicht entlang der LinieA -A von3A . Wie in3A gezeigt sind eine Mehrzahl von Kontaktfeldern20 , auf denen Höcker gebildet werden sollen, auf einer Fläche eines Substrats15 angeordnet. Die Kontaktfelder20 sind aus einem geeigneten leitfähigen Metall gebildet, wie zum Beispiel Aluminium, Kupfer, Silber, Gold, Nickel, Wolfram, Titan, Legierungen davon und/oder mehrlagigen Schichten daraus. Die Kontaktfelder sind durch einen geeigneten Metallplattierungsvorgang gebildet, aufweisend Elektro- oder stromlose Plattierung, physikalische Aufdampfung (PVD) aufweisend Zerstäubung, chemische Aufdampfung (CVD), Atomlagenabscheidung (ALD), thermische Verdampfung oder Elektronenstrahlverdampfung. Die Kontaktfelder20 sind in einigen Ausführungsformen in einer Zeilen-und-Spalten-Anordnung angeordnet. -
3 -10B sind Querschnittsansichten, die verschiedenen Stationen eines Verfahrens zum Herstellen eines Halbleiterbauelements gemäß Ausführungsformen der Offenbarung darstellen. Eine Under-Bump-Metallisierung40 ist in einigen Ausführungsformen über den Kontaktfeldern und der Isolierschicht60 gebildet, wie in3 gezeigt. - In einigen Ausführungsformen ist die Schaltung
155 aufweisend Bauelemente160 auf dem Substrat12 angeordnet. Die Bauelemente160 umfassen in einigen Ausführungsformen Transistoren, Kondensator, Induktoren, Widerstände oder dergleichen. Die Kontaktfelder20 und die Höckerstrukturen55 sind in einigen Ausführungsformen durch darunterliegende Verbindungen165 , umfassend Verdrahtungsschichten und Durchkontaktierungen, mit der Schaltung155 elektrisch verbunden. Die Verdrahtungsschichten und Durchkontaktierungen der Verbindungen165 können aus Kupfer oder Kupferlegierungen, Aluminium, Wolfram, Nicke oder irgendeinem anderen geeigneten Metall gebildet sein. Die Verdrahtungsschichten und Durchkontaktierungen können unter Verwendung von Damaszenerverfahren gebildet sein. Die Schaltung155 ist in einigen Ausführungsformen in eine Isolierschicht170 , wie zum Beispiel eine Zwischenschicht-Dielektrikums- (ILD-) Schicht oder eine intermetallische Dielektrikums- (IMD-) Schicht eingebettet. - In einigen Ausführungsformen weist das Substrat
15 eine Halbleiterbasis12 auf. Die Halbleiterbasis12 ist mindestens aus einem Material gewählt aus der folgenden Gruppe gebildet: Silizium, Diamant, Germanium, SiGe, SiGeSn, SiGeC, GeSn, SiSn, GaAs, InGaAs, InAs, InP, InSb, GaAsP, GaInP und SiC. In einigen Ausführungsformen ist die Halbleiterbasis12 ein Siliziumwafer. - Eine Isolierschicht
60 ist in einigen Ausführungsformen über dem Substrat15 gebildet. In einigen Ausführungsformen ist die Isolierschicht60 eine Oxidschicht. Die Isolierschicht60 wird unter Verwendung geeigneter Fotolithografie- und Ätzvorgänge strukturiert, um Öffnungen zu bilden, in welche in einigen Ausführungsformen die Under-Bump-Metallisierung40 aufgebracht wird. In einigen Ausführungsformen wird die Under-Bump-Metallisierung durch ein geeignetes Metallablagerungsverfahren gebildet, umfassend Elektro- oder stromlose Plattierung, physikalische Aufdampfung (PVD) aufweisend Zerstäubung, chemische Aufdampfung (CVD), Atomlagenabscheidung (ALD), thermische Verdampfung und Elektronenstrahlverdampfung. In einigen Ausführungsformen wird eine Impfschicht (nicht gezeigt) auf das Kontaktfeld aufgebracht, bevor die Under-Bump-Metallisierung gebildet wird. In einigen Ausführungsformen erstreckt sich die Under-Bump-Metallisierung40 über die Isolierschicht60 , und überschüssige Under-Bump-Metallisierung wird durch einen geeigneten Vorgang, zum Beispiel chemisch-mechanisches Polieren (CMP), entfernt. - In einer Ausführungsform weist die Under-Bump-Metallisierung
40 eine titanbasierte Schicht auf, die auf dem Feld20 angeordnet ist, und eine durch Zerstäubung (Sputtern) aufgebrachte kupferbasierte Schichte, die auf der titanbasierten Schicht angeordnet ist, auf. Ein titanbasiertes Material umfasst Titan und Titanlegierungen sowie Titanverbindungen, welche 50 Molprozent oder mehr an Titan enthalten. Ein kupferbasiertes Material umfasst Kupfer, und Kupferlegierungen sowie Kupferverbindungen, welche 50 Molprozent oder mehr an Kupfer enthalten. In einer Ausführungsform ist die titanbasierte Schicht eine durch Zerstäubung aufgebrachte Schicht aus Ti oder TiW, die eine Dicke im Bereich von 20 nm bis 70 nm aufweist. - In einigen Ausführungsformen der Offenbarung wird als nächstes eine Fotolackschicht
65 über der Under-Bump-Metallisierung40 und der Isolierschicht60 gebildet, wie in4 gezeigt. Die Fotolackschicht65 kann ein positiver Fotolack oder ein negativer Fotolack sein. Ist der Fotolack positiv, so wird der Abschnitt des Fotolacks, welcher der aktinischen Strahlung ausgesetzt ist, im Entwickler löslich und während dem Entwicklungsvorgang entfernt. Ist der Fotolack negativ, so wird der Abschnitt des Fotolacks, welcher der aktinischen Strahlung ausgesetzt ist, im Entwickler unlöslich und verbleibt auf dem Bauelement, während der Abschnitt, welcher nicht der aktinischen Strahlung ausgesetzt wird, während dem Entwicklungsvorgang entfernt wird. In einigen Ausführungsformen ist die aktinische Strahlung eine ultraviolette Strahlung umfassend i-Linien- und g-Linien-Strahlung, und tiefe Ultraviolettstrahlung; extreme Ultraviolett- (EUV-) Strahlung; und Elektronenstrahlstrahlung. In einigen Ausführungsformen wird die aktinische Strahlung durch eine Quecksilberbogenlampe oder einen Laser umfassend ArF- und KrF-Excimerlaser; und lasererregtes Zinnplasma erzeugt. - Die Fotolackschicht
65 wird in der Folge selektiv einer aktinischen Strahlung ausgesetzt und entwickelt, um eine Mehrzahl von Öffnungen75 , welche die Under-Bump-Metallisierung40 freilegen, zu bilden, wie in5 gezeigt. In einigen Ausführungsformen sind die Öffnungen75 im Wesentlichen kreisförmig mit einem Durchmesser im Bereich von ungefähr 10 µm bis ungefähr 40 µm. In einigen Ausführungsformen weisen die Öffnungen75 einen Durchmesser im Bereich von ungefähr 20 µm bis ungefähr 25 µm auf. - In einigen Ausführungsformen wird in der Folge eine erste Metallschicht
30 in den Öffnungen75 über der Under-Bump-Metallisierung40 gebildet, wie in6 gezeigt. Die erste Metallschicht30 besteht in einigen Ausführungsformen aus Kupfer oder einer Kupferlegierung. Die erste Metallschicht30 kann durch einen geeigneten Metallplattierungsvorgang gebildet werden, umfassend Elektro- oder stromlose Plattierung, physikalische Aufdampfung (PVD) aufweisend Zerstäubung, chemische Aufdampfung (CVD), Atomlagenabscheidung (ALD), thermische Verdampfung oder Elektronenstrahlverdampfung. In einigen Ausführungsformen wird eine Impfschicht (nicht gezeigt) auf die Under-Bump-Metallisierung aufgebracht, bevor die erste Metallschicht gebildet wird. Die erste Metallschicht wird in einigen Ausführungsformen in einer Dicke von ungefähr 5 µm bis ungefähr 10 µm aufgebracht. - Bezugnehmend auf
7 wird eine zweite Metallschicht25 in den Öffnungen75 über der ersten Metallschicht30 gebildet. In einigen Ausführungsformen bildet die zweite Metallschicht25 einen Sockel25 eines Metalls, welches eine geringere Lötbarkeit oder Benetzbarkeit aufweist, als Kupfer oder eine Kupferlegierung auf einer Lotlegierung. - In einigen Ausführungsformen ist die Höhe
D1 der zweiten Metallschicht25 größer als die HöheD2 der ersten Metallschicht30 . In einigen Ausführungsformen ist die HöheD1 der zweiten Metallschicht25 größer als 10 µm bis ungefähr 30 µm. In einigen Ausführungsformen weist die zweite Metallschicht25 einen Durchmesser im Bereich von ungefähr 5 µm bis ungefähr 40 µm auf. In einigen Ausführungsformen weist die zweite Metallschicht25 einen Durchmesser im Bereich von ungefähr 20 µm bis ungefähr 25 µm auf. In einigen Ausführungsformen weist die erste Metallschicht30 eine HöheD2 von ungefähr 5 µm bis ungefähr 10 µm zwischen der zweiten Metallschicht25 und der oberen Fläche der Under-Bump-Metallisierung55 auf. In einigen Ausführungsformen liegt ein Verhältnis der HöheD1 der zweiten Metallschicht25 zur HöheD2 der ersten Metallschicht30 (D1 /D2 ) im Bereich von ungefähr 6/1 bis ungefähr 1,5/1. In einigen Ausführungsformen liegt ein Verhältnis der HöheD1 der zweiten Metallschicht25 zur HöheD2 der ersten Metallschicht30 (D1 /D2 ) im Bereich von ungefähr 5/1 bis ungefähr 3/1. In einigen Ausführungsformen ist die Höhe derD1 der zweiten Metallschicht25 größer als die HöheD2 der ersten Metallschicht30 . - In einigen Ausführungsformen besteht die zweite Metallschicht oder der Sockel
25 hauptsächlich aus einem Metall ausgewählt aus der Gruppe umfassend Aluminium, Chrom, Eisen, Mangan, Magnesium, Molybdän, Nickel, Niob, Tantal, Titan, Wolfram, Zink und Legierungen davon. In einigen Ausführungsformen ist die zweite Metallschicht oder der Sockel25 aus einem nickelbasierten Material gebildet. In einigen Ausführungsformen weist nickelbasiertes Material Nickel und Nickellegierungen auf, welche 50 Molprozent oder mehr an Nickel enthalten. In einigen Ausführungsformen wird die zweite Metallschicht oder der Sockel25 durch ein geeignetes Metallablagerungsverfahren gebildet, umfassend Elektro- oder stromlose Plattierung, physikalische Aufdampfung (PVD) aufweisend Zerstäubung, chemische Aufdampfung (CVD), Atomlagenabscheidung (ALD), thermische Verdampfung und Elektronenstrahlverdampfung. - In einigen Ausführungsformen wird, wie in
8 gezeigt, in der Folge eine Lotschicht35 in den Öffnungen über der zweiten Metallschicht25 gebildet. In einigen Ausführungsformen umfasst die Lotschicht35 ein eutektisches Lot, wie zum Beispiel eine Legierung ausgewählt aus der Gruppe umfassend AgSn, SnAgCu, PbSn und CuSn. Andere geeignete Lote können verwendet werden, solange der Sockel eine geringere Lötbarkeit (Benetzbarkeit) auf das Lot aufweist, als Kupfer oder Kupferlegierungen. Die Dicke der Lotschicht35 beträgt in einigen Ausführungsformen ungefähr 2 µm bis ungefähr 10 µm. In einigen Ausführungsformen wird überschüssiges Lot von oberhalb der Fotolackschicht65 entfernt. - Die Fotolackschicht
65 wird in der Folge entfernt, wie in9 gezeigt, um die Seitenwände der Lotschicht35 , des Sockels25 und der ersten Metallschicht30 freizulegen. Die Fotolackschicht65 wird in einigen Ausführungsformen unter Verwendung eines geeigneten Fotolackabstreifers entfernt. Dann werden die freiliegenden Abschnitte der Under-Bump-Metallisierung40 zum Beispiel durch einen geeigneten Ätzvorgang entfernt. - Nach der Entfernung der Fotolackschicht
65 , wird die Lotschicht35 in einigen Ausführungsformen wieder aufgeschmolzen, um eine glatte, halbkugelförmige Form zu bilden, wie in10A gezeigt, um ein Halbleiterbauelement10 zu schaffen, das eine Mehrzahl von Höckerstrukturen55 aufweist.10A ist eine Querschnittsansicht entlang der Linie B-B in der Draufsicht von10B . Die Lotschicht35 wird durch Erhitzen des Lots auf eine Temperatur, bei welcher es erweicht und fließt, wieder aufgeschmolzen. -
10B ist eine Draufsicht, welche eine Zeilen-und-Spalten-Anordnung der Höckerstrukturen55 auf dem Halbleiterbauelement10 zeigt. Obwohl eine 3 × 3-Anordnung von Höckerstrukturen dargestellt ist, ist die Offenbarung nicht auf eine 3 × 3-Anordnung beschränkt. Andere Anordnungen, aufweisend eine kleinere oder größere Anzahl von Zeilen oder Spalten der Höckerstrukturen sind im Umfang dieser Offenbarung enthalten. Zum Beispiel kann die Anordnung eine 10 × 10-Anordnung sein, oder eine größere Anzahl von Zeilen und Spalten aufweisen. Die Anordnung von Höckerstrukturen ist nicht auf eine rechteckige Anordnung beschränkt. In einigen Ausführungsformen weisen andere Anordnungen versetzte Zeilen und Spalten auf, wobei jede Höckerstruktur unmittelbar angrenzend an sechs andere Höckerstrukturen angeordnet ist. In anderen Ausführungsformen sind die Höckerstrukturen in einer konzentrischen, kreisförmigen Anordnung angeordnet. In anderen Ausführungsformen sind die Höckerstrukturen rund um den Umfang des Substrats oder in einem zentralen Abschnitt des Substrats angeordnet. In anderen Ausführungsformen sind die Höckerstruktur in unregelmäßigen Abständen angeordnet. In einigen Ausführungsformen sind bis zu ungefähr 10.000 Höckerstrukturen auf dem Substrat gebildet. - In einigen Ausführungsformen weisen die Höckerstrukturen
55 in der Draufsicht betrachtet einen DurchmesserD3 im Bereich von ungefähr 5 µm bis ungefähr 40 µm auf. In einigen Ausführungsformen weisen die Höckerstrukturen55 einen DurchmesserD3 im Bereich von ungefähr 20 µm bis ungefähr 25 µm auf. In einigen Ausführungsformen ist die Mehrzahl von Höckerstrukturen55 in einer Zeilen-und-Spalten-Anordnung angeordnet, die eine TeilungS1 von ungefähr 15 µm bis ungefähr 60 µm vom Zentrum einer Höckerstruktur55 zum Zentrum einer benachbarten Höckerstruktur55 in derX -Richtung aufweist. In einigen Ausführungsformen weist die Mehrzahl von Höckerstrukturen55 eine TeilungS1 von ungefähr 25 µm bis ungefähr 40 µm vom Zentrum einer Höckerstruktur55 zum Zentrum einer benachbarten Höckerstruktur55 in derX -Richtung auf. In einigen Ausführungsformen weist die Mehrzahl von Höckerstrukturen55 eine TeilungS2 von ungefähr 15 µm bis ungefähr 60 µm vom Zentrum einer Höckerstruktur55 zum Zentrum einer benachbarten Höckerstruktur55 in derY -Richtung auf. In einigen Ausführungsformen weist die Mehrzahl von Höckerstrukturen55 eine TeilungS2 von ungefähr 25 µm bis ungefähr 40 µm vom Zentrum einer Höckerstruktur55 zum Zentrum einer benachbarten Höckerstruktur55 in derY -Richtung auf. - In einigen Ausführungsformen liegt ein Verhältnis des Durchmessers
D3 der Höckerstruktur zur TeilungS1 in derX -Richtung im Bereich von ungefähr 1/12 bis ungefähr 8/9. In einigen Ausführungsformen liegt ein Verhältnis des DurchmessersD3 der Höckerstruktur zur TeilungS1 in derX -Richtung im Bereich von ungefähr 1/3 bis ungefähr 2/3. In einigen Ausführungsformen liegt ein Verhältnis des DurchmessersD3 der Höckerstruktur zur TeilungS2 in derY -Richtung im Bereich von ungefähr 1/12 bis ungefähr 8/9. In einigen Ausführungsformen liegt ein Verhältnis des DurchmessersD3 der Höckerstruktur zur TeilungS2 in derY -Richtung im Bereich von ungefähr 1/3 bis ungefähr 2/3. In einigen Ausführungsformen ist die TeilungS1 in derX -Richtung im Wesentlichen dieselbe, wie die TeilungS2 in derY -Richtung. In einigen Ausführungsformen ist die TeilungS1 in derX -Richtung größer als die TeilungS2 in derY -Richtung. In einigen Ausführungsformen ist die TeilungS1 in derX -Richtung kleiner als die TeilungS2 in derY -Richtung. - Es versteht sich, dass das Bauelement, das in
10A und10B gezeigt ist, weiteren Halbleiterverfahren unterzogen wird, um verschiedene Elemente, wie zum Beispiel externe Kontakte, dielektrische Schichten, Integration in Module, etc., zu bilden. -
11 ist ein Flussdiagramm, das ein weiteres Verfahren200 zum Herstellen eines Halbleiterbauelements gemäß einer Ausführungsform der Offenbarung darstellt. Bei VorgangS210 wird eine Kupfer-, oder Kupferlegierungsschicht über dem ersten und dem zweiten Substrat gebildet. Die Kupfer- oder Kupferlegierungsschicht kann durch einen geeigneten Metallplattierungsvorgang gebildet werden, umfassend Elektro- oder stromlose Plattierung, physikalische Aufdampfung (PVD) aufweisend Zerstäubung, chemische Aufdampfung (CVD), Atomlagenabscheidung (ALD), thermische Verdampfung oder Elektronenstrahlverdampfung. Ein Metall, das eine geringere Lötbarkeit aufweist, als Kupfer oder eine Kupferlegierung auf eine Lotlegierung, aufweisend eine Dicke von mehr als 10 µm wird bei VorgangS220 über jeder Kupfer- oder Kupferlegierungsschicht auf dem Substrat gebildet. In einigen Ausführungsformen weist die Kupfer- oder Kupferlegierungsschicht eine Dicke von ungefähr 30 µm auf. In einigen Ausführungsformen ist die Lotschicht ausgewählt aus der Gruppe umfassend AgSn, SnAgCu, PbSn und CuSn. Die Schicht aus Metall aufweisend eine geringere Lötbarkeit als Kupfer oder eine Kupferlegierung kann durch einen geeigneten Metallplattierungsvorgang gebildet werden, umfassend Elektro- oder stromlose Plattierung, physikalische Aufdampfung (PVD) aufweisend Zerstäubung, chemische Aufdampfung (CVD), Atomlagenabscheidung (ALD), thermische Verdampfung oder Elektronenstrahlverdampfung. Eine Lotschicht wird in der Folge bei VorgangS230 über jeder Schicht aus Metall aufweisend eine geringere Lötbarkeit als Kupfer oder eine Kupferlegierung auf dem Substrat gebildet, wodurch sowohl auf dem ersten als auch auf dem zweiten Substrat eine Höckerstruktur gebildet wird. - Das erste Substrat und das zweite Substrat werden nacheinander angeordnet, sodass die Höckerstruktur auf dem ersten Substrat und die Höckerstruktur auf dem zweiten Substrat zueinander zeigen und bei Vorgang
S240 aufeinander ausgerichtet werden. Dann werden bei VorgangS250 die Höckerstruktur auf dem ersten Substrat und die Höckerstruktur auf dem zweiten Substrat miteinander in Kontakt gebracht. Dan wird Energie an die Höcker angelegt, sodass Lotschichten auf den Höckerstrukturen fließen und die Höckerstruktur auf dem ersten Substrat und die Höckerstruktur auf dem zweiten Substrat bei VorgangS260 miteinander verschmelzen. -
12 -15 stellen ein Verfahren zum Verschmelzen von Höckerstrukturen55 ,55' auf zwei Substraten15 ,15' gemäß Ausführungsformen der Offenbarung dar. Wie in12 gezeigt weisen ein erstes Halbleiterbauelement10 und ein zweites Halbleiterbauelement10' eine Mehrzahl von Höckerstrukturen55 auf, die gemäß den in2A -10B beschriebenen Vorgängen gebildet worden sind. Das zweite Halbleiterbauelement10' ist derart ausgerichtet, dass die Lotschicht35 der Höckerstruktur55 im ersten Halbleiterbauelement10 zur Lotschicht35' der Höckerstruktur55' im zweiten Halbleiterbauelement10' zeigt und auf diese ausgerichtet ist. In einigen Ausführungsformen ist das zweite Halbleiterbauelement10' ein Packagesubstrat, ein Zwischenelement oder ein darin gebildetes Substrat ohne Schaltung155 . - Die Höckerstrukturen
55 der ersten und zweiten Halbleiterbauelemente10 ,10' werden miteinander in Kontakt gebracht, und Energie wird angelegt, um zu bewirken, dass sich die Lotschichten35 ,35' erweichen, ineinander fließen und dann verschmelzen, um eine intermetallische Verbindung an der Lötverbindung90 zu bilden, wo das erste Halbleiterbauelement10 und das zweite Halbleiterbauelement10' verbunden worden sind, wenn die angelegte Energie abgenommen wird, wie in13 gezeigt. In einer Ausführungsform wird das erste Substrat15 durch eine Sockel/Lot/Sockel-Verbindung mit dem zweiten Substrat15' verbunden, nachdem die Substrate miteinander verschmelzen, um ein Halbleiterbauelement80 zu bilden, das eine Kombination aus dem ersten Halbleiterbauelement10 und dem zweiten Halbleiterbauelement10' ist. In einigen Ausführungsformen ist die Energie thermische Energie, Ultraschallenergie oder eine Kombination aus thermischer und Ultraschallenergie. In einigen Ausführungsformen wird die thermische Energie durch erhitzte Luft, eine Infrarotlampe oder einen Laser zugeführt. In einigen Ausführungsformen wird die Ultraschallenergie durch einen Ultraschallwandler zugeführt. - Um den Ertrag zu erhöhen und die Lebensdauer des Halbleiterbauelements
80 zu verlängern, wird in einigen Ausführungsformen zwischen den miteinander verbundenen Substraten15 ,15' ein Unterfüllungsmaterial95 gebildet, wie in14 gezeigt. Das Unterfüllungsmaterial bettet die Lötverbindungen im Unterfüllungsmaterial ein. Das Unterfüllungsmaterial95 verbindet die Substrate15 ,15' mechanisch und verringert die Belastung auf die Lötverbindungen90 , um den Ertrag und die Lebensdauer des Bauelements zu verbessern. - In einigen Ausführungsformen ist das Unterfüllungsmaterial
95 ist ein thermisch härtbares flüssiges Polymerharz. Das Unterfüllungsmaterial95 kann auf einen Rand des Bereichs zwischen dem ersten Substrat15 und dem zweiten Substrat15' aufgetragen werden, bevor das Unterfüllungsmaterial95 durch Kapillarwirkung in den Hohlraum zwischen dem ersten Substrat15 und dem zweiten Substrat15' gezogen wird. In einigen Ausführungsformen werden mehrere Auftragungen des Unterfüllungsmaterials durchgeführt, um den Hohlraum vollständig zu füllen. In einigen Ausführungsformen wird die Auftragung des Unterfüllungsmaterials95 unterstützt durch Herstellen eines Vakuums am Hohlraum, bevor das Unterfüllungsmaterial95 aufgetragen wird. In einigen Ausführungsformen wird der Unterfüllungsvorgang unterstützt durch Erhitzen des Unterfüllungs-Polymerharzes auf eine Temperatur unter dem Aushärtungspunkt des Harzes, um dessen Viskosität zu verringern. - In einigen Ausführungsformen ist das Unterfüllungsmaterial ein Flüssigharz. In einigen Ausführungsformen kann eine Vielfalt von Harzen als das Unterfüllungsmaterial verwendet werden, umfassend duroplastische Verbindungen, wie zum Beispiel Silikone, Epoxide und Polyamide. Die Epoxide umfassen Novalac-Epoxidharze. Die Unterfüllungsharze können optional Füllstoffe, wie zum Beispiel Siliziumdioxid, Aluminiumoxid, Talk oder dergleichen, aufweisen.
-
15 ist ein Flussdiagramm, das ein Verfahren300 zum Herstellen eines Halbleiterbauelements10a aufweisend eine Höckerstruktur55a gemäß einer weiteren Ausführungsform der Offenbarung darstellt. Das gemäß dem Verfahren300 von15 gebildete Halbleiterbauelement10a ist in16 dargestellt. Das Halbleiterbauelement10a weist ein Substrat15 und mindestens eine Höckerstruktur55a , die auf dem Substrat15 angeordnet ist, auf. Eine Under-Bump-Metallisierung40 wird bei VorgangS310 über dem Substrat15 aufgebracht. In einigen Ausführungsformen weist die Under-Bump-Metallisierung40 titanbasierte Schichten und/oder kupferbasierte Schichten auf. In einigen Ausführungsformen weist die Under-Bump-Metallisierung40 eine Dicke von ungefähr 5 nm bis ungefähr 500 nm auf. Nach dem Anbringen der Under-Bump-Metallisierung wird bei VorgangS320 eine Metallschicht, die eine geringere Lötbarkeit aufweist, als Kupfer oder eine Kupferlegierung auf eine Lotlegierung, aufweisend eine HöheD3 gemessen von der oberen Fläche der Under-Bump-Metallisierung40 von mehr als 10 µm, über der Under-Bump-Metallisierung gebildet, um einen Sockel25 zu bilden. In einigen Ausführungsformen ist der Sockel25 ein nickelbasiertes Material, gebildet durch ein geeignetes Metallablagerungsverfahren, umfassend Elektro- oder stromlose Plattierung, physikalische Aufdampfung (PVD) aufweisend Zerstäubung, chemische Aufdampfung (CVD), Atomlagenabscheidung (ALD), thermische Verdampfung und Elektronenstrahlverdampfung. Eine Lotschicht35 wird in der Folge bei VorgangS330 auf der nickelbasierten Schicht25 gebildet, wodurch die Höckerstruktur55a gebildet wird. - Es versteht sich, dass das Bauelement, das in
16 gezeigt ist, weiteren Halbleiterverfahren unterzogen wird, um verschiedene Elemente, wie zum Beispiel externe Kontakte, dielektrische Schichten, Integration in Module, etc., zu bilden. -
17 ist ein Flussdiagramm, das ein Verfahren400 zum Herstellen eines Halbleiterbauelements10b aufweisend eine Höckerstruktur55b gemäß einer weiteren Ausführungsform der Offenbarung darstellt. Das gemäß dem Verfahren400 von17 gebildete Halbleiterbauelement10b ist in18 dargestellt.18 ist eine schematische Ansicht eines Halbleiterbauelements10b aufweisend mindestens eine Höckerstruktur55b gemäß einer weiteren Ausführungsform der Offenbarung. Eine titanbasierte Schicht40a wird bei VorgangS410 über dem Substrat15 gebildet. Eine kupferbasierte Schichte40b wird bei VorgangS420 über der titanbasierten Schicht40a aufgebracht. Somit wird eine Under-Bump-Metallisierung40 aufweisend eine Mehrzahl von Schichten40a ,40b gebildet. In einigen Ausführungsformen werden die titanbasierte Schichte40a und die kupferbasierte Schicht40b durch Zerstäubung (Sputtern) aufgebracht. In einigen Ausführungsformen beträgt die Dicke der titanbasierten Schicht40a ungefähr 5 nm bis ungefähr 100 nm. In anderen Ausführungsformen beträgt die Dicke der titanbasierten Schicht40a ungefähr 20 nm bis ungefähr 70 nm. In einigen Ausführungsformen beträgt die Dicke der kupferbasierten Schicht40b ungefähr 5 nm bis ungefähr 500 nm. In anderen Ausführungsformen beträgt die Dicke der kupferbasierten Schicht40b ungefähr 10 nm bis ungefähr 100 nm. In anderen Ausführungsformen beträgt die Dicke der kupferbasierten Schicht40b ungefähr 20 nm bis ungefähr 70 nm. In einer Ausführungsform ist die titanbasierte Schicht eine durch Zerstäubung aufgebrachte Schicht aus Ti oder TiW, die eine Dicke im Bereich von ungefähr 20 nm bis ungefähr 70 nm aufweist. - Nach dem Bilden der Under-Bump-Metallisierung
40 wird bei VorgangS430 eine Kupfer- oder Kupferlegierungsschicht30 über der Under-Bump-Metallisierung40 gebildet. In einigen Ausführungsformen wird die Kupfer- oder Kupferlegierungsschicht gebildet durch Elektro- oder stromloses Plattieren auf eine HöheD4 von ungefähr 5 µm bis ungefähr 10 µm gemessen von der oberen Fläche der Under-Bump-Metallisierung40 . Eine Metallschicht, die eine geringere Lötbarkeit aufweist, als Kupfer oder eine Kupferlegierung auf eine Lotlegierung, aufweisend eine HöheD5 von mehr als 10 µm, wird bei VorgangS440 über der Kupfer- oder Kupferlegierungsschicht30 gebildet, um einen Sockel25 zu bilden. In einigen Ausführungsformen weist der Sockel25 eine Höhe von bis zu 30 µm auf. In einigen Ausführungsformen ist der Sockel25 ein nickelbasiertes Material, gebildet durch einen geeigneten, hierin zuvor offenbarten Metallplattierungsvorgang. Eine Lotschicht35 wird in der Folge bei VorgangS450 auf dem Sockel25 gebildet, wodurch die Höckerstruktur55b gebildet wird. - In einigen Ausführungsformen decken die titanbasierte Schicht
40a und die kupferbasierte Schicht40b die obere Fläche der Kontaktfelder20 und des Substrats15 ab, bevor dann die titanbasierte Schicht40a und die kupferbasierte Schicht40b strukturiert werden unter Verwendung geeigneter Fotolithografie- oder Ätzverfahren, um eine Mehrzahl von Under-Bump-Metallisierungen40 über den Kontaktfeldern20 zu bilden. Dann wird die Isolierschicht60 gebildet, welche die Under-Bump-Metallisierung40 umgibt. In einigen Ausführungsformen sind die Under-Bump-Metallisierungen40 in einer Zeilen-und-Spalten-Anordnung angeordnet, die eine Teilung von ungefähr 15 µm bis ungefähr 60 µm aufweist. - In einigen Ausführungsformen umfasst das Bilden der Metallschicht, die eine geringere Lötbarkeit als Kupfer oder eine Kupferlegierung auf eine Lotlegierung
25 aufweist: Bilden einer Fotolackschicht über dem Substrat15 und der Mehrzahl von Under-Bump-Metallisierungen, fotolithographisches Strukturieren der Fotolackschicht zum Bilden einer Mehrzahl von Öffnungen, welche die Mehrzahl von Under-Bump-Metallisierungen freilegen, Aufbringen des Metalls in der Mehrzahl von Öffnungen, Aufbringen einer Lotschicht über dem Metall in der Mehrzahl von Öffnungen und Entfernen der Fotolackschicht, ähnlich den in5-10 offenbarten Vorgängen. - Es versteht sich, dass das Bauelement, das in
18 gezeigt ist, weiteren Halbleiterverfahren unterzogen wird, um verschiedene Elemente, wie zum Beispiel externe Kontakte, dielektrische Schichten, Integration in Module, etc., zu bilden. -
19 ist ein Flussdiagramm, das ein weiteres Verfahren500 zum Herstellen eines Halbleiterbauelements10c gemäß einer weiteren Ausführungsform der Offenbarung darstellt. Ein Halbleiterbauelement10c weist eine Höckerstruktur50e aufweisend ein Substrat15 und mindestens eine Höckerstruktur55c , die auf dem Substrat15 angeordnet ist, auf, wie in20 gezeigt. Bei VorgangS510 wird eine Kupfer- oder Kupferlegierungsschicht30 über der Under-Bump-Metallisierung40 gebildet. In einigen Ausführungsformen wird die Kupfer- oder Kupferlegierungsschicht gebildet auf eine HöheD6 von ungefähr 5 µm bis ungefähr 10 µm gemessen von der oberen Fläche der Under-Bump-Metallisierung40 . Eine Metallschicht, die eine geringere Lötbarkeit aufweist, als Kupfer oder eine Kupferlegierung auf eine Lotlegierung, aufweisend eine HöheD7 von mehr als 10 µm wird bei VorgangS520 über der Kupfer- oder Kupferlegierungsschicht gebildet, um einen Sockel25 zu bilden. In einigen Ausführungsformen weist der Sockel25 eine Höhe von bis zu 30 µm auf. In einigen Ausführungsformen ist der Sockel25 ein nickelbasiertes Material, gebildet durch einen geeigneten, hierin zuvor offenbarten Metallplattierungsvorgang. Als nächstes wird eine Deckschicht150 bei VorgangS530 über dem Sockel25 gebildet. Nach dem Bilden der Deckschicht150 wird eine Lotschicht35 bei VorgangS540 über der Deckschicht150 gebildet, wodurch die Höckerstruktur55c gebildet wird. - In einigen Ausführungsformen ist die Deckschicht
150 eine Metallschicht. Die Deckschicht150 kann aus Nickel gebildet sein, aber auch andere Metalle können hinzugefügt werden. In einigen Ausführungsformen ist die Deckschicht150 aus Chemisch Nickel/Palladium/Sudgold (ENEPIG) gebildet, das eine Nickelschicht, eine Palladiumschicht auf der Nickelschicht und eine Goldschicht auf der Palladiumschicht aufweist. Die Goldschicht kann unter Verwendung von Immersionsplattierung gebildet werden. In anderen Ausführungsformen ist die Deckschicht150 aus anderen bekannten Deckmaterialien und durch entsprechende andere Verfahren gebildet, umfassend, aber nicht beschränkt auf, Chemisch Nickel/Sudgold (ENIG), Direktimmersionsgold (DIG) oder dergleichen. In einigen Ausführungsformen ist die Deckschicht im Wesentlichen kupferfrei. Wie hierin verwendet bedeutet kupferfrei im Wesentlichen, dass möglicherweise vorhandenes Kupfer in der Deckschicht nur als Verunreinigungsgehalt vorhanden ist. Verfahren zum Bilden der Deckschicht150 umfassen stromlose Abscheidung/Plattierung, Immersion und dergleichen. Die Deckschicht150 bildet eine große Grenzschichtfläche zum darunterliegenden Sockel25 , wodurch sie die Verbindung zwischen Sockel25 und der Logschicht35 verbessert. In einigen Ausführungsformen weist die Deckschicht150 eine Dicke im Bereich von ungefähr 5 nm bis ungefähr 100 nm auf. - Es versteht sich, dass das Bauelement, das in
20 gezeigt ist, weiteren Halbleiterverfahren unterzogen wird, um verschiedene Elemente, wie zum Beispiel externe Kontakte, dielektrische Schichten, Integration in Module, etc., zu bilden. - Lot kann während des Verbindungsverfahrens rasch über einen Sockel, wie zum Beispiel einen Kupfersockel, nach unten fließen, während sich eine intermetallische Verbindung/Legierung zwischen dem Kupfersockel und Zinn im Lot bildet. Das rasche Fließen über den Sockel nach unten kann Hohlräume in der Lötverbindung schaffen. Die Verwendung von Metall, das eine geringere Lötbarkeit (oder Benetzbarkeit) aufweist als Kupfer oder eine Kupferlegierung, für den Sockel verlangsamt die Bildung der intermetallischen Verbindung und das Fließen von Lot über den Sockel nach unten, wodurch die Bildung von Hohlräumen in der Lötverbindung unterdrückt wird. Da das Fließen von Lot über die Seiten der Höckerstrukturen nach unten verhindert wird, verbleibt das Lot bei Lötvorgängen im Lötverbindungsbereich, wodurch die Bildung von Hohlräumen in den Lötverbindungen verhindert wird. Darüber hinaus sind die Probleme von Lotüberlauf und die Bildung von Kurzschlüssen, da das Lot über die Seiten der Höckerstrukturen nach unten fließt, dadurch, dass das Metall eine geringere Lötbarkeit (oder Benetzbarkeit) als Kupfer oder eine Kupferlegierung aufweist, unterbunden. Bauelemente und Verfahren gemäß der vorliegenden Offenbarung verbessern die Zuverlässigkeit von Halbleiterbauelementen, insbesondere, da sich die Größe und die Teilung von Höckerstrukturen verringern.
- Es versteht sich, dass hierin nicht notwendigerweise alle Vorteile erörtert worden sind, dass kein bestimmter Vorteil für sämtliche Ausführungsformen oder Beispiele erforderlich ist, und dass andere Ausführungsformen oder Beispiele unterschiedliche Vorteile bieten können.
- Eine Ausführungsform der vorliegenden Offenbarung ist ein Halbleiterbauelement aufweisend ein Substrat und mindestens eine Höckerstruktur, die über dem Substrat angeordnet ist. Die mindestens eine Höckerstruktur umfasst einen Sockel, der aus einem Metall gebildet ist, das eine geringere Lötbarkeit aufweist, als Kupfer oder eine Kupferlegierung auf eine Lotlegierung, angeordnet über dem Substrat, und eine Lotlegierung, die direkt über und in Kontakt mit einer oberen Fläche des Metalls, das die geringere Lötbarkeit als Kupfer oder eine Kupferlegierung aufweist, gebildet ist. Der Sockel weist eine Höhe von mehr als 10 µm auf. In einer Ausführungsform umfasst das Halbleiterbauelement eine Kupfer- oder Kupferlegierungsschicht zwischen dem Sockel und dem Substrat, wobei die Höhe des Sockels größer ist, als eine Höhe der Kupfer- oder Kupferlegierungsschicht. In einer Ausführungsform weist die Kupfer- oder die Kupferlegierungsschicht eine Höhe von 5 µm bis 10 µm auf. In einer Ausführungsform liegt ein Verhältnis der Höhe des Sockels zur Höhe der Kupfer- oder Kupferlegierungsschicht in einem Bereich von 6/1 bis 1,5/1. In einer Ausführungsform liegt das Verhältnis der Höhe des Sockels zur Höhe der Kupfer- oder Kupferlegierungsschicht in einem Bereich von 5/1 bis 3/1. In einigen Ausführungsformen ist der Sockel hauptsächlich aus einem Metall ausgewählt aus der Gruppe umfassend Aluminium, Chrom, Eisen, Mangan, Magnesium, Molybdän, Nickel, Niob, Tantal, Titan, Wolfram, Zink und Legierungen davon gebildet. In einer Ausführungsform liegt die Höhe des Sockels in einem Bereich von mehr als 10 µm bis 30 µm. In einer Ausführungsformen weist der Sockel einen Durchmesser im Bereich von 5 µm bis 40 µm auf. In einer Ausführungsform weist der Sockel einen Durchmesser im Bereich von 20 µm bis 25 µm auf. In einer Ausführungsform weist das Halbleiterbauelement eine Under-Bump-Metallisierung auf, die zwischen dem Substrat und der Höckerstruktur angeordnet ist. In einer Ausführungsform ist die Mehrzahl von Höckerstrukturen in einer Zeilen-und-Spalten-Anordnung angeordnet, die eine Teilung im Bereich von 15 µm bis 60 µm aufweist.
- Eine andere Ausführungsform der Offenbarung ist ein Halbleiterbauelement aufweisend ein erstes Substrat, das eine erste Schaltung aufweist, und ein zweites Substrat. Das erste Substrat ist mit dem zweiten Substrat durch eine Verbindung verbunden, welche eine Lotschicht aufweist, die zwischen einem ersten Sockel und einem zweiten Sockel angeordnet ist. Der erste Sockel ist aus einem nickelbasierten Material gebildet und weist eine Höhe von mehr als 10 µm auf. In einer Ausführungsform umfasst das Halbleiterbauelement eine Kupfer- oder Kupferlegierungsschicht, die zwischen dem ersten Sockel und dem Substrat angeordnet ist, wobei die Höhe des ersten Sockels größer ist, als eine Höhe der Kupfer- oder Kupferlegierungsschicht. In einer Ausführungsform weist die Kupfer- oder die Kupferlegierungsschicht eine Höhe von 5 µm bis 10 µm auf. In einer Ausführungsform liegt ein Verhältnis der Höhe des ersten Sockels zur Höhe der Kupfer- oder Kupferlegierungsschicht in einem Bereich von 6/1 bis 1,5/1. In einer Ausführungsformen weisen der erste Sockel oder der zweite Sockel einen Durchmesser im Bereich von 5 µm bis 40 µm auf. In einer Ausführungsform umfasst das Halbleiterbauelement eine im Wesentlichen kupferfreie Deckschicht zwischen dem ersten Sockel und der Lotschicht.
- Eine weitere Ausführungsform der Offenbarung ist ein Halbleiterbauelement aufweisend eine Höckerstruktur aufweisend ein Substrat und mindestens eine Höckerstruktur, die über dem Substrat angeordnet ist. Die mindestens eine Höckerstruktur umfasst einen Sockel, der aus einem nickelbasierten Material gebildet ist und eine Höhe von mehr als 10 µm aufweist, und einer Lotlegierung, die direkt über und in Kontakt mit einer oberen Fläche des Sockels gebildet ist. In einer Ausführungsform umfasst das Halbleiterbauelement eine Kupfer- oder Kupferlegierungsschicht zwischen dem Sockel und dem Substrat, wobei ein Verhältnis der Höhe des Sockels zu einer Höhe der Kupfer- oder Kupferlegierungsschicht im Bereich von 6/1 bis 1,5/1 liegt. In einer Ausführungsform liegt eine Höhe des Sockels in einem Bereich von mehr als 10 µm bis 30 µm.
- Eine weitere Ausführungsform der Offenbarung ist ein Verfahren zum Herstellen eines Halbleiterbauelement, umfassend das Bilden einer Fotolackschicht über einem Substrat und das Strukturieren der Fotolackschicht zum Bilden einer Mehrzahl von Öffnungen, welche das Substrat freilegen. Ein Metall, das eine geringere Lötbarkeit als Kupfer oder eine Kupferlegierung aufweist, wird in der Mehrzahl von Öffnungen aufgebracht. Eine Lotschicht wird über dem Metall, das eine geringere Lötbarkeit als Kupfer oder eine Kupferlegierung aufweist, in der Mehrzahl von Öffnungen aufgebracht, und die Fotolackschicht wird entfernt. Die Lotschicht ist in direktem Kontakt mit dem Metall, das eine geringere Lötbarkeit als Kupfer oder eine Kupferlegierung aufweist, angeordnet. In einer Ausführungsform umfasst das Verfahren das Aufbringen eines Kupfer- oder Kupferlegierungsmaterials in der Mehrzahl von Öffnungen vor dem Aufbringen der Metallschicht, die eine geringere Lötbarkeit als Kupfer oder eine Kupferlegierung aufweist, in der Mehrzahl von Öffnungen, wobei eine Höhe des Metalls, das eine geringere Lötbarkeit als Kupfer oder ein Kupferlegierungsmaterial aufweist, größer ist, als eine Höhe des Kupfers oder des Kupferlegierungsmaterials. In einer Ausführungsform umfasst das Verfahren das Bilden einer titanbasierten Schicht zwischen dem Substrat und dem Metall, das eine geringere Lötbarkeit als Kupfer oder ein Kupferlegierungsmaterial aufweist. In einer Ausführungsform wird die titanbasierte Schicht durch Zerstäubung (Sputtern) gebildet. In einer Ausführungsform wird eine durch Zerstäubung aufgebrachte kupferbasierte Schicht über der titanbasierten Schicht aufgebracht. In einer Ausführungsform umfasst das Verfahren Elektro- oder stromloses Plattieren des Kupfers oder Kupferlegierungsmaterials auf der durch Zerstäubung aufgebrachten kupferbasierten Schicht. In einer Ausführungsform weist das Metall, das eine geringere Lötbarkeit als Kupfer oder eine Kupferlegierung auf eine Lotlegierung aufweist, eine Höhe von mehr als 10 µm bis 30 µm auf. In einer Ausführungsform wird das Metall, das eine geringere Lötbarkeit als Kupfer oder eine Kupferlegierung aufweist, in der Mehrzahl von Öffnungen durch Elektro- oder stromloses Plattieren aufgebracht. In einer Ausführungsform umfasst das Verfahren: Bilden einer titanbasierten Schicht über dem Substrat, Bilden einer kupferbasierten Schicht über der titanbasierten Schicht, und Ätzen der titanbasierten Schicht und der kupferbasierten Schicht zum Bilden einer Mehrzahl von Under-Bump-Metallisierungen, die in einer Zeilen-und-Spalten-Anordnung, die eine Teilung im Bereich von 15 µm bis 60 µm aufweist, angeordnet ist.
- Eine weitere Ausführungsform der Offenbarung ist ein Verfahren zum Herstellen eines Halbleiterbauelements, umfassend das Strukturieren einer Fotolackschicht, die über einem ersten Substrat angeordnet ist, zum Bilden von Öffnungen, welche einen Abschnitt des ersten Substrats freilegen. Eine Metallschicht, die eine geringere Lötbarkeit als Kupfer oder eine Kupferlegierung auf eine Lotlegierung aufweist, wird in den Öffnungen aufgebracht. Die Metallschicht, die eine geringere Lötbarkeit als Kupfer oder eine Kupferlegierung aufweist, weist eine Höhe von mehr als 10 µm auf. Eine Lotschicht wird über der Metallschicht, die eine geringere Lötbarkeit als Kupfer oder eine Kupferlegierung aufweist, gebildet. Die Fotolackschicht wird entfernt, wodurch eine Mehrzahl erster Höckerstrukturen auf dem ersten Substrat gebildet werden. Das erste Substrat und ein zweites Substrat aufweisend eine Mehrzahl zweiter Höckerstrukturen werden derart angeordnet, dass die ersten Höckerstrukturen und die zweiten Höckerstrukturen zueinander zeigen und aufeinander ausgerichtet sind. Die ersten Höckerstrukturen und die zweiten Höckerstrukturen werden miteinander in Kontakt gebracht, und Energie wird an die ersten und zweiten Höckerstrukturen angelegt, sodass Lot auf die Höckerstrukturen fließt und die ersten Höckerstrukturen und die zweiten Höckerstrukturen miteinander verschmelzen. In einer Ausführungsform umfasst das Verfahren das Aufbringen einer Kupfer- oder Kupferlegierungsschicht in den Öffnungen, wobei die Höhe der Metallschicht, die eine geringere Lötbarkeit als Kupfer oder eine Kupferlegierung aufweist, größer ist, als eine Höhe der Kupfer- oder Kupferlegierungsschicht. In einer Ausführungsform ist die Energie thermische Energie, Ultraschallenergie oder eine Kombination aus thermischer und Ultraschallenergie. In einer Ausführungsform wird das erste Substrat mit dem zweiten Substrat durch eine Sockel/Lot/Sockel-Verbindung verschmolzen, nachdem die ersten und zweiten Höckerstrukturen miteinander verschmolzen sind. In einer Ausführungsform ist das Metall, das eine geringere Lötbarkeit als Kupfer oder eine Kupferlegierung aufweist, hauptsächlich gebildet aus einem Metall ausgewählt aus der Gruppe umfassend Aluminium, Chrom, Eisen, Mangan, Magnesium, Molybdän, Nickel, Niob, Tantal, Titan, Wolfram, Zink und Legierungen davon. In einer Ausführungsform umfasst das Verfahren das Bilden einer Cu-Schicht, die eine Dicke von ungefähr 5 µm bis 10 µm aufweist, zwischen der Metallschicht, die eine geringere Lötbarkeit als Kupfer oder eine Kupferlegierung aufweist, und dem ersten Substrat.
- Eine weitere Ausführungsform der Offenbarung ist ein Verfahren zum Herstellen eines Halbleiterbauelements umfassend das Aufbringen einer titanbasierten Schicht auf einem Substrat. Eine nickelbasierte Schicht, die eine Höhe von mehr als 10 µm aufweist, wird über der titanbasierten Schicht aufgebracht. Eine Lotschicht wird direkt auf und in Kontakt mit einer oberen Fläche der nickelbasierten Schicht gebildet. In einer Ausführungsform wird die titanbasierte Schicht durch Zerstäubung (Sputtern) aufgebracht. In einer Ausführungsform umfasst das Verfahren das Aufbringen einer kupferbasierten Schicht über der titanbasierten Schicht durch Zerstäubung (Sputtern). In einer Ausführungsform umfasst das Verfahren Elektro- oder stromloses Plattieren einer Kupfer- oder Kupferlegierungsschicht auf der durch Zerstäubung aufgebrachten kupferbasierten Schicht. In einer Ausführungsform liegt ein Verhältnis der Höhe der nickelbasierten Schicht zu einer Höhe der Kupfer- oder Kupferlegierungsschicht in einem Bereich von 6/1 bis 1,5/1.
- Das Voranstehende umreißt Merkmale/Elemente verschiedener Ausführungsformen oder Beispiele, sodass Fachleute die Aspekte der vorliegenden Offenbarung besser verstehen können. Fachleute sollten erkennen, dass sie die vorliegende Offenbarung problemlos als eine Grundlage zum Entwerfen oder Modifizieren anderer Verfahren und Strukturen verwenden können, um dieselben Zwecke zu erfüllen und/oder dieselben Vorteile der hierin vorgestellten Ausführungsformen oder Beispiele zu erreichen. Fachleute sollten auch erkennen, dass solche gleichwertigen Konstruktionen nicht vom Geist und Umfang der vorliegenden Offenbarung abweichen, und dass sie verschiedene Änderungen, Ersetzungen und Abwandlungen vornehmen können, ohne vom Geist und Umfang der vorliegenden Offenbarung abzuweichen.
- ZITATE ENTHALTEN IN DER BESCHREIBUNG
- Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
- Zitierte Patentliteratur
-
- US 62591534 [0001]
Claims (21)
- Beansprucht wird Folgendes:
- Halbleitervorrichtung umfassend: ein Substrat; und mindestens eine Höckerstruktur, die über dem Substrat angeordnet ist, wobei die mindestens eine Höckerstruktur umfasst: einen Sockel gebildet aus einem Metall, das eine geringere Lötbarkeit als Kupfer oder eine Kupferlegierung auf eine Lotlegierung aufweist, angeordnet über dem Substrat; und eine Lotlegierung gebildet direkt über und in Kontakt mit einer oberen Fläche des Metalls, das die geringere Lötbarkeit als Kupfer oder eine Kupferlegierung aufweist; wobei der Sockel eine Höhe von mehr als 10 µm aufweist.
- Halbleitervorrichtung nach
Anspruch 1 , ferner umfassend eine Kupfer- oder Kupferlegierungsschicht zwischen dem Sockel und dem Substrat, wobei die Höhe des Sockels größer ist, als eine Höhe der Kupfer- oder Kupferlegierungsschicht. - Halbleitervorrichtung nach
Anspruch 2 , wobei die Kupfer- oder Kupferlegierungsschicht eine Höhe von 5 µm bis 10 µm aufweist. - Halbleitervorrichtung nach
Anspruch 2 oder3 , wobei ein Verhältnis der Höhe des Sockels zur Höhe des Kupfers oder der Kupferlegierung im Bereich von 6/1 bis 1,5/1 liegt. - Halbleitervorrichtung nach
Anspruch 2 oder3 , wobei das Verhältnis der Höhe des Sockels zur Höhe des Kupfers oder der Kupferlegierung im Bereich von 5/1 bis 3/1 liegt. - Halbleitervorrichtung nach einem der vorstehenden Ansprüche, wobei der Sockel hauptsächlich aus einem Metall ausgewählt aus der Gruppe umfassend Aluminium, Chrom, Eisen, Mangan, Magnesium, Molybdän, Nickel, Niob, Tantal, Titan, Wolfram, Zink und Legierungen davon gebildet ist.
- Halbleitervorrichtung nach einem der vorstehenden Ansprüche, wobei die Höhe des Sockels im Bereich von mehr als 10 µm bis 30 µm liegt.
- Halbleitervorrichtung nach einem der vorstehenden Ansprüche, wobei der Sockel einen Durchmesser aufweist, der im Bereich von 5 µm bis 40 µm liegt.
- Halbleitervorrichtung nach
Anspruch 8 , wobei der Sockel einen Durchmesser aufweist, der im Bereich von 20 µm bis 25 µm liegt. - Halbleitervorrichtung nach einem der vorstehenden Ansprüche, ferner umfassend eine Under-Bump-Metallisierung, die zwischen dem Substrat und der Höckerstruktur angeordnet ist.
- Halbleitervorrichtung nach einem der vorstehenden Ansprüche, wobei die Mehrzahl von Höckerstrukturen in einer Zeilen-und-Spalten-Anordnung angeordnet ist, die eine Teilung im Bereich von 15 µm bis 60 µm aufweist.
- Halbleitervorrichtung umfassend: ein erstes Substrat aufweisend eine erste Schaltung; und ein zweites Substrat; wobei das erste Substrat mit dem zweiten Substrat durch eine Verbindung verbunden ist, welche eine Lotschicht aufweist, die zwischen einem ersten Sockel und einem zweiten Sockel angeordnet ist, und wobei der erste Sockel aus einem nickelbasierten Material gebildet ist und eine Höhe von mehr als 10 µm aufweist.
- Halbleitervorrichtung nach
Anspruch 12 , ferner umfassend eine Kupfer- oder Kupferlegierungsschicht, die zwischen dem ersten Sockel und dem Substrat angeordnet ist, wobei die Höhe des ersten Sockels größer ist, als eine Höhe der Kupfer- oder Kupferlegierungsschicht. - Halbleitervorrichtung nach
Anspruch 13 , wobei die Kupfer- oder Kupferlegierungsschicht eine Höhe von 5 µm bis 10 µm aufweist. - Halbleitervorrichtung nach
Anspruch 13 oder14 , wobei ein Verhältnis der Höhe des ersten Sockels zur Höhe der Kupfer- oder Kupferlegierungsschicht im Bereich von 6/1 bis 1,5/1 liegt. - Halbleitervorrichtung nach einem der vorstehenden
Ansprüche 12 bis15 , wobei der erste Sockel oder der zweite Sockel einen Durchmesser aufweisen, der im Bereich von 5 µm bis 40 µm liegt. - Halbleitervorrichtung nach einem der vorstehenden
Ansprüche 12 bis16 , ferner umfassend eine im Wesentlichen kupferfreie Deckschicht zwischen dem ersten Sockel und der Lotschicht. - Verfahren zum Herstellen einer Halbleitervorrichtung, umfassend: Bilden einer Fotolackschicht über einem Substrat; Strukturieren der Fotolackschicht zum Bilden einer Mehrzahl von Öffnungen, welche das Substrat freilegen; Aufbringen eines Metalls, das eine geringere Lötbarkeit als Kupfer oder ein Kupferlegierungsmaterial in der Mehrzahl von Öffnungen aufweist; Bilden einer Lotschicht über dem Metall, das eine geringere Lötbarkeit als Kupfer oder ein Kupferlegierungsmaterial in der Mehrzahl von Öffnungen aufweist; und Entfernen der Fotolackschicht, wobei die Lotschicht in direktem Kontakt mit dem Metall, das eine geringere Lötbarkeit als Kupfer oder ein Kupferlegierungsmaterial aufweist, angeordnet ist.
- Verfahren nach
Anspruch 18 , ferner umfassend Aufbringen eines Kupfer- oder Kupferlegierungsmaterials in der Mehrzahl von Öffnungen vor dem Aufbringen der Metallschicht, die eine geringere Lötbarkeit als Kupfer oder eine Kupferlegierung aufweist, in der Mehrzahl von Öffnungen, wobei eine Höhe des Metalls, das eine geringere Lötbarkeit als Kupfer oder ein Kupferlegierungsmaterial aufweist, größer ist, als eine Höhe des Kupfers oder des Kupferlegierungsmaterials. - Verfahren nach
Anspruch 18 oder19 , wobei das Metall, das eine geringere Lötbarkeit als Kupfer oder eine Kupferlegierung auf eine Lotlegierung aufweist, eine Höhe von mehr als 10 µm bis 30 µm aufweist.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201762591534P | 2017-11-28 | 2017-11-28 | |
US62/591,534 | 2017-11-28 | ||
US16/169,753 US11127704B2 (en) | 2017-11-28 | 2018-10-24 | Semiconductor device with bump structure and method of making semiconductor device |
US16/169,753 | 2018-10-24 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102018127167A1 true DE102018127167A1 (de) | 2019-05-29 |
DE102018127167B4 DE102018127167B4 (de) | 2024-07-11 |
Family
ID=66442205
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102018127167.0A Active DE102018127167B4 (de) | 2017-11-28 | 2018-10-31 | Halbleitervorrichtung mit höckerstruktur und verfahren zum herstellen einer halbleitervorrichtung |
Country Status (5)
Country | Link |
---|---|
US (1) | US11127704B2 (de) |
KR (3) | KR20190062268A (de) |
CN (1) | CN109979903B (de) |
DE (1) | DE102018127167B4 (de) |
TW (1) | TWI720371B (de) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10756162B2 (en) | 2018-08-31 | 2020-08-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Structure and formation method of semiconductor device with magnetic element |
JP7319808B2 (ja) * | 2019-03-29 | 2023-08-02 | ローム株式会社 | 半導体装置および半導体パッケージ |
KR20210024869A (ko) * | 2019-08-26 | 2021-03-08 | 삼성전자주식회사 | 반도체 칩 적층 구조, 반도체 패키지 및 이들의 제조 방법 |
DE102021105572A1 (de) * | 2020-03-31 | 2021-09-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Mikroelektromechanisches system und verfahren zu seiner herstellung |
US11502056B2 (en) * | 2020-07-08 | 2022-11-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Joint structure in semiconductor package and manufacturing method thereof |
CN112670267A (zh) * | 2020-12-17 | 2021-04-16 | 中南大学 | 一种互连微焊点、芯片及芯片的焊接方法 |
Family Cites Families (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002027790A1 (en) | 2000-09-29 | 2002-04-04 | Ellipsiz Ltd | Barrier layers for solder joints |
SG107600A1 (en) * | 2002-06-27 | 2004-12-29 | Agency Science Tech & Res | Multilayer substrate metallization for ic interconnection |
JP2007048919A (ja) | 2005-08-10 | 2007-02-22 | Sony Corp | バンプの形成方法 |
TWI378540B (en) * | 2006-10-14 | 2012-12-01 | Advanpack Solutions Pte Ltd | Chip and manufacturing method thereof |
US8269345B2 (en) | 2007-10-11 | 2012-09-18 | Maxim Integrated Products, Inc. | Bump I/O contact for semiconductor device |
US20090108443A1 (en) | 2007-10-30 | 2009-04-30 | Monolithic Power Systems, Inc. | Flip-Chip Interconnect Structure |
KR101037832B1 (ko) | 2008-05-09 | 2011-05-31 | 앰코 테크놀로지 코리아 주식회사 | 반도체 디바이스 및 그 제조 방법 |
US8659155B2 (en) * | 2009-11-05 | 2014-02-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Mechanisms for forming copper pillar bumps |
US8637392B2 (en) | 2010-02-05 | 2014-01-28 | International Business Machines Corporation | Solder interconnect with non-wettable sidewall pillars and methods of manufacture |
US8492891B2 (en) | 2010-04-22 | 2013-07-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cu pillar bump with electrolytic metal sidewall protection |
US8901736B2 (en) | 2010-05-28 | 2014-12-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Strength of micro-bump joints |
US8232193B2 (en) | 2010-07-08 | 2012-07-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming Cu pillar capped by barrier layer |
US8258055B2 (en) * | 2010-07-08 | 2012-09-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming semiconductor die |
US8405199B2 (en) * | 2010-07-08 | 2013-03-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Conductive pillar for semiconductor substrate and method of manufacture |
KR20120056051A (ko) * | 2010-11-24 | 2012-06-01 | 삼성전자주식회사 | 반도체 패키지의 제조 방법 및 반도체 패키지 |
JP6076020B2 (ja) | 2012-02-29 | 2017-02-08 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
CN103515341B (zh) * | 2012-06-20 | 2016-12-21 | 讯忆科技股份有限公司 | 晶圆焊垫的化镀镍凸块结构及其制造方法 |
JP6015240B2 (ja) * | 2012-08-24 | 2016-10-26 | Tdk株式会社 | 端子構造及び半導体素子 |
US8970035B2 (en) * | 2012-08-31 | 2015-03-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bump structures for semiconductor package |
KR101416596B1 (ko) | 2012-09-04 | 2014-07-08 | 에스티에스반도체통신 주식회사 | 반도체 패키지 및 그 제조방법 |
US8796849B2 (en) * | 2012-10-22 | 2014-08-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Metal bump joint structure |
JP5592459B2 (ja) | 2012-11-07 | 2014-09-17 | 日本特殊陶業株式会社 | 配線基板の製造方法 |
US9299680B2 (en) | 2013-03-14 | 2016-03-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit structure having dies with connectors |
US8957524B2 (en) * | 2013-03-15 | 2015-02-17 | Globalfoundries Inc. | Pillar structure for use in packaging integrated circuit products and methods of making such a pillar structure |
US9559071B2 (en) * | 2013-06-26 | 2017-01-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Mechanisms for forming hybrid bonding structures with elongated bumps |
US9147661B1 (en) | 2014-02-03 | 2015-09-29 | Xilinx, Inc. | Solder bump structure with enhanced high temperature aging reliability and method for manufacturing same |
US20150262949A1 (en) * | 2014-03-14 | 2015-09-17 | Lsi Corporation | Method for Fabricating Equal Height Metal Pillars of Different Diameters |
US9520370B2 (en) | 2014-05-20 | 2016-12-13 | Micron Technology, Inc. | Methods of forming semiconductor device assemblies and interconnect structures, and related semiconductor device assemblies and interconnect structures |
US9875980B2 (en) | 2014-05-23 | 2018-01-23 | Amkor Technology, Inc. | Copper pillar sidewall protection |
JP2015226046A (ja) | 2014-05-30 | 2015-12-14 | ソニー株式会社 | 半導体装置、半導体装置の製造方法、電子機器 |
TWI488244B (zh) | 2014-07-25 | 2015-06-11 | Chipbond Technology Corp | 具有凸塊結構的基板及其製造方法 |
KR20160061236A (ko) * | 2014-11-20 | 2016-05-31 | 삼성전자주식회사 | 반도체 장치 및 그 제조방법 |
JP2016225466A (ja) * | 2015-05-29 | 2016-12-28 | 株式会社東芝 | 半導体装置および半導体装置の製造方法 |
US9806052B2 (en) | 2015-09-15 | 2017-10-31 | Qualcomm Incorporated | Semiconductor package interconnect |
-
2018
- 2018-10-24 US US16/169,753 patent/US11127704B2/en active Active
- 2018-10-31 DE DE102018127167.0A patent/DE102018127167B4/de active Active
- 2018-11-27 TW TW107142209A patent/TWI720371B/zh active
- 2018-11-27 KR KR1020180148358A patent/KR20190062268A/ko active Application Filing
- 2018-11-27 CN CN201811426233.2A patent/CN109979903B/zh active Active
-
2021
- 2021-07-27 KR KR1020210098706A patent/KR20210096044A/ko active Application Filing
-
2022
- 2022-10-20 KR KR1020220135497A patent/KR102650296B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
US11127704B2 (en) | 2021-09-21 |
KR20220147562A (ko) | 2022-11-03 |
KR102650296B1 (ko) | 2024-03-21 |
KR20210096044A (ko) | 2021-08-04 |
KR20190062268A (ko) | 2019-06-05 |
TWI720371B (zh) | 2021-03-01 |
TW201926563A (zh) | 2019-07-01 |
CN109979903A (zh) | 2019-07-05 |
CN109979903B (zh) | 2021-07-13 |
DE102018127167B4 (de) | 2024-07-11 |
US20190164920A1 (en) | 2019-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102018127167B4 (de) | Halbleitervorrichtung mit höckerstruktur und verfahren zum herstellen einer halbleitervorrichtung | |
DE102018116729B3 (de) | Halbleiter-Bauelement-Package und Verfahren | |
DE102015105855B4 (de) | Halbleitergehäuse und Verfahren zu ihrer Ausbildung | |
DE102018130035B4 (de) | Package und verfahren | |
DE102018116743A1 (de) | Halbleiter-Bauelement und Verfahren | |
DE102018128200B4 (de) | Integriertes schaltungs-package und verfahren zu dessen bilden | |
DE102017117815A1 (de) | Halbleitergehäuse und herstellungsverfahren | |
DE102017117810A1 (de) | Umverteilungsschichten in halbleiter-packages und verfahren zu deren herstellung | |
DE102019115275A1 (de) | Halbleiter-Interconnect-Struktur und Verfahren | |
DE102011016361A1 (de) | Wafer-Level-Chip-Scale-Package-Vorrichtung mit Kontakthöcker-Einheiten, die so konfiguriert sind, dass sie durch mechanische Spannung bedingte Ausfälle vermindern | |
DE102020104147A1 (de) | Halbleiter-bauelemente und verfahren zu deren herstellung | |
DE102019117763A1 (de) | Seitenwandschutz für metallkontakthügel | |
DE102019116376A1 (de) | Package mit integrierter Schaltung und Verfahren zu seinem Bilden | |
DE102019114074A1 (de) | Integriertes-schaltkreis-package und verfahren | |
DE102009010885B4 (de) | Metallisierungssystem eines Halbleiterbauelements mit Metallsäulen mit einem kleineren Durchmesser an der Unterseite und Herstellungsverfahren dafür | |
DE102019128619A1 (de) | Halbleitervorrichtung und verfahren zu ihrer herstellung | |
DE102018121879A1 (de) | Halbleiter-Package und Verfahren | |
DE102018124848A1 (de) | Package-Struktur und Verfahren | |
DE102020124229A1 (de) | Halbleitervorrichtung und verfahren | |
DE102020130962A1 (de) | Halbleitervorrichtung und herstellungsverfahren | |
DE102021119243A1 (de) | Geformte dies in halbleiterpackages und deren herstellungsverfahren | |
DE102020107216A1 (de) | Doppelseitiges Routing in 3D-SIP-Struktur | |
DE102018108409B4 (de) | Integrierte schaltkreis-packages und verfahren zu deren herstellung | |
DE102023109817A1 (de) | Halbleitervorrichtung und verfahren zu deren herstellung | |
DE102023103380A1 (de) | Halbleiter-packages mit gemischten bondarten und deren ausbildungsverfahren |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division |