DE102018128200B4 - Integriertes schaltungs-package und verfahren zu dessen bilden - Google Patents

Integriertes schaltungs-package und verfahren zu dessen bilden Download PDF

Info

Publication number
DE102018128200B4
DE102018128200B4 DE102018128200.1A DE102018128200A DE102018128200B4 DE 102018128200 B4 DE102018128200 B4 DE 102018128200B4 DE 102018128200 A DE102018128200 A DE 102018128200A DE 102018128200 B4 DE102018128200 B4 DE 102018128200B4
Authority
DE
Germany
Prior art keywords
integrated circuit
connectors
die
wafer
encapsulation material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102018128200.1A
Other languages
English (en)
Other versions
DE102018128200A1 (de
Inventor
Chen-Hua Yu
Chih-Wei Wu
Ying-Ching Shih
Szu-Wei Lu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102018128200A1 publication Critical patent/DE102018128200A1/de
Application granted granted Critical
Publication of DE102018128200B4 publication Critical patent/DE102018128200B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05681—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05684—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/1312—Antimony [Sb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/14181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/117—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

Verfahren, das Folgendes umfasst:Stapeln einer Mehrzahl integrierter Schaltungs-Dies (201A-201G, 301) auf einem Wafer (105), um einen Die-Stapel (305, 401) zu bilden;Ausführen eines Bondingprozesses auf dem Die-Stapel (305, 401), wobei der Bondingprozess mechanisch und elektrisch benachbarte integrierte Schaltungs-Dies (201A-201G, 301) des Die-Stapels miteinander verbindet;Aufbringen und Strukturieren eines Materials zur Bildung einer Dammstruktur (501) über dem Wafer (105), wobei die Dammstruktur den Die-Stapel umgibt;nach dem Bilden der Dammstruktur, Bilden eines ersten Kapselungsmaterials (701) über dem Wafer (105) und zwischen dem Die-Stapel (305, 401) und der Dammstruktur (501), wobei das erste Kapselungsmaterial Spalten zwischen benachbarten integrierten Schaltungs-Dies des Die-Stapels füllt; undBilden eines zweiten Kapselungsmaterials (801) über dem Wafer (105), wobei das zweite Kapselungsmaterial den Die-Stapel, das erste Kapselungsmaterial und die Dammstruktur umgibt.

Description

  • ALLGEMEINER STAND DER TECHNIK
  • Halbleiterbauelemente werden in einer Vielfalt elektronischer Anwendungen eingesetzt, wie zum Beispiel in Personal Computern, Mobiltelefonen, digitalen Kameras und in anderer elektronischer Ausstattung. Halbleiterbauelemente werden typischerweise durch sequenzielles Abscheiden isolierender oder dielektrischer Schichten, leitender Schichten und halbleitender Schichten aus Material über einem Halbleitersubstrat und Strukturieren der diversen Materialschichten unter Verwenden von Lithografie zum Bilden von Schaltungsbauteilen und Elementen darauf hergestellt. Dutzende oder Hunderte integrierter Schaltungen werden typischerweise auf einem einzigen Halbleiterwafer gebildet. Die individuellen Dies werden durch Zersägen der integrierten Schaltungen entlang von Ritzgraben vereinzelt. Die individuellen Dies werden dann separat in Multi-Chip-Modulen oder in anderen Packagetypen verpackt.
  • Die Halbleiterindustrie hat schnelles Wachstum aufgrund ständiger Verbesserung der Integrationsdichte einer Vielfalt elektronischer Bauelemente (zum Beispiel Transistoren, Dioden, Widerstände, Kondensatoren usw.) erfahren. Meistens bestand diese Verbesserung der Integrationsdichte aus wiederholten Verringerungen der Elementmindestgröße (zum Beispiel Verkleinern des Halbleiter-Prozessknotens zu dem Sub-20-nm-Knoten), die es erlauben, mehr Bauelemente in eine gegebene Fläche zu integrieren. Mit der zunehmenden Nachfrage nach Miniaturisierung, höherer Geschwindigkeit und höherer Bandbreite sowie niedrigerem Leistungsverbrauch und niedrigerer Latenz in der jüngeren Vergangenheit, hat sich ein Bedarf an kleineren und kreativeren Packaging-Techniken für Halbleiter-Dies entwickelt.
  • Während die Halbleitertechnologien weitere Fortschritte verzeichnen, sind gestapelte Halbleiterbauelemente, zum Beispiel dreidimensionale integrierte Schaltungen (3DICs) als eine effektive Alternative zur weiteren Verringerung der physischen Größe der Halbleiterbauelemente entstanden. In einem gestapelten Halbleiterbauelement werden aktive Schaltungen, wie Logik, Speicher, Prozessorschaltungen und dergleichen auf unterschiedlichen Halbleiterwafern hergestellt. Zwei oder mehrere Halbleiterwafer können auf aufeinander installiert oder gestapelt werden, um den Formfaktor des Halbleiterbauelements weiter zu verringern. Package-On-Package-(POP)-Bauelemente sind ein Typ von 3DICs, bei welchen Dies verpackt (packaged) und dann mit einem anderen verpackten Die oder Dies verpackt werden. Chip-On-Package-(COP)-Bauelemente sind ein anderer Typ von 3DICs, bei welchen Dies verpackt und dann mit einem anderen Die oder Dies gemeinsam verpackt werden.
  • US 2010/0258933 A1 beschreibt eine Technik zum Ausbilden einer Versiegelungsstruktur um einen Chipstapel, wobei um einen Chip-Montagebereich herum ein erhabener Bereich gebildet ist, der das Versiegelungsmaterial begrenzt.
    US 2011/0147945A1 beschreibt ein ganz anderes Verfahren, bei dem ein schon verkapselter
    Chip-Stapel über einen Klebstoff mit einem Substrat verbunden wird. Dabei steigt der Klebstoff an den Seiten des Kapselungsmaterials auf.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung versteht man am besten aus der folgenden ausführlichen Beschreibung unter Heranziehung der begleitenden Figuren. Es wird betont, dass in Übereinstimmung mit der Standardpraxis der Industrie diverse Elemente nicht maßstabgerecht gezeichnet sind. Die Maße der diversen Merkmale können nämlich zur Klarheit der Besprechung willkürlich vergrößert oder verkleinert werden.
    • Die 1 bis 4, 5A, 5B und 6 bis 11 veranschaulichen Drauf- und Querschnittansichten diverser Verarbeitungsschritte während der Fertigung integrierter Schaltungs-Packages in Übereinstimmung mit einigen Ausführungsformen.
    • 12 ist ein Ablaufdiagramm, das ein Verfahren zum Bilden integrierter Schaltungs-Packages in Übereinstimmung mit einigen Ausführungsformen veranschaulicht.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die folgende Offenbarung stellt viele unterschiedliche Ausführungsformen oder Beispiele zum Umsetzen unterschiedlicher Merkmale der Erfindung bereit. Spezifische Beispiele von Komponenten und Anordnungen sind unten beschrieben, um die vorliegende Offenbarung zu vereinfachen. Es sind dies natürlich nur Beispiele und sie bezwecken nicht, einschränkend zu sein. Das Ausbilden eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung kann zum Beispiel Ausführungsformen aufweisen, bei welchen das erste und das zweite Merkmal in direktem Kontakt ausgebildet sind, und kann auch Ausführungsformen aufweisen, bei welchen zusätzliche Merkmale zwischen dem ersten und dem zweiten Merkmal ausgebildet werden können, so dass das erste und das zweite Merkmal eventuell nicht in direktem Kontakt sind. Außerdem kann die vorliegende Offenbarung Bezugszeichen und/oder Bezugsbuchstaben in den diversen Beispielen wiederholen. Diese Wiederholung soll der Einfachheit und der Klarheit dienen und schreibt selbst keine Beziehung zwischen den diversen besprochenen Ausführungsformen und/oder Konfigurationen vor.
  • Weiter können räumliche Bezugsbegriffe, wie „unterhalb“, „unter“, „niedriger“, „oberhalb“, „ober“ und dergleichen hier zur Erleichterung der Beschreibung verwendet werden, um die Beziehung eines Merkmals oder Merkmals zu einem oder mehreren anderen Merkmalen oder Merkmalen, wie sie in den Figuren veranschaulicht sind, zu beschreiben. Die räumlichen Bezugsbegriffe können bezwecken, unterschiedliche Ausrichtungen des Bauteils beim Gebrauch oder Betrieb zusätzlich zu der Ausrichtung, die in den Figuren abgebildet ist, einzuschließen. Das Gerät kann anders ausgerichtet sein (um 90 Grad gedreht oder an andere Ausrichtungen), und die räumlichen Bezugsdeskriptoren, die hier verwendet werden, werden entsprechend ausgelegt.
  • Ausführungsformen werden unter Bezugnahme auf Ausführungsformen in einem spezifischen Kontext beschrieben, nämlich in dem eines integrierten Schaltungs-Packages und einem Verfahren zu seinem Bilden. Andere Ausführungsformen können jedoch ebenfalls an andere elektrisch verbundene Bauteile angewandt werden, einschließlich, ohne darauf beschränkt zu sein, Package-On-Package-Anordnungen, Die-zu-Die-Anordnungen, Wafer-zu-Wafer-Anordnungen, Die-zu-Substratanordnungen, beim Package-Zusammenfügen, beim Verarbeiten von Substraten, Interposern oder dergleichen, oder Montieren von Eingangsbauteilen, Leiterplatten, Dies oder anderer Bauteile, oder zum Verbindungs-Packaging oder Montieren von Kombinationen eines beliebigen Typs einer integrierten Schaltung oder eines elektrischen Bauteils. Diverse Ausführungsformen, die hierin beschrieben sind, erlauben das Bilden integrierter Schaltungs-Packages durch Anordnen integrierter Schaltungs-Dies in einem Die-Stapel und Bonden benachbarter integrierter Schaltungs-Dies des Die-Stapels aneinander unter Verwenden eines einzigen Bondingprozesses, der an den Die-Stapel angewandt wird, ohne eine zusätzliche externe Kraft auf den Die-Stapel während des Bondingprozesses anzulegen. Diverse Ausführungsformen, die hierin beschrieben sind, erlauben weiter das Bilden eines Kapselungsmaterials in Spalten zwischen benachbarten integrierten Schaltungs-Dies ohne Bilden von Leerräumen in dem Kapselungsmaterial und zum Erlauben einer Verbesserung der Spaltenfüllleistung des Kapselungsmaterials. Diverse Ausführungsformen, die hierin beschrieben sind, erlauben weiter das Verringern der Waferverwerfung während des Bildens der integrierten Schaltungs-Packages.
  • Die 1 bis 4, 5A, 5B und 6 bis 11 veranschaulichen Drauf- und Querschnittansichten diverser Verarbeitungsschritte während der Fertigung integrierter Schaltungs-(IC)-Packages in Übereinstimmung mit einigen Ausführungsformen (wie zum Beispiel IC-Packages 1001, die in 10 veranschaulicht sind). Unter Bezugnahme auf 1 beginnt der Prozess mit dem Bonden eines Wafers 105 an einen Träger 101, um das Bilden einer Wafer-Niveau-Die-Struktur 100 zu beginnen. Bei einigen Ausführungsformen wird der Wafer 105 an dem Träger 101 unter Verwenden einer Kleberschicht 103 angebracht. Bei einigen Ausführungsformen kann der Träger 101 Silizium, Quarz, Keramik, Glas, eine Kombination davon oder dergleichen umfassen, und stellt mechanisches Stützen für aufeinanderfolgende Vorgänge, die auf dem Wafer 105 ausgeführt werden, bereit. Bei einigen Ausführungsformen kann die Kleberschicht 103 ein Licht-zu-Wärme-Umwandlungs-(Light To Heat Conversion - LTHC)-Material, einen UV-Kleber, eine Polymerschicht, eine Kombination davon oder dergleichen umfassen, und kann unter Verwenden eines Spin-Coating-Prozesses, eines Druckprozesses, eines Laminierungsprozesses, einer Kombination davon oder dergleichen gebildet werden. Bei einigen Ausführungsformen, bei welchen die Kleberschicht 103 aus einem LTHC-Material gebildet wird, verliert die Kleberschicht 103, wenn sie mit Licht teilweise oder vollständig exponiert wird, teilweise oder vollständig ihre Klebestärke, und der Träger 101 kann ohne Weiteres von einer Rückseite der Wafer-Niveau-Die-Struktur 100, nachdem das Bilden der Wafer-Niveau-Die-Struktur 100 abgeschlossen wurde, entfernt werden.
  • Bei einigen Ausführungsformen umfasst der Wafer 105 ein Substrat (nicht individuell gezeigt), ein oder mehrere aktive und/oder passive Bauelemente (die nicht individuell gezeigt sind) auf dem Substrat, und eine Verschaltungsstruktur (die nicht individuell gezeigt ist) über der einen oder den mehreren aktiven und/oder passiven Bauelementen und dem Substrat. Bei einigen Ausführungsformen kann das Substrat aus Silizium gebildet werden, obwohl es auch aus anderen Elementen einer III-Gruppe, IV-Gruppe und/oder V-Gruppe gebildet werden kann, wie Silizium, Germanium, Gallium, Arsen und Kombinationen davon. Das Substrat kann auch die Form von Silizium-auf-Isolator-(Silicon-On-Insulator - SOI) haben. Das SOI-Substrat kann eine Schicht aus einem Halbleitermaterial (zum Beispiel Silizium, Germanium und/oder dergleichen) umfassen, die über einer Isolatorschicht (zum Beispiel eingebettetes Oxid und/oder dergleichen) gebildet ist, die auf einem Siliziumsubstrat gebildet ist. Zusätzlich können andere Substrate, die verwendet werden können, mehrschichtige Substrate, Gradienten-Substrate, Substrate mit Hybridausrichtung, beliebige Kombinationen davon und/oder dergleichen verwendet werden.
  • Bei einigen Ausführungsformen weist der Wafer 105 ein oder mehrere aktive und/oder passive Bauelemente (die nicht individuell gezeigt sind) auf, die auf dem Substrat gebildet werden. Das eine oder die mehreren aktiven und/oder passiven Bauelemente können diverse n-Typ-Metalloxidhalbleiter (n-Type Metal-Oxide Semiconductor - NMOS)- und/oder p-Typ-Metalloxidhalbleiter (p-Type Metal-Oxide Semiconductor - PMOS)-Bauelemente, wie Transistoren, Kondensatoren, Widerstände, Dioden, Fotodioden, Sicherungen und/oder dergleichen aufweisen.
  • Bei einigen Ausführungsformen weist der Wafer 105 eine Verschaltungsstruktur (die nicht individuell gezeigt ist) auf, die über dem Substrat und dem einen oder den mehreren aktiven und/oder passiven Bauelementen gebildet ist. Die Verschaltungsstruktur kann eine Mehrzahl dielektrischer Schichten (wie ein Zwischenschicht-Dielektrikum (Interlayer Dielectric - ILD)/dielektrische Zwischenmetallschichten (Inter-Metal Dielectric Layers - IMDs)) und/oder Verschaltungen (wie leitende Leitungen und Durchkontaktierungen) innerhalb der dielektrischen Schichten umfassen. Die dielektrischen Schichten können zum Beispiel aus einem dielektrischen Low-κ-Material, wie Phosphorglas (Phosphosilicate Glass - PSG), Bor-Phosphorglas (BoroPhosphoSilicate Glass - BPSG), FSG, SiOxCy, Spin-On-Glas, Spin-On-Polymeren, Silizium-Carbon-Material, Verbindungen davon, Kompositen davon, Kombinationen davon oder dergleichen, durch ein beliebiges bekanntes Verfahren gemäß dem Stand der Technik, wie gemäß einem Coating-Verfahren, chemischer Gasphasenabscheidung (Chemical Vapor Deposition - CVD), plasmaverstärkter chemischer Gasphasenabscheidung (Plasma Enhanced Chemical Vapor Deposition - PECVD), einer Kombination davon oder dergleichen gebildet werden. Bei einigen Ausführungsformen können Verschaltungen in den dielektrischen Schichten zum Beispiel unter Verwenden eines Damascene-Prozesses, eines Dual-Damascene-Prozesses, einer Kombination davon oder dergleichen gebildet werden. Bei einigen Ausführungsformen können die Verschaltungen Kupfer, eine Kupferlegierung, Silber, Gold, Wolfram, Tantal, Aluminium, eine Kombination davon oder dergleichen umfassen. Bei einigen Ausführungsformen können die Verschaltungen elektrische Verbindungen zwischen einem oder mehreren aktiven und/oder passiven Bauelementen, die auf dem Substrat gebildet sind, bereitstellen.
  • Bei einigen Ausführungsformen weist der Wafer 105 weiter Durchkontaktierungen (TVs) 111 auf, die sich von einer ersten Oberfläche 105A des Wafers 105 zu einer zweiten Oberfläche 105B des Wafers 105 erstrecken. Bei einigen Ausführungsformen können die TVs 111 durch Bilden von Öffnungen in dem Wafer 105 und Füllen der Öffnungen mit zweckdienlichen leitenden Materialien gebildet werden. Bei einigen Ausführungsformen können die Öffnungen unter Verwenden zweckdienlicher Fotolithografie- und Ätzverfahren gebildet werden. Bei einigen Ausführungsformen können die Öffnungen mit Kupfer, einer Kupferlegierung, Silber, Gold, Wolfram, Tantal, Aluminium, einer Kombination davon oder dergleichen unter Verwenden von physikalischer Gasphasenabscheidung (Physical Vapor Deposition - PVD), Atomschichtabscheidung (Atomic Layer Deposition - ALD), elektrochemischem Galvanisieren, stromlosem Beschichten oder einer Kombination davon und dergleichen gefüllt werden. Bei einigen Ausführungsformen kann eine Linerschicht und/oder eine Kleber-/Sperrschicht in den Öffnungen vor dem Füllen der Öffnungen mit zweckdienlichen leitenden Materialien gebildet werden. Bei einigen Ausführungsformen kann ein Planarisierungsprozess auf dem leitenden Material der TVs 111 ausgeführt werden, um überschüssige Abschnitte des leitenden Materials zu entfernen. Der Planarisierungsprozess kann einen chemisch-mechanischen Polierprozess (Chemical Mechanical Polishing - CMP), einen Schleifprozess, einen Ätzprozess, eine Kombination davon oder dergleichen umfassen.
  • Bei einigen Ausführungsformen weist der Wafer 105 weiter Verbinder (connector) 107 auf, die auf der ersten Oberfläche 105A des Wafers 105 gebildet sind, und Verbinder 109, die auf der zweiten Oberfläche 105B des Wafers 105 gebildet sind. Bei einigen Ausführungsformen umfasst jeder der Verbinder 107 einen leitenden Pillar Bump 107A und ein Lotelement 107B über dem leitenden Pillar Bump 107A. Bei einigen Ausführungsformen können die leitenden Pillar Bumps 107A ein leitendes Material wie Kupfer, Wolfram, Aluminium, Silber, Gold, eine Kombination davon oder dergleichen umfassen. Bei einigen Ausführungsformen können die Lotelemente 107B Lot auf der Basis von Blei, wie PbSn-Zusammensetzungen, bleifreies Lot, das InSb aufweist, Zinn-, Silber- und Kupfer-(„SAC“)-Zusammensetzungen und andere eutektische Materialien umfassen, die einen gemeinsamen Schmelzpunkt haben und leitende Lotverbindungen in elektrischen Anwendungen bilden. Für bleifreie Lote können SAC-Lote mit variierenden Zusammensetzungen verwendet werden, wie als Beispiele SAC 105 (Sn 98,5 %, Ag 1,0 %, Cu 0,5 %), SAC 305 und SAC 405. Bleifreie Lote weisen auch SnCu-Verbindungen ohne den Gebrauch von Silber (Ag) und SnAg-Verbindungen ohne den Gebrauch von Kupfer (Cu) auf.
  • Bei einigen Ausführungsformen kann ein Verfahren zum Bilden der leitenden Pillar Bumps 107A das Bilden einer leitenden Keimschicht über der ersten Oberfläche 105A, das Bilden einer Opferschicht (wie zum Beispiel eines Fotolackmaterials) über der leitenden Keimschicht, das Strukturieren der Opferschicht zum Bilden von Öffnungen in der Opferschicht, das Abscheiden eines leitenden Materials in den Öffnungen unter Verwenden eines elektrochemischen Beschichtungsprozesses, eines stromlosen Beschichtungsprozesses, ALD, PVD, einer Kombination davon oder dergleichen, das Entfernen der Opferschicht und das Entfernen freigelegter Abschnitte der leitenden Keimschicht umfassen. Bei einigen Ausführungsformen kann vor dem Entfernen der Opferschicht ein Lotmaterial über dem leitenden Material der leitenden Pillar Bumps 107A in den Öffnungen unter Verwenden von Verdampfen, eines elektrochemischen Beschichtungsprozesses, eines stromlosen Beschichtungsprozesses, Drucken, Lottransfer, einer Kombination davon oder dergleichen zum Bilden der Lotelemente 107B gebildet werden. Bei einigen Ausführungsformen kann ein Aufschmelzprozess auf den Lotelementen 107B ausgeführt werden, um das Lotmaterial in die gewünschten Höckerformen zu formen. Bei anderen Ausführungsformen können die Verbinder 107 Lotkugeln, Controlled Collapse Chip Connection (C4)-Höcker, Kugelmatrix-Array-(Ball-Grid-Arrays - BGA)-Kugeln, Mikrohöcker, Electroless-Nickel-Electroless-Palladium-Immersion-Gold-Technique-(ENEPIG)-gebildete Höcker, Kombinationen davon oder dergleichen sein.
  • Bei einigen Ausführungsformen können die Verbinder 109 ähnlich sein wie die Verbinder 107 und können unter Verwenden ähnlicher Materialien und Verfahren gebildet werden, und die Beschreibung wird hierin nicht wiederholt. Bei einigen Ausführungsformen umfasst jeder der Verbinder 109 einen leitenden Pillar Bump 109A und ein Lotelement 109B über dem leitenden Pillar Bump 109A. Bei einigen Ausführungsformen können die leitenden Pillar Bumps 109A unter Verwenden ähnlicher Materialien und Verfahren wie die leitenden Pillar Bumps 107A gebildet werden, und die Beschreibung wird hierin nicht wiederholt. Bei einigen Ausführungsformen können die leitenden Lotelemente 109B unter Verwenden ähnlicher Materialien und Verfahren wie die leitenden Lotelemente 107B gebildet werden, und die Beschreibung wird hierin nicht wiederholt. Bei einigen Ausführungsformen wird nach dem Bilden der Lotelemente 109B kein Aufschmelzprozess ausgeführt.
  • Bei einigen Ausführungsformen kann der Wafer 105 ein Interposer-Wafer sein. Bei einigen Ausführungsformen weist der Wafer 105 eventuell das eine oder die mehreren aktiven und/oder passiven Bauelemente auf dem Substrat nicht auf. Bei einigen Ausführungsformen kann der Wafer 105 ein IC sein. Bei solchen Ausführungsformen weist der Wafer 105 eventuell das eine oder die mehreren aktiven und/oder passiven Bauelemente auf dem Substrat auf.
  • Unter Bezugnahme auf 2, werden IC-Dies 201A auf dem Wafer 105 platziert, um das Bilden von Die-Stapeln (wie den Die-Stapeln 401, die in 4 veranschaulicht sind) auf dem Wafer 105 zu beginnen. Das IC-Dies 201A kann ein Logik-Die, ein Speicher-Die, eine CPU eine GPU, ein xPU, ein MEMS-Die, ein SoC-Die oder dergleichen umfassen. Bei einigen Ausführungsformen kann jedes der IC-Dies 201A ein Substrat (nicht individuell gezeigt), ein oder mehrere aktive und/oder passive Bauelemente (die nicht individuell gezeigt sind) auf dem Substrat, und eine Verschaltungsstruktur (die nicht individuell gezeigt ist) über dem Substrat und dem einen oder den mehreren aktiven und/oder passiven Bauelementen umfassen. Bei einigen Ausführungsformen kann das Substrat der IC-Dies 201A unter Verwenden ähnlicher Materialien und des Verfahrens wie bei dem Substrat des Wafers 105, der oben unter Bezugnahme auf 1 beschrieben ist, gebildet werden, und die Beschreibung wird hierin nicht wiederholt. Bei einigen Ausführungsformen kann/können das eine oder die mehreren aktiven und/oder passiven Bauelemente der IC-Dies 201A unter Verwenden ähnlicher Materialien und des Verfahrens wie das eine oder die mehreren aktiven und/oder passiven Bauelemente des Wafers 105, der oben unter Bezugnahme auf 1 beschrieben ist, gebildet werden, und die Beschreibung wird hierin nicht wiederholt. Bei einigen Ausführungsformen kann die Verschaltungsstruktur der IC-Dies 201A unter Verwenden ähnlicher Materialien und des Verfahrens wie bei der Verschaltungsstruktur des Wafers 105, der oben unter Bezugnahme auf 1 beschrieben ist, gebildet werden, und die Beschreibung wird hierin nicht wiederholt. Bei einigen Ausführungsformen können die IC-Dies 201A eine Stärke zwischen etwa 20 µm und etwa 50 µm aufweisen.
  • Bei einigen Ausführungsformen weist jedes der IC-Dies 201A weiter Durchkontaktierungen (TVs) 203A auf, die sich von einer unteren Oberfläche des IC-Die 201A zu einer oberen Oberfläche des IC-Die 201A erstrecken, Verbinder 205A auf der unteren Oberfläche des IC-Die 201A und Verbinder 207A auf der oberen Oberfläche des IC-Die 201A auf. Bei einigen Ausführungsformen können die TVs 203A unter Verwenden ähnlicher Materialien und Verfahren wie die TVs 111, die oben unter Bezugnahme auf 1 beschrieben sind, gebildet werden, und die Beschreibung wird hierin nicht wiederholt. Bei einigen Ausführungsformen können die Verbinder 205A und 207A den Verbindern 107, die oben unter Bezugnahme auf 1 beschrieben sind, ähnlich sein und unter Verwenden ähnlicher Materialien und Verfahren gebildet werden, und die Beschreibung wird hierin nicht wiederholt. Bei einigen Ausführungsformen kann jeder der Verbinder 205A einen leitenden Pillar Bump 107A und ein Lotelement 205A2 über dem leitenden Pillar Bump 205A1 umfassen. Bei einigen Ausführungsformen können die leitenden Pillar Bumps 205A1, unter Verwenden ähnlicher Materialien und Verfahren wie die leitenden Pillar Bumps 107A, die oben unter Bezugnahme auf 1 beschrieben sind, gebildet werden, und die Beschreibung wird hierin nicht wiederholt. Bei einigen Ausführungsformen können die Lotelemente 205A2 unter Verwenden ähnlicher Materialien und Verfahren wie die Lotelemente 107B, die oben unter Bezugnahme auf 1 beschrieben sind, gebildet werden, und die Beschreibung wird hierin nicht wiederholt.
  • Bei einigen Ausführungsformen kann jeder der Verbinder 207A einen leitenden Pillar Bump 207A1 und ein Lotelement 207A2 über dem leitenden Pillar Bump 207A1 umfassen. Bei einigen Ausführungsformen können die leitenden Pillar Bumps 207A1 unter Verwenden ähnlicher Materialien und Verfahren wie die leitenden Pillar Bumps 107A, die oben unter Bezugnahme auf 1 beschrieben sind, gebildet werden, und die Beschreibung wird hierin nicht wiederholt. Bei einigen Ausführungsformen können die Lotelemente 207A2 unter Verwenden ähnlicher Materialien und Verfahren wie die Lotelemente 107B, die oben unter Bezugnahme auf 1 beschrieben sind, gebildet werden, und die Beschreibung wird hierin nicht wiederholt. Bei einigen Ausführungsformen wird nach dem Bilden der Lotelemente 205A2 und 207A2 kein Aufschmelzprozess ausgeführt.
  • Unter weiterer Bezugnahme auf 2 können bei einigen Ausführungsformen die IC-Dies 201A auf dem Wafer 105 unter Verwenden eines Pick-And-Place-Geräts platziert werden. Bei anderen Ausführungsformen können die IC-Dies 201A auf dem Wafer 105 manuell oder unter Verwenden anderer zweckdienlicher Verfahren platziert werden. Bei einigen Ausführungsformen werden die IC-Dies 201A in ein Flussmittel 209 getaucht werden, bevor die IC-Dies 201A auf dem Wafer 105 platziert werden. Bei einigen Ausführungsformen klebt das Flussmittel 209 die IC-Dies 201A an dem Wafer 105 vor. Bei einigen Ausführungsformen können die IC-Dies 201A bezüglich der Verbinder 109 des Wafers 105 derart ausgerichtet werden, dass die Verbinder 205A der IC-Dies 201A auf den Verbindern 109 des Wafers 105 platziert werden. Bei einigen Ausführungsformen wird während des Platzierens der IC-Dies 201A auf dem Wafer 105 oder nach dem Platzieren der IC-Dies 201A auf dem Wafer 105 aber vor dem Platzieren zusätzlicher IC-Dies auf den IC-Dies 201A keine zusätzliche externe Kraft (wie eine Kraft, die von der Schwerkraft unterschiedlich ist, aufgrund eines Gewichts der IC-Dies 201A) an die IC-Dies 201A angelegt. Bei einigen Ausführungsformen werden während des Platzierens der IC-Dies 201A auf dem Wafer 105 oder nach dem Platzieren der IC-Dies auf dem Wafer 105 aber vor dem Platzieren zusätzlicher IC-Dies auf den IC-Dies 201A keine zusätzlichen Schritte zu dem Vorbonden oder Bonden der Verbinder 205A der IC-Dies 201A an den Verbindern 109 des Wafers 105 ausgeführt.
  • Unter Bezugnahme auf 3 werden IC-Dies 201B bis 201G und 301 über den jeweiligen IC-Dies 201A platziert, um vorgebondete Die-Stapel 300 auf dem Wafer 105 zu bilden. Bei einigen Ausführungsformen können die IC-Dies 201X (mit X=B, C, ..., G) den IC-Dies 201A, die oben unter Bezugnahme auf 2 beschrieben sind, ähnlich sein, und die Beschreibung wird hierin nicht wiederholt. Bei einigen Ausführungsformen weist jedes der IC-Dies 201X (mit X=B, C, ..., G) weiter Durchkontaktierungen (TVs) 203X (mit X=B, C, ..., G) auf, die sich von unteren Oberflächen der IC-Dies 201X (mit X=B, C, ..., G) zu oberen Oberflächen der IC-Dies 201X (mit X=B, C, ..., G) erstrecken, Verbinder 205X (mit X=B, C, ..., G) auf den unteren Oberflächen der IC-Dies 201X (mit X=B, C, ..., G) und Verbinder 207X (mit X=B, C, ..., G) auf den oberen Oberflächen der IC-Dies 201X (mit X=B, C, ..., G) auf. Jeder der Verbinder 205X (mit X=B, C, ..., G) umfasst einen leitenden Pillar Bump 205X1 (mit X=B, C, ..., G) und ein Lotelement 205X2 (mit X=B, C, ..., G) über dem leitenden Pillar Bump 205X1 (mit X=B, C, ..., G). Bei einigen Ausführungsformen können die leitenden Pillar Bumps 205X1 (mit X=B, C, ..., G) unter Verwenden ähnlicher Materialien und Verfahren wie die leitenden Pillar Bumps 107A, die oben unter Bezugnahme auf 1 beschrieben sind, gebildet werden, und die Beschreibung wird hierin nicht wiederholt. Bei einigen Ausführungsformen können die Lotelemente 205X2 (mit X=B, C, ..., G) unter Verwenden ähnlicher Materialien und Verfahren wie die Lotelemente 107B, die oben unter Bezugnahme auf 1 beschrieben sind, gebildet werden, und die Beschreibung wird hierin nicht wiederholt. Jeder der Verbinder 207X (mit X=B, C, ..., G) umfasst einen leitenden Pillar Bump 207X1 (mit X=B, C, ..., G) und ein Lotelement 207X2 (mit X=B, C, ..., G) über dem leitenden Pillar Bump 207X1 (mit X=B, C, ..., G). Bei einigen Ausführungsformen können die leitenden Pillar Bumps 207X1 (mit X=B, C, ..., G) unter Verwenden ähnlicher Materialien und Verfahren wie die leitenden Pillar Bumps 107A, die oben unter Bezugnahme auf 1 beschrieben sind, gebildet werden, und die Beschreibung wird hierin nicht wiederholt. Bei einigen Ausführungsformen können die Lotelemente 207X2 (mit X=B, C, ..., G) unter Verwenden ähnlicher Materialien und Verfahren wie die Lotelemente 107B, die oben unter Bezugnahme auf 1 beschrieben sind, gebildet werden, und die Beschreibung wird hierin nicht wiederholt. Bei einigen Ausführungsformen wird kein Aufschmelzprozess ausgeführt, nachdem die Lotelemente 205X2 (mit X=B, C, ..., G) und 207X2 (mit X=B, C, ..., G) gebildet wurden. Bei einigen Ausführungsformen können die IC-Dies 201X (mit X=A, B, C, ..., G) eine gleiche Stärke haben. Bei anderen Ausführungsformen können die IC-Dies 201X (mit X=A, B, C, ..., G) unterschiedliche Stärke haben.
  • Bei einigen Ausführungsformen können die IC-Dies 301 ähnlich sein wie die IC-Dies 201X (mit X=A, B, C, ..., G) und die Beschreibung wird hierin nicht wiederholt. Bei einigen Ausführungsformen haben die IC-Dies 301 eine größere Stärke als jedes der IC-Dies 201X mit X=A, B, C, ..., G). Bei einigen Ausführungsformen weist jedes der IC-Dies 301 weiter Verbinder 303 auf den unteren Oberflächen der IC-Dies 301 auf. Jeder der Verbinder 303 umfasst einen leitenden Pillar Bump 3031 und ein Lotelement 3032 über dem leitenden Pillar Bump 3031. Bei einigen Ausführungsformen können die leitenden Pillar Bumps 3031 unter Verwenden ähnlicher Materialien und Verfahren wie die leitenden Pillar Bumps 107A, die oben unter Bezugnahme auf 1 beschrieben sind, gebildet werden, und die Beschreibung wird hierin nicht wiederholt. Bei einigen Ausführungsformen können die Lotelemente 3032 unter Verwenden ähnlicher Materialien und Verfahren wie die Lotelemente 107B, die oben unter Bezugnahme auf 1 beschrieben sind, gebildet werden, und die Beschreibung wird hierin nicht wiederholt. Bei einigen Ausführungsformen wird kein Aufschmelzprozess auf dem vorgebondeten Die-Stapel 305 ausgeführt, nachdem die Lotelemente 3032 gebildet wurden.
  • Unter Bezugnahme auf 3 werden die IC-Dies 201X (mit X= B, C, ..., G) und 301 über den jeweiligen IC-Dies 201A unter Verwenden eines Verfahrens ähnlich dem Verfahren des Platzierens der IC-Dies 201A auf dem Wafer 105, das oben unter Bezugnahme auf 2 beschrieben ist, gestapelt, und die Beschreibung wird hierin nicht wiederholt. Bei einigen Ausführungsformen werden die IC-Dies 201X (mit X= B, C, ..., G) und 301 in ein Flussmittel 209 getaucht, bevor sie über den vorhergehenden IC-Dies platziert werden, um die vorgebondeten Die-Stapel 305 zu bilden. Bei einigen Ausführungsformen bondet das Flussmittel 209 benachbarte IC-Dies (wie IC-Dies 201A und 201B, IC-Dies 201B und 201C, IC-Dies 201C und 201D, IC-Dies 201D und 201E, IC-Dies 201E und 201F, IC-Dies 201F und 201G, und IC-Dies 201G und 301) des vorgebondeten Die-Stapels 305 vor, um den vorgebondeten Die-Stapel 305 zu bilden. Bei einigen Ausführungsformen wird während des Bildens des vorgebondeten Die-Stapels 305 keine zusätzliche externe Kraft (wie eine Kraft, die von der Schwerkraft unterschiedlich ist, aufgrund eines Gewichts der IC-Dies) an die IC-Dies (mit X= B, C, ..., G) und 301 angelegt. Bei einigen Ausführungsformen werden während des Bildens des vorgebondeten Die-Stapels 305 keine zusätzlichen Prozessschritte ausgeführt, um die Verbinder 207A an die Verbinder 205B, die Verbinder 207B an die Verbinder 205C, die Verbinder 207C an die Verbinder 205D, die Verbinder 207D an die Verbinder 205E, die Verbinder 207E an die Verbinder 205F, die Verbinder 207F an die Verbinder 205G, and die Verbinder 207G an die Verbinder 303 vorzubonden oder zu bonden.
  • Unter Bezugnahme auf 4 wird ein einziger Bonding-Prozess auf den vorgebondeten Die-Stapeln 305 (siehe 3) ausgeführt, um die gebondeten Die-Stapel 401 zu bilden. Der einzige Bondingprozess bondet jeden der Verbinder 109 (siehe 3) mit jeweils einem der Verbinder 205A (siehe 3), um Verbindungen (connector joints) 403A zu bilden, jeden der Verbinder 207A (siehe 3) mit jeweils einem der Verbinder 205B (siehe 3), um Verbindungen 403B zu bilden, jeden der Verbinder 207B (siehe 3) mit jeweils einem der Verbinder 205C (siehe 3), um Verbindungen 403C zu bilden, jeden der Verbinder 207C (siehe 3) mit jeweils einem der Verbinder 205D (siehe 3), um Verbindungen 403D zu bilden, jeden der Verbinder 207D (siehe 3) mit jeweils einem der Verbinder 205E (siehe 3), um Verbindungen 403E zu bilden, jeden der Verbinder 207E (siehe 3), mit jeweils einem der Verbinder 205F (siehe 3), um Verbindungen 403F zu bilden, jeden der Verbinder 207F (siehe 3) mit jeweils einem der Verbinder 205G (siehe 3), um Verbindungen 403G zu bilden, jeden der Verbinder 207G (siehe 3) mit jeweils einem der Verbinder 303 (siehe 3), um Verbindungen 403H zu bilden. Für jeden der gebondeten Die-Stapel 401 koppelt der einzige Bondingprozess mechanisch und elektrisch die IC-Dies 201A bis 201G und 301 aneinander.
  • Bei einigen Ausführungsformen ist der einzige Bondingprozess ein Lotaufschmelzprozess. Der Lotaufschmelzprozess der Lotelemente 109B schmilzt die Verbinder 109 (siehe 3) und die Lotelemente 205A2 der Verbinder 205A (siehe 3) in Lotanschlüsse 401A der jeweiligen Verbindungen 403A, die Lotelemente 207A2 der Verbinder 207A (siehe 3) und die Lotelemente 205B2 der Verbinder 205B (siehe 3) in die Lotanschlüsse 401B der jeweiligen Verbinder 403B, die Lotelemente 207B2 der Verbinder 207B (siehe 3) und die Lotelemente 205C2 der Verbinder 205C (siehe 3) in Lotanschlüsse 401C der jeweiligen Verbindungen 403C, die Lotelemente 207C2 der Verbinder 207C (siehe 3) und die Lotelemente 205D2 der Verbinder 205D (siehe 3) in die Lotanschlüsse 401D der jeweiligen Verbinder 403D, die Lotelemente 207D2 der Verbinder 207D (siehe 3) und die Lotelemente 205E2 der Verbinder 205E (siehe 3) in die Lotanschlüsse 401E der jeweiligen Verbindungen 403E, die Lotelemente 207E2 der Verbinder 207E (siehe 3) und die Lotelemente 205F2 der Verbinder 205F (siehe 3) in die Lotanschlüsse 401F der jeweiligen Verbindungen 403F, die Lotelemente 207F2 der Verbinder 207F (siehe 3) und die Lotelemente 205G2 der Verbinder 205G (siehe 3) in die Lotanschlüsse 401G der jeweiligen Verbindungen 403G, und die Lotelemente 207G2 der Verbinder 207G (siehe 3) und die Lotelemente 3032 der Verbinder 303 (siehe 3) in die Lotanschlüsse 401H der jeweiligen Verbindungen 403H auf. Bei einigen Ausführungsformen wird während des Ausführens des einzigen Bondingprozesses keine zusätzliche externe Kraft (wie eine Kraft, die von der Schwerkraft unterschiedlich ist, aufgrund eines Gewichts der IC-Dies 201A bis 201G und 301) an die vorgebondeten Die-Stapel 305 (siehe 3) angelegt. Bei anderen Ausführungsformen ist der einzige Bondingprozess ein Wärmekompressions-Bondingprozess oder dergleichen. Bei einigen Ausführungsformen wird nach dem Bilden der Verbindungen 403A bis 403H das Flussmittel 209 (siehe 3) unter Verwenden eines zweckdienlichen Entfernungsprozesses entfernt.
  • Die 5A und 5B veranschaulichen das Bilden von Dammstrukturen 501 um die gebondeten Die-Stapel für 101. 5A veranschaulicht eine Draufsicht. 5B veranschaulicht eine Querschnittansicht entlang einer Linie AA, die in 5A gezeigt ist. Die 5A und 5B zeigen die gebondeten Die-Stapel 401, die an dem Wafer 105 angebracht und voneinander durch Ritzgraben 503 des Wafers 105 getrennt sind. Bei einigen Ausführungsformen sind die Dammstrukturen 501 Ringstrukturen, die jeweilige gebondete Die-Stapel 401 umgeben. Bei einigen Ausführungsformen liegen die Dammstrukturen 501 innerhalb von Bereichen des Wafers 105, die durch die Ritzgraben 503 getrennt sind. Bei einigen Ausführungsformen überlappen die Dammstrukturen 501 die Ritzgraben 503 nicht. Bei einigen Ausführungsformen kann jede der Dammstrukturen 501 metallische Materialien, Polymermaterialien, dielektrische Materialien, Isoliermaterialien, Kombinationen davon oder dergleichen umfassen. Bei einigen Ausführungsformen wird ein Material der Dammstrukturen 501 über freigelegten Abschnitten des Wafers 105 gebildet und anschließend strukturiert, um Dammstrukturen 501 zu bilden. Bei einigen Ausführungsformen kann der Strukturierungsprozess zweckdienliche Fotolithografie- und Ätzprozesse aufweisen. Bei anderen Ausführungsformen können die Dammstrukturen 501 unter Verwenden eines Druckprozesses, eines Laminierungsprozesses, eines Abgabeprozesses, einer Kombination davon oder dergleichen gebildet werden. Bei einigen Ausführungsformen haben die Dammstrukturen 501 eine Höhe H1 und eine Breite W1 in einem Querschnitt, der in 5B veranschaulicht ist. Bei einigen Ausführungsformen ist die Höhe H1 der Dammstrukturen 501 kleiner als eine Höhe H2 der gebondeten Die-Stapel 401. Bei einigen Ausführungsformen liegt die Höhe H1 zwischen etwa 20 µm und etwa 1000 µm. Bei einigen Ausführungsformen liegt die Höhe H2 zwischen etwa 50 µm und etwa 1000 µm. Bei einigen Ausführungsformen liegt die Höhe H2 zwischen etwa 50 µm und etwa 1000 µm. Bei einigen Ausführungsformen liegt ein Verhältnis von H1/H2 zwischen etwa 0,1 und etwa 2. Bei einigen Ausführungsformen liegt ein Verhältnis von H1/H1 zwischen etwa 0,1 und etwa 10.
  • Bei der Ausführungsform, die in 5A veranschaulicht ist, ist eine Draufsichtform jeder der Dammstrukturen 501 eine rechteckige Ringform. Bei einigen Ausführungsformen hat ein externer Umfang der rechteckigen Ringform eine erste Breite W2 zwischen etwa 5 mm und etwa 50 mm, und eine zweite Breite W3 zwischen etwa 5 mm und etwa 50 mm. Bei einigen Ausführungsformen liegt ein Verhältnis von W2/W3 zwischen etwa 0,1 und etwa 10. Bei einigen Ausführungsformen liegt eine Distanz D1 zwischen der rechteckigen Ringform und dem jeweiligen einen der Die-Stapel 401 zwischen etwa 50 µm und etwa 2000 µm. Bei anderen Ausführungsformen kann eine Draufsichtform jeder der Dammstrukturen 501 eine quadratische Ringform 601, eine Kreisringform 603, eine elliptische Ringform 605 oder dergleichen, wie in 6 veranschaulicht, sein. Bei einigen Ausführungsformen können Draufsichtformen der Dammstrukturen 501 basierend auf Draufsichtformen der gebondeten Die-Stapel 401 angepasst werden.
  • Unter Bezugnahme auf 7 wird nach dem Bilden der Dammstrukturen 501 um die gebondeten Die-Stapel 402 ein Underfill 701 in Öffnungen der Dammstrukturen 501 und um die Die-Stapel 401 gebildet. Bei einigen Ausführungsformen wird der Underfill 701 weiter in Spalten zwischen benachbarten der IC-Dies 201A bis 201G und 301 der gebondeten Die-Stapel 401 und in Spalten zwischen den IC-Dies 201A und dem Wafer 105 gebildet. Der Underfill 701 umgibt und schützt die Verbindungen 403A bis 403H. Bei einigen Ausführungsformen wird ein beliebiges Underfill-Material durch Kapillarwirkung abgegeben und gehärtet, um den Underfill 701 zu bilden. Bei einigen Ausführungsformen weist der Underfill 701 ein Harz auf Epoxidbasis mit Füllstoffen, die darin dispergiert sind, auf. Die Füllstoffe können Fasern, Teilchen, andere zweckdienliche Elemente, eine Kombination davon oder dergleichen aufweisen. Bei einigen Ausführungsformen wird durch Bilden der Dammstrukturen 501 seitliches Ausbreiten des Underfill 701 eingeschränkt, was die Spaltenfülleigenschaften des Underfill 701 verbessert. Bei einigen Ausführungsformen können die Materialeigenschaften des Underfill 701 weiter geändert werden, um die Spalten Fülleigenschaften des Underfill 701 zu verbessern. Bei einigen Ausführungsformen kann die Größe der Füllstoffe, die in einem Underfill-Material des Underfill 701 dispergiert sind, verringert werden. Bei einigen Ausführungsformen kann ein Underfill-Material des Underfill 701 derart ausgewählt werden, dass es eine Glasübergangstemperatur Tg zwischen etwa 40 °C und etwa 20 °C aufweist. Bei einigen Ausführungsformen kann ein Underfill-Material des Underfill 701 derart ausgewählt werden, dass es einen Wärmedehnungskoeffizienten (Coefficient of Thermal Expansion - CTE) zwischen etwa 5 ppm/°C und etwa 50 ppm/°C aufweist. Bei einigen Ausführungsformen kann ein Underfill-Material des Underfill 701 derart ausgewählt werden, dass es ein Youngsches Elastizitätsmodul zwischen etwa 0,1 GPa und etwa 20 GPa aufweist. Bei der veranschaulichten Ausführungsform können die Dammstrukturen 501 verhindern, dass der Underfill 701 eine kontinuierliche Schicht über dem Wafer 105 bildet, was das Verwerfen des Wafers 105 aufgrund von Diskrepanz von CTEs verhindern und folglich Verbindungsversagen der Verbindungen 403A bis 403H verringern kann. Bei einigen Ausführungsformen hat der Underfill 701 abgeschrägte Seitenwände.
  • Unter Bezugnahme auf 8 wird nach dem Bilden des Underfill 701 ein Kapselungsmaterial 801 über dem Wafer 105 und die Die-Stapel 401 und die Dammstrukturen 501 umgebend gebildet. Bei einigen Ausführungsformen kann das Kapselungsmaterial 801 eine Formmasse, wie ein Epoxid, ein Harz, ein formbares Polymer, eine Kombination davon oder dergleichen mit Füllstoffen darin dispergiert, umfassen. Die Formmasse kann aufgetragen werden, während sie im Wesentlichen flüssig ist, und kann dann anhand einer chemischen Reaktion gehärtet werden. Die Füllstoffe können isolierende Fasern, isolierende Teilchen, andere zweckdienliche Elemente, eine Kombination davon oder dergleichen aufweisen. Bei einigen Ausführungsformen kann das Kapselungsmaterial 801 unter Verwenden ähnlicher Materialien und Verfahren wie der Underfill 701, der oben unter Bezugnahme auf 7 beschrieben ist, gebildet werden, und die Beschreibung wird hierin nicht wiederholt. Bei einigen Ausführungsformen umfassen das Kapselungsmaterial 801 und der Underfill 701 ein gleiches Material. Bei einigen Ausführungsformen umfassen das Kapselungsmaterial 801 und der Underfill 701 unterschiedliche Materialien. Bei einigen Ausführungsformen ist die Größe und/oder die Dichte der Füllstoffe, die in dem Kapselungsmaterial 801 dispergiert sind, größer als die, die in dem Underfill 701 dispergiert sind. Bei anderen Ausführungsformen kann das Kapselungsmaterial 801 ein Ultraviolett-(UV)- oder thermisch gehärtetes Polymer sein, das als ein Gel oder ein plastischer Feststoff, der um und zwischen den Die-Stapeln 401 und den Dammstrukturen 501 angeordnet werden kann, aufgetragen wird. Bei noch anderen Ausführungsformen kann das Kapselungsmaterial 801 ein dielektrisches Material, wie zum Beispiel ein Oxid, umfassen. Bei einigen Ausführungsformen kann ein Planarisierungsprozess auf dem Kapselungsmaterial 801 ausgeführt werden, um überschüssige Abschnitte des Kapselungsmaterials 801 zu entfernen, so dass eine oberste Oberfläche des Kapselungsmaterials 801 im Wesentlichen mit obersten Oberflächen der Die-Stapel 401 niveaugleich ist. Bei einigen Ausführungsformen kann der Planarisierungsprozess auch obere Abschnitte der IC-Dies 301 entfernen und die IC-Dies 301 dünner machen. Bei einigen Ausführungsformen kann der Planarisierungsprozess einen CMP-Prozess, einen Ätzprozess, Schleifen, eine Kombination davon oder dergleichen umfassen.
  • Unter Bezugnahme auf 9 wird nach dem Bilden des Kapselungsmaterials 801 der Träger 101 von der Wafer-Niveau-Die-Struktur 100 gelöst. Bei einigen Ausführungsformen wird nach dem Lösen des Trägers 101 von der Wafer-Niveau-Die-Struktur 100 die Kleberschicht 103 auch entfernt, um die Verbinder 107 freizulegen. Bei einigen Ausführungsformen kann die Kleberschicht 103 unter Verwenden eines zweckdienlichen Reinigungsprozesses entfernt werden.
  • Unter Bezugnahme auf 10 wird nach dem Lösen des Trägers 101 von der Wafer-Niveau-Die-Struktur 100 die Wafer-Niveau-Die-Struktur 100 entlang der Ritzgraben 503 (siehe 5A) vereinzelt, um einzelne IC-Packages 1001 zu bilden. Bei einigen Ausführungsformen weist jedes der IC-Packages 1001 einen gebondeten Die-Stapel 401 und eine entsprechende Dammstruktur 501 auf. Bei einigen Ausführungsformen kann die Wafer-Niveau-Die-Struktur 100 in einzelne IC-Packages 1001 vereinzelt werden, zum Beispiel durch Sägen, Laserabtrag, Ätzen, eine Kombination davon oder dergleichen.
  • Unter Bezugnahme auf 11 wird bei einigen Ausführungsformen ein IC-Package 1001 mechanisch und elektrisch an einem Werkstück 1101 unter Verwenden des Steckers 107 angebracht. Bei einigen Ausführungsformen kann ein Aufschmelzprozess ausgeführt werden, um das IC-Package 1001 an dem Werkstück 1101 zu bonden. Bei einigen Ausführungsformen kann das Werkstück 1101 einen integrierten Schaltungs-Die, ein Package-Substrat, eine gedruckte Leiterplatte (Printed Circuit Board - PCB), ein Keramiksubstrat oder dergleichen umfassen.
  • 12 ist ein Ablaufdiagramm, das ein Verfahren 1200 zum Bilden integrierter Schaltungs-Packages in Übereinstimmung mit einigen Ausführungsformen veranschaulicht. Das Verfahren startet bei Schritt 1201, bei dem ein Wafer (wie zum Beispiel der Wafer 105, der in 1 veranschaulicht ist), an einem Träger (wie zum Beispiel dem Träger 101, der in 1 veranschaulicht ist), wie oben unter Bezugnahme auf 1 beschrieben, angebracht wird. Bei Schritt 1203 werden integrierte Schaltungs-Dies (wie zum Beispiel die IC-Dies 201A bis 201G und 301, die in 3 veranschaulicht sind) auf dem Wafer platziert, um einen Die-Stapel (wie zum Beispiel den Die-Stapel 305, der in 3 veranschaulicht ist), wie oben unter Bezugnahme auf die 2 und 3 beschrieben, zu bilden. Bei Schritt 1205 wird ein einziger Bondingprozess auf dem Die-Stapel, die oben unter Bezugnahme auf 4 beschrieben, ausgeführt. Bei Schritt 1207 wird eine Dammstruktur (wie zum Beispiel die Dammstruktur 501, die in 5 veranschaulicht ist, über dem Wafer und um den Die-Stapel, wie oben unter Bezugnahme auf die 5A und 5B beschrieben, gebildet. Bei Schritt 1209 wird ein erstes Kapselungsmaterial (wie zum Beispiel der Underfill 701, der in 7 veranschaulicht ist) innerhalb der Dammstruktur und um den Die-Stapel, wie oben unter Bezugnahme auf 7 beschrieben, gebildet. Bei Schritt 1211 wird ein zweites Kapselungsmaterial (wie zum Beispiel das Kapselungsmaterial 801, das in 8 veranschaulicht ist) über dem Wafer und um die Dammstruktur, den Die-Stapel und das erste Kapselungsmaterial, wie oben unter Bezugnahme auf 8 beschrieben, gebildet. Bei Schritt 1213 wird der Träger von einer resultierenden Struktur (wie zum Beispiel der Wafer-Niveau-Die-Struktur 100, die in 9 veranschaulicht ist), wie oben unter Bezugnahme auf 9 beschrieben, gelöst. Bei Schritt 1215 wird die resultierende Struktur in individuelle integrierte Schaltungs-Packages (wie zum Beispiel die IC-Packages, die in 10 veranschaulicht sind), wie oben unter Bezugnahme auf 10 beschrieben, vereinzelt.
  • In Übereinstimmung mit einer Ausführungsform weist ein Verfahren Folgendes auf: Stapeln einer Mehrzahl integrierter Schaltungs-Dies auf einem Wafer, um einen Die-Stapel zu bilden; Ausführen eines Bondingprozesses auf dem Die-Stapel, wobei der Bondingprozess mechanisch und elektrisch benachbarte integrierte Schaltungs-Dies des Die-Stapels miteinander verbindet; Bilden einer Dammstruktur über dem Wafer, wobei die Dammstruktur den Die-Stapel umgibt; Bilden eines ersten Kapselungsmaterials über dem Wafer und zwischen dem Die-Stapel und der Dammstruktur, wobei das erste Kapselungsmaterial Spalten zwischen den benachbarten integrierten Schaltungs-Dies des Die-Stapels füllt; und Bilden eines zweiten Kapselungsmaterials über dem Wafer, wobei das zweite Kapselungsmaterial den Die-Stapel, das erste Kapselungsmaterial und die Dammstruktur umgibt. Bei einer Ausführungsform weist das Verfahren weiter vor dem Stapeln der Mehrzahl integrierter Schaltungs-Dies auf dem Wafer das Anbringen des Wafers an einem Träger auf. Bei einer Ausführungsform weist das Ausführen des Bondingprozesses das Ausführen eines Lotaufschmelzprozesses auf. Bei einer Ausführungsform weist das Stapeln der Mehrzahl integrierter Schaltungs-Dies auf dem Wafer das Eintauchen jedes der Mehrzahl integrierter Schaltungs-Dies in einen Flussmittel vor dem Platzieren jedes der Mehrzahl integrierter Schaltungs-Dies auf dem Wafer auf. Bei einer Ausführungsform weist das Ausführen des Bondingprozesses auf dem Die-Stapel das Bilden einer Mehrzahl von Verbindungen zwischen den benachbarten integrierten Schaltungs-Dies des Die-Stapels auf. Bei einer Ausführungsform ist die Dammstruktur eine Ringstruktur. Bei einer Ausführungsform werden der Die-Stapel und das erste Kapselungsmaterial in einer Öffnung der Dammstruktur angeordnet.
  • In Übereinstimmung mit einer anderen Ausführungsform weist ein Verfahren Folgendes auf: Platzieren eines ersten integrierten Schaltungs-Die auf einem Wafer, wobei der Wafer erste Verbinder auf einer ersten Seite des Wafers aufweist, wobei das erste integrierte Schaltungs-Die zweite Verbinder auf einer ersten Seite des ersten integrierten Schaltungs-Die und dritte Verbinder auf einer zweiten Seite des ersten integrierten Schaltungs-Die aufweist, wobei die erste Seite des ersten integrierten Schaltungs-Die der zweiten Seite des ersten integrierten Schaltungs-Die entgegengesetzt ist, wobei die ersten Verbinder mit den zweiten Verbindern in Kontakt sind; das Platzieren eines zweiten integrierten Schaltungs-Die auf dem ersten integrierten Schaltungs-Die, wobei das zweite integrierte Schaltungs-Die vierte Verbinder auf einer ersten Seite des zweiten integrierten Schaltungs-Die und fünfte Verbinder auf einer zweiten Seite des zweiten integrierten Schaltungs-Die aufweist, wobei die erste Seite des zweiten integrierten Schaltungs-Die der zweiten Seite des zweiten integrierten Schaltungs-Die entgegengesetzt ist, wobei die dritten Verbinder mit den vierten Verbindern in Kontakt sind; das Ausführen eines Bondingprozesses auf dem ersten integrierten Schaltungs-Die und dem zweiten integrierten Schaltungs-Die, wobei der Bondingprozess die ersten Verbinder und die zweiten Verbinder bondet, um erste Verbindungen zu bilden, der Bondingprozess die dritten Verbinder und die vierten Verbinder bondet, um zweite Verbindungen zu bilden; Bilden einer Dammstruktur über dem Wafer, wobei die Dammstruktur das erste integrierte Schaltungs-Die und das zweite integrierte Schaltungs-Die umgibt; Bilden eines ersten Kapselungsmaterials über dem Wafer und um die ersten Verbindungen und die zweiten Verbindungen; und Bilden eines zweiten Kapselungsmaterials über dem Wafer, wobei das zweite Kapselungsmaterial das erste integrierte Schaltungs-Die, das zweite integrierte Schaltungs-Die, das erste Kapselungsmaterial und die Dammstruktur umgibt. Bei einer Ausführungsform weist das Ausführen des Bondingprozesses das Ausführen eines Lotaufschmelzprozesses auf den ersten Verbindern, den zweiten Verbindern, den dritten Verbindern und den vierten Verbindern auf. Bei einer Ausführungsform vereint der Bondingprozess eine erste Lotschicht jedes der ersten Verbinder mit einer zweiten Lotschicht eines jeweiligen der zweiten Stecker, um eine erste einzelne Lotschicht zu bilden. Bei einer Ausführungsform vereint der Bondingprozess eine dritte Lotschicht jedes der ersten Verbinder mit einer vierten Lotschicht eines jeweiligen der vierten Stecker, um eine zweite einzelne Lotschicht zu bilden. Bei einer Ausführungsform weist das Verfahren weiter vor dem Platzieren des ersten integrierten Schaltungs-Die auf dem Wafer das Eintauchen des ersten integrierten Schaltungs-Die in das Flussmittel auf. Bei einer Ausführungsform weist das Verfahren weiter vor dem Platzieren des zweiten integrierten Schaltungs-Die auf dem Wafer das Eintauchen des zweiten integrierten Schaltungs-Die in ein Flussmittel auf. Bei einer Ausführungsform ist eine erste Seitenwand der Dammstruktur mit dem ersten Kapselungsmaterial in Kontakt, eine zweite Seitenwand der Dammstruktur ist mit dem zweiten Kapselungsmaterial in Kontakt, und die erste Seitenwand der Dammstruktur ist der zweiten Seitenwand der Dammstruktur entgegengesetzt.
  • In Übereinstimmung mit noch einer anderen Ausführungsform weist ein Package Folgendes auf: ein Substrat; eine Dammstruktur über dem Substrat, wobei die Dammstruktur eine Ringstruktur ist; einen Die-Stapel über dem Substrat und innerhalb einer Öffnung der Dammstruktur, wobei der Die-Stapel eine Mehrzahl integrierter Schaltungs-Dies und Verbindungen zwischen benachbarten integrierten Schaltungs-Dies der Mehrzahl integrierter Schaltungs-Dies aufweist; ein erstes Kapselungsmaterial, das sich entlang von Seitenwänden der Mehrzahl integrierter Schaltungs-Dies erstreckt, wobei das erste Kapselungsmaterial die Verbindungen umgibt; und ein zweites Kapselungsmaterial, das den Die-Stapel, das erste Kapselungsmaterial und die Dammstruktur umgibt. Bei einer Ausführungsform füllt das erste Kapselungsmaterial die Öffnung der Dammstruktur. Bei einer Ausführungsform ist eine erste Seitenwand der Dammstruktur mit dem ersten Kapselungsmaterial in Kontakt, eine zweite Seitenwand der Dammstruktur ist mit dem zweiten Kapselungsmaterial in Kontakt, und die erste Seitenwand der Dammstruktur ist der zweiten Seitenwand der Dammstruktur entgegengesetzt. Bei einer Ausführungsform weist das Kapselungsmaterial abgeschrägte Seitenwände auf. Bei einer Ausführungsform ist die oberste Oberfläche des Die-Stapels mit einer obersten Oberfläche des zweiten Kapselungsmaterials niveaugleich. Bei einer Ausführungsform ist eine Seitenwand des zweiten Kapselungsmaterials mit einer Seitenwand des Substrats koplanar.

Claims (20)

  1. Verfahren, das Folgendes umfasst: Stapeln einer Mehrzahl integrierter Schaltungs-Dies (201A-201G, 301) auf einem Wafer (105), um einen Die-Stapel (305, 401) zu bilden; Ausführen eines Bondingprozesses auf dem Die-Stapel (305, 401), wobei der Bondingprozess mechanisch und elektrisch benachbarte integrierte Schaltungs-Dies (201A-201G, 301) des Die-Stapels miteinander verbindet; Aufbringen und Strukturieren eines Materials zur Bildung einer Dammstruktur (501) über dem Wafer (105), wobei die Dammstruktur den Die-Stapel umgibt; nach dem Bilden der Dammstruktur, Bilden eines ersten Kapselungsmaterials (701) über dem Wafer (105) und zwischen dem Die-Stapel (305, 401) und der Dammstruktur (501), wobei das erste Kapselungsmaterial Spalten zwischen benachbarten integrierten Schaltungs-Dies des Die-Stapels füllt; und Bilden eines zweiten Kapselungsmaterials (801) über dem Wafer (105), wobei das zweite Kapselungsmaterial den Die-Stapel, das erste Kapselungsmaterial und die Dammstruktur umgibt.
  2. Verfahren nach Anspruch 1, das weiter vor dem Stapeln der Mehrzahl integrierter Schaltungs-Dies auf dem Wafer das Anbringen des Wafers an einem Träger aufweist.
  3. Verfahren nach einem der vorstehenden Ansprüche, wobei das Ausführen des Bondingprozesses das Ausführen eines Lotaufschmelzprozesses umfasst.
  4. Verfahren nach einem der vorstehenden Ansprüche, wobei das Stapeln der Mehrzahl integrierter Schaltungs-Dies auf dem Wafer das Eintauchen jedes der Mehrzahl integrierter Schaltungs-Dies in ein Flussmittel vor dem Platzieren jedes der Mehrzahl integrierter Schaltungs-Dies auf dem Wafer umfasst.
  5. Verfahren nach einem der vorstehenden Ansprüche, wobei das Ausführen des Bondingprozesses auf dem Die-Stapel das Bilden einer Mehrzahl von Verbindungen zwischen den benachbarten integrierten Schaltungs-Dies des Die-Stapels umfasst.
  6. Verfahren nach einem der vorstehenden Ansprüche, wobei die Dammstruktur eine Ringstruktur ist.
  7. Verfahren nach einem der vorstehenden Ansprüche, wobei der Die-Stapel und das erste Kapselungsmaterial in einer Öffnung der Dammstruktur angeordnet werden.
  8. Verfahren, das Folgendes umfasst: Platzieren eines ersten integrierten Schaltungs-Die (201A) auf einem Wafer (105), wobei der Wafer erste Verbinder (109) auf einer ersten Seite des Wafers umfasst, wobei das erste integrierte Schaltungs-Die zweite Verbinder (205A) auf einer ersten Seite des ersten integrierten Schaltungs-Die und dritte Verbinder (207A) auf einer zweiten Seite des ersten integrierten Schaltungs-Die umfasst, wobei die erste Seite des ersten integrierten Schaltungs-Die der zweiten Seite des ersten integrierten Schaltungs-Die entgegengesetzt ist, wobei die ersten Verbinder (109) mit den zweiten Verbindern (205A) in Kontakt sind; Platzieren eines zweiten integrierten Schaltungs-Die (201B) auf dem ersten integrierten Schaltungs-Die (201A) , wobei das zweite integrierte Schaltungs-Die vierte Verbinder (205B) auf einer ersten Seite des zweiten integrierten Schaltungs-Die und fünfte Verbinder (207B) auf einer zweiten Seite des zweiten integrierten Schaltungs-Die umfasst, wobei die erste Seite des zweiten integrierten Schaltungs-Die der zweiten Seite des zweiten integrierten Schaltungs-Die entgegengesetzt ist, wobei die dritten Verbinder (207A) mit den vierten Verbindern (205B) in Kontakt sind; Ausführen eines Bondingprozesses auf dem ersten integrierten Schaltungs-Die (201A) und dem zweiten integrierten Schaltungs-Die (201B), wobei der Bondingprozess die ersten Verbinder (109) an die zweiten Verbinder (205A) bondet, um erste Verbindungen (403A) zu bilden, wobei der Bondingprozess die dritten Verbinder (207A) und die vierten Verbinder (205B) bondet, um zweite Verbindungen (403B) zu bilden; Aufbringen und Strukturieren eines Materials zur Bildung einer Dammstruktur (501) über dem Wafer, wobei die Dammstruktur das erste integrierte Schaltungs-Die (201A) und das zweite integrierte Schaltungs-Die (201B) umgibt; und danach Bilden eines ersten Kapselungsmaterials (701) über dem Wafer und um die ersten Verbindungen und die zweiten Verbindungen; und Bilden eines zweiten Kapselungsmaterials (801) über dem Wafer, wobei das zweite Kapselungsmaterial das erste integrierte Schaltungs-Die, das zweite integrierte Schaltungs-Die, das erste Kapselungsmaterial und die Dammstruktur umgibt.
  9. Verfahren nach Anspruch 8, wobei das Ausführen des Bondingprozesses das Ausführen eines Lotaufschmelzprozesses auf den ersten Verbindern, den zweiten Verbindern, den dritten Verbindern und den vierten Verbindern umfasst.
  10. Verfahren nach Anspruch 8 oder 9, wobei der Bondingprozess eine erste Lotschicht jedes der ersten Verbinder mit einer zweiten Lotschicht eines jeweiligen der zweiten Verbinder vereint, um eine erste einzelne Lotschicht zu bilden.
  11. Verfahren nach Anspruch 10, wobei der Bondingprozess eine dritte Lotschicht jedes der dritten Verbinder mit einer vierten Lotschicht eines jeweiligen der vierten Verbinder vereint, um eine zweite einzelne Lotschicht zu bilden.
  12. Verfahren nach einem der Ansprüche 8 bis 11, das weiter vor dem Platzieren des ersten integrierten Schaltungs-Die auf dem Wafer das Eintauchen des ersten integrierten Schaltungs-Die in ein Flussmittel aufweist.
  13. Verfahren nach Anspruch 12 das weiter vor dem Platzieren des zweiten integrierten Schaltungs-Die auf dem Wafer das Eintauchen des zweiten integrierten Schaltungs-Die in ein Flussmittel umfasst.
  14. Verfahren nach einem der Ansprüche 8 bis 13, wobei eine erste Seitenwand der Dammstruktur mit dem ersten Kapselungsmaterial in Kontakt ist, eine zweite Seitenwand der Dammstruktur mit dem zweiten Kapselungsmaterial in Kontakt ist, und wobei die erste Seitenwand der Dammstruktur der zweiten Seitenwand der Dammstruktur entgegengesetzt ist.
  15. Package, das Folgendes umfasst: ein Substrat (105); eine Dammstruktur (501) über dem Substrat, wobei die Dammstruktur eine auf das Substrat aufgebrachte Ringstruktur ist; einen Die-Stapel (401) über dem Substrat, der innerhalb einer Öffnung der Dammstruktur mit Abstand zu der Dammstruktur angeordnet ist, wobei der Die-Stapel eine Mehrzahl integrierter Schaltungs-Dies (201A-201G, 301) und Verbindungen (403A-403H) zwischen benachbarten integrierten Schaltungs-Dies der Mehrzahl integrierter Schaltungs-Dies umfasst und wobei die Höhe der Dammstruktur mindestens das 0,1-fache der Höhe des Die-Stapels ist; ein erstes Kapselungsmaterial (701), das sich entlang von Seitenwänden der Mehrzahl integrierter Schaltungs-Dies erstreckt, wobei das erste Kapselungsmaterial die Verbindungen umgibt; und ein zweites Kapselungsmaterial (801), das den Die-Stapel, das erste Kapselungsmaterial und die Dammstruktur umgibt.
  16. Package nach Anspruch 15, wobei das erste Kapselungsmaterial die Öffnung der Dammstruktur füllt.
  17. Package nach Anspruch 15 oder 16, wobei eine erste Seitenwand der Dammstruktur mit dem ersten Kapselungsmaterial in Kontakt ist, eine zweite Seitenwand der Dammstruktur mit dem zweiten Kapselungsmaterial in Kontakt ist, und wobei die erste Seitenwand der Dammstruktur der zweiten Seitenwand der Dammstruktur entgegengesetzt ist.
  18. Package nach einem der Ansprüche 15 bis 17, wobei das erste Kapselungsmaterial abgeschrägte Seitenwände aufweist.
  19. Package nach einem der Ansprüche 15 bis 18, wobei eine oberste Oberfläche des Die-Stapels mit einer obersten Oberfläche des zweiten Kapselungsmaterials niveaugleich ist.
  20. Package nach einem der Ansprüche 15 bis 19, wobei eine Seitenwand des zweiten Kapselungsmaterials mit einer Seitenwand des Substrats koplanar ist.
DE102018128200.1A 2018-10-31 2018-11-12 Integriertes schaltungs-package und verfahren zu dessen bilden Active DE102018128200B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/176,008 2018-10-31
US16/176,008 US10529637B1 (en) 2018-10-31 2018-10-31 Integrated circuit package and method of forming same

Publications (2)

Publication Number Publication Date
DE102018128200A1 DE102018128200A1 (de) 2020-04-30
DE102018128200B4 true DE102018128200B4 (de) 2022-10-13

Family

ID=69058679

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018128200.1A Active DE102018128200B4 (de) 2018-10-31 2018-11-12 Integriertes schaltungs-package und verfahren zu dessen bilden

Country Status (5)

Country Link
US (4) US10529637B1 (de)
KR (3) KR20200050319A (de)
CN (2) CN111128975A (de)
DE (1) DE102018128200B4 (de)
TW (1) TWI697090B (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102583127B1 (ko) * 2018-10-30 2023-09-26 삼성전자주식회사 다이스택 구조물과 이를 구비하는 반도체 패키지
US11328936B2 (en) * 2018-12-21 2022-05-10 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of package structure with underfill
US11101240B2 (en) 2019-06-28 2021-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Isolation bonding film for semiconductor packages and methods of forming the same
KR102715474B1 (ko) * 2019-11-15 2024-10-11 삼성전자주식회사 언더 필 물질 층을 포함하는 반도체 패키지 및 그 형성방법
TWI759698B (zh) * 2020-03-04 2022-04-01 矽品精密工業股份有限公司 電子封裝件及其承載結構
KR20210148743A (ko) 2020-06-01 2021-12-08 삼성전자주식회사 반도체 패키지
US12021060B2 (en) * 2020-09-22 2024-06-25 Western Digital Technologies, Inc. Reducing keep-out-zone area for a semiconductor device
US11742302B2 (en) * 2020-10-23 2023-08-29 Wolfspeed, Inc. Electronic device packages with internal moisture barriers
CN112420615B (zh) * 2020-12-04 2022-02-08 南京大学 一种半导体结构制备方法及半导体器件
TWI803242B (zh) * 2021-07-09 2023-05-21 群創光電股份有限公司 電子裝置及其製作方法
US12040285B2 (en) 2021-08-30 2024-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and formation method of chip package with reinforcing structures

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100258933A1 (en) 2009-04-13 2010-10-14 Elpida Memory, Inc. Semiconductor device, method of forming the same, and electronic device
US20110147945A1 (en) 2009-12-17 2011-06-23 Elpida Memory, Inc. Semiconductor device capable of suppressing generation of cracks in semiconductor chip during manufacturing process
WO2011144226A1 (de) 2010-05-20 2011-11-24 Ev Group E. Thallner Gmbh Verfahren zur herstellung von chipstapeln sowie einen träger für die durchführung des verfahrens

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3706840A (en) * 1971-05-10 1972-12-19 Intersil Inc Semiconductor device packaging
JP2007194436A (ja) * 2006-01-19 2007-08-02 Elpida Memory Inc 半導体パッケージ、導電性ポスト付き基板、積層型半導体装置、半導体パッケージの製造方法及び積層型半導体装置の製造方法
US7495321B2 (en) * 2006-07-24 2009-02-24 Stats Chippac, Ltd. Leaded stacked packages having elevated die paddle
US7683468B2 (en) 2006-12-21 2010-03-23 Tessera, Inc. Enabling uniformity of stacking process through bumpers
JP4438006B2 (ja) * 2007-03-30 2010-03-24 Ｏｋｉセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法
US8828806B2 (en) * 2009-06-01 2014-09-09 Shin-Etsu Chemical Co., Ltd. Dam composition for use with multilayer semiconductor package underfill material, and fabrication of multilayer semiconductor package using the same
KR20110000138A (ko) * 2009-06-26 2011-01-03 주식회사 하이닉스반도체 반도체 패키지 및 그 제조방법
JP2011071381A (ja) * 2009-09-28 2011-04-07 Toshiba Corp 積層型半導体装置およびその製造方法
KR101089956B1 (ko) 2009-10-28 2011-12-05 삼성전기주식회사 플립칩 패키지 및 그의 제조방법
US8169065B2 (en) 2009-12-22 2012-05-01 Epic Technologies, Inc. Stackable circuit structures and methods of fabrication thereof
US8399300B2 (en) * 2010-04-27 2013-03-19 Stats Chippac, Ltd. Semiconductor device and method of forming adjacent channel and DAM material around die attach area of substrate to control outward flow of underfill material
DE112011103926B4 (de) * 2010-11-25 2018-03-08 Mitsubishi Electric Corporation Halbleitervorrichtung
KR101719636B1 (ko) * 2011-01-28 2017-04-05 삼성전자 주식회사 반도체 장치 및 그 제조 방법
JP2012191062A (ja) 2011-03-11 2012-10-04 Toshiba Corp 半導体装置
JP2013016629A (ja) * 2011-07-04 2013-01-24 Mitsubishi Electric Corp 半導体モジュール
WO2013136382A1 (ja) * 2012-03-14 2013-09-19 パナソニック株式会社 半導体装置
US8803333B2 (en) * 2012-05-18 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimensional chip stack and method of forming the same
US8994155B2 (en) * 2012-07-26 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging devices, methods of manufacture thereof, and packaging methods
KR101970667B1 (ko) * 2012-07-31 2019-04-19 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
US9570421B2 (en) 2013-11-14 2017-02-14 Taiwan Semiconductor Manufacturing Co., Ltd. Stacking of multiple dies for forming three dimensional integrated circuit (3DIC) structure
US9691746B2 (en) * 2014-07-14 2017-06-27 Micron Technology, Inc. Methods of manufacturing stacked semiconductor die assemblies with high efficiency thermal paths
US9443744B2 (en) * 2014-07-14 2016-09-13 Micron Technology, Inc. Stacked semiconductor die assemblies with high efficiency thermal paths and associated methods
CN106688115B (zh) * 2014-09-12 2019-06-14 世迈克琉明有限公司 半导体发光元件的制造方法
US9397078B1 (en) * 2015-03-02 2016-07-19 Micron Technology, Inc. Semiconductor device assembly with underfill containment cavity
US11222868B2 (en) * 2016-07-06 2022-01-11 Micron Technology, Inc. Thermal transfer structures for semiconductor die assemblies
US10529690B2 (en) * 2016-11-14 2020-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and methods of forming the same
US10373888B2 (en) * 2016-12-30 2019-08-06 Intel Corporation Electronic package assembly with compact die placement
KR20180094667A (ko) 2017-02-16 2018-08-24 에스케이하이닉스 주식회사 제한된 언더필 필릿을 가지는 적층 패키지 및 제조 방법
US10784220B2 (en) 2017-03-30 2020-09-22 Taiwan Semiconductor Manufacturing Co., Ltd. Plurality of semiconductor devices encapsulated by a molding material attached to a redistribution layer
KR20180112394A (ko) * 2017-04-03 2018-10-12 에스케이하이닉스 주식회사 반도체 패키지 제조 방법 및 반도체 패키지
US10879194B2 (en) * 2017-05-25 2020-12-29 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device package and method of manufacturing the same
US10157888B1 (en) * 2017-06-20 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out packages and methods of forming the same
US10170341B1 (en) * 2017-06-30 2019-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. Release film as isolation film in package
US10504824B1 (en) * 2018-09-21 2019-12-10 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method
US20200118991A1 (en) * 2018-10-15 2020-04-16 Intel Corporation Pre-patterned fine-pitch bond pad interposer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100258933A1 (en) 2009-04-13 2010-10-14 Elpida Memory, Inc. Semiconductor device, method of forming the same, and electronic device
US20110147945A1 (en) 2009-12-17 2011-06-23 Elpida Memory, Inc. Semiconductor device capable of suppressing generation of cracks in semiconductor chip during manufacturing process
WO2011144226A1 (de) 2010-05-20 2011-11-24 Ev Group E. Thallner Gmbh Verfahren zur herstellung von chipstapeln sowie einen träger für die durchführung des verfahrens

Also Published As

Publication number Publication date
KR102582862B1 (ko) 2023-09-25
US10804178B2 (en) 2020-10-13
US20200135605A1 (en) 2020-04-30
TWI697090B (zh) 2020-06-21
TW202018899A (zh) 2020-05-16
KR20220151131A (ko) 2022-11-14
KR20210086590A (ko) 2021-07-08
US11810831B2 (en) 2023-11-07
DE102018128200A1 (de) 2020-04-30
US20210028081A1 (en) 2021-01-28
US20220359329A1 (en) 2022-11-10
CN111128975A (zh) 2020-05-08
US11424173B2 (en) 2022-08-23
KR20200050319A (ko) 2020-05-11
US10529637B1 (en) 2020-01-07
CN116344521A (zh) 2023-06-27

Similar Documents

Publication Publication Date Title
DE102018128200B4 (de) Integriertes schaltungs-package und verfahren zu dessen bilden
DE102015105855B4 (de) Halbleitergehäuse und Verfahren zu ihrer Ausbildung
DE102019116376B4 (de) Package mit integrierter Schaltung und Verfahren zu seinem Bilden
DE102021111153A1 (de) Gehäustes halbleiterbauelement und verfahren zum bilden dieses bauelements
DE102018130035B4 (de) Package und verfahren
DE102018112657A1 (de) Halbleitergehäuse und verfahren zu seinem herstellen
DE102020114141B4 (de) Integriertes schaltungspackage und verfahren
DE102021102227B4 (de) Wärmeableitung bei Halbleiter-Packages und Verfahren zum Ausbilden derselben
DE102020133291A1 (de) Packaged-halbleitervorrichtung mit flüssigkeitsgekühlter kappe und verfahren zu deren herstellung
DE102021114921A1 (de) Package und Verfahren zum Fertigen desselben
DE102018122228A1 (de) Integriertes Multichip-Fan-Out-Package
DE102018102086A1 (de) Halbleiter-packages und verfahren zu deren herstellung
DE102017123326B4 (de) Halbleiter-Packages und Verfahren zu deren Herstellung
DE102021120241A1 (de) Packagestruktur, halbleitervorrichtung und verfahren zu deren herstellung
DE102020108481B4 (de) Halbleiter-Die-Package und Herstellungsverfahren
DE102018123492A1 (de) Halbleiterbauelement und herstellungsverfahren
DE102021105570A1 (de) Wafer-zu-wafer-bondstruktur
DE102020119971A1 (de) Chip-on-wafer-struktur mit chiplet-interposer
DE102018108409B4 (de) Integrierte schaltkreis-packages und verfahren zu deren herstellung
DE102018105052B4 (de) Halbleiter-Package und Verfahren
DE102023100773A1 (de) Integriertes schaltungs-package und verfahren
DE102017102534A1 (de) Umverteilungsschichten in Halbleiter-Packages und Verfahren zu deren Herstellung
DE102021108156A1 (de) Halbleiter-package und verfahren zur bildung derselben
DE102018119298B4 (de) Halbleiter-Packages
DE102023107652A1 (de) Integrierter-schaltkreis-packages und verfahren zu deren herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final