KR20150132589A - 반도체 장치에서 유도 열 기울기를 허용하기 위한 장치, 시스템 및 방법 - Google Patents

반도체 장치에서 유도 열 기울기를 허용하기 위한 장치, 시스템 및 방법 Download PDF

Info

Publication number
KR20150132589A
KR20150132589A KR1020157031435A KR20157031435A KR20150132589A KR 20150132589 A KR20150132589 A KR 20150132589A KR 1020157031435 A KR1020157031435 A KR 1020157031435A KR 20157031435 A KR20157031435 A KR 20157031435A KR 20150132589 A KR20150132589 A KR 20150132589A
Authority
KR
South Korea
Prior art keywords
die
thermal sensor
memory
thermal
column offset
Prior art date
Application number
KR1020157031435A
Other languages
English (en)
Other versions
KR101732840B1 (ko
Inventor
케네스 디. 슈메이커
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20150132589A publication Critical patent/KR20150132589A/ko
Application granted granted Critical
Publication of KR101732840B1 publication Critical patent/KR101732840B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K3/00—Thermometers giving results other than momentary value of temperature
    • G01K3/08—Thermometers giving results other than momentary value of temperature giving differences of values; giving differentiated values
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/20—Cooling means
    • G06F1/206—Cooling means comprising thermal management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L27/108—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4067—Refresh in standby or low power modes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • Y02B60/1228—
    • Y02B60/1275—
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Human Computer Interaction (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Dram (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

제1 다이 상의 제1 열 센서와 제2 열 센서 간의 온도차를 결정한다. 제1 다이로부터 제2 다이 상의 회로로 온도차를 전송한다. 제2 다이 상의 열 센서로부터의 온도를 결정한다. 제2 다이 상에서 온도차 및 열 센서로부터의 온도를 이용하여, 제2 다이 상의 하나 이상의 회로의 동작 특성들을 수정한다.

Description

반도체 장치에서 유도 열 기울기를 허용하기 위한 장치, 시스템 및 방법{APPARATUS, SYSTEM AND METHOD FOR TOLERATING INDUCED THERMAL GRADIENTS IN SEMICONDUCTOR DEVICES}
본 발명의 실시예들은 반도체 장치에 관한 것이다. 구체적으로, 본 발명의 실시예들은 반도체 장치에서 유도 열 기울기를 허용하기 위한 기술에 관한 것이다.
반도체 장치들은 동작시에 열 에너지를 발생시킨다. 열 에너지는 균일하지 않을 수 있으므로, 열 기울기가 나타날 수 있다. 시스템들이 더 작아짐에 따라 반도체 장치들이 더 치밀하게 팩킹되고, 이는 장치들 간의 기계적 결합을 유발할 수 있다. 이러한 단단한 기계적 결합은 반도체 장치들 서로 간에 예상치 못한 유도 열 기울기를 유발할 수 있다.
이러한 예상치 못한 열 기울기는 동작 에러를 유발할 수 있다. 예를 들어, 동적 랜덤 액세스 메모리(DRAM)에서, 예상치 못한 열 기울기는 부적절한 리프레시 주파수 및 심지어 데이터 손실을 유발할 수 있다.
본 발명의 실시예들은 첨부 도면들에 한정이 아니라 예로서 도시되며, 도면들에서 동일한 참조 번호들은 유사한 요소들을 지시한다.
도 1은 프로세서/로직 다이와 함께 적층된 하나 이상의 메모리 다이를 갖는 패키지의 일 실시예의 블록도이다.
도 2는 단일 센서를 갖는 제1 다이 및 다수의 센서를 갖는 제2 다이의 일 실시예의 블록도이다.
도 3은 온도차 정보를 이용하여 메모리 어레이를 동작시키기 위한 기술의 일 실시예의 흐름도이다.
도 4는 전자 시스템의 일 실시예의 블록도이다.
아래의 설명에서는 다수의 특정 상세가 설명된다. 그러나, 본 발명의 실시예들은 이러한 특정 상세 없이도 실시될 수 있다. 다른 사례들에서, 본 설명의 이해를 어렵게 하지 않기 위해 공지 회로들, 구조들 및 기술들은 상세히 설명되지 않았다.
프로세서(또는 SoC(System on a Chip))와 DRAM 다이들이 적층될 때, DRAM과 로직 칩 사이에는 열 기울기가 거의 존재하지 않을 수 있다. 통상적으로 로직 칩들은, 로직 칩의 다양한 요소들의 온도를 모니터링하는 데 사용되고, 국지화된 핫스팟들이 예상되는 곳에 통상적으로 배치되는 여러 개의 열 센서를 포함한다. 로직 칩들은 로직 칩 내의 더 활성적인 영역 및 덜 활성적인 영역에 대응하는 다이를 가로지르는 높은 열 기울기들을 나타낼 수 있다.
DRAM 칩들은 온도에 기초하는 가변 유지 시간을 가질 수 있다. 저전력 DRAM 칩들은 "온도 보상 자기 리프레시"라고 하는 특징에서 이러한 특성을 이용할 수 있다. 이것은 자기 리프레시 동안 리프레시 주파수를 줄일 수 있으며, 따라서 더 낮은 온도에서 대기 전력 소비를 줄일 수 있다. 통상적으로 DRAM 칩은 단일 열 센서를 갖는데, 이는 DRAM 칩들이 통상적으로 비교적 균일한 전력 분포를 갖기 때문이다. 그러나, 불균일한 전력 분포를 갖는 로직 칩과 치밀하게 결합될 때, DRAM 열 센서는 DRAM 칩의 최고 핫스팟 근처에 배치되지 못할 수 있다. 이것은 DRAM이 부적절하게 낮은 레이트로 리프레시되게 할 수 있으며, 이것은 데이터 손실을 유발할 수 있다.
본 명세서에서 설명되는 기술들은 하나 이상의 전략에 의해 이러한 문제를 해결한다. 일 실시예에서, 스택 상의 모든 장치들에 대해 열 센서의 위치가 표준화될 수 있다. 위치는 예를 들어 DRAM에서 메모리 어레이에 대해 사용될 수 없는 영역 내의 표준화된 수직 상호접속 어레이로부터의 소정의 오프셋으로서 지정될 수 있다. 일 실시예에서는, SoC(또는 다른 계산 요소)가 최고 핫스팟과 표준 위치 사이의 온도차를 계산할 수 있다. 일 실시예에서, SoC(또는 다른 계산 요소)는 모드 레지스터를 이용하여, 표준 위치와 핫스팟 간의 온도차에 관하여 DRAM과 통신할 수 있다. 이어서, DRAM은 이 차이를 이용하여 리프레시 레이트들을 적절히 설정할 수 있다.
대안 실시예들에서, 기술들은 표준 열 센서 위치 없이 기능하도록 적응될 수 있다. 이러한 실시예들에서, SoC(또는 다른 계산 요소)는 그의 다이를 가로지르는 최대 온도 기울기를 계산하고, 그 정보를 이용하여 DRAM 오프셋 온도를 프로그래밍할 수 있다. 이것은 DRAM으로 하여금 그의 내용을 절대적으로 필요한 것보다 더 자주 리프레시하게 할 수 있으며, 이는 전력 소비를 증가시킬 수 있지만, 데이터 손실을 방지할 것이다.
도 1은 프로세서/로직 다이와 함께 적층된 하나 이상의 메모리 다이를 갖는 패키지의 일 실시예의 블록도이다. 도 1의 예에는 메모리 어레이들(예로서, DRAM)을 포함하는 여러 개의 다이가 도시되지만, 임의의 수의 메모리 다이가 지원될 수 있다.
집적 회로 패키지(120)는 이 분야에 공지된 임의의 타입의 인터페이스를 갖는 이 분야에 공지된 임의 타입의 패키지(예로서, 볼 그리드 어레이 등)일 수 있다. 패키지(120) 내에서, 로직 다이(140)가 인터페이스에 전기적으로 결합될 수 있다. 하나 이상의 메모리 모듈(150)이 로직 다이(140)와 전기적으로 결합될 수 있다. 로직 다이(140)는 예를 들어 프로세서 다이, SoC 다이, 또는 불균일한 열 패턴들을 가질 수 있는 임의의 다른 다이일 수 있다.
하나 이상의 메모리 모듈(150)은 또한 로직 다이(140)에 물리적으로 접속될 수 있으며, 이는 다이들 중 하나 이상에 대한 열적 영향력을 가질 수 있다. 로직 다이(140)는 불균일한 열 기울기를 가질 수 있으므로, 로직 다이(140)와 메모리 모듈들(150) 중 하나 이상의 메모리 모듈 간의 물리적 접속, 메모리 모듈들(150) 중 하나 이상의 메모리 모듈의 열 기울기는 예상된 바와 같지 않을 수 있다. 통상적으로, 메모리 모듈들, 예를 들어 DRAM들은 다이 전반에서 비교적 일정한 온도를 갖는데, 이는 메모리 모듈 상의 회로 이용이 비교적 분산되기 때문이다.
이 때문에, 메모리 모듈 다이 상의 열 센서의 배치는 비교적 중요하지 않을 수 있다. 즉, 메모리 모듈이 어떠한 외부 열 영향도 없이 동작하고 있을 때, 단일 열 센서로 충분할 수 있으며, 열 센서의 위치는 비교적 유연할 수 있다.
메모리 모듈들과 달리, 로직 다이들은 꾸준하게 그리고 자주 사용되는 회로들을 가지며, 이는 그러한 영역들에서 더 높은 동작 온도를 유발한다. 따라서, 로직 다이들은 통상적으로 더 높은 예상 온도의 장소들에 배치된 열 센서들을 가지며, 따라서 이러한 핫스팟들이 모니터링될 수 있다. 로직 다이가 다른 다이, 예를 들어 메모리 다이(150)와 물리적으로 접촉할 때, 로직 다이 상의 핫스팟들은 메모리 다이 상에 대응하는 핫스팟들을 생성할 수 있다. 따라서, 메모리 다이 열 센서로부터의 열 정보는 부정확할 수 있다.
일 실시예에서, 메모리 다이(150)는 공지 위치에 열 센서를 갖는다. 즉, 각각의 메모리 다이는 동일한 열 센서 위치를 가질 수 있다. 로직 다이(140)는 메모리 다이(150)의 열 센서에 바로 인접하거나 실질적으로 인접하는 위치에 대응하는 열 센서를 가질 수 있다. 로직 다이(140)는 또한 예를 들어 하나 이상의 핫스팟에 대응하는 다른 위치들에 열 센서들을 가질 수 있다.
일 실시예에서, 로직 다이는 핫스팟에 있는 열 센서와 메모리 모듈 내의 열 센서에 대응하는 열 센서 간의 온도차를 결정할 수 있다. 메모리 모듈은 로직 다이 상의 열 센서들 간의 온도차를 이용하여, 메모리 모듈 상의 열 센서에 의해 지시되는 온도에 대한 조정을 결정할 수 있다. 메모리 모듈의 거동은 측정된 온도가 아니라 조정된 온도에 기초하여 수정될 수 있다.
도 2는 단일 센서를 갖는 제1 다이 및 다수의 센서를 갖는 제2 다이의 일 실시예의 블록도이다. 도 2의 예는 하나의 다이로부터의 열이 다른 다이로 전달될 수 있도록 적층될 수 있는 2개의 다이를 도시한다. 도 2의 예는 2개의 다이만을 도시하지만, 도시된 개념들은 임의의 수의 적층된 다이에 적용될 수 있다.
다이(220)는 임의 타입의 회로, 예를 들어 DRAM 어레이들, 또는 다른 메모리 구조들(235)을 포함할 수 있다. 다이(220)는 관리 로직(230)와 결합된 열 센서(240)를 포함한다. 일 실시예에서, 다이(220)가 DRAM을 포함할 때, 관리 로직(230)은 열 센서(240)로부터 온도 정보를 판독하도록 동작할 수 있으며, 그 온도 정보를 이용하여 메모리 어레이(235)의 거동 또는 동작을 수정할 수 있다. 일 실시예에서, 관리 로직(230)은 열 센서(240)로부터의 정보에 기초하여 메모리 어레이(235)의 리프레시 레이트를 조정할 수 있다.
다이(250)는 로직 회로, 예를 들어 프로세서 코어, 그래픽 프로세서, SoC, 또는 다른 로직(275)을 포함할 수 있다. 다이(250)는 다양한 타입의 회로들, 예를 들어 프로세서 코어, 캐시 메모리, 송수신기 등을 가질 수 있다. 다이(250)는 불규칙한 열 기울기들을 갖는 회로들을 가질 수 있으므로, 다이(250)는 다수의 열 센서(예로서, 260, 265)를 가질 수 있으며, 이들 중 하나는 열 센서(240)와 정렬된다.
일 실시예에서, 열 센서(240)는 다이(250)의 설계자들 및/또는 제조자들에게 공지된 다이(220) 상의 사전 결정된 위치에 배치될 수 있다. 열 센서(260)는 다이(220)가 다이(250) 상에 적층될 때 열 센서들(240, 260)이 열 센서(260)로부터의 온도 정보가 열 센서(240)로부터의 온도 정보와 함께 이용될 수 있을 만큼 충분히 공간적으로 정렬되거나 가깝도록 배치된다.
제어 회로(270)가 열 센서들(260, 265)과 결합되어, 온도 정보를 수집한다. 일 실시예에서, 제어 회로(270)는 열 센서(265)와 열 센서(260) 간의 온도차를 결정한다. 제어 회로(270)는 이 차이(또는 차이 범위를 지시하는 정보)를 관리 로직(230)으로 전송할 수 있다. 일 실시예에서는, 관리 로직(230) 내의 레지스터 내의 비트가 온도차를 지시하도록 설정된다(예를 들어, 0은 0-10도 차이를 지시하고, 1은 10도 이상의 차이를 지시한다. 다른 실시예에서는 더 많은 비트를 사용하여 더 정밀한 범위를 제공할 수 있거나, 실제 온도차가 전송될 수 있다.
관리 로직(230)은 제어 회로(270)로부터의 온도차 정보와 열 센서(240)로부터의 온도 정보를 함께 이용하여, 메모리 어레이(235)의 동작을 관리한다. 일 실시예에서, 관리 로직(230)은 메모리 어레이(235)에 대한 리프레시 레이트를 제어한다. 관리 로직(230)은 온도차 정보와 열 센서(240)로부터의 온도 정보를 결합하여, 메모리 어레이(235)의 관리에 사용되는 동작 온도 값을 결정할 수 있다. 예를 들어, 온도차가 더 높은 온도를 지시하는 경우, 관리 로직(230)은 메모리 어레이(235)에 대한 리프레시 레이트를 증가시킬 수 있다.
도 3은 온도차 정보를 이용하여 메모리 어레이를 동작시키기 위한 기술의 일 실시예의 흐름도이다. 도 3과 관련하여 설명되는 동작들은 하나 이상의 다이에 걸쳐 분산된 제어 및/또는 관리 회로에 의해 수행될 수 있다.
도 3의 동작은 열 전달이 발생할 수 있도록 서로 물리적으로 접촉하는 다수의 다이의 구성에 적용될 수 있다. 일 실시예에서, 하부 다이 상의 적어도 하나의 열 센서가 상부 다이 상의 적어도 하나의 센서와 정렬된다. 일 실시예에서, 하부 다이는 로직 회로, 예를 들어 프로세서 코어 또는 SoC를 포함한다. 상부 다이는 메모리 구조, 예컨대 DRAM을 포함할 수 있다. 대안 실시예에서, 로직 회로는 상부 다이 상에 위치하고, 메모리 모듈은 하부 다이 상에 위치한다.
2개 이상의 열 센서로부터의 온도 정보가 로직 다이 상에서 수집된다(310). 로직 다이는 임의 수의 열 센서를 가질 수 있으며, 로직 다이 상의 하나 이상의 회로가 다수의 열 센서로부터 수집된 온도 정보를 이용하여 로직 다이의 동작을 관리할 수 있다.
로직 다이 상의 적어도 한 쌍의 열 센서에 대해 온도차 정보가 결정된다(320). 일 실시예에서, 온도차가 결정된 열 센서들 중 적어도 하나가 메모리 모듈 다이 상의 대응하는 열 센서와 정렬된다.
로직 다이와 메모리 다이 사이에서 온도차 정보가 전송된다(330). 일 실시예에서, 온도차는 온도차 범위들을 지시하는 하나 이상의 비트에 의해 통신될 수 있거나, 실제 온도차를 지시하는 숫자가 전송될 수 있다. 예를 들어, 단일 비트 실시예에서, 0은 제1 범위의 온도차(예로서, 0-5도, 0-10도, 0-12도)를 지시하고, 1은 제2 범위의 온도차(예로서, >5도, >10도, >12도)를 지시할 수 있다.
2비트 실시예에서는 4개의 범위가 지원될 수 있다. 예를 들어, 00은 제1 범위(예로서, 0-5도, 0-7도, 0-10도)를 지시할 수 있고, 01은 제2 범위(예로서, 6-10도, 8-15도, 11-20도)를 지시할 수 있고, 10은 제3 범위(예로서, 11-15도, 16-20도, 21-25도)를 지시할 수 있으며, 11은 제4 범위(예로서, >15도, >20도, >25도)를 지시할 수 있다. 다수의 수의 비트를 이용하는 다른 실시예들이 유사하게 지원될 수 있다.
메모리 모듈에 대해 온도 정보가 수집된다(340). 일 실시예에서, 메모리 모듈은 로직 다이의 열 센서들 중 하나와 정렬되는 하나의 열 센서만을 갖는다. 대안 실시예들에서, 메모리 모듈은 다수의 열 센서를 가질 수 있다. 메모리 모듈은 온도 정보를 이용하여 메모리 모듈의 동작을 관리하는 관리(또는 다른 제어) 회로를 가질 수 있다. 일 실시예에서, 메모리 어레이에 대한 리프레시 레이트는 메모리 모듈의 동작 온도에 적어도 부분적으로 기초하여 결정된다.
관리 회로는 메모리 모듈 열 센서로부터의 온도 정보 및 온도차 정보를 이용하여, 필요한 경우에 메모리 모듈의 동작 파라미터들을 조정한다(350). 일 실시예에서, 메모리 모듈의 리프레시 레이트는 온도차 정보에 의해 조정된 바와 같은 측정 온도에 기초하여 결정될 수 있다. 다른 동작 파라미터들도 조정될 수 있다.
대안 실시예들에서, 온도차 정보를 이용하여 다른 조정들이 행해질 수 있다. 예를 들어, 2개의 로직 다이가 적층되고, 각각의 열 센서가 정렬되지 않은 경우에는 온도차 정보가 다이들 사이에 공유될 수 있으며, 이는 각각의 제어 회로들로 하여금 동작 파라미터들의 기초가 되는 더 정확한 정보를 갖게 할 것이다.
도 4는 전자 시스템의 일 실시예의 블록도이다. 도 4에 도시된 전자 시스템은 예를 들어 데스크탑 컴퓨터 시스템들, 랩탑 컴퓨터 시스템들, 셀룰러 전화들, 셀룰러-인에이블드 개인 휴대 단말기(PDA)를 포함하는 PDA들, 셋톱 박스들을 포함하는 (유선 또는 무선) 전자 시스템들의 범위를 나타내는 것을 의도한다. 대안적인 전자 시스템들은 더 많고, 더 적고 그리고/또는 상이한 컴포넌트들을 포함할 수 있다.
도 4에 도시된 컴포넌트들 중 하나 이상은 전술한 바와 같이 물리적으로 접촉하는 다이들 상에 위치할 수 있다. 예를 들어, 프로세서들(410) 및 메모리(420)의 일부인 하나 이상의 DRAM 모듈 중 하나 이상이 전술한 바와 같이 배열될 수 있다. 다른 컴포넌트들이 유사하게 배열될 수 있다.
전자 시스템(400)은 정보를 통신하기 위한 버스(405) 또는 다른 통신 장치, 및 버스(405)에 결합되어 정보를 처리할 수 있는 프로세서(410)를 포함한다. 전자 시스템(400)이 단일 프로세서를 갖는 것으로 도시되지만, 전자 시스템(400)은 다수의 프로세서 및/또는 코-프로세서를 포함할 수 있다. 전자 시스템(400)은 버스(405)에 결합되는 (메인 메모리로서 지칭되는) 랜덤 액세스 메모리(RAM) 또는 다른 동적 저장 장치(420)를 더 포함할 수 있으며, 프로세서(410)에 의해 실행될 수 있는 명령어들 및 정보를 저장할 수 있다. 메인 메모리(420)는 프로세서(410)에 의한 명령어들의 실행 동안 임시 변수들 또는 다른 중간 정보를 저장하는 데에도 사용될 수 있다.
전자 시스템(400)은 버스(405)에 결합되어 정적 정보 및 프로세서(410)에 대한 명령어들을 저장할 수 있는 판독 전용 메모리(ROM) 및/또는 다른 정적 저장 장치(430)도 포함할 수 있다. 데이터 저장 장치(440)가 버스(405)에 결합되어, 정보 및 명령어들을 저장할 수 있다. 자기 디스크 또는 광 디스크 및 대응하는 드라이브와 같은 데이터 저장 장치(440)가 전자 시스템(400)에 결합될 수 있다.
전자 시스템(400)은 또한 사용자에게 정보를 표시하기 위한 음극선관(CRT) 또는 액정 디스플레이(LCD)와 같은 디스플레이 장치(450)에 버스(405)를 통해 결합될 수 있다. 영숫자 및 다른 키들을 포함하는 영숫자 입력 장치(460)가 버스(405)에 결합되어, 정보 및 명령 선택들을 프로세서(410)로 전송할 수 있다. 다른 타입의 사용자 입력 장치는 방향 정보 및 명령 선택들을 프로세서(410)로 전송하고 디스플레이(450) 상의 커서 이동을 제어하기 위한 마우스, 트랙볼 또는 커버 방향 키들과 같은 커서 제어(470)이다.
전자 시스템(400)은 근거리 네트워크와 같은 네트워크에 대한 액세스를 제공하기 위한 네트워크 인터페이스(들)(480)를 더 포함할 수 있다. 네트워크 인터페이스(들)(480)는 예를 들어 하나 이상의 안테나(들)를 나타낼 수 있는 안테나(485)를 갖는 무선 네트워크 인터페이스를 포함할 수 있다. 네트워크 인터페이스(들)(480)는 예를 들어 이더넷 케이블, 동축 케이블, 광섬유 케이블, 직렬 케이블 또는 병렬 케이블일 수 있는 네트워크 케이블(487)을 통해 원격 장치들과 통신하기 위한 예를 들어 유선 네트워크 인터페이스도 포함할 수 있다.
일 실시예에서, 네트워크 인터페이스(들)(480)는 예를 들어 IEEE 802.11b 및/또는 IEEE 802.11g 표준들에 따라 근거리 네트워크에 대한 액세스를 제공할 수 있고/있거나, 무선 네트워크 인터페이스는 예를 들어 블루투스 표준들에 따라 개인 영역 네트워크에 대한 액세스를 제공할 수 있다. 다른 무선 네트워크 인터페이스들 및/또는 프로토콜들도 지원될 수 있다.
IEEE 802.11b는 1999년 9월 16일자로 승인된 "Local and Metropolitan Area Networks, Part 11: Wireless LAN Medium Access Control (MAC) and Physical Layer (PHY) Specifications: Higher-Speed Physical Layer Extension in the 2.4 GHz Band"라는 제목의 IEEE Std. 802.11b-1999는 물론, 관련 문서들에 대응한다. IEEE 802.11g는 2003년 6월 27일자로 승인된 "Local and Metropolitan Area Networks, Part 11: Wireless LAN Medium Access Control (MAC) and Physical Layer (PHY) Specifications, Amendment 4: Further Higher Rate Extension in the 2.4 GHz Band"라는 제목의 IEEE Std. 802.11g-2003은 물론, 관련 문서들에 대응한다. 블루투스 프로토콜들은 Bluetooth Special Interest Group, Inc. Associated에 의해 2001년 2월 22일자로 발표된 "Specification of the Bluetooth System: Core, Version 1.1"에 설명되어 있는 것은 물론, 블루투스 표준의 이전 또는 후속 버전들도 지원될 수 있다.
무선 LAN 표준들을 통한 통신에 더하여 또는 그 대신에, 네트워크 인터페이스(들)(480)는 예를 들어 시분할 다중 액세스(TDMA) 프로토콜들, GSM(Global System for Mobile Communications) 프로토콜들, 코드 분할 다중 액세스(CDMA) 프로토콜들 및/또는 임의의 다른 타입의 무선 통신 프로토콜을 이용하여 무선 통신을 제공할 수 있다.
본 명세서에서 "하나의 실시예" 또는 "일 실시예"에 대한 참조는 그 실시예와 관련하여 설명되는 특정 특징, 구조 또는 특성이 본 발명의 적어도 하나의 실시예에 포함된다는 것을 의미한다. 명세서의 다양한 곳들에서의 "일 실시예에서"라는 문구의 출현들은 모두가 반드시 동일 실시예를 지칭하지는 않는다.
본 발명은 여러 실시예와 관련하여 설명되었지만, 이 분야의 기술자들은 본 발명이 설명된 실시예들로 한정되는 것이 아니라 첨부된 청구항들의 사상 및 범위 내에서 수정 및 변경되어 실시될 수 있다는 것을 인식할 것이다. 따라서, 본 설명은 한정이 아니라 예시적인 것으로 간주되어야 한다.

Claims (31)

  1. 유도 열 기울기(induced thermal gradients)를 허용하는(tolerating) 장치로서,
    DRAM(dynamic random access memory), 열 오프셋 비트(thermal offset bit)에 대한 저장 위치를 포함하는 모드 레지스터, 및 메모리 열 센서를 포함하는 메모리 다이; 및
    상기 메모리 다이와 열적으로(thermally) 결합된 로직 회로를 포함하는 제2 다이
    를 포함하고, 상기 제2 다이는 제1 열 센서 및 제2 열 센서를 더 포함하고, 상기 제1 열 센서 및 상기 제2 열 센서는 열 기울기(thermal gradient)를 검출하고, 상기 로직 회로는 상기 열 기울기의 변화의 검출에 응답하여 열 오프셋 비트를 상기 메모리 다이 상의 상기 모드 레지스터의 상기 열 오프셋 비트에 대한 상기 저장 위치에 제공하고, 상기 메모리 다이의 상기 메모리 열 센서는 상기 제2 다이의 상기 제1 열 센서와 정렬되거나 상기 제1 열 센서에 근접하고, 상기 제2 다이의 상기 제2 열 센서는 상기 제2 다이의 핫스팟(hot spot)에 위치하고,
    상기 메모리 다이는 온도 보상 자기 리프레시(temperature compensated self-refresh; TCSR) 로직을 포함하고, 상기 TCSR 로직은 적어도 부분적으로 상기 열 오프셋 비트에 응답하여 상기 DRAM의 자기 리프레시 비율을 수정하는, 장치.
  2. 제1항에 있어서,
    상기 제1 열 센서에 대한 상기 메모리 열 센서의 위치는, 상기 메모리 열 센서로부터의 온도 정보와 함께 상기 제1 열 센서로부터의 온도 정보의 활용을 허용하는, 장치.
  3. 제1항에 있어서,
    상기 열 오프셋 비트의 값은 상기 열 기울기에 대한 온도 범위를 나타내는, 장치.
  4. 제1항에 있어서,
    상기 열 오프셋 비트는 상기 메모리 다이의 복수의 채널에 대한 리프레시 작동(refresh behavior)을 제어하는, 장치.
  5. 제1항에 있어서,
    상기 제2 다이는 프로세서 코어 또는 그래픽 프로세서(graphics processor)를 포함하는, 장치.
  6. 제1항에 있어서,
    상기 제2 다이는 SoC(system on a chip)를 포함하는 장치.
  7. 제1항에 있어서,
    상기 로직 회로에 통신적으로(communicatively) 결합된 하나 이상의 프로세서;
    상기 하나 이상의 프로세서 중 적어도 하나와 통신적으로 결합된 네트워크 인터페이스; 및
    상기 하나 이상의 프로세서 중 적어도 하나와 통신적으로 결합된 디스플레이
    를 더 포함하는 장치.
  8. 유도 열 기울기를 허용하는 반도체 다이로서,
    제1 열 센서 및 제2 열 센서 - 상기 제1 열 센서 및 상기 제2 열 센서는 열 기울기를 검출함 -; 및
    상기 열 기울기의 변화의 검출에 응답하여 열 오프셋 비트를 메모리 다이의 모드 레지스터의 상기 열 오프셋 비트에 대한 저장 위치에 제공하는 로직 회로
    를 포함하고,
    상기 열 오프셋 비트는, DRAM(dynamic random access memory)의 자기 리프레시 비율을 수정하도록 상기 메모리 다이의 온도 보상 자기 리프레시(TCSR) 로직에게 지시하고(direct), 상기 제1 열 센서는 상기 메모리 다이의 메모리 열 센서와 정렬되거나 상기 메모리 열 센서에 근접하고, 상기 반도체 다이의 상기 제2 열 센서는 상기 반도체 다이의 핫스팟에 위치하는, 반도체 다이.
  9. 제8항에 있어서,
    상기 제1 열 센서에 대한 상기 메모리 열 센서의 위치는, 상기 메모리 열 센서로부터의 온도 정보와 함께 상기 제1 열 센서로부터의 온도 정보의 활용을 허용하는, 반도체 다이.
  10. 제8항에 있어서,
    상기 반도체 다이는 상기 메모리 다이와 열적으로 결합된, 반도체 다이.
  11. 제8항에 있어서,
    상기 열 오프셋 비트의 값은 상기 열 기울기에 대한 온도 범위를 나타내는, 반도체 다이.
  12. 제8항에 있어서,
    상기 열 오프셋 비트는 상기 메모리 다이의 복수의 채널에 대한 리프레시 작동을 제어하는, 반도체 다이.
  13. 제8항에 있어서,
    상기 반도체 다이는 프로세서 코어 또는 그래픽 프로세서를 포함하는, 반도체 다이.
  14. 제8항에 있어서,
    상기 반도체 다이는 SoC(system on a chip)를 포함하는, 반도체 다이.
  15. 유도 열 기울기를 허용하는 메모리 다이로서,
    DRAM(dynamic random access memory);
    열 오프셋 비트에 대한 저장 위치를 포함하는 모드 레지스터;
    메모리 열 센서; 및
    온도 보상 자기 리프레시(TCSR) 로직 - 상기 TCSR 로직은 적어도 부분적으로 상기 열 오프셋 비트에 응답하여 상기 DRAM의 자기 리프레시 비율을 수정함 -
    을 포함하고,
    상기 모드 레지스터는 제2 다이의 제1 열 센서와 제2 열 센서 사이의 열 기울기의 변화에 응답하여 상기 제2 다이로부터 상기 열 오프셋 비트를 수신하고,
    상기 메모리 열 센서는 상기 제1 열 센서와 정렬되거나 상기 제1 열 센서에 근접하고, 상기 제2 열 센서는 상기 제2 다이의 핫스팟에 위치하는, 메모리 다이.
  16. 제15항에 있어서,
    상기 제1 열 센서에 대한 상기 메모리 열 센서의 위치는, 상기 메모리 열 센서로부터의 온도 정보와 함께 상기 제1 열 센서로부터의 온도 정보의 활용을 허용하는, 메모리 다이.
  17. 제15항에 있어서,
    상기 메모리 다이는 상기 제2 다이와 열적으로 결합된, 메모리 다이.
  18. 제15항에 있어서,
    상기 열 오프셋 비트의 값은 상기 열 기울기에 대한 온도 범위를 나타내는, 메모리 다이.
  19. 제15항에 있어서,
    복수의 채널을 더 포함하고,
    상기 열 오프셋 비트는 상기 복수의 채널에 대한 리프레시 작동을 제어하는, 메모리 다이.
  20. 제15항에 있어서,
    상기 제2 다이는 프로세서 코어 또는 그래픽 프로세서를 포함하는, 메모리 다이.
  21. 제15항에 있어서,
    상기 제2 다이는 SoC(system on a chip)를 포함하는, 메모리 다이.
  22. 유도 열 기울기를 허용하는 방법으로서,
    반도체 다이의 제1 열 센서와 제2 열 센서를 이용하여 열 기울기를 검출하는 단계;
    상기 반도체 다이의 로직 회로에 의해 상기 열 기울기의 변화의 검출에 응답하여 열 오프셋 비트를 생성하는 단계; 및
    메모리 다이의 모드 레지스터의 저장 위치에의 저장을 위해 상기 열 오프셋 비트를 전송하는 단계 - 상기 메모리 다이는 DRAM(dynamic random access memory)을 포함함 -
    를 포함하고,
    상기 열 오프셋 비트는, 상기 DRAM의 자기 리프레시 비율을 수정하도록 상기 메모리 다이의 온도 보상 자기 리프레시(TCSR) 로직에게 지시하고,
    상기 제1 열 센서는 상기 메모리 다이의 메모리 열 센서와 정렬되거나 상기 메모리 열 센서에 근접하고, 상기 제2 열 센서는 상기 반도체 다이의 핫스팟에 위치하는, 방법.
  23. 제22항에 있어서,
    상기 제1 열 센서에 대한 상기 메모리 열 센서의 위치는, 상기 메모리 열 센서로부터의 온도 정보와 함께 상기 제1 열 센서로부터의 온도 정보의 활용을 허용하는, 방법.
  24. 제22항에 있어서,
    상기 반도체 다이는 상기 메모리 다이와 열적으로 결합된, 방법.
  25. 제22항에 있어서,
    상기 열 오프셋 비트의 값은 상기 열 기울기에 대한 온도 범위를 나타내는, 방법.
  26. 제22항에 있어서,
    상기 열 오프셋 비트는 상기 메모리 다이의 복수의 채널에 대한 리프레시 작동을 제어하는, 방법.
  27. 적어도 하나의 비일시적 컴퓨터 판독가능 저장 매체로서, 상기 컴퓨터 판독가능 저장 매체는, 하나 이상의 프로세서에 의해 실행될 때, 상기 하나 이상의 프로세서로 하여금,
    반도체 다이의 제1 열 센서와 제2 열 센서를 이용하여 열 기울기를 검출하는 동작;
    상기 반도체 다이의 로직 회로에 의해 상기 열 기울기의 변화의 검출에 응답하여 열 오프셋 비트를 생성하는 동작; 및
    메모리 다이의 모드 레지스터의 저장 위치에의 저장을 위해 상기 열 오프셋 비트를 전송하는 동작 - 상기 메모리 다이는 DRAM(dynamic random access memory)을 포함함 - 을 포함하는 동작들을 수행하게 하는 명령어들의 시퀀스들(sequences)을 나타내는 데이터를 저장하고,
    상기 열 오프셋 비트는, 상기 DRAM의 자기 리프레시 비율을 수정하도록 상기 메모리 다이의 온도 보상 자기 리프레시(TCSR) 로직에게 지시하고,
    상기 제1 열 센서는 상기 메모리 다이의 메모리 열 센서와 정렬되거나 상기 메모리 열 센서에 근접하고, 상기 제2 열 센서는 상기 반도체 다이의 핫스팟에 위치하는, 컴퓨터 판독가능 저장 매체.
  28. 제27항에 있어서,
    상기 제1 열 센서에 대한 상기 메모리 열 센서의 위치는, 상기 메모리 열 센서로부터의 온도 정보와 함께 상기 제1 열 센서로부터의 온도 정보의 활용을 허용하는, 컴퓨터 판독가능 저장 매체.
  29. 제27항에 있어서,
    상기 반도체 다이는 상기 메모리 다이와 열적으로 결합된, 컴퓨터 판독가능 저장 매체.
  30. 제27항에 있어서,
    상기 열 오프셋 비트의 값은 상기 열 기울기에 대한 온도 범위를 나타내는, 컴퓨터 판독가능 저장 매체.
  31. 제27항에 있어서,
    상기 열 오프셋 비트는 상기 메모리 다이의 복수의 채널에 대한 리프레시 작동을 제어하는, 컴퓨터 판독가능 저장 매체.
KR1020157031435A 2011-03-31 2012-02-08 반도체 장치에서 유도 열 기울기를 허용하기 위한 장치, 시스템 및 방법 KR101732840B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/077,661 US9490003B2 (en) 2011-03-31 2011-03-31 Induced thermal gradients
US13/077,661 2011-03-31
PCT/US2012/024340 WO2012134637A1 (en) 2011-03-31 2012-02-08 Induced thermal gradients

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020137025329A Division KR101594663B1 (ko) 2011-03-31 2012-02-08 반도체 장치에서 유도 열 기울기를 허용하기 위한 장치, 시스템 및 방법

Publications (2)

Publication Number Publication Date
KR20150132589A true KR20150132589A (ko) 2015-11-25
KR101732840B1 KR101732840B1 (ko) 2017-05-04

Family

ID=46926406

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020157031435A KR101732840B1 (ko) 2011-03-31 2012-02-08 반도체 장치에서 유도 열 기울기를 허용하기 위한 장치, 시스템 및 방법
KR1020137025329A KR101594663B1 (ko) 2011-03-31 2012-02-08 반도체 장치에서 유도 열 기울기를 허용하기 위한 장치, 시스템 및 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020137025329A KR101594663B1 (ko) 2011-03-31 2012-02-08 반도체 장치에서 유도 열 기울기를 허용하기 위한 장치, 시스템 및 방법

Country Status (6)

Country Link
US (2) US9490003B2 (ko)
EP (2) EP2695192B1 (ko)
KR (2) KR101732840B1 (ko)
CN (2) CN105244053B (ko)
TW (2) TWI537719B (ko)
WO (1) WO2012134637A1 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI430094B (zh) * 2011-09-22 2014-03-11 Phison Electronics Corp 記憶體儲存裝置、記憶體控制器與溫度管理方法
US10156512B2 (en) * 2013-03-01 2018-12-18 Futurewei Technologies, Inc. System and method for measuring thermal reliability of multi-chip modules
KR102063817B1 (ko) * 2013-03-04 2020-01-08 삼성전자주식회사 반도체 패키지를 포함하는 반도체 장치의 표면 온도 제어 방법
US9285278B2 (en) * 2013-05-09 2016-03-15 Apple Inc. System and methods for thermal control using sensors on die
US9390785B2 (en) 2014-03-27 2016-07-12 Intel Corporation Method, apparatus and system for determining a write recovery time of a memory based on temperature
JP6425462B2 (ja) * 2014-08-27 2018-11-21 ルネサスエレクトロニクス株式会社 半導体装置
US9996110B2 (en) * 2014-12-24 2018-06-12 Intel Corporation Direct attach dock cooling leveraging maximum silicon junction temperature control
KR102373543B1 (ko) * 2015-04-08 2022-03-11 삼성전자주식회사 멀티칩 패키지에서 온도 편차를 이용하여 동작 제어하는 방법 및 장치
US10248173B2 (en) 2016-03-31 2019-04-02 Intel Corporation Determining thermal margins in a multi-die processor
KR102571497B1 (ko) 2016-05-10 2023-08-29 삼성전자주식회사 멀티 스택 칩 패키지를 포함하는 데이터 저장 장치 및 그것의 동작 방법
US9653144B1 (en) * 2016-06-28 2017-05-16 Intel Corporation Apparatuses, methods, and systems for package on package memory refresh and self-refresh rate management
KR102656205B1 (ko) * 2016-10-25 2024-04-11 에스케이하이닉스 주식회사 온도 제어 장치, 이를 포함하는 반도체 장치 및 반도체 장치의 제어 방법
EP3340187A1 (en) * 2016-12-26 2018-06-27 Thomson Licensing Device and method for generating dynamic virtual contents in mixed reality
KR20180099266A (ko) 2017-02-28 2018-09-05 삼성전자주식회사 데이터 저장 장치, 그의 동작 방법 및 그를 포함하는 전자 시스템
KR20190036893A (ko) 2017-09-28 2019-04-05 삼성전자주식회사 메모리 장치 및 그것의 제어 방법
FR3075392B1 (fr) * 2017-12-14 2020-09-11 Thales Sa Surveillance d'un defaut dans un equipement electrique
US10528288B2 (en) 2017-12-20 2020-01-07 International Business Machines Corporation Three-dimensional stacked memory access optimization
US10497423B1 (en) * 2018-05-14 2019-12-03 Nanya Technology Corporation Frequency-adjusting circuit, electronic memory, and method for determining a refresh frequency for a plurality of dram chips
US10928439B2 (en) * 2018-10-03 2021-02-23 Semiconductor Components Industries, Llc Thermal gradient correction of a current monitor signal
US11321008B2 (en) 2018-11-15 2022-05-03 Micron Technology, Inc. Temperature-based memory management
CN113936733A (zh) * 2021-10-15 2022-01-14 西安紫光国芯半导体有限公司 三维集成电路晶圆的测试方法、测试装置和三维集成电路

Family Cites Families (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5502838A (en) * 1994-04-28 1996-03-26 Consilium Overseas Limited Temperature management for integrated circuits
US5902044A (en) * 1997-06-27 1999-05-11 International Business Machines Corporation Integrated hot spot detector for design, analysis, and control
US6789037B2 (en) 1999-03-30 2004-09-07 Intel Corporation Methods and apparatus for thermal management of an integrated circuit die
US6169442B1 (en) * 1999-04-13 2001-01-02 Analog Devices, Inc. IC monitoring chip and a method for monitoring temperature of a component in a computer
US6488405B1 (en) * 2000-03-08 2002-12-03 Advanced Micro Devices, Inc. Flip chip defect analysis using liquid crystal
US6513723B1 (en) * 2000-09-28 2003-02-04 Emerson Electric Co. Method and apparatus for automatically transmitting temperature information to a thermostat
US6662136B2 (en) 2001-04-10 2003-12-09 International Business Machines Corporation Digital temperature sensor (DTS) system to monitor temperature in a memory subsystem
US6557072B2 (en) 2001-05-10 2003-04-29 Palm, Inc. Predictive temperature compensation for memory devices systems and method
US20030158683A1 (en) 2002-02-19 2003-08-21 Claude Gauthier Temperature calibration using on-chip electrical fuses
US6908227B2 (en) * 2002-08-23 2005-06-21 Intel Corporation Apparatus for thermal management of multiple core microprocessors
US6781908B1 (en) 2003-02-19 2004-08-24 Freescale Semiconductor, Inc. Memory having variable refresh control and method therefor
KR100577560B1 (ko) * 2003-12-23 2006-05-08 삼성전자주식회사 온도감지 데이터에 응답하는 내부회로를 갖는 반도체메모리장치
US7583551B2 (en) 2004-03-10 2009-09-01 Micron Technology, Inc. Power management control and controlling memory refresh operations
NO20042771D0 (no) 2004-06-30 2004-06-30 Thin Film Electronics Asa Optimering av driftstemperatur i et ferroelektrisk eller elektret minne
US7099735B2 (en) 2004-06-30 2006-08-29 Intel Corporation Method and apparatus to control the temperature of a memory device
US8122187B2 (en) 2004-07-02 2012-02-21 Qualcomm Incorporated Refreshing dynamic volatile memory
US7347621B2 (en) * 2004-07-16 2008-03-25 International Business Machines Corporation Method and system for real-time estimation and prediction of the thermal state of a microprocessor unit
US7523285B2 (en) * 2004-08-20 2009-04-21 Intel Corporation Thermal memory control
JP4479453B2 (ja) 2004-10-01 2010-06-09 三菱電機株式会社 電力半導体装置
KR100611505B1 (ko) 2004-12-17 2006-08-11 삼성전자주식회사 동적 온도 모니터링이 가능한 메모리 모듈 및 메모리모듈의 동작 방법
US7413342B2 (en) * 2005-02-22 2008-08-19 Micron Technology, Inc. DRAM temperature measurement system
US7400945B2 (en) 2005-03-23 2008-07-15 Intel Corporation On-die temperature monitoring in semiconductor devices to limit activity overload
US7260007B2 (en) * 2005-03-30 2007-08-21 Intel Corporation Temperature determination and communication for multiple devices of a memory module
US20060236027A1 (en) 2005-03-30 2006-10-19 Sandeep Jain Variable memory array self-refresh rates in suspend and standby modes
US9171585B2 (en) * 2005-06-24 2015-10-27 Google Inc. Configurable memory circuit system and method
US7535020B2 (en) * 2005-06-28 2009-05-19 Kabushiki Kaisha Toshiba Systems and methods for thermal sensing
US8330476B2 (en) 2005-08-31 2012-12-11 Ati Technologies Ulc Dynamic voltage and power management by temperature monitoring
DE102005056907B3 (de) * 2005-11-29 2007-08-16 Infineon Technologies Ag 3-dimensionales Mehrchip-Modul
US7765825B2 (en) 2005-12-16 2010-08-03 Intel Corporation Apparatus and method for thermal management of a memory device
US7441949B2 (en) 2005-12-16 2008-10-28 Micron Technology, Inc. System and method for providing temperature data from a memory device having a temperature sensor
KR100725458B1 (ko) * 2005-12-23 2007-06-07 삼성전자주식회사 온도 보상 셀프 리프레시 신호를 공유하는 멀티 칩 패키지
US7590473B2 (en) 2006-02-16 2009-09-15 Intel Corporation Thermal management using an on-die thermal sensor
US7510323B2 (en) * 2006-03-14 2009-03-31 International Business Machines Corporation Multi-layered thermal sensor for integrated circuits and other layered structures
CN100390750C (zh) 2006-04-04 2008-05-28 威盛电子股份有限公司 存储器刷新速度的控制装置及方法
JP5065618B2 (ja) * 2006-05-16 2012-11-07 株式会社日立製作所 メモリモジュール
US7532021B2 (en) * 2006-06-06 2009-05-12 Advanced Inquiry Systems, Inc. Apparatus for translated wafer stand-in tester
US7535110B2 (en) * 2006-06-15 2009-05-19 Marvell World Trade Ltd. Stack die packages
US8118483B2 (en) 2006-06-21 2012-02-21 Intel Corporation Thermal sensor having toggle control
US20080005591A1 (en) * 2006-06-28 2008-01-03 Trautman Mark A Method, system, and apparatus for dynamic thermal management
US7549795B2 (en) * 2006-06-30 2009-06-23 Intel Corporation Analog thermal sensor array
US8272781B2 (en) 2006-08-01 2012-09-25 Intel Corporation Dynamic power control of a memory device thermal sensor
US8762097B2 (en) 2006-08-04 2014-06-24 Apple Inc. Method and apparatus for a thermal control system based on virtual temperature sensor
KR100832029B1 (ko) 2006-09-28 2008-05-26 주식회사 하이닉스반도체 온도 정보 출력 장치 및 그를 갖는 반도체 소자
US8122265B2 (en) * 2006-12-29 2012-02-21 Intel Corporation Power management using adaptive thermal throttling
KR100834403B1 (ko) * 2007-01-03 2008-06-04 주식회사 하이닉스반도체 안정적인 셀프리프레쉬 동작을 수행하는 메모리장치 및셀프리프레쉬주기 제어신호 생성방법
KR101257912B1 (ko) * 2007-02-14 2013-04-24 삼성전자주식회사 반도체 메모리 장치와 이 장치의 단자 배치 방법, 및 이장치를 구비한 메모리 모듈과 이 모듈의 기판의 단자 및라인 배치 방법
US20080239852A1 (en) 2007-03-28 2008-10-02 Reza Jazayeri Test feature to improve DRAM charge retention yield
KR100949877B1 (ko) 2007-04-10 2010-03-25 주식회사 하이닉스반도체 반도체 패키지
JP5669338B2 (ja) * 2007-04-26 2015-02-12 株式会社日立製作所 半導体装置
US7621671B2 (en) * 2007-05-16 2009-11-24 Infineon Technologies Ag Method and apparatus for thermal protection in an integrated circuit
US7771115B2 (en) 2007-08-16 2010-08-10 Micron Technology, Inc. Temperature sensor circuit, device, system, and method
US7768857B2 (en) 2007-12-03 2010-08-03 Qimonda Ag Method of refreshing data in a storage location based on heat dissipation level and system thereof
FI122943B (fi) * 2007-12-04 2012-09-14 Sensire Oy Laite, menetelmä ja järjestelmä tiedon välittämiseksi RFID-laitteilta
USRE45029E1 (en) * 2007-12-24 2014-07-22 Uniforce Tech Limited Liability Company Thermal sensors for stacked dies
KR101007988B1 (ko) 2008-01-02 2011-01-14 주식회사 하이닉스반도체 온도정보 출력회로 및 이를 이용한 멀티칩패키지
US8209493B2 (en) * 2008-03-26 2012-06-26 Intel Corporation Systems and methods for scheduling memory requests during memory throttling
US20090256622A1 (en) * 2008-04-11 2009-10-15 Nortel Networks Limited Soft thermal failure in a high capacity transmission system
US7923829B2 (en) * 2008-05-06 2011-04-12 Mediatek Inc. Bonding pad sharing method applied to multi-chip module and apparatus thereof
KR101559549B1 (ko) * 2008-12-08 2015-10-13 삼성전자주식회사 모바일 ＳｏＣ 및 모바일 단말기
KR101596281B1 (ko) 2008-12-19 2016-02-22 삼성전자 주식회사 온도 관련 공유 제어회로를 갖는 반도체 메모리 장치
US7929368B2 (en) 2008-12-30 2011-04-19 Micron Technology, Inc. Variable memory refresh devices and methods
US7984250B2 (en) 2008-12-31 2011-07-19 Intel Corporation Dynamic updating of thresholds in accordance with operating conditons
US8032804B2 (en) * 2009-01-12 2011-10-04 Micron Technology, Inc. Systems and methods for monitoring a memory system
US8624527B1 (en) 2009-03-27 2014-01-07 Oree, Inc. Independently controllable illumination device
US8527113B2 (en) 2009-08-07 2013-09-03 Irobot Corporation Remote vehicle
US20110093132A1 (en) 2009-10-19 2011-04-21 Apple Inc. Platform-independent thermal management of components in electronic devices
US8796863B2 (en) * 2010-02-09 2014-08-05 Samsung Electronics Co., Ltd. Semiconductor memory devices and semiconductor packages
KR101817156B1 (ko) * 2010-12-28 2018-01-10 삼성전자 주식회사 관통 전극을 갖는 적층 구조의 반도체 장치, 반도체 메모리 장치, 반도체 메모리 시스템 및 그 동작방법
KR101642208B1 (ko) 2011-12-23 2016-07-22 인텔 코포레이션 동적 메모리 성능 스로틀링
WO2013095673A1 (en) * 2011-12-23 2013-06-27 Intel Corporation Self-repair logic for stacked memory architecture
KR101678751B1 (ko) 2011-12-23 2016-11-23 인텔 코포레이션 스택 메모리 아키텍처의 별개의 마이크로채널 전압 도메인들
US9396787B2 (en) 2011-12-23 2016-07-19 Intel Corporation Memory operations using system thermal sensor data
JP5846664B2 (ja) 2011-12-28 2016-01-20 インテル・コーポレーション メモリ回路試験エンジン用の汎用アドレススクランブラ
US8645777B2 (en) 2011-12-29 2014-02-04 Intel Corporation Boundary scan chain for stacked memory
US8892269B2 (en) 2012-03-30 2014-11-18 Intel Corporation Power down and quick start of thermal sensor
US9322837B2 (en) * 2012-09-12 2016-04-26 Renesas Electronics Corporation Semiconductor device
US9016939B2 (en) * 2012-10-01 2015-04-28 Taiwan Semiconductor Manufacturing Co., Ltd. Thermal sensor with second-order temperature curvature correction
JP6101047B2 (ja) * 2012-11-07 2017-03-22 キヤノン株式会社 情報処理装置及びその制御方法、並びにプログラム

Also Published As

Publication number Publication date
KR20130133001A (ko) 2013-12-05
TWI567546B (zh) 2017-01-21
CN103460382B (zh) 2016-08-17
TWI537719B (zh) 2016-06-11
US20160055901A1 (en) 2016-02-25
US20120249218A1 (en) 2012-10-04
CN103460382A (zh) 2013-12-18
EP2695192A4 (en) 2014-12-10
EP2996014B1 (en) 2018-05-16
US9490003B2 (en) 2016-11-08
TW201250467A (en) 2012-12-16
CN105244053B (zh) 2018-07-10
KR101732840B1 (ko) 2017-05-04
WO2012134637A1 (en) 2012-10-04
EP2996014A1 (en) 2016-03-16
KR101594663B1 (ko) 2016-02-16
EP2695192A1 (en) 2014-02-12
TW201610668A (zh) 2016-03-16
EP2695192B1 (en) 2017-05-03
CN105244053A (zh) 2016-01-13

Similar Documents

Publication Publication Date Title
KR101732840B1 (ko) 반도체 장치에서 유도 열 기울기를 허용하기 위한 장치, 시스템 및 방법
US10514305B2 (en) Induced thermal gradients
US10199085B2 (en) Semiconductor device
US9396787B2 (en) Memory operations using system thermal sensor data
KR102254098B1 (ko) 온도를 센싱할 수 있는 반도체 칩, 및 상기 반도체 칩을 포함하는 반도체 시스템
US10224078B2 (en) Semiconductor device and refresh rate control method of semiconductor device based on measured temperature
US9116050B2 (en) Sensor-based thermal specification enabling a real-time metric for compliance
KR102168588B1 (ko) 고 대역폭 메모리 및 저 대역폭 메모리에 연결되는 응용 프로세서를 포함하는 반도체 장치 및 그것의 채널 인터리빙 방법
US9104540B2 (en) Dynamic memory performance throttling
US8762607B2 (en) Mechanism for facilitating dynamic multi-mode memory packages in memory systems
KR101723934B1 (ko) 간섭 관리의 시스템 및 방법
KR102410958B1 (ko) 메모리 모듈 및 이를 포함하는 메모리 시스템
CN114902331A (zh) 一种存储装置、带宽调整方法及电子设备

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant