JP4479453B2 - 電力半導体装置 - Google Patents

電力半導体装置 Download PDF

Info

Publication number
JP4479453B2
JP4479453B2 JP2004290573A JP2004290573A JP4479453B2 JP 4479453 B2 JP4479453 B2 JP 4479453B2 JP 2004290573 A JP2004290573 A JP 2004290573A JP 2004290573 A JP2004290573 A JP 2004290573A JP 4479453 B2 JP4479453 B2 JP 4479453B2
Authority
JP
Japan
Prior art keywords
power semiconductor
chip
wireless tag
semiconductor device
igbt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2004290573A
Other languages
English (en)
Other versions
JP2006108256A (ja
Inventor
信三 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2004290573A priority Critical patent/JP4479453B2/ja
Publication of JP2006108256A publication Critical patent/JP2006108256A/ja
Application granted granted Critical
Publication of JP4479453B2 publication Critical patent/JP4479453B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、電力半導体装置に係り、特に内蔵する電力半導体チップの温度検出機能及び検出した温度情報を制御機器に無線送信する機能を有する電力半導体装置に関するものである。
モータの制御などに代表される電力制御に使用される電力半導体装置は、その動作時の電力損失により発熱するため、適切な冷却条件を設定しておく必要がある。一般的に通常の動作条件では電力半導体装置の温度が定格内に納まるような適切な放熱設計がなされているものであるが、たとえば負荷としてのモータの回転子がロックした場合とか巻き線の層間で短絡した場合のような異常時には、想定外の電流が通電されることがあるので、電力半導体装置のチップの温度をリアルタイムで且つ安価に測定する必要があった。
このように電力半導体チップの温度を監視できる電力半導体装置として特許文献１に示されるようなものがあった。この電力半導体装置の電力半導体チップにおいては、絶縁酸化膜によって上記チップとは電気的に絶縁され且つ順方向に配列された複数のＰＮ接合を有する多結晶シリコンダイオードが上記チップ上に温度センサとして形成されており、高感度の温度検出部分として機能している。この温度センサによって検出された電力半導体チップの温度を外部に配設された制御回路部に検出信号として伝送し、制御回路部側では受信した検出信号を所定のレベルと比較演算した上で、その演算結果に基づき電力半導体チップを適切に制御することで、温度上昇による特性劣化等を回避していた。
特開２００２−９２８４号公報 （第５−７頁、図１−２）
しかしながら、上記のような従来の電力半導体装置においては、検出信号を外部の制御機器に伝送するために外部への取り出し端子を必要とし、センサから取り出し端子への配線及び取り出し端子から外部の制御機器への配線等で装置の構成が複雑化する。加えて、２以上の電力半導体チップを直列に接続したような装置では、各電力半導体チップに形成されたセンサ間の絶縁を考慮する必要があり、さらに装置が複雑化・大型化するという問題があった。
この発明は、上述のような課題を解決するためになされたもので、その目的は電力半導体チップの温度をリアルタイムで測定でき、かつ構造が簡略化され安価な電力半導体装置を提供しようとするものである。
前記の目的を達成するために、本発明に係る電力半導体装置は、同一パッケージ内に、直列に接続された複数の電力半導体チップと、前記複数の電力半導体チップの各々の近傍に設けられた複数の無線タグとを備え、前記無線タグは温度検出手段と前記温度検出手段により得られた温度情報を無線送信する送信手段とを備えたことを特徴とする。
上記のような構成としたため、異常時における想定外の電流の通電による電力半導体装置の温度上昇による特性劣化を防止する機能を有するだけでなく、その機能の付加による装置構造の複雑化・大型化を招来することなく、さらには複数の電力半導体チップの近傍に温度検出手段を設置しても、新たなる絶縁手段を付加することなく各電力半導体チップの温度をより短い時間遅れでより正確に測定し、電力半導体装置の適切な保護が可能となる、という効果を奏する。
＜実施の形態１＞
以下、本発明の実施の形態１を図に基づいて説明する。図１は本発明に係る電力半導体装置の実施の形態１を示す平面図及びそのＡ−Ａ断面図である。説明の便宜上、上部を覆っている蓋は省略してある。この電力半導体装置は具体的には、直列に接続された２つのＩＧＢＴチップをフリーホイーリングダイオードチップと共に封入したＩＧＢＴモジュール１００である。
図１において、ベース板１は、相対向する２つの平行な主面を有し、厚みが３ｍｍの銅板であり、その上にエポキシ樹脂からなり中空のインサートケース２が固着されており、このベース板１とインサートケース２と図示を省略した蓋とでパッケージを構成している。インサートケース２の内部のベース板上には、一方の表面に銅からなる複数の配線パターン３が設けられたセラミックからなる絶縁基板４が戴置され、ろう材５でベース板１に固定されている。本実施の形態の場合、配線パターン３は２つの部分に分かれており、それぞれの部分の上にＩＧＢＴチップ６とダイオードチップ７がはんだ等のダイボンド材８により所定の位置に固着されている。インサートケース２には内部配線電極９〜１６が埋設されており、図示されていないが内部配線電極９は外部制御端子１７に、内部配線電極１０は外部制御端子１８に、内部配線電極１１は外部制御端子１９に、内部配線電極１２は外部制御端子２０に、内部配線電極１３は外部共通端子２１に、内部配線電極１４は外部主端子２２に、内部配線電極１５は外部主端子２３に接続されている。また、やはり図示されていないが内部配線電極１６は内部配線電極１３と接続されている。
２つのＩＧＢＴチップ６はそれぞれその表面にワイヤボンドのための主電極パッドとしてのエミッタパッド６ａと制御電極パッドとしてのゲートパッド６ｂが設けられており、２つのダイオードチップ７はそれぞれその表面にワイヤボンドのための主電極パッドとしてのアノードパッド７ａが設けられている。ゲートパッド６ｂは金属細線、具体的にはアルミニウム細線によるワイヤボンドで内部配線電極９又は内部配線電極１１に接続されており、エミッタパッド６ａはアノードパッド７ａを経由して複数のアルミニウム細線によるワイヤボンドで内部配線電極１３又は内部配線電極１５に接続されている。さらにエミッタパッド６ａはアルミニウム細線によるワイヤボンドで内部配線電極１０又は内部配線電極１２にも接続されている。また、配線パターン３は、複数のアルミニウム細線によるワイヤボンドで内部配線電極１４又は内部配線電極１６に接続されている。以上述べたような接続がなされているため、本ＩＧＢＴモジュール１００は図２に示されたような回路構成となっている。
ＩＧＢＴチップ近傍の配線パターン３の上にはさらに無線タグ２４が戴置されている。この無線タグとはＲＦＩＤタグとも呼ばれ、電磁波により非接触で外部機器より電力供給を受け、該外部機器へ情報を送出するものであり、図３にこの無線タグ２４の拡大図を示す。ポリイミドテープ２５上に銅箔によるアンテナ２６が形成され、そのアンテナ２６にＩＣチップ２７がフェイスダウンで接続されている。図４は無線タグ２４の内部構成と該無線タグ２４と通信する制御機器３１の内部構成を示すブロック図である。無線タグ２４のＩＣチップ２７は電源生成手段２８と制御手段２９と温度検出手段３０とを備える。電源生成手段は、制御機器３１より供給を受けた電磁波によりアンテナ２６に誘起される高周波電圧を整流し、無線タグ２４内で使用する直流電源を生成する。温度検出手段３０はＩＣチップ２７自身の温度を検出して検出温度信号を生成する。制御手段２９は上記温度検出手段３０から出力される検出温度信号をアンテナ２６から無線送信する制御処理を実行する。したがって、この無線タグ２４は温度測定対象のより近傍に設置されるのが望ましい。
本実施の形態のＩＧＢＴモジュール１００は上述のように構成されているため、実使用時において想定外の電流が通電され、ＩＧＢＴチップ６が異常発熱するようなことがあった場合は、その熱が近傍に設置された無線タグ２４に配線パターン３を経由して伝達され、ＩＣチップ２７の温度が上昇する。この上昇した温度は無線タグの上述の機能により検出温度信号としてリアルタイムで制御機器３１に無線送信され、制御機器３１は受けた検出温度信号を基準温度信号と比較して、検出温度信号が大きければ、通電されている電流を遮断するような制御信号をこのＩＧＢＴモジュール１００に与えるか又はこのＩＧＢＴモジュール１００に流れ込む電流を絞るような指示を電源に対し与えることにより、温度上昇によるこのＩＧＢＴモジュール１００の特性劣化等は回避される。また、検出温度信号の制御機器への伝送を無線で行っているため、ＩＧＢＴモジュールのパッケージ１００に外部への取り出し端子を設ける必要は無く、温度センサからその取り出し端子への配線も不要となるので、ＩＧＢＴモジュール１００の構造が複雑化し、その外形が大型化するという問題も回避される。さらには、本実施の形態のように複数のＩＧＢＴチップを直列に接続したＩＧＢＴモジュールの場合においては、各チップ間の電位差による電気的絶縁のための絶縁手段を新たに付加することなく、各ＩＧＢＴチップの近傍に無線タグを配置することができる。以上より本実施の形態に係るＩＧＢＴモジュールにおいては、そのＩＧＢＴチップの通電時の温度をより短い時間遅れでより正確に測定することができるためＩＧＢＴモジュール１００の適切な保護が可能となり、しかも装置の大型化・複雑化を招来することはない。
＜実施の形態２＞
ＩＧＢＴチップの温度を、より短い時間遅れでより正確に測定するには、無線タグをよりＩＧＢＴチップの近傍に設置する必要がある。実施の形態２はそのような要請に沿うためのものであり、実施の形態２に係るＩＧＢＴモジュール１００においては、無線タグ２４を配線パターン３の上ではなくＩＧＢＴチップ６の表面上に設置し、それ以外の構造は図１と同様である。図５はそのＩＧＢＴチップ６の平面図を示しており、図６はそのＢ−Ｂ断面図を示している。
図５において一般的にＩＧＢＴチップ６の表面は保護のための二酸化シリコンからなる保護膜（絶縁膜）で覆われており、内部配線電極とのワイヤボンドのために上記保護膜の一部に２つの開口部が設けられ、チップの電極が露出している。それら開口部の１つがエミッタパッド６ａを規定し、もう１つがゲートパッド６ｂを規定している。エミッタパッド６ａとゲートパッド６ｂとの間の上記保護膜上には、チップの電極と絶縁された状態で銅箔からなるアンテナ２６が形成されており、そのアンテナ２６にＩＣチップ２７が金バンプ２７ａを介してフェイスダウンで接続されている。このアンテナ２６とＩＣチップ２７とにより無線タグ２４が構成されている。ＩＣチップ２７内部の構成は実施の形態１の場合と同様である。
本実施の形態のＩＧＢＴモジュール１００は上述のように構成されているため、実使用時において想定外の電流が通電され、ＩＧＢＴチップ６が異常発熱するようなことがあった場合は、その熱がＩＧＢＴチップ６上に設置された無線タグ２４に配線パターン３を経由することなくより直接的に伝達され、ＩＣチップ２７の温度が上昇する。この上昇した温度は無線タグの上述の機能により検出温度信号としてリアルタイムで制御機器３１に無線送信され、制御機器３１は受けた検出温度信号を基準温度信号と比較して、検出温度信号が大きければ、通電されている電流を遮断するような制御信号をこのＩＧＢＴモジュール１００に与えるか又はこのＩＧＢＴモジュール１００に流れ込む電流を絞るような指示を電源に対し与えることにより、温度上昇によるこのＩＧＢＴモジュール１００の特性劣化等は回避される。また、検出温度信号の制御機器への伝送を無線で行っているため、ＩＧＢＴモジュール１００のパッケージに外部への取り出し端子を設ける必要は無く、温度センサからその取り出し端子への配線も不要となるので、ＩＧＢＴモジュールの構造が複雑化し、その外形が大型化するという問題も回避される。さらには、本実施の形態のように複数のＩＧＢＴチップを直列に接続したＩＧＢＴモジュールの場合においては、各チップ間の電位差による電気的絶縁のための絶縁手段を新たに付加することなく、各ＩＧＢＴチップの近傍に無線タグを配置することができる。以上より本実施の形態に係るＩＧＢＴモジュールにおいては、そのＩＧＢＴチップの通電時の温度をより短い時間遅れでより正確に測定することができるためＩＧＢＴモジュール１００の適切な保護が可能となり、しかも装置の大型化・複雑化を招来することはない。
ところで、ＩＧＢＴチップ上には内部配線電極との接続のための複数のアルミニウム細線が張り巡らされているが、無線タグが戴置される位置によっては、このアルミニウム細線が無線タグへの電力供給及び検出した温度情報の外部への送信を阻害する可能性があるため、無線タグ２４の上方にはアルミニウム細線を配置はできるだけ避けるべきである。ＩＧＢＴチップのエミッタパッド６ａとゲートパッド６ｂとの間の上方は、双方のアルミニウム細線相互が接触し短絡することを防止するために、アルミニウム細線が配されないのが一般的である。したがって、本実施の形態のようにエミッタパッド６ａとゲートパッド６ｂとの間の保護膜上に無線タグを戴置するのが望ましい。
さらにこの実施の形態２の変形例として、図７に示されるようにＩＣチップをＩＧＢＴチップ６と同一基板内に形成することも可能である。ＩＧＢＴチップ６の製造プロセスにおいて同時に形成されるＩＣ領域３２には上記ＩＣチップ２７と同じ機能が形成されており、エミッタパッド６ａとゲートパッド６ｂとの間の上記保護膜上に形成されたアンテナ２６に接続されている。このような構成としたため、本変形例は上記実施の形態２と同様の作用効果を有する。
＜実施の形態３＞
図８は本発明に係る電力半導体装置の実施の形態３を示す平面図及びそのＣ−Ｃ断面図である。この図では無線タグ２４は１チップ化されてＩＧＢＴチップ６の上に戴置されており、図９にこの無線タグ２４の平面図を示す。図９においてアンテナ２６はＩＣチップ２７の表面上に一体化されて形成されており、無線タグ２４を１チップで構成している。この無線タグ２４は、図８に示されるように、エミッタパッド６ａとゲートパッド６ｂとの間に適当な接着剤でアンテナ面を上にして固定されている。無線タグ２４以外の構成は図１に示されたＩＧＢＴモジュール１００と同じであるので説明を省略する。
実施の形態２に係る図５のＩＧＢＴチップ６においては、通電によりＩＧＢＴチップ６で発生した熱は、アンテナ２６に伝わり、アンテナ２６より金バンプ２７ａを介してＩＣチップ２７に伝達される。それに対し実施の形態３に係るＩＧＢＴチップ６においては、通電によりＩＧＢＴチップ６で発生した熱は、アンテナ２６及び金バンプ２７ａを経由することなく直接ＩＣチップ２７に伝達され、ＩＣチップ２７の温度が上昇する。この上昇した温度は無線タグの上述の機能により検出温度信号としてリアルタイムで制御機器３１に無線送信され、制御機器３１は受けた検出温度信号を基準温度信号と比較して、検出温度信号が大きければ、通電されている電流を遮断するような制御信号をこのＩＧＢＴモジュール１００に与えるか又はこのＩＧＢＴモジュール１００に流れ込む電流を絞るような指示を電源に対し与えることにより、温度上昇によるこのＩＧＢＴモジュールの特性劣化等は回避される。また、本実施の形態のように複数のＩＧＢＴチップを直列に接続したＩＧＢＴモジュール１００の場合においては、各チップ間の電位差による電気的絶縁のための絶縁手段を新たに付加することなく、各ＩＧＢＴチップの近傍に無線タグを配置することができる。以上より本実施の形態に係るＩＧＢＴモジュール１００においては、そのＩＧＢＴチップの通電時の温度をより短い時間遅れでより正確に測定することができるためＩＧＢＴモジュール１００の適切な保護が可能となり、しかも装置の大型化を招来することはない。
但し、本実施の形態の場合はアンテナ２６をＩＣチップ２７に内蔵しているため、アンテナ２６大きさに制約を受けることになるが、無線タグ２４と制御機器３１との間の距離が比較的短い場合には無線通信の障害になることはない。たとえば本実施の形態を、制御回路を同一パッケージ内に組み込んだインテリジェントパワーモジュール（ＩＰＭ）のような電力半導体装置にさらに好適である。
図１０はこのようなＩＰＭ１０１の回路構成を示す回路ブロック図である。このＩＰＭ１０１はこれまで説明してきたＩＧＢＴモジュールにさらにＩＧＢＴチップを制御するための制御回路３３を同一パッケージ内に含むものである。この制御回路３３は、無線タグ２４から送信された検出温度信号を受信する受信手段３４を有し、受信した検出温度信号を基準温度信号と比較して、検出温度信号が大きければ、通電されている電流を遮断するような制御信号をＩＧＢＴチップ６に与えることにより温度上昇によるこのＩＰＭの特性劣化等を回避している。このようなＩＰＭ１０１では制御回路３３はＩＧＢＴチップの上方に重ねて設置された制御基板上に設けられるため、無線タグと制御回路との距離を十分に短く設定できる。またこの制御回路３３は、このように通電されている電流を遮断するような制御信号をＩＧＢＴチップ６に与えた場合には、併せてＩＰＭがその状態であることを外部に知らせる信号を出力するＦ０端子を備えており、このＦ０端子を介して他の制御機器との協調を取ることが可能となるため、単にそのＩＰＭを遮断するだけでなく、このＩＰＭ１０１に流れ込む電流を絞るような指示を電源に対し与える等、他の装置を含めたシステム全体としての対処が可能となり、異常時においてもより木目細やかな対処が可能となる。
なお上記各実施の形態においてはＩＧＢＴモジュール及びＩＰＭを例に挙げて説明したが、ＩＧＢＴに限られずパワーＭＯＳＦＥＴ、パワーバイポーラトランジスタ等様々な電力半導体チップを組み込んだモジュールにも本発明は適用可能であり、さらには、チップ間の絶縁機能を確保できるという効果はなくなるものの、単一のチップを封入したデバイスにも本発明は適用可能である。また、実施の形態２及び３では無線タグ２４はＩＧＢＴチップ６の上に戴置されているが、ダイオードチップ７の上に戴置されたとしても同様の作用効果を奏することはいうまでもない。
本発明に係る電力半導体装置の実施の形態１を示す平面図及びそのＡ−Ａ断面図である。 本ＩＧＢＴモジュールの回路構成を示す回路図である。 無線タグを示す平面図である。 無線タグの内部構成と、該無線タグと通信する制御機器の内部構成を示すブロック図である。 本発明に係る電力半導体装置の実施の形態２に使用されるＩＧＢＴチップの平面図である。 図５のＩＧＢＴチップのＢ−Ｂ断面図である。 本発明に係る電力半導体装置の実施の形態２の変形例に使用されるＩＧＢＴチップの平面図である。 本発明に係る電力半導体装置の実施の形態３を示す平面図及びそのＣ−Ｃ断面図である。 無線タグの平面図である。 ＩＰＭの回路構成を示す回路ブロック図である。
符号の説明
１ ベース板、 ２ インサートケース、 ３ 配線パターン、 ４ 絶縁基板、 ５ ろう材、 ６ ＩＧＢＴチップ、 ７ ダイオードチップ、 ８ ダイボンド材、 ９〜１６ 内部配線電極、 １７〜２０ 外部制御端子、 ２１ 外部共通端子、 ２２〜２３ 外部主端子、 ２４ 無線タグ、 ２５ ポリイミドテープ、 ２６ アンテナ、 ２７ ＩＣチップ、 ２８ 電源生成手段、 ２９ 制御手段、 ３０ 温度センサ、３１ 制御機器、 ３２ ＩＣ領域 ３３ 制御回路、 ３４ 受信手段、 １００ ＩＧＢＴモジュール、 １０１ ＩＰＭ。

Claims (6)

  1. 同一パッケージ内に、直列に接続された複数の電力半導体チップと、前記複数の電力半導体チップの各々の近傍に設けられた複数の無線タグとを備え、前記無線タグは温度検出手段と前記温度検出手段により得られた温度情報を無線送信する送信手段とを備えたことを特徴とする電力半導体装置。
  2. 前記無線タグは前記電力半導体チップの表面に戴置されたことを特徴とする請求項１記載の電力半導体装置。
  3. 前記無線タグはＩＣチップと前記ＩＣチップに接続されたアンテナとを備え、前記アンテナは前記電力半導体チップの表面上に形成されていることを特徴とする請求項２記載の電力半導体装置。
  4. 前記無線タグは、アンテナが内蔵されたＩＣチップであることを特徴とする請求項２記載の電力半導体装置。
  5. 前記電力半導体チップは表面に主電極パッドを有し、前記無線タグの上方を避けつつ前記主電極パッドと内部配線電極とを電気的に接続する金属細線を備えたことを特徴とする請求項２記載の電力半導体装置。
  6. 前記無線タグより送信された温度情報を受信する手段と、受信した温度情報により前記電力半導体チップの通電を遮断する手段と、前記電力半導体チップが通電を遮断された状態であることを外部に知らせる手段とを有する前記電力半導体チップを制御する制御回路を備えたことを特徴とする請求項２記載の電力半導体装置。
JP2004290573A 2004-10-01 2004-10-01 電力半導体装置 Active JP4479453B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004290573A JP4479453B2 (ja) 2004-10-01 2004-10-01 電力半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004290573A JP4479453B2 (ja) 2004-10-01 2004-10-01 電力半導体装置

Publications (2)

Publication Number Publication Date
JP2006108256A JP2006108256A (ja) 2006-04-20
JP4479453B2 true JP4479453B2 (ja) 2010-06-09

Family

ID=36377647

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004290573A Active JP4479453B2 (ja) 2004-10-01 2004-10-01 電力半導体装置

Country Status (1)

Country Link
JP (1) JP4479453B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5420461B2 (ja) * 2010-03-25 2014-02-19 本田技研工業株式会社 温度センサ接合部検査装置、及び、温度センサ接合部検査方法
US9490003B2 (en) 2011-03-31 2016-11-08 Intel Corporation Induced thermal gradients
US9658678B2 (en) 2011-03-31 2017-05-23 Intel Corporation Induced thermal gradients
DE112011105998T5 (de) 2011-12-23 2014-09-18 Intel Corporation Speicheroperationen unter Verwendung von Systemtemperatursensordaten
CN103000536B (zh) * 2012-12-07 2016-01-20 天水华天微电子股份有限公司 一种智能功率模块的制备工艺
KR102162186B1 (ko) * 2013-04-26 2020-10-07 에이비비 슈바이쯔 아게 전력 반도체 모듈
JP6130238B2 (ja) * 2013-06-14 2017-05-17 ルネサスエレクトロニクス株式会社 半導体装置および電子装置
CN105207449B (zh) * 2015-09-29 2019-01-29 广东美的制冷设备有限公司 智能功率模块
JP6468984B2 (ja) 2015-10-22 2019-02-13 三菱電機株式会社 半導体装置
EP3879556A1 (en) * 2020-03-11 2021-09-15 ABB Schweiz AG Power component including a main component and a sensor and emitter unit and system with the power component

Also Published As

Publication number Publication date
JP2006108256A (ja) 2006-04-20

Similar Documents

Publication Publication Date Title
JP5823798B2 (ja) 半導体装置
JP5001637B2 (ja) 高電力密度デバイス用のパッケージ
US8564112B2 (en) Semiconductor device
TWI575704B (zh) 半導體裝置
EP1571707A2 (en) Semiconductor device temperature detection method and power conversion apparatus
TWI670805B (zh) 半導體裝置
JP4479453B2 (ja) 電力半導体装置
JP2014003095A (ja) 半導体装置
EP2669938A2 (en) Semiconductor device with an oxide solder flow prevention area on a substrate and corresponding manufacturing method
JP2011199162A (ja) 半導体装置
JP7286582B2 (ja) 半導体装置
US20220399300A1 (en) Clip structure for semiconductor package and semiconductor package including the same
JP2020194959A (ja) 半導体装置
US11825591B2 (en) Semiconductor module
JP2011199148A (ja) 半導体装置
WO2010084550A1 (ja) 半導体モジュール及びその制御方法
JP4045404B2 (ja) パワーモジュールおよびその保護システム
JP2564370Y2 (ja) 電力半導体装置
US20220244111A1 (en) Semiconductor device and temperature measurement method
JP2010219243A (ja) 半導体モジュール及びその制御方法
JP2013207168A (ja) 半導体モジュール
JP2011199149A (ja) 半導体装置
JP2011199150A (ja) 半導体装置
JPH0770678B2 (ja) 混成集積回路装置
JP2013207169A (ja) 半導体モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070123

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100223

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100308

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130326

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4479453

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130326

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140326

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250