JP5420461B2 - 温度センサ接合部検査装置、及び、温度センサ接合部検査方法 - Google Patents
温度センサ接合部検査装置、及び、温度センサ接合部検査方法 Download PDFInfo
- Publication number
- JP5420461B2 JP5420461B2 JP2010070620A JP2010070620A JP5420461B2 JP 5420461 B2 JP5420461 B2 JP 5420461B2 JP 2010070620 A JP2010070620 A JP 2010070620A JP 2010070620 A JP2010070620 A JP 2010070620A JP 5420461 B2 JP5420461 B2 JP 5420461B2
- Authority
- JP
- Japan
- Prior art keywords
- temperature sensor
- temperature
- thermal resistance
- joint inspection
- resistance value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
- H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Investigating Or Analyzing Materials Using Thermal Means (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Description
本発明は、温度センサを基板に接合する温度センサ接合部の検査を行う温度センサ接合部検査装置、及び、温度センサ接合部検査方法に関する。
従来、はんだ接合部を非破壊検査する方法として、Ｘ線ＣＴ等により接合部の画像を撮影し、画像中のはんだ部とボイド部の割合をもとに接合部の良否を判定する方法があった。また、ＰＮ接合を有する半導体電子部品のはんだ接合部の検査方法として、微少電流下でのＰＮ接合順電圧を予め測定し、次に同順方向に大きな電流を通電して半導体電子部品を充分に発熱させ、通電終了後に微少電流におけるＰＮ接合順電圧を再び測定して、通電前のＰＮ接合順電圧と比較する方法が知られている（例えば、特許文献１参照）。
ところで、半導体装置には動作中の温度を監視するための温度センサが設けられることが多く、この温度センサは、通常、半導体装置の基板にはんだ接合されている。温度センサのはんだ接合部の良否は伝熱性等に影響を与えるため、温度センサのはんだ接合部の検査は重要である。その検査方法としては上述したＸ線ＣＴ等の断層撮影による方法が挙げられるが、この方法は、はんだ部とボイド部の割合が撮影する断面の位置や二値化処理の閥値等によって変化するために一定の検出精度を保つことが容易でなく、高価な機材が必要であるため、導入は容易ではない。また、上述したＰＮ接合を有する半導体電子部品のはんだ接合部の検査方法は温度センサのはんだ接合部に対して適用できるものではない。
本発明は、上述した事情に鑑みてなされたものであり、温度センサのはんだ接合部の良否を、低コストで容易に導入可能な方法によって高精度で検査できる温度センサ接合部検査装置、及び、温度センサ接合部検査方法を提供することを目的とする。
本発明は、上述した事情に鑑みてなされたものであり、温度センサのはんだ接合部の良否を、低コストで容易に導入可能な方法によって高精度で検査できる温度センサ接合部検査装置、及び、温度センサ接合部検査方法を提供することを目的とする。
上記目的を達成するために、本発明は、半導体装置が実装された回路基板上にはんだ接合された温度センサの接合状態を検査する温度センサ接合部検査装置であって、前記温度センサに電流を通電する電源供給部と、前記回路基板に配設された放熱ベース部の温度と前記温度センサの温度とをそれぞれ測定する温度測定部と、前記温度測定部により測定された前記放熱ベース部の温度と前記温度センサの温度との差に基づいて熱抵抗値を算出し、算出した熱抵抗値を予め設定された熱抵抗の閾値と比較して、温度センサの接合部の検査を行う制御部と、を備えたことを特徴とする。
本発明によれば、半導体装置が実装された回路基板上にはんだ接合された温度センサの接合状態を、温度センサと放熱ベース部との間の熱抵抗値に基づいて判定できる。この方法は特殊な機材を利用することなく低コストで容易に実行可能である上、測定毎のばらつきが極めて小さく、容易に高精度で検査できる。さらに、温度センサの動作に影響するはんだ接合部の熱抵抗を直接的に測定して、この熱抵抗に基づいて直接的にはんだ接合部の機能の良否を判定できるので、実際の温度センサの動作への影響を基準とした的確な判定ができる。従って、半導体装置の温度を検出するための温度センサの接合状態を、高価な機材を必要としない方法によって、容易に高精度で検査できる。
本発明によれば、半導体装置が実装された回路基板上にはんだ接合された温度センサの接合状態を、温度センサと放熱ベース部との間の熱抵抗値に基づいて判定できる。この方法は特殊な機材を利用することなく低コストで容易に実行可能である上、測定毎のばらつきが極めて小さく、容易に高精度で検査できる。さらに、温度センサの動作に影響するはんだ接合部の熱抵抗を直接的に測定して、この熱抵抗に基づいて直接的にはんだ接合部の機能の良否を判定できるので、実際の温度センサの動作への影響を基準とした的確な判定ができる。従って、半導体装置の温度を検出するための温度センサの接合状態を、高価な機材を必要としない方法によって、容易に高精度で検査できる。
また、本発明は、上記温度センサ接合部検査装置において、前記温度センサは測温抵抗体であることを特徴とする。
本発明によれば、測温抵抗体である温度センサに通電して発熱させ、温度センサの温度と放熱ベース部の温度を測定することではんだ接合部の熱抵抗を正確に求めることができる。このため、測温抵抗体の特性を利用して、容易に高精度で、はんだ接合部の状態を検査できる。
本発明によれば、測温抵抗体である温度センサに通電して発熱させ、温度センサの温度と放熱ベース部の温度を測定することではんだ接合部の熱抵抗を正確に求めることができる。このため、測温抵抗体の特性を利用して、容易に高精度で、はんだ接合部の状態を検査できる。
また、本発明は、上記温度センサ接合部検査装置において、前記制御部は、前記電源供給部による通電開始から温度を測定するまでの通電時間が熱抵抗に与える影響に基づいて予め設定された時間が経過した後に、前記温度測定部によって前記放熱ベース部の温度と前記温度センサの温度とを測定させることを特徴とする。
本発明によれば、温度センサへの通電開始から時間が経過して熱抵抗値の算出に適する状態になってから、温度を測定して熱抵抗を算出するので、熱抵抗値を正確に算出して高精度ではんだ接合部の状態を検査できる。
本発明によれば、温度センサへの通電開始から時間が経過して熱抵抗値の算出に適する状態になってから、温度を測定して熱抵抗を算出するので、熱抵抗値を正確に算出して高精度ではんだ接合部の状態を検査できる。
また、本発明は、上記温度センサ接合部検査装置において、前記閾値は、前記電源供給部から前記温度センサに通電する電流値が熱抵抗に与える影響、及び、前記電源供給部による通電開始から前記温度測定部が温度を測定するまでの通電時間が熱抵抗に与える影響に基づいて設定されたことを特徴とする。
本発明によれば、温度センサに通電する電流値と温度測定までの通電時間が熱抵抗に与える影響を加味して閾値が設定されるので、熱抵抗値に基づいて正確にはんだ接合部の良否を判定できる。
本発明によれば、温度センサに通電する電流値と温度測定までの通電時間が熱抵抗に与える影響を加味して閾値が設定されるので、熱抵抗値に基づいて正確にはんだ接合部の良否を判定できる。
また、上記課題を解決するため、本発明は、半導体装置が実装された回路基板上にはんだ接合された温度センサの接合状態を検査する温度センサ接合部検査方法であって、前記温度センサに電流源から電流を通電するステップと、前記回路基板に配設された放熱ベース部の温度と前記温度センサの温度とをそれぞれ測定するステップと、前記放熱ベース部の温度と前記温度センサの温度との差に基づいて熱抵抗値を算出するステップと、算出した熱抵抗値を予め設定された熱抵抗の閾値と比較して、温度センサの接合部の検査を行うステップと、を有することを特徴とする。
本発明によれば、半導体装置が実装された回路基板上にはんだ接合された温度センサの接合状態を、温度センサと放熱ベース部との間の熱抵抗値に基づいて判定できる。この方法は特殊な機材を利用することなく低コストで容易に実行可能である上、測定毎のばらつきが極めて小さく、容易に高精度で検査できる。さらに、温度センサの動作に影響するはんだ接合部の熱抵抗を直接的に測定して、この熱抵抗に基づいて直接的にはんだ接合部の機能の良否を判定できるので、実際の温度センサの動作への影響を基準とした的確な判定ができる。従って、半導体装置の温度を検出するための温度センサの接合状態を、高価な機材を必要としない方法によって、容易に高精度で検査できる。
本発明によれば、半導体装置が実装された回路基板上にはんだ接合された温度センサの接合状態を、温度センサと放熱ベース部との間の熱抵抗値に基づいて判定できる。この方法は特殊な機材を利用することなく低コストで容易に実行可能である上、測定毎のばらつきが極めて小さく、容易に高精度で検査できる。さらに、温度センサの動作に影響するはんだ接合部の熱抵抗を直接的に測定して、この熱抵抗に基づいて直接的にはんだ接合部の機能の良否を判定できるので、実際の温度センサの動作への影響を基準とした的確な判定ができる。従って、半導体装置の温度を検出するための温度センサの接合状態を、高価な機材を必要としない方法によって、容易に高精度で検査できる。
本発明によれば、温度センサと放熱ベース部との間の熱抵抗値に基づいてはんだ接合部の検査を行える。この方法は特殊な機材を利用することなく低コストで容易に実行可能である上、測定毎のばらつきが極めて小さく、容易に高精度で検査できる。さらに、温度センサの動作に影響するはんだ接合部の熱抵抗を直接的に測定して、この熱抵抗に基づいて直接的にはんだ接合部の機能の良否を判定できるので、実際の温度センサの動作への影響を基準とした的確な判定ができる。従って、半導体装置の温度を検出するための温度センサの接合状態を、高価な機材を必要としない方法によって、容易に高精度で検査できる。
また、測温抵抗体の特性を利用して、測温抵抗体である温度センサに通電して発熱させ、温度センサの温度と放熱ベース部の温度を測定することではんだ接合部の熱抵抗を正確に求めることができ、容易に高精度で、はんだ接合部の状態を検査できる。
さらに、温度センサへの通電開始から時間が経過して熱抵抗値の算出に適する状態になってから、温度を測定して熱抵抗を算出するので、熱抵抗値を正確に算出し、高精度ではんだ接合部の状態を検査できる。
さらにまた、温度センサに通電する電流値と温度測定までの通電時間が熱抵抗に与える影響を加味して閾値が設定されるので、熱抵抗値に基づいて正確にはんだ接合部の良否を判定できる。
また、測温抵抗体の特性を利用して、測温抵抗体である温度センサに通電して発熱させ、温度センサの温度と放熱ベース部の温度を測定することではんだ接合部の熱抵抗を正確に求めることができ、容易に高精度で、はんだ接合部の状態を検査できる。
さらに、温度センサへの通電開始から時間が経過して熱抵抗値の算出に適する状態になってから、温度を測定して熱抵抗を算出するので、熱抵抗値を正確に算出し、高精度ではんだ接合部の状態を検査できる。
さらにまた、温度センサに通電する電流値と温度測定までの通電時間が熱抵抗に与える影響を加味して閾値が設定されるので、熱抵抗値に基づいて正確にはんだ接合部の良否を判定できる。
以下、図面を参照して本発明の実施形態について説明する。
図１は、本発明の温度センサ接合部検査方法を適用した実施形態において、検査対象となる半導体装置の一実施例として、パワーモジュール１の構成を示す平面図である。また、図２はパワーモジュール１におけるはんだ接合部を検査する検査装置１０の構成と、検査装置１０を用いた検査方法を示す図であり、ＤＣＢ基板３の断面構成を合わせて示す。
本実施形態で説明するパワーモジュール１は、合成樹脂製のケース２に、１または複数のＩＧＢＴ４（半導体装置）を搭載したＤＣＢ基板３（回路基板）を収容したパッケージとして構成され、例えば、他のパワーモジュール１と並列接続されてＩＧＢＴ４をブリッジ接続したインバータ回路を構成し、ＩＧＢＴ４のスイッチング動作によって三相交流電動機の駆動電流を出力するものである。
図１は、本発明の温度センサ接合部検査方法を適用した実施形態において、検査対象となる半導体装置の一実施例として、パワーモジュール１の構成を示す平面図である。また、図２はパワーモジュール１におけるはんだ接合部を検査する検査装置１０の構成と、検査装置１０を用いた検査方法を示す図であり、ＤＣＢ基板３の断面構成を合わせて示す。
本実施形態で説明するパワーモジュール１は、合成樹脂製のケース２に、１または複数のＩＧＢＴ４（半導体装置）を搭載したＤＣＢ基板３（回路基板）を収容したパッケージとして構成され、例えば、他のパワーモジュール１と並列接続されてＩＧＢＴ４をブリッジ接続したインバータ回路を構成し、ＩＧＢＴ４のスイッチング動作によって三相交流電動機の駆動電流を出力するものである。
ケース２は、ＤＣＢ基板３を収容する空間を有する略箱形の樹脂製部材であり、上記空間の上部は蓋により覆われた構成としてもよい。
ケース２には、パワーモジュール１が上記駆動電流を入出力する３つの主端子２１、２２、２３が配置され、ＤＣＢ基板３を収容する空間には、主端子２１に導通する内部配線板２１ａ、主端子２２に導通する内部配線板２２ａ、及び、主端子２３に導通する内部配線板２３ａがそれぞれ配置されている。
ケース２には、パワーモジュール１が上記駆動電流を入出力する３つの主端子２１、２２、２３が配置され、ＤＣＢ基板３を収容する空間には、主端子２１に導通する内部配線板２１ａ、主端子２２に導通する内部配線板２２ａ、及び、主端子２３に導通する内部配線板２３ａがそれぞれ配置されている。
ＤＣＢ基板３は、後述するように、絶縁層としてのセラミックス層３１（図２）の表面に銅箔３２（図２）を接合して構成され、この銅箔３２により回路パターンが形成される。銅箔３２に形成された回路パターンには、ＩＧＢＴ４、ＩＧＢＴ４の温度を検出する温度センサ５、及び、ＩＧＢＴ４に付属する制御信号増幅回路やＦＷＤ（Free Wheeling Diode）等の各種回路（図示略）が実装されている。
本実施形態のパワーモジュール１は２個のＩＧＢＴ４と２個のＦＷＤ（図示略）を搭載した２素子型のモジュールであり、１個の温度センサ５が搭載され、銅箔３２において各ＩＧＢＴ４及び温度センサ５が実装される各回路パターンは相互に絶縁されている。２個のＩＧＢＴ４のコレクタ、エミッタの各端子は、内部配線板２１ａ〜２３ａにワイヤーボンディング接合されている。
また、ケース２には、外部の制御回路（図示略）によりパワーモジュール１を制御するための複数の制御端子２４が設けられ、ＤＣＢ基板３を収容する空間には、各々の制御端子２４に導通する複数の内部配線板２４ａが露出している。内部配線板２４ａには、ＩＧＢＴ４のゲート端子や温度センサ５の端子がワイヤーボンディング接合されている。
また、ケース２には、外部の制御回路（図示略）によりパワーモジュール１を制御するための複数の制御端子２４が設けられ、ＤＣＢ基板３を収容する空間には、各々の制御端子２４に導通する複数の内部配線板２４ａが露出している。内部配線板２４ａには、ＩＧＢＴ４のゲート端子や温度センサ５の端子がワイヤーボンディング接合されている。
図２に示すように、温度センサ５とＩＧＢＴ４とが実装されるＤＣＢ基板３は、セラミックス層３１、銅箔３２、３３、及び、銅箔３３にはんだ接合部３４を介して接合された放熱ベース部３７を有し、銅箔３２にはＩＧＢＴ４及び温度センサ５がそれぞれはんだ接合部３４、３５により接合されている。また、放熱ベース部３７はケース２（図１）の底面に露出して、外部のヒートシンク（図示略）に接合される。
セラミックス層３１は熱伝導性の高いセラミックス材料で構成され、ＩＧＢＴ４が発する熱が銅箔３２、セラミックス層３１、銅箔３３及びはんだ接合部３６を経て、所定厚さの銅板等からなる放熱ベース部３７に伝えられ、放熱される。
セラミックス層３１は熱伝導性の高いセラミックス材料で構成され、ＩＧＢＴ４が発する熱が銅箔３２、セラミックス層３１、銅箔３３及びはんだ接合部３６を経て、所定厚さの銅板等からなる放熱ベース部３７に伝えられ、放熱される。
ＩＧＢＴ４と同一のＤＣＢ基板３に実装された温度センサ５は、ＩＧＢＴ４を制御する制御回路（図示略）が、ＩＧＢＴ４のチップ温度が定格を超えないように制御を行うために設けられたセンサであり、白金測温抵抗体により構成される。温度センサ５の両端は、図１に示すように、それぞれ内部配線板２４ａに接合されている。これら２つの内部配線板２４ａに繋がる制御端子２４を外部の制御回路（図示略）に接続すれば、該制御回路によって温度センサ５の抵抗値を検出することにより、温度を測定できる。
パワーモジュール１においては、特に発熱が大きいＩＧＢＴ４の近傍に温度センサ５が設けられる。例えば、Ｖ相電流を出力するパワーモジュール１が搭載する２個のＩＧＢＴ４によりＨｉアームとＬｏｗアームを構成する場合、ＬｏｗアームのＩＧＢＴ４の近傍に温度センサ５が配置される。ここで、確実にＩＧＢＴ４を保護するため、温度センサ５により検出される温度と、実際のＩＧＢＴ４のチップ温度との差が所定値より小さいことが要求される。温度センサ５には、ＩＧＢＴ４の熱が、はんだ接合部３４、セラミックス層３１、及びはんだ接合部３５を介して伝わるので、これら各部の仕様やＩＧＢＴ４と温度センサ５との間の距離が、上記の要求を満たすように設計されている。
ところで、一般にはんだ接合部３４、３５、３６には、図２に示すようにボイドが発生することがある。ボイドの発生ははんだ接合部３４、３５、３６の熱伝導に影響を与える可能性があり、特に、温度センサ５を接合するはんだ接合部３５に多量の或いは大きなボイド３５ａが発生すると、温度センサ５による測定温度と温度センサ５のチップ温度との差が拡大するおそれがある。
そこで、本実施形態では、検査装置１０によってはんだ接合部３５におけるボイド３５ａの影響を検査し、はんだ接合部３５の良否、すなわち、温度センサ５を用いたＩＧＢＴ４の温度の測定に支障がないかどうかを判定する。
そこで、本実施形態では、検査装置１０によってはんだ接合部３５におけるボイド３５ａの影響を検査し、はんだ接合部３５の良否、すなわち、温度センサ５を用いたＩＧＢＴ４の温度の測定に支障がないかどうかを判定する。
検査装置１０（温度センサ接合部検査装置）は、検査装置１０の全体を中枢的に制御する制御部１１と、制御部１１の制御に従って温度センサ５に通電する電源部１２（電源供給部）と、通電された温度センサ５の温度と、放熱ベース部３７の温度とをそれぞれ測定する温度検出器１５（温度測定部）と、制御部１１により処理されたデータ等を外部の装置（図示略）との間で入出力するインタフェース１８とを備えている。制御部１１は、図示しないＣＰＵ、ＣＰＵが実行する制御プログラム及び各種設定値のデータ等を記憶したＲＯＭ、ＣＰＵが処理するプログラムやデータを一時的に記憶するＲＡＭ等を備え、ＣＰＵが制御プログラムを実行することによって検査装置１０の各部を制御する。
電源部１２は、温度センサ５の両端に接続される各制御端子２４に接触する電源供給ライン１３、１４を介して、温度センサ５に電流を供給する。
温度検出器１５は、温度センサ５に接する熱電対プローブ１６、及び、放熱ベース部３７の表面に接する熱電対プローブ１７を備え、これら熱電対プローブ１６、１７により温度を検出（測定）する。
検査装置１０による検査の際には、まず、温度センサ５の両端が接合された２個の制御端子２４に電源供給ライン１３、１４が接続され、熱電対プローブ１６が温度センサ５の表面に固定され、熱電対プローブ１７が放熱ベース部３７の表面に固定される。熱電対プローブ１６，１７は、例えば貼付等の方法により容易に固定できる。
温度検出器１５は、温度センサ５に接する熱電対プローブ１６、及び、放熱ベース部３７の表面に接する熱電対プローブ１７を備え、これら熱電対プローブ１６、１７により温度を検出（測定）する。
検査装置１０による検査の際には、まず、温度センサ５の両端が接合された２個の制御端子２４に電源供給ライン１３、１４が接続され、熱電対プローブ１６が温度センサ５の表面に固定され、熱電対プローブ１７が放熱ベース部３７の表面に固定される。熱電対プローブ１６，１７は、例えば貼付等の方法により容易に固定できる。
はんだ接合部３５の検査においては、電源部１２により、温度センサ５に電流が供給される。測温抵抗体である温度センサ５は通電により発熱して昇温され、その一方で、温度センサ５の熱がはんだ接合部３５、セラミックス層３１及びはんだ接合部３６を介して放熱ベース部３７に伝わるので、放熱ベース部３７の温度も上昇する。ここで、温度検出器１５によって、通電開始後の温度センサ５の温度及び放熱ベース部３７の温度すなわちケース温度が検出され、検出された温度が制御部１１により取得される。
制御部１１は、検出された温度センサ５の温度［℃］と放熱ベース部３７の温度［℃］との差、及び、温度センサ５に通電した電力［Ｗ］に基づき、温度センサ５と放熱ベース部３７との間の熱抵抗値Ｒｔｈ［℃／Ｗ］を算出する。制御部１１は、はんだ接合部３５の良否を判定するための熱抵抗の閾値を予めＲＯＭに記憶しており、この閾値を熱抵抗値Ｒｔｈが超えた場合にははんだ接合部３４を不良と判定し、それ以外の場合ははんだ接合部３４を良と判定する。
熱抵抗の閾値は、はんだ接合部３５におけるボイド率が、ボイド３５ａの影響により温度センサ５による測定温度とＩＧＢＴ４のチップ温度との差が要求を満たす範囲で極大となった場合の熱抵抗値である。ここで、ボイド率とは、はんだ接合部３５に占めるボイド３５ａの割合（断面積比、或いは体積比）である。熱抵抗値Ｒｔｈが閾値以下の場合は、ボイド率が要求を満たす範囲内であり、はんだ接合部３５は良品といえる。
熱抵抗の閾値は、はんだ接合部３５におけるボイド率が、ボイド３５ａの影響により温度センサ５による測定温度とＩＧＢＴ４のチップ温度との差が要求を満たす範囲で極大となった場合の熱抵抗値である。ここで、ボイド率とは、はんだ接合部３５に占めるボイド３５ａの割合（断面積比、或いは体積比）である。熱抵抗値Ｒｔｈが閾値以下の場合は、ボイド率が要求を満たす範囲内であり、はんだ接合部３５は良品といえる。
図３は、検査装置１０による検査方法を示すフローチャートである。
検査装置１０の制御部１１は、電源部１２を制御して、温度センサ５への通電を開始する（ステップＳ１）。
この温度センサ５への通電開始から、予め設定された所定時間が経過した後、制御部１１は温度検出器１５を制御して、熱電対プローブ１６、１７により温度を検出させる（ステップＳ２）。
ここで、制御部１１は、温度検出器１５が熱電対プローブ１６により検出した温度センサ５の温度、及び、温度検出器１５が熱電対プローブ１７により検出した放熱ベース部３７の温度に基づいて、温度センサ５と放熱ベース部３７との間の熱抵抗値を算出する（ステップＳ３）。
そして、制御部１１は、算出した熱抵抗値と、予め設定されて記憶している熱抵抗の閾値とを比較することにより、はんだ接合部３４の判定を行う（ステップＳ４）。
検査装置１０の制御部１１は、電源部１２を制御して、温度センサ５への通電を開始する（ステップＳ１）。
この温度センサ５への通電開始から、予め設定された所定時間が経過した後、制御部１１は温度検出器１５を制御して、熱電対プローブ１６、１７により温度を検出させる（ステップＳ２）。
ここで、制御部１１は、温度検出器１５が熱電対プローブ１６により検出した温度センサ５の温度、及び、温度検出器１５が熱電対プローブ１７により検出した放熱ベース部３７の温度に基づいて、温度センサ５と放熱ベース部３７との間の熱抵抗値を算出する（ステップＳ３）。
そして、制御部１１は、算出した熱抵抗値と、予め設定されて記憶している熱抵抗の閾値とを比較することにより、はんだ接合部３４の判定を行う（ステップＳ４）。
電源部１２から温度センサ５に通電する際の電流値、及び、電源部１２が温度センサ５への通電を開始してから温度検出器１５により温度を測定（検出）するまでの通電時間は、熱抵抗値Ｒｔｈとの相関が良好になるよう設定されている。
図４は、熱抵抗値Ｒｔｈとボイド率との相関を示す相関係数と、温度センサ５に通電する電流値との相関を示す図表である。
この図４に示す図表は、（１）ボイド率が既知の複数のパワーモジュール１の試料を用い、温度センサ５への通電開始から温度測定までの通電時間を１［ｓｅｃ］として熱抵抗値Ｒｔｈを求め、（２）ボイド率の対数と熱抵抗値Ｒｔｈとの相関をプロットして相関係数を求め、（３）通電する電流値を種々変化させて（２）の相関係数を求め、（４）相関係数と電流値との相関をプロットしたものである。
この図４に示す図表は、（１）ボイド率が既知の複数のパワーモジュール１の試料を用い、温度センサ５への通電開始から温度測定までの通電時間を１［ｓｅｃ］として熱抵抗値Ｒｔｈを求め、（２）ボイド率の対数と熱抵抗値Ｒｔｈとの相関をプロットして相関係数を求め、（３）通電する電流値を種々変化させて（２）の相関係数を求め、（４）相関係数と電流値との相関をプロットしたものである。
図４に示すように、電流値が低いと相関係数が低く、電流値が高いと相関係数は十分に高くなる。図４の例では電流値が１０［ｍＡ］以上であれば相関係数が十分に高くなり、電流値が２０［ｍＡ］以上で相関係数がほぼ飽和する。従って、図４の例では、検査において温度センサ５に通電する電流値を２０［ｍＡ］とすることが好ましい。
図５は、熱抵抗値Ｒｔｈとボイド率との相関を示す相関係数と、温度センサ５に通電を開始してから温度測定までの通電時間との相関を示す図表である。この図５に示す図表は、（１）ボイド率が既知の複数のパワーモジュール１の試料を用い、温度センサ５に通電する電流値を１０［ｍＡ］として熱抵抗値Ｒｔｈを求め、（２）ボイド率の対数と熱抵抗値Ｒｔｈとの相関をプロットして相関係数を求め、（３）温度センサ５への通電開始から温度測定までの通電時間を種々変化させて（２）の相関係数を求め、（４）相関係数と通電時間との相関をプロットしたものである。
図５に示すように、通電時間が短いと相関係数が低く、通電時間が長いと相関係数が十分に高くなる。図５の例では通電時間が０．１［ｓｅｃ］以上であれば相関係数が十分に高くなり、通電時間が１［ｓｅｃ］以上で相関係数がほぼ飽和する。従って、図５の例では、検査において温度センサ５への通電開始から温度測定までの通電時間を１［ｓｅｃ］とすることが好ましい。
そして、図４及び図５に基づいて設定された電流値（１０［ｍＡ］）と通電時間（１［ｓｅｃ］）に基づき、図６に示すように熱抵抗値Ｒｔｈの閾値が決定される。
図６は、熱抵抗値Ｒｔｈとボイド率との相関を示す図表である。この図６に示す図表は、（１）ボイド率が既知の複数のパワーモジュール１の試料を用い、温度センサ５に電流値（１０［ｍＡ］）、通電時間（１［ｓｅｃ］）として通電して熱抵抗値Ｒｔｈを求め、（２）ボイド率の対数と熱抵抗値Ｒｔｈとの相関をプロットして相関係数を求め、（３）ボイド率の対数に対する熱抵抗値Ｒｔｈについて単回帰分析による予測を行い、予測値を、ボイド率に対する熱抵抗値Ｒｔｈとしてプロットしたもので、図中の縦軸は熱抵抗値、横軸はボイド率である。曲線Ａは熱抵抗値Ｒｔｈの予測値を示し、区間Ｂは熱抵抗値Ｒｔｈの区間推定による信頼区間であり、区間Ｃは熱抵抗値Ｒｔｈの予測区間である。
図６は、熱抵抗値Ｒｔｈとボイド率との相関を示す図表である。この図６に示す図表は、（１）ボイド率が既知の複数のパワーモジュール１の試料を用い、温度センサ５に電流値（１０［ｍＡ］）、通電時間（１［ｓｅｃ］）として通電して熱抵抗値Ｒｔｈを求め、（２）ボイド率の対数と熱抵抗値Ｒｔｈとの相関をプロットして相関係数を求め、（３）ボイド率の対数に対する熱抵抗値Ｒｔｈについて単回帰分析による予測を行い、予測値を、ボイド率に対する熱抵抗値Ｒｔｈとしてプロットしたもので、図中の縦軸は熱抵抗値、横軸はボイド率である。曲線Ａは熱抵抗値Ｒｔｈの予測値を示し、区間Ｂは熱抵抗値Ｒｔｈの区間推定による信頼区間であり、区間Ｃは熱抵抗値Ｒｔｈの予測区間である。
仮に、温度センサ５へのボイド３５ａの影響の実態をもとに、要求を満たす範囲のボイド率の極大値が８０［％］とした場合、熱抵抗値Ｒｔｈの閾値Ｐは、ボイド率８０［％］の切片における予測区間の下限とされる。
この例のように、熱抵抗の閾値は、ボイド率が既知の複数のパワーモジュール１の試料を用いたボイド率と熱抵抗値Ｒｔｈとの相関を回帰分析して、適切に決定される。
この例のように、熱抵抗の閾値は、ボイド率が既知の複数のパワーモジュール１の試料を用いたボイド率と熱抵抗値Ｒｔｈとの相関を回帰分析して、適切に決定される。
以上のように、本発明を適用した実施形態によれば、ＩＧＢＴ４が実装されたＤＣＢ基板３上にはんだ接合された温度センサ５の接合状態を検査する検査装置１０は、温度センサ５に電流を通電する電源部１２と、ＤＣＢ基板３に配設された放熱ベース部３７の温度と温度センサ５の温度とをそれぞれ測定する温度検出器１５と、温度検出器１５により測定された放熱ベース部３７の温度と温度センサ５の温度との差に基づいて、温度センサ５と放熱ベース部３７との間の熱抵抗値を算出し、算出した熱抵抗値を予め設定された熱抵抗の閾値と比較して、温度センサ５の接合部の検査を行う制御部１１と、を備え、ＩＧＢＴ４が実装されたＤＣＢ基板３上にはんだ接合された温度センサ５の接合状態を、温度センサ５と放熱ベース部３７との間の熱抵抗値に基づいて検査できる。この方法は特殊な機材を利用することなく低コストで容易に実行可能である上、測定する対象が明確に決まっているので、測定毎のばらつきが極めて小さい。このため、はんだ接合部３５の良否を容易に高精度で判定できる。さらに、温度センサ５の動作に影響するはんだ接合部３５の熱抵抗を直接的に測定して、この熱抵抗に基づいて直接的にはんだ接合部３５の機能の良否を判定できるので、実際の温度センサ５の動作への影響を基準とした的確な判定ができる。従って、ＩＧＢＴ４の温度を検出するための温度センサ５の接合状態を、高価な機材を必要としない方法によって、容易に高精度で検査できる。
また、温度センサ５が通電により発熱し、この熱が放熱ベース部３７に伝わるまで通電してから温度を測定し、簡単な演算を行うだけで良いので、非常に短い時間ではんだ接合部３５の良否を判定できる。
また、温度センサ５が通電により発熱し、この熱が放熱ベース部３７に伝わるまで通電してから温度を測定し、簡単な演算を行うだけで良いので、非常に短い時間ではんだ接合部３５の良否を判定できる。
また、測温抵抗体である温度センサ５に通電して発熱させ、温度センサ５の温度と放熱ベース部３７の温度を測定することではんだ接合部３５の熱抵抗を正確に求めることができる。このため、測温抵抗体の特性を利用して、容易に高精度で、はんだ接合部３５の状態を検査できる。
制御部１１は、図４に示したように、電源部１２による通電開始から温度を測定するまでの通電時間が熱抵抗に与える影響に基づいて予め設定された時間が経過し、熱抵抗値の算出に適する状態になってから、温度検出器１５によって温度を測定して熱抵抗を算出するので、熱抵抗値を正確に算出して高精度ではんだ接合部３５の状態を検査できる。
また、制御部１１がはんだ接合部３５の良否の判定に用いる閾値は、電源部１２から温度センサ５に通電する電流値が熱抵抗に与える影響、及び、電源部１２による通電開始から温度検出器１５が温度を測定するまでの通電時間が熱抵抗に与える影響を加味して設定されているので、熱抵抗値に基づいてはんだ接合部３５の良否を正確に判定できる。
制御部１１は、図４に示したように、電源部１２による通電開始から温度を測定するまでの通電時間が熱抵抗に与える影響に基づいて予め設定された時間が経過し、熱抵抗値の算出に適する状態になってから、温度検出器１５によって温度を測定して熱抵抗を算出するので、熱抵抗値を正確に算出して高精度ではんだ接合部３５の状態を検査できる。
また、制御部１１がはんだ接合部３５の良否の判定に用いる閾値は、電源部１２から温度センサ５に通電する電流値が熱抵抗に与える影響、及び、電源部１２による通電開始から温度検出器１５が温度を測定するまでの通電時間が熱抵抗に与える影響を加味して設定されているので、熱抵抗値に基づいてはんだ接合部３５の良否を正確に判定できる。
なお、上記実施形態においては、回路基板としてＤＣＢ基板（セラミックス絶縁基板）を用いる構成を例に挙げて説明したが、本発明はこれに限定されるものではなく、絶縁基板であればＤＣＢ基板以外の基板を用いることができ、例えば、熱拡散シートや絶縁シートを用いた基板や、樹脂製の高熱伝導基板を用いてもよい。また、ＤＣＢ基板３のセラミックス層３１を構成する材料も特に制限は無く、アルミナ系、ジルコニア系、或いはその他のセラミックスを用いることができる。銅箔３３、３４、及び放熱ベース部３７を構成する金属やこれら各層の厚みを含む各種仕様も任意であり、銅箔３３、３４により回路パターンを形成する方法も何ら制限されない。また、温度センサ５により温度を測定する対象の半導体素子は、ＩＧＢＴ４に限定されず、半導体素子の温度が定格範囲を超えないよう制御する目的で様々な半導体素子に対して適用可能である。温度センサ５は、白金測温抵抗体に限らず他の金属や半導体を用いた測温抵抗体を用いることもできる。また、温度センサ５の温度及び放熱ベース部３７の温度を測定するために熱電対プローブ１６、１７を用いた構成を例に挙げて説明したが、本発明はこれに限定されるものではなく、温度を検出する方法は任意に変更可能である。その他、検査装置１０の細部構成や本発明の検査方法の適用範囲については、本発明の趣旨を逸脱しない範囲で任意に変更可能である。
１ パワーモジュール
３ ＤＣＢ基板（回路基板）
４ ＩＧＢＴ（半導体素子）
５ 温度センサ
１０ 検査装置（温度センサ接合部検査装置）
１１ 制御部
１２ 電源部（電源供給部）
１３、１４ 電源供給ライン
１５ 温度検出器（温度測定部）
１６、１７ 熱電対プローブ
２４ 制御端子
２４ａ 内部配線板
３１ セラミックス層
３２、３３ 銅箔
３４、３５、３６ はんだ接合部
３５ａ ボイド
３７ 放熱ベース部
Ｒｔｈ 熱抵抗値
３ ＤＣＢ基板（回路基板）
４ ＩＧＢＴ（半導体素子）
５ 温度センサ
１０ 検査装置（温度センサ接合部検査装置）
１１ 制御部
１２ 電源部（電源供給部）
１３、１４ 電源供給ライン
１５ 温度検出器（温度測定部）
１６、１７ 熱電対プローブ
２４ 制御端子
２４ａ 内部配線板
３１ セラミックス層
３２、３３ 銅箔
３４、３５、３６ はんだ接合部
３５ａ ボイド
３７ 放熱ベース部
Ｒｔｈ 熱抵抗値
Claims (5)
- 半導体装置が実装されたＤＣＢ基板上にはんだ接合された温度センサの接合状態を検査する温度センサ接合部検査装置であって、
前記温度センサに電流を通電する電源供給部と、
前記ＤＣＢ基板に配設された放熱ベース部の温度と前記温度センサの温度とをそれぞれ測定する温度測定部と、
前記温度測定部により測定された前記放熱ベース部の温度と前記温度センサの温度との差に基づいて熱抵抗値を算出し、算出した熱抵抗値を予め設定された熱抵抗の閾値と比較して、温度センサの接合部の検査を行う制御部と、
を備えたことを特徴とする温度センサ接合部検査装置。 - 前記温度センサは測温抵抗体であることを特徴とする請求項１記載の温度センサ接合部検査装置。
- 前記制御部は、前記電源供給部による通電開始から温度を測定するまでの通電時間が熱抵抗に与える影響に基づいて予め設定された時間が経過した後に、前記温度測定部によって前記放熱ベース部の温度と前記温度センサの温度とを測定させることを特徴とする請求項１または２に記載の温度センサ接合部検査装置。
- 前記閾値は、前記電源供給部から前記温度センサに通電する電流値が熱抵抗に与える影響、及び、前記電源供給部による通電開始から前記温度測定部が温度を測定するまでの通電時間が熱抵抗に与える影響に基づいて設定されたことを特徴とする請求項１から３のいずれかに記載の温度センサ接合部検査装置。
- 半導体装置が実装されたＤＣＢ基板上にはんだ接合された温度センサの接合状態を検査する温度センサ接合部検査方法であって、
前記温度センサに電流源から電流を通電するステップと、
前記ＤＣＢ基板に配設された放熱ベース部の温度と前記温度センサの温度とをそれぞれ測定するステップと、
前記放熱ベース部の温度と前記温度センサの温度との差に基づいて熱抵抗値を算出するステップと、
算出した熱抵抗値を予め設定された熱抵抗の閾値と比較して、温度センサの接合部の検査を行うステップと、
を有することを特徴とする温度センサ接合部検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010070620A JP5420461B2 (ja) | 2010-03-25 | 2010-03-25 | 温度センサ接合部検査装置、及び、温度センサ接合部検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010070620A JP5420461B2 (ja) | 2010-03-25 | 2010-03-25 | 温度センサ接合部検査装置、及び、温度センサ接合部検査方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011203113A JP2011203113A (ja) | 2011-10-13 |
| JP5420461B2 true JP5420461B2 (ja) | 2014-02-19 |
Family
ID=44879914
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010070620A Expired - Fee Related JP5420461B2 (ja) | 2010-03-25 | 2010-03-25 | 温度センサ接合部検査装置、及び、温度センサ接合部検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5420461B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11513090B2 (en) * | 2019-09-03 | 2022-11-29 | Infineon Technologies Ag | Apparatus and method for evaluating the quality of at least one solder joint between a printed circuit board and a current sensor |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013247244A (ja) * | 2012-05-25 | 2013-12-09 | Toshiba Corp | 電子装置、破損推定方法、寿命推定方法 |
| US8957723B2 (en) * | 2012-06-11 | 2015-02-17 | General Electric Company | Apparatus and method for power switch health monitoring |
| EP3490052B1 (en) | 2017-11-24 | 2019-10-02 | Samsung SDI Co., Ltd. | Temperature sensor thermal contact testing method and circuit |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005310884A (ja) * | 2004-04-19 | 2005-11-04 | Canon Inc | はんだ接合部検査方法 |
| JP4479453B2 (ja) * | 2004-10-01 | 2010-06-09 | 三菱電機株式会社 | 電力半導体装置 |
| JP2006140192A (ja) * | 2004-11-10 | 2006-06-01 | Matsushita Electric Ind Co Ltd | 電子回路装置 |
| JP4677848B2 (ja) * | 2005-08-02 | 2011-04-27 | ダイキン工業株式会社 | 駆動用集積回路の温度センサ取付構造 |
| JP2007115924A (ja) * | 2005-10-20 | 2007-05-10 | Toyota Motor Corp | 接合構造体の製造方法 |
-
2010
- 2010-03-25 JP JP2010070620A patent/JP5420461B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11513090B2 (en) * | 2019-09-03 | 2022-11-29 | Infineon Technologies Ag | Apparatus and method for evaluating the quality of at least one solder joint between a printed circuit board and a current sensor |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011203113A (ja) | 2011-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9967966B2 (en) | Device and method for determining the temperature of a heat sink | |
| Choi et al. | Power cycling test methods for reliability assessment of power device modules in respect to temperature stress | |
| Astigarraga et al. | Analysis of the results of accelerated aging tests in insulated gate bipolar transistors | |
| Ji et al. | In situ diagnostics and prognostics of solder fatigue in IGBT modules for electric vehicle drives | |
| JP6899828B2 (ja) | 半導体部品を備えるパワーエレクトロニクス機器の経年劣化を検出する方法及び装置、並びにパワーエレクトロニクスシステム | |
| JP5420461B2 (ja) | 温度センサ接合部検査装置、及び、温度センサ接合部検査方法 | |
| JP6119125B2 (ja) | 半導体試験装置および半導体試験方法 | |
| Hernes et al. | Failure analysis and lifetime assessment of IGBT power modules at low temperature stress cycles | |
| TW201125058A (en) | Inspection apparatus and method for LED package interface | |
| Schiffmacher et al. | Thermomechanical deformations of power modules with sintered metal buffer layers under consideration of the operating time and conditions | |
| Ji et al. | Onboard condition monitoring of solder fatigue in IGBT power modules | |
| JP6432126B2 (ja) | 半導体モジュールの検査方法及び半導体システム | |
| Otto et al. | Investigation of active power cycling combined with passive thermal cycles on discrete power electronic devices | |
| Martin et al. | Online Condition Monitoring Methodology for Power Electronics Package Reliability Assessment | |
| Rudzki et al. | Quality evaluation for silver sintering layers in power electronic modules | |
| JP2014228330A (ja) | 半田クラック検出装置及び半田クラック検出方法 | |
| Zhijie et al. | Evaluation of chip temperature for multichip IGBT modules by using the thermo-sensitive electrical parameter (TSEP) | |
| JP2013032965A (ja) | 半導体装置の検査装置及び半導体装置の検査方法 | |
| JP2015005566A (ja) | 半導体素子及び半導体素子の温度検出装置及び半導体素子の製造方法 | |
| Liedtke et al. | Thermomechanical reliability investigation of insulated gate bipolar transistor module | |
| Thollin et al. | Numerical and experimental evaluation of the microsecond pulsed heating curve technique dedicated to die interconnection characterization | |
| Jahn et al. | Solder defect detection for power semiconductors by adjacent temperature monitors | |
| JP6652337B2 (ja) | 半導体装置の実装状態の検査方法および実装基板に実装された半導体装置 | |
| Bahman et al. | Prediction of short-circuit-related thermal stress in aged IGBT modules | |
| JP2009075023A (ja) | 多層型電子部品モジュールの接合部検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121128 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131112 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131120 |
|
| LAPS | Cancellation because of no payment of annual fees |